CN1937172A - 形成碳纳米管的方法及其形成半导体金属线和电感的方法 - Google Patents

形成碳纳米管的方法及其形成半导体金属线和电感的方法 Download PDF

Info

Publication number
CN1937172A
CN1937172A CNA2006101123080A CN200610112308A CN1937172A CN 1937172 A CN1937172 A CN 1937172A CN A2006101123080 A CNA2006101123080 A CN A2006101123080A CN 200610112308 A CN200610112308 A CN 200610112308A CN 1937172 A CN1937172 A CN 1937172A
Authority
CN
China
Prior art keywords
carbon nano
mask
tube
ground floor
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101123080A
Other languages
English (en)
Other versions
CN100433251C (zh
Inventor
李炳喆
李政彦
崔梁圭
尹浚宝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Korea Advanced Institute of Science and Technology KAIST
Original Assignee
Korea Advanced Institute of Science and Technology KAIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Korea Advanced Institute of Science and Technology KAIST filed Critical Korea Advanced Institute of Science and Technology KAIST
Publication of CN1937172A publication Critical patent/CN1937172A/zh
Application granted granted Critical
Publication of CN100433251C publication Critical patent/CN100433251C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C99/00—Subject matter not provided for in other groups of this subclass
    • B81C99/0075—Manufacture of substrate-free structures
    • B81C99/0085—Manufacture of substrate-free structures using moulds and master templates, e.g. for hot-embossing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53276—Conductive materials containing carbon, e.g. fullerenes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/04—Electrodes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/07—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/03—Processes for manufacturing substrate-free structures
    • B81C2201/034—Moulding
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1094—Conducting structures comprising nanotubes or nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种通过在凹槽内填充碳纳米管以制备半导体器件的方法。所述的制备半导体器件方法包括：在衬底上图形化一层掩膜；在凹槽和通过图形化形成的掩膜的整个表面覆盖碳纳米管；将覆盖在整个掩膜表面的碳纳米管填进凹槽；去掩膜。

Description

形成碳纳米管的方法及其形成半导体金属线和电感的方法
技术领域
本发明涉及一种制备半导体器件的方法，具体涉及一种通过在凹槽处填充碳纳米管以制备半导体器件的方法。
背景技术
用于本发明所述技术中的碳纳米管(CNT)是在合成碳的同素异形体之一的富勒烯(C60)过程中偶然发现的。在碳纳米管中，一个碳原子通过sp2杂化轨道与周围的三个碳原子相结合而形成一种六角形的蜂窝状图形。因此，碳纳米管也可看成是由六角蜂窝状的单层石墨结构卷曲而形成的圆柱形。
根据合成条件的不同，碳纳米管可以制备成单壁碳纳米管(SWNT)和多壁碳纳米管(MWNT)。同时，根据合成方法的不同，碳纳米管可以生长成各种各样的形态。目前已经提出了几种合成碳纳米管的方法。其中，电弧放电法和激光烧蚀法可以合成出实验室量级的碳纳米管，并具有相当高的纯度。而化学气相淀积法(CVD)则可大量合成碳纳米管，通常被用于显示技术以及纳米器件的研究。
以下对各种传统的方法进行详细介绍。
激光烧蚀法只能合成单壁碳纳米管，与其他方法相比它可以获得相当高的纯度。根据该方法，将过渡金属和石墨粉按预定比例混合后置于熔融炉的石英管中，加热至1200℃得到试验样品，试验样品被外部激光蒸发后，通过氩气(缓冲气流)转移到冷却器，最后收集。
电弧放电法是最早提出的合成方法，它是一种通过改进首次发现碳纳米管时的装置而形成的制备方法。该方法中，碳纳米管通过两根碳棒间的电弧放电形成。其中，已经公知的是在400-700托(torr)均匀氦气压和均匀冷却速度的条件下可以合成最大产量的碳纳米管。
CVD方法是将含有所需物质的原料气体充进一个反应器，然后通过加热或等离子体轰击提供能量使之分解。在这一过程中，所需的物质落在衬底表面而形成薄膜。
但是，这些传统的合成方法在碳纳米管的应用方面存在如下一些问题。
激光烧蚀法只能制备单壁碳纳米管，且无法控制其具有半导体特性或是导体特性。另外，该方法也不能大量合成碳纳米管，相应地，该方法就不适合使碳纳米管应用产品产业化。
而对于电弧放电法，由于碳纳米管是通过两根碳棒间的电弧放电形成，因而无法达到高纯度，且可能含有各种杂质。同激光烧蚀法类似，该方法在大量合成碳纳米管方面也存在很大的结构上的困难。
CVD方法可以大量合成具有相当高纯度的碳纳米管。如图1所示，通过将作为催化剂的过渡金属图形化，可以在指定部位形成碳纳米管。但是这种方法也存在一个问题：碳纳米管只能在金属催化剂上沿垂直方向形成，且由于碳纳米管形成时必须使用金属催化剂，因而限制了它的应用领域。
另外，大部分的合成方法都需要一个高温过程(约500℃到4000℃)。因而，为了选择性地生长碳纳米管，现有的用于半导体工艺的方法受到了极大限制。而且，由于大多数合成方法都无法在多层结构中形成碳纳米管，因而它们的应用仅限于平面结构。
再者，由于在直接图形化的图形中合成的碳纳米管含有多种杂质，如非晶碳和金属催化剂等，因而必须要对碳纳米管进行纯化。
图1是表示传统CVD方法的工艺流程的截面图。
如图1所示，通过传统CVD方法获得的结构包括衬底1、金属催化剂2、掩膜3和碳纳米管5。
现在将描述通过采用传统CVD方法在衬底1上形成碳纳米管的工艺。
标号100A代表CVD工艺中形成掩膜3的步骤。在该步骤中，金属催化剂2置于衬底1的上表面，然后图形化的掩膜3置于金属催化剂2的上表面。掩膜3为一种光敏材料，例如光刻胶。
标号100B代表在金属催化剂2之上对掩膜3进行图形化的步骤。该步骤中，用红外光对掩膜3的上表面进行预定时长的照射。因此，除了被掩膜3覆盖的部分外，接收到红外光的部分催化剂2就能通过光刻工艺被图形化。
标号100C代表在已经图形化的金属催化剂2的上表面通过高温(约500℃到4000℃)合成方法形成碳纳米管的步骤。
如上所述，传统的CVD方法存在的问题就是，碳纳米管只能在金属催化剂2的表面垂直形成，而由于不能缺少金属催化剂2，导致了其应用领域受到限制。
发明内容
本发明就是要解决传统方法中的这些问题。因此，本发明的第一个目的是提供一种在指定位置形成碳纳米管的方法，其中，大量经过合成和纯化的通用碳纳米管被分散于溶剂中，然后覆盖在图形化的掩膜层上，待溶剂蒸发后，碳纳米管则填进图形化的掩膜凹槽内，并通过液体的蒸发力使得碳纳米管变密，然后去掉掩膜图形，从而可在指定的位置形成碳纳米管。
本发明的第二个目的是提供一种不需要借助金属催化剂形成碳纳米管的方法。
本发明的第三个目的是提供一种通过在图形化的掩膜凹槽内填充碳纳米管、并在碳纳米管中进行电解电镀处理来形成电极的方法。
本发明的第四个目的是利用碳纳米管制备半导体金属线、电感、电容、共振器、纳米结构、MEMS(微机电系统)结构，以及类似的结构。
本发明的第五个目的是利用电解—电镀的碳纳米管制备半导体金属线、电感、电容、共振器、纳米结构、MEMS结构，以及类似的结构。
为实现上述目的，本发明提供了一种通过在凹槽处填充碳纳米管以制备半导体器件的方法，包括步骤：(a)在衬底上表面图形化掩膜层以形成凹槽；(b)在图形化的凹槽和掩膜的上表面覆盖碳纳米管；(c)将覆盖在掩膜层上表面的碳纳米管填进凹槽；(d)去掩膜，其中碳纳米管分散于预定的溶剂中。
碳纳米管可以是单壁碳纳米管和多壁碳纳米管中的一种，或者是单壁碳纳米管和多壁碳纳米管的混合物。
所述的掩膜可以由光刻胶、聚合物、金属、硅、二氧化硅、III-IV族化合物半导体以及石英中的任一种制成。
所述的覆盖碳纳米管的步骤(b)可以包括：通过使用滴管来覆盖分散在溶剂中的碳纳米管。
所述的溶剂可以是水、丙酮、乙醇、甲醇、异丙醇和丁基乙酸酯溶纤剂中的任一种。
步骤(c)之后，还可以进一步包括在真空状态下干燥已覆盖的碳纳米管和溶剂以使溶剂蒸发的步骤。
所述的将覆盖在掩膜层上表面的碳纳米管填进凹槽的步骤(c)可以借助刮墨刀、刀片(blade of a knife)、橡皮刮板、滚轴、具有晶片切割部分的划片刀中的任一种实现。
步骤(c)之后，为使已填充的碳纳米管变密，还可以进一步包括：在填充有碳纳米管的凹槽内注入液体的步骤；和蒸发液体的步骤。
所述的液体可以是水、丙酮、乙醇、甲醇、异丙醇以及丁基乙酸酯溶纤剂中的任一种。
为实现上述目的，本发明还提供了一种利用碳纳米管形成半导体金属线的方法，包括步骤：(a)在衬底上表面图形化第一层掩膜以形成凹槽，并在所述图形化有掩膜的衬底上形成第一金属电极层；(b)使用滴管在第一金属电极层的上表面覆盖碳纳米管；(c)将覆盖在第一金属电极层上表面的碳纳米管填进凹槽，并在第一金属电极层的上表面形成第二层掩膜；(d)在填进凹槽的碳纳米管结构的上表面电镀第二金属电极层；(e)选择性地去除第一层掩膜、第二层掩膜和第一金属电极层，其中，所述的碳纳米管分散于预定的溶剂中。
所述的第一和第二金属电极层可以是由银、铝、金、铜、钴、镍、铂以及锌中的任一种制成的。
所述的将覆盖在第一金属电极层上表面的碳纳米管填进凹槽的步骤(c)可以借助刮墨刀、刀片、橡皮刮板、滚轴和具有晶片切割部分的划片刀中的任一种实现。
步骤(d)可以选择性地包括：通过将一个电极和所述的第一金属电极层相连，在碳纳米管结构的上表面电镀第二金属电极层。
所述的选择性的电镀可以采用两种工艺实现：用金属填充碳纳米管结构，或者用金属薄膜覆盖碳纳米管结构以使得碳纳米管结构不被电镀。
所述的第一和第二层掩膜可以具有相同的图形。
为了实现上述目的，本发明还提供了一种利用碳纳米管制备电感的方法，包括步骤：
(a)在衬底上表面形成第一金属电极层，然后在第一金属电极层的上表面图形化三维形状的第一层掩膜，以形成凹槽和通孔；(b)在通孔内电镀第二金属电极层；(c)在步骤(b)所形成的衬底上形成第三金属电极层；(d)使用滴管在步骤(c)所形成的衬底上覆盖碳纳米管，然后将碳纳米管填进凹槽以形成碳纳米管结构，并在凹槽中注入液体使得碳纳米管结构变密；(e)在步骤(d)所形成的衬底上图形化第二层掩膜；(f)在碳纳米管结构的上表面电镀形成第四金属电极层；(g)选择性地去除第一层掩膜、第二层掩膜和第一至第三金属电极层，其中，所述的碳纳米管分散于预定的溶剂中。
所述第一和第二层掩膜具有相同的图形。
为了实现上述目的，本发明还提供了一种利用碳纳米管制备电感的方法，包括步骤：
(a)在衬底上表面图形化三维形状的第一层掩膜以形成凹槽和通孔；(b)在步骤(a)所形成的衬底上形成第一金属电极层；(c)使用滴管在步骤(b)所形成的衬底上覆盖碳纳米管，然后将碳纳米管填进凹槽以形成碳纳米管结构，并在凹槽中注入液体使得碳纳米管结构变密；(d)在第一金属电极层的上表面形成第二层掩膜；(e)在碳纳米管结构的上表面电镀第二金属电极层；(f)选择性地去除第一层掩膜、第二层掩膜、第一金属电极层和第二金属电极层。
所述的第一和第二层掩膜具有相同的图形。
本发明中上述的以及其它的目标、特征、方面和优势将会通过随后结合附图的详细介绍更清楚地表现出来。
本发明要求于2005年8月31日在韩国递交的申请号为10-2005-0080632的专利申请的优先权，本说明书中包含了该申请的所有内容。
附图说明
下面将结合附图对本发明作详细介绍，这里相同的数字代表相同的单元。
图1是表示传统CVD方法的工艺流程的截面图。
图2是表示根据本发明在半导体衬底上形成碳纳米管的方法的工艺流程的截面图。
图3是在图2所示衬底上形成的碳纳米管的电镜照片。
图4是根据本发明利用碳纳米管形成半导体金属线的方法的工艺流程的截面图。
图5是用图4所示的碳纳米管制备而成的金属线的电镜照片。
图6是表示根据本发明的一个实施例制备电感的方法的工艺流程的截面图。
图7是表示根据本发明的另一个实施例制备电感的方法的工艺流程的截面图。
具体实施方式
下面结合图2至图7介绍本发明的具体实施例。
<在半导体衬底上形成碳纳米管的方法>
图2是表示根据本发明在半导体衬底上形成碳纳米管的方法的工艺流程的截面图。
标号200A代表对衬底10的各部分进行图形化的步骤，碳纳米管30将会通过掩膜20形成在所述的衬底10上。所述的掩膜20是由光刻胶、聚合物、金属、硅、二氧化硅、III-IV族化合物半导体以及石英中的任一种制成的。对掩膜20的图形化则通过传统的光刻工艺实现。用于填充碳纳米管30的凹槽形成在在已图形化的掩膜20上。
作为在图形化掩膜之后的步骤，标号200B代表在凹槽和通过图形化形成的掩膜20的上表面覆盖碳纳米管30的步骤。所述的碳纳米管30是单壁碳纳米管和多壁碳纳米管中的任一种，或者是单壁碳纳米管和多壁碳纳米管的混合物。先将碳纳米管30通过超声分散器(ultrasonic distributor)约6小时分散于溶剂中，再用滴管40将其分布在凹槽和掩膜20上。其上覆盖有碳纳米管30和溶剂的衬底10在真空状态下干燥以蒸发溶剂，此过程可重复进行。作为另一种方法，也可采用通过旋转均匀分散溶剂的方法，以及通过加热蒸发溶剂的方法。就溶剂而言，可以使用水、丙酮、乙醇、甲醇、异丙醇(IPA)以及丁基乙酸酯溶纤剂(BCA)中的任一种。此外，也可以使用除了酸以外的可在实验室中使用的挥发性有机溶剂。
作为在覆盖碳纳米管30之后的步骤，标号200C代表将覆盖在掩膜20整个表面上的碳纳米管30填进凹槽的步骤。干燥后的碳纳米管30通过一种平坦的工具50填进凹槽。工具50可以是刮墨刀、刀片、橡皮刮板、滚轴，以及具有晶片切割部分的划片刀中的任一种。也就是说，工具50是一种均匀的平刀片。
作为在碳纳米管30填进凹槽之后的步骤，标号200D代表在填充有碳纳米管30的凹槽内注入液体60的步骤。碳纳米管30由于液体60的蒸发力而变密。当液体60由于其在掩膜20和衬底10上的表面张力的差异而蒸发时，凹槽上的液体也同时蒸发。至于液体60，材料所具有的表面张力差异越大，则其所形成的力越强。所述的液体60可以是水、丙酮、乙醇、甲醇、异丙醇以及丁基乙酸酯溶纤剂中的任一种。
作为在注入液体60之后的步骤，标号200E代表通过液体60的蒸发力使得碳纳米管30变密的步骤。
作为在使得碳纳米管变密之后的步骤，标号200F代表去除掩膜20从而形成碳纳米管30的步骤。所述的掩膜20是通过传统的光刻工艺去除的。
图3是根据本发明，通过制备半导体器件的方法获得的在掩膜凹槽内形成的碳纳米管的电镜照片。
<利用在半导体衬底上形成碳纳米管的方法形成线状半导体的方法>
图4是表示根据本发明，利用碳纳米管做电极制备半导体器件的方法的工艺流程的截面图。
标号400A代表的步骤是：图形化衬底上表面的一部分，碳纳米管30将通过第一层掩膜20a形成在其中，然后在其上镀上第一金属电极层60a。掩膜20a是由光刻胶、聚合物、金属、硅、二氧化硅、III-IV族化合物半导体以及石英中的任一种制成的。该步骤中镀上的第一金属电极层60a将用作后续电解电镀工艺中的原始电极。第一层掩膜20a的图形化则通过传统的光刻工艺实现。用于填充碳纳米管30的凹槽形成在已图形化的第一层掩膜20a上。随后，通过溅射或蒸镀形成第一金属电极层60a，其是由银、铝、金、铜、钴、镍、铂以及锌中的任一种制成的。
作为在镀上第一金属电极层之后的步骤，标号400B代表的步骤是：在通过图形化第一层掩膜20a形成的凹槽和第一金属电极层60a的整个表面上覆盖碳纳米管30。碳纳米管30是单壁碳纳米管和多壁碳纳米管中的任一种，或者是单壁碳纳米管和多壁碳纳米管的混合物。先将碳纳米管30通过超声分散器(约6小时)分散于溶剂中，再用滴管(未示意出)将其分布在凹槽和第一金属电极层60a上。所述的分布的碳纳米管30被填进凹槽。刮墨刀、刀片、橡皮刮板、滚轴、以及具有晶片切割部分的划片刀中的任一种都可以作为工具。
覆盖有碳纳米管30和溶剂的衬底10在真空状态下干燥以蒸发溶剂，此过程可重复进行。作为另一种方法，也可采用通过旋转均匀分散溶剂的方法，以及通过加热蒸发溶剂的方法。就溶剂而言，可以使用水、丙酮、乙醇、甲醇、异丙醇(IPA)以及丁基乙酸酯溶纤剂(BCA)中的任一种。此外，也可以使用除了酸以外的可以在实验室中使用的任一种挥发性有机溶剂。
作为在将分散于第一金属电极层60a整个表面上的碳纳米管30填进凹槽后的步骤，标号400C代表形成第二层掩膜20b的步骤：在碳纳米管30的上表面选择性地覆盖第一金属电极层60a从而仅电镀碳纳米管30。为防止第一金属电极层60a的电镀而选择性地形成第二层掩膜20b的步骤通过传统的光刻工艺实现。
作为在形成第二层掩膜20b之后的步骤，标号400D代表的步骤是：对作为原始电极的第一金属电极层60a施加电流，然后在碳纳米管30的上表面进行电解电镀以形成第二金属电极层60b。这样做可以增加碳纳米管30的黏附力，或者碳纳米管30可以被第二金属电极层60b覆盖。此外，通过控制施加于碳纳米管30的电流密度以及电镀溶液的渗透性，金属可以填充到碳纳米管30之间。如此电镀的碳纳米管30可用于改善电学、电磁以及机械特性。
作为在形成第二金属电极层60b之后的步骤，标号400E代表的步骤是：去除用于选择性地阻止电解电镀的第二层掩膜20b，然后去除镀在第一和第二层掩膜20a和20b之间的第一金属电极层的边缘部分。最后，去除第一层掩膜20a，以形成了电解电镀的碳纳米管30。去除第一和第二层掩膜20a和20b以及第一金属电极层60a的边缘部分是通过传统的光刻工艺实现的。
图5给出了运用图4所示的半导体制备方法所得到的电解—电镀的碳纳米管单元的电镜照片。
<利用形成碳纳米管的方法制备电感的方法>
图6的截面图表示根据本发明的一个实施例制备电感的方法工艺流程。
标号600A代表在衬底10上形成用于电解电镀的第一金属电极层60a的步骤。在采用溅射或蒸镀形成第一金属电极层60a之后，通过传统光刻工艺在第一金属电极层60a的上表面图形化三维形状的第一层掩膜20a。用于支撑电感的通孔和用于填充碳纳米管30的凹槽形成在第一层掩膜20a上。
作为在形成第一金属电极层60a之后的步骤，标号600B代表形成第二金属电极层60b的步骤：通过使用第一层掩膜20a在用于支撑电感的通孔上进行电解电镀。
作为在形成第二金属电极层60b之后的步骤，标号600C代表在第一层掩膜20a和通孔的上表面用均匀厚度的金属形成第三金属电极层60c的步骤。第三金属电极层60c通过溅射或蒸镀形成。
作为在形成第三金属电极层60c之后的步骤，标号600D代表的步骤是：在第三金属电极层60c的上表面覆盖碳纳米管30，将碳纳米管30填进由图形化为三维形状的第一层掩膜20a所形成的凹槽。将碳纳米管30填进凹槽的工艺前已述及，因此这里从略。
作为在覆盖好碳纳米管30之后的步骤，标号600E代表的步骤是：通过利用液体蒸发力使得填进凹槽的碳纳米管变密，然后在第三金属电极层60c上表面形成第二层掩膜20b，空出填有碳纳米管30的凹槽部分。
作为在形成第二层掩膜20b之后的步骤，标号600F代表在被填进第二层掩膜20b内的碳纳米管30的上表面形成第四金属电极层60d的步骤。
作为在形成第四金属电极层之后的步骤，标号600G代表通过传统的光刻工艺选择性地去除第一层掩膜20a、第二层掩膜20b、第一金属电极层60a、第二金属电极层60b、第三金属电极层60c和第四金属电极层60d的步骤。通过上述工艺，最终即可形成电感。
<通过采用形成碳纳米管的方法制备电感的方法的另一个实施例>
图7的截面图给出了根据本发明的另一个实施例制备电感的方法的工艺流程。
标号700A代表图形化三维形状的第一层掩膜20a以在衬底10上形成碳纳米管30的步骤。同时，在第一层掩膜20a上形成了用于支撑电感的通孔和用于填充碳纳米管30的凹槽。
作为在图形化第一层掩膜20a之后的步骤，标号700B代表在第一层掩膜20a和凹槽的上表面形成第一金属电极层60a的步骤。这里，第一金属电极层60a通过溅射或蒸渡形成。
作为在形成第一金属电极层60a之后的步骤，标号700C代表在第一层掩膜20a所形成的凹槽和通孔的上表面覆盖碳纳米管30的步骤。在图形化为三维形状的第一层掩膜20a所形成的凹槽内填充碳纳米管30的工艺前已述及，因此这里从略。
作为在覆盖碳纳米管30之后的步骤，标号700D表示的步骤是：通过液体蒸发力使得碳纳米管30变密，然后在第一层掩膜20a的各部分上形成第二层掩膜20b，空出被碳纳米管30填充的凹槽部分。
作为在形成第二层掩膜20b之后的步骤，标号700E代表在被填进第二层掩膜20b的碳纳米管30的上表面形成第二金属电极层60b的步骤。
作为在形成第二金属电极层60b之后的步骤，标号700F代表通过传统的光刻工艺选择性地去除第一层掩膜20a、第二层掩膜20b、第一金属电极层60a和第二金属电极层60b的步骤。通过上述工艺即可形成电感线和通孔。
对于本领域的技术人员而言，在不偏离本发明的主旨和范围内，对本发明进行各种修改和变动是显而易见的。
因此，应能理解，上述实施例并不限于任何所述的细节描述，除非是特别指明的，而应该在其主旨和范围内得到广泛阐释，正如权利要求书所定义的那样。从而，在权利要求书界限之内的任何修改和变动，或者对这种界限的任何等价阐释都应该包含在权利要求书中。
如上所述，根据本发明的方法，大量已经合成和生长好的碳纳米管能够被有选择地形成于所需的位置。
相应地，由于所提供的形成碳纳米管的方法无需借助金属催化剂，而且可以使用多层工艺，因而可扩大碳纳米管的应用领域。
另外，由于所述的工艺可以在相对低的温度下实施，因此可使用从聚合物(例如最广泛使用的光刻胶)到熔点相对较低的金属等各种各样的掩膜。就这方面而言，本发明可由多种方式实现。
再者，在碳纳米管形成于所需位置之后，通过电解—电镀碳纳米管可形成多层结构。因此，本发明还提供了一种形成二维平面结构和三维结构的方法，可被广泛应用。
基于论证和说明的需要，本发明的首选实施例已经阐述于上面的叙述中。但这不是想要对本发明进行无遗漏地详尽描述，或是将本发明限定于某种确切的形式。根据上述说明，任何修改和变动都是可能的，也是可以从本发明的具体实施中获得的。据此，本发明的范围希望可以通过权利要求书及其等价阐释加以定义。

Claims (15)

1.一种在衬底上形成碳纳米管的方法，包括步骤：
在衬底上表面图形化一层掩膜以形成凹槽；
在图形化的凹槽和掩膜上表面覆盖碳纳米管；
将覆盖在掩膜上表面的碳纳米管填进凹槽；和
去掩膜。
2.如权利要求1所述的方法，其特征在于，所述的碳纳米管分散于预定的溶剂中。
3.如权利要求1所述的方法，其特征在于，所述的溶剂是由以下任一种制成的：水、丙酮、乙醇、甲醇、异丙醇、丁基乙酸酯溶纤剂。
4.如权利要求1所述的方法，其特征在于，还包括：在步骤(c)之后干燥溶剂。
5.如权利要求1所述的方法，其特征在于，还包括：
在凹槽内注入液体；和
在步骤(c)之后蒸发该液体。
6.如权利要求1所述的方法，其特征在于，所述的液体是水、丙酮、乙醇、甲醇、异丙醇和丁基乙酸酯溶纤剂中的任一种。
7.一种利用碳纳米管形成半导体金属线的方法，包括步骤：
(a)在衬底上表面图形化第一层掩膜以形成凹槽，并在所述的图形化有掩膜的衬底上形成第一层金属；
(b)在第一层金属的上表面覆盖碳纳米管；
(c)将覆盖在第一层金属上表面的碳纳米管填进凹槽，并在第一层金属上表面形成第二层掩膜；
(d)在填进凹槽的碳纳米管结构的上表面电镀第二层金属；和
(e)去除第一层掩膜、第二层掩膜和第一层金属。
8.如权利要求7所述方法，其特征在于，所述的碳纳米管分散于预定的溶剂中。
9.如权利要求7所述方法，其特征在于，所述的第二层金属通过步骤(d)与第一层金属实现电连接。
10.如权利要求7所述方法，其特征在于，所述的电镀是通过使用将金属填进碳纳米管结构的方法或者覆盖住碳纳米管结构的方法实现的。
11.如权利要求7所述方法，其特征在于，所述的第一和第二层掩膜具有相同的图形。
12.一种利用碳纳米管制备电感的方法，包括步骤：
(a)在衬底上表面形成第一层金属，然后在第一层金属的上表面图形化第一层掩膜以形成凹槽和通孔；
(b)在通孔内电镀第二层金属；
(c)在步骤(b)所形成的衬底上形成第三层金属；
(d)在步骤(c)所形成的衬底上覆盖碳纳米管，然后将所覆盖的碳纳米管填进凹槽以形成碳纳米管结构，并在凹槽内注入液体；
(e)在步骤(d)所形成的衬底上图形化第二层掩膜；
(f)在碳纳米管结构的上表面电镀第四层金属；和
(g)去除第一层掩膜、第二层掩膜和第一至第三层金属，其中，所述的碳纳米管分散于预定的溶剂中。
13.如权利要求12所述方法，其特征在于，所述的第一和第二层掩膜具有相同的图形。
14.一种利用碳纳米管制备电感的方法，包括步骤：
(a)在衬底上表面图形化第一层掩膜以形成凹槽和通孔；
(b)在步骤(a)所形成的衬底上形成第一层金属；
(c)在步骤(b)所形成的衬底上覆盖碳纳米管，然后将碳纳米管填进凹槽以形成碳纳米管结构，并在凹槽内注入液体；
(d)在第一层金属的上表面形成第二层掩膜；
(e)在碳纳米管结构的上表面电镀第二层金属；和
(f)去除第一层掩膜，第二层掩膜，第一层金属，以及第二层金属。
15.如权利要求14所述方法，其特征在于，所述的第一和第二层掩膜具有相同的图形。
CNB2006101123080A 2005-08-31 2006-08-31 形成碳纳米管的方法及其形成半导体金属线和电感的方法 Expired - Fee Related CN100433251C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020050080632 2005-08-31
KR10-2005-0080632 2005-08-31
KR1020050080632A KR100663076B1 (ko) 2005-08-31 2005-08-31 반도체 기판 상의 소정 영역에 탄소나노튜브를 형성시키는 방법, 이를 이용한 반도체 도선 형성방법 및 이를 이용하여 인덕터 소자 제조 방법

Publications (2)

Publication Number Publication Date
CN1937172A true CN1937172A (zh) 2007-03-28
CN100433251C CN100433251C (zh) 2008-11-12

Family

ID=37866500

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101123080A Expired - Fee Related CN100433251C (zh) 2005-08-31 2006-08-31 形成碳纳米管的方法及其形成半导体金属线和电感的方法

Country Status (4)

Country Link
US (1) US7744947B2 (zh)
JP (1) JP4350732B2 (zh)
KR (1) KR100663076B1 (zh)
CN (1) CN100433251C (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101320682B (zh) * 2008-06-13 2010-06-09 华中科技大学 一种改善金属-p型半导体欧姆接触性能的方法
CN103456679A (zh) * 2012-06-05 2013-12-18 中芯国际集成电路制造(上海)有限公司 互连结构及其制造方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2911720B1 (fr) * 2007-01-23 2009-03-27 Commissariat Energie Atomique Procede de depot d'une couche polymere sur une face d'un support, comportant au moins une zone en creux.
US8101529B2 (en) * 2007-02-15 2012-01-24 Nec Corporation Carbon nanotube resistor, semiconductor device, and manufacturing method thereof
CN101376497B (zh) * 2007-08-31 2011-06-22 清华大学 碳纳米管复合材料预制件及其制备方法
TW201005813A (en) 2008-05-15 2010-02-01 Du Pont Process for forming an electroactive layer
KR101078208B1 (ko) * 2008-12-29 2011-11-01 한국과학기술원 볼로미터용 니켈 산화막 및 그의 제조방법, 니켈 산화막을 이용한 적외선 감지소자
TW201039382A (en) 2009-03-06 2010-11-01 Du Pont Process for forming an electroactive layer
TW201044667A (en) 2009-03-09 2010-12-16 Du Pont Process for forming an electroactive layer
EP2406813A4 (en) * 2009-03-09 2012-07-25 Du Pont METHOD FOR FORMING AN ELECTROACTIVE LAYER
US8178011B2 (en) * 2009-07-29 2012-05-15 Empire Technology Development Llc Self-assembled nano-lithographic imprint masks
US8062568B2 (en) 2009-08-27 2011-11-22 Korea University Research And Business Foundation Nano pattern writer
CN102376633A (zh) * 2010-08-26 2012-03-14 中国科学院微电子研究所 一种半导体结构及其制造方法
KR101804837B1 (ko) 2010-10-06 2017-12-06 한국전자통신연구원 비어 전극의 제조방법
US20120097521A1 (en) * 2010-10-25 2012-04-26 University Of Massachusetts Nanostructured apparatus and methods for producing carbon-containing molecules as a renewable energy resource
CN102723407B (zh) * 2011-03-29 2015-01-21 清华大学 外延结构体的制备方法
US9024310B2 (en) 2011-01-12 2015-05-05 Tsinghua University Epitaxial structure
KR101271951B1 (ko) * 2011-05-27 2013-06-07 포항공과대학교 산학협력단 탄소 박막 제조 방법
JP6387300B2 (ja) 2011-06-20 2018-09-05 矢崎総業株式会社 炭素の凝集アセンブリおよびその用途
KR101878737B1 (ko) * 2011-08-19 2018-07-17 삼성전자주식회사 트렌치를 이용한 그래핀 전사방법 및 그래핀 전사 대상 기판
US8946094B2 (en) 2012-05-22 2015-02-03 Electronics And Telecommunications Research Institute Method of fabricating a graphene electronic device
US10570010B1 (en) * 2016-06-17 2020-02-25 National Technology & Engineering Solutions Of Sandia, Llc Fabrication of multilayered carbon MEMS devices
WO2018125108A1 (en) * 2016-12-29 2018-07-05 Intel Corporation Using nanotubes as a guide for selective deposition in manufacturing integrated circuit components
CN111261587B (zh) * 2020-02-05 2021-08-13 长江存储科技有限责任公司 一种在沟槽内填充金属的方法和一种沟槽结构

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6129901A (en) * 1997-11-18 2000-10-10 Martin Moskovits Controlled synthesis and metal-filling of aligned carbon nanotubes
US6787122B2 (en) * 2001-06-18 2004-09-07 The University Of North Carolina At Chapel Hill Method of making nanotube-based material with enhanced electron field emission properties
US6811457B2 (en) * 2002-02-09 2004-11-02 Industrial Technology Research Institute Cathode plate of a carbon nano tube field emission display and its fabrication method
CN1481932A (zh) * 2003-04-11 2004-03-17 清华大学 碳纳米管负载二氧化铈纳米颗粒及其制备方法
JP4689237B2 (ja) * 2003-11-19 2011-05-25 キヤノン株式会社 カーボンナノチューブの配向方法
KR20050049868A (ko) * 2003-11-24 2005-05-27 삼성에스디아이 주식회사 카본나노튜브 에미터 형성방법 및 이를 이용한 전계방출표시소자의 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101320682B (zh) * 2008-06-13 2010-06-09 华中科技大学 一种改善金属-p型半导体欧姆接触性能的方法
CN103456679A (zh) * 2012-06-05 2013-12-18 中芯国际集成电路制造(上海)有限公司 互连结构及其制造方法
CN103456679B (zh) * 2012-06-05 2016-02-03 中芯国际集成电路制造(上海)有限公司 互连结构及其制造方法

Also Published As

Publication number Publication date
JP2007063116A (ja) 2007-03-15
JP4350732B2 (ja) 2009-10-21
US20100130005A1 (en) 2010-05-27
KR100663076B1 (ko) 2007-01-02
US7744947B2 (en) 2010-06-29
CN100433251C (zh) 2008-11-12

Similar Documents

Publication Publication Date Title
CN100433251C (zh) 形成碳纳米管的方法及其形成半导体金属线和电感的方法
US8623227B2 (en) Transmission electron microscope grid and method for making same
JP3991602B2 (ja) カーボンナノチューブ構造体の製造方法、配線部材の製造方法および配線部材
CN100393427C (zh) 组装纳米物体的方法
CN101010260B (zh) 单层碳纳米管以及取向单层碳纳米管块结构体以及它们的制造方法、装置以及用途
JP5896422B2 (ja) Ｃｎｔ金属複合材
US7582507B2 (en) Catalyst support substrate, method for growing carbon nanotubes using the same, and the transistor using carbon nanotubes
EP2729411B1 (de) Schichtsystem mit einer schicht aus parallel zueinander angeordneten kohlenstoffnanoröhren und einer elektrisch leitenden deckschicht, verfahren zur herstellung des schichtsystems und dessen verwendung in der mikrosystemtechnik
TWI362678B (en) Method for making transmission electron microscope grid
KR100356426B1 (ko) 플러렌 함유 구조체 및 그 제조방법
CN1897205B (zh) 碳纳米管阵列发射元件及其制作方法
US20140170056A1 (en) Method for making carbon nanotubes
WO2002095097A1 (en) Varied morphology carbon nanotubes and methods for their manufacture
EP1578599A1 (en) Method for synthesizing nanoscale structures in defined locations
TWI245079B (en) Method for growing highly-ordered nanofibers
TWI339465B (en) Electromagnetic shielding layer and method for making the same
JP2002172598A (ja) カーボンナノチューブデバイスおよびその製造方法、並びに、カーボンナノチューブの精製方法
JP2003277029A (ja) カーボンナノチューブ及びその製造方法
Cheng et al. Fabrication and growth mechanism of metal (Zn, Sn) nanotube arrays and metal (Cu, Ag) nanotube/nanowire junction arrays
JP5218958B2 (ja) 準結晶触媒を用いるカーボンナノチューブ合成法
KR100741762B1 (ko) 그라파이트 박판 위에 탄소나노튜브를 합성하는 방법
Bordjiba et al. Binderless carbon nanotube/carbon fibre composites for electrochemical micropower sources
Yana et al. Artificial synthesis of copper nanowires with architecturally encoded properties and function
CA2530976A1 (en) Method for producing nanocarbon material and method for manufacturing wiring structure
CN1059875C (zh) 金属纳米微粒修饰洋葱状富勒烯及制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081112

Termination date: 20150831

EXPY Termination of patent right or utility model