JP4347680B2 - エネルギー拡散回路、パケット番号算出回路、及び受信装置 - Google Patents

エネルギー拡散回路、パケット番号算出回路、及び受信装置 Download PDF

Info

Publication number
JP4347680B2
JP4347680B2 JP2003422716A JP2003422716A JP4347680B2 JP 4347680 B2 JP4347680 B2 JP 4347680B2 JP 2003422716 A JP2003422716 A JP 2003422716A JP 2003422716 A JP2003422716 A JP 2003422716A JP 4347680 B2 JP4347680 B2 JP 4347680B2
Authority
JP
Japan
Prior art keywords
bit
unit
shift
register
packet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003422716A
Other languages
English (en)
Other versions
JP2005184493A (ja
Inventor
鉄也 八木
知弘 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2003422716A priority Critical patent/JP4347680B2/ja
Priority to EP04029489A priority patent/EP1545126A3/en
Priority to US11/012,088 priority patent/US7505536B2/en
Priority to CN2004100821160A priority patent/CN1630282B/zh
Publication of JP2005184493A publication Critical patent/JP2005184493A/ja
Application granted granted Critical
Publication of JP4347680B2 publication Critical patent/JP4347680B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0059—Convolutional codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof
    • H04N21/42607—Internal components of the client ; Characteristics thereof for processing the incoming bitstream
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/438—Interfacing the downstream path of the transmission network originating from a server, e.g. retrieving encoded video stream packets from an IP network
    • H04N21/4383—Accessing a communication channel
    • H04N21/4384—Accessing a communication channel involving operations to reduce the access time, e.g. fast-tuning for reducing channel switching latency

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Radio Relay Systems (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Description

本発明は、デジタル放送の受信装置に用いられるエネルギー拡散回路、パケット番号算出回路及びこれを用いた受信装置に関するものである。
デジタル放送の伝送方式には様々なものがあり、例えば日本の地上デジタルテレビジョン放送方式であるＩＳＤＢ−Ｔ（Ｉｎｔｅｇｒａｔｅｄ Ｓｙｓｔｅｍ Ｄｉｇｉｔａｌ Ｂｒｏａｄｃａｓｔｉｎｇ−Ｔｅｒｒｅｓｔｒｉａｌ）、日本の地上デジタル音声放送方式であるＩＳＤＢ−ＴSB（Ｉｎｔｅｇｒａｔｅｄ Ｓｙｓｔｅｍ Ｄｉｇｉｔａｌ Ｂｒｏａｄｃａｓｔｉｎｇ−Ｔｅｒｒｅｓｔｒｉａｌ Ｓｏｕｎｄ Ｂｒｏａｄｃａｓｔｉｎｇ）、日本の衛星デジタル放送方式であるＩＳＤＢ−Ｓ（Ｉｎｔｅｇｒａｔｅｄ Ｓｙｓｔｅｍ Ｄｉｇｉｔａｌ Ｂｒｏａｄｃａｓｔｉｎｇ−Ｓａｔｅｌｌｉｔｅ）、欧州の地上デジタルテレビジョン放送方式であるＤＶＢ−Ｔ（Ｄｉｇｉｔａｌ Ｖｉｄｅｏ Ｂｒｏａｄｃａｓｔｉｎｇ−Ｔｅｒｒｅｓｔｒｉａｌ）などがある。これらの伝送方式において共通に使われる処理の一つに、エネルギー拡散（ランダマイズとも呼ばれる）がある。
エネルギー拡散の原理的な構成を図２に示す。図２において、エネルギー拡散部２０１は擬似ランダム符号系列（以下、ＰＲＢＳという）を生成するＰＲＢＳ生成部２０２と、排他的論理和（以下、ＸＯＲという）を行うＸＯＲ演算部２０５を有している。ＰＲＢＳ生成部２０２は、１５ビットのシフトレジスタ部２０３と、ＸＯＲ演算部２０４とで構成される。ＸＯＲ演算部２０５は、エネルギー拡散部に入力されるデータ信号と、ＰＲＢＳ生成部２０２より生成されるＰＲＢＳとのＸＯＲ演算を行うものである。エネルギー拡散部２０１は、送信装置側と受信装置側にそれぞれ設けられ、伝送するデジタルデータにおける０と１との比率をほぼ等しくするために用いられる。エネルギー拡散部２０１において、シフトレジスタ部２０３の初期値として所定の値が定められており、シフトレジスタ部２０３は所定の周期で初期化される。シフトレジスタ部２０３の初期値は、ＩＳＤＢ−Ｔ、ＩＳＤＢ−ＴSB、ＩＳＤＢ−Ｓ、ＤＶＢ−Ｔの場合の全てに共通で低次（図における左側）から順に「１００１０１０１０００００００」である。シフトレジスタ部２０３が初期化される周期は、ＩＳＤＢ−ＴおよびＩＳＤＢ−ＴSBの場合は１フレーム（約５３ミリ秒（以下、ｍｓ）〜約２５７ｍｓ）、ＩＳＤＢ−Ｓの場合は１スーパーフレーム（約１０ｍｓ）、ＤＶＢ−Ｔの場合は８トランスポートパケット（約７０マイクロ秒（以下、μｓ）〜約３００μｓ）である。
図３は、日本のデジタルテレビジョン放送の受信装置の一般的な構成を示すブロック図である。本図において、衛星受信アンテナ３０１、地上受信アンテナ３０２は受信装置３０３に接続されている。図の受信装置３０３は、衛星放送の受信と、地上放送の受信との共用が可能な受信装置としているが、いずれかのアンテナのみの入力を受けつける専用受信装置としてもよい。また、ケーブル等による放送波の入力や、外部機器からの入力ＴＳを受けつける受信装置とすることも可能である。受信装置３０３により得られる映像信号または音声信号、あるいはその両方は、映像・音声表示装置３０４に出力されて表示される。受信装置３０３は、映像・音声表示装置３０４を内蔵することも可能である。
図４は、受信装置３０３の一般的な構成を示すブロック図である。衛星フロントエンド４０１は、衛星受信信号を受けて選局・復調・誤り訂正を行い、トランスポートストリーム（以下、ＴＳという）を出力するものである。地上フロントエンド４０２は、地上受信信号を受けて選局・復調・誤り訂正を行い、ＴＳを出力するものである。映像・音声デコーダ４０３は、衛星フロントエンド４０１から出力されるＴＳや地上フロントエンド４０２から出力されるＴＳ、その他外部機器から入力されるＴＳのいずれかを受けて映像信号や音声信号に変換するものである。
図５は、地上フロントエンド４０２の一般的な構成を示すブロック図である。受信信号はチューナ部５０１によって選局され、Ａ／Ｄ変換部５０２によってデジタル信号に変換される。直交復調部５０３は、入力されたデジタル信号に対し直交検波を行い、ベースバンドＯＦＤＭ信号に変換する。ＦＦＴ部５０４は、直交復調部５０３からの信号に対し高速フーリエ変換を行い、時間領域の信号から周波数領域の信号に変換して出力する。検波部５０５は、ＦＦＴ部５０４からの信号に対し同期検波もしくは差動検波を行い、復調された信号を出力する。誤り訂正部５０６は、検波部５０５で得られた復調信号に対し、誤り訂正復号を行う。シンボル同期検出部５０７は、直交復調部５０３から出力されるベースバンドＯＦＤＭ信号から、伝送モード情報およびシンボル同期タイミングを検出し、シンボルタイミング信号をＦＦＴ部５０４および検波部５０５に、シンボルタイミング信号および伝送モード情報を誤り訂正部５０６に供給する。フレーム同期検出部５０８は、ＦＦＴ部５０４から出力される信号に含まれる制御情報を抽出するとともに、前記制御情報を基に、フレームの先頭位置からシンボルの先頭位置までのずれをシンボル番号として検出し、制御情報およびシンボル番号を検波部５０５および誤り訂正部５０６に供給する。
伝送モード情報には、伝送されるＯＦＤＭシンボルにおけるキャリア間隔を規定するモード（１、２、３の３種類）と、反射波等による干渉を軽減するためのガードインターバルの長さを規定するガードインターバル長がある。また制御情報として、例えばＩＳＤＢ−ＴおよびＩＳＤＢ−ＴSBの場合、階層伝送の構成や、階層毎のキャリア変調方式、畳込み符号化率、時間インターリーブ長などを伝送するためのＴＭＣＣ（Ｔｒａｎｓｍｉｓｓｉｏｎ ａｎｄ Ｍｕｌｔｉｐｌｅｘｉｎｇ Ｃｏｎｆｉｇｕｒａｔｉｏｎ Ｃｏｎｔｒｏｌ）信号と呼ばれる信号が存在している。
図６は、誤り訂正部５０６の一般的な構成を示すブロック図である。誤り訂正部５０６は、周波数および時間デインターリーブ処理を行う周波数・時間デインターリーブ部６０１と、キャリア情報からビット情報を抽出するデマッピング部６０２と、階層伝送されている場合にデータを分割する階層分割部６０３と、分割された階層毎にビットデインターリーブ処理を行うビットデインターリーブ部６０４Ａ、６０４Ｂ、６０４Ｃと、分割された階層毎に畳込み符号化率に応じたビット補間を行うデパンクチュアー部６０５Ａ、６０５Ｂ、６０５Ｃと、各階層のデータを所定のビット長（ここでは１６３２ビット＝２０４バイト）を持つパケット単位にまとめるＴＳ再生部６０６と、符号化率１／２のビタビ復号を行うビタビ復号部６０７と、再び階層分割を行う階層分割部６０８と、分割された階層毎にバイトデインターリーブ処理を行うバイトデインターリーブ部６０９Ａ、６０９Ｂ、６０９Ｃと、分割された階層毎にエネルギー拡散処理を行うエネルギー拡散部２０１Ａ、２０１Ｂ、２０１Ｃと、分割された階層毎のデータを合成する階層合成部６１０と、短縮化リードソロモン符号（２０４，１８８）の復号を行うＲＳ復号部６１１とで構成される。ここで、エネルギー拡散部２０１Ａ、２０１Ｂ、２０１Ｃは、先に述べたエネルギー拡散部２０１と同一の構成であり、同期バイトを除くデータ信号と、ＰＲＢＳとのＸＯＲ演算を行う。また、エネルギー拡散部２０１Ａ、２０１Ｂ、２０１Ｃそれぞれのシフトレジスタ部は、同期バイト期間を含めて動作し、フレーム毎に初期化される（例えば、非特許文献１参照。）。
「デジタル放送用受信装置標準規格（望ましい仕様）」，社団法人電波産業会，ＡＲＩＢ ＳＴＤ−Ｂ２１ ３．２版，平成１４年７月２５日策定
ＩＳＤＢ−ＴおよびＩＳＤＢ−ＴSBにおける従来のエネルギー拡散部では、フレームの先頭における初期化が必須となっている。ここで、信号受信開始のタイミングはフレーム周期とは全く関係なく発生するため、信号の受信開始からフレーム先頭までの時間は平均値で０．５フレーム、最大値で１フレームとなる。０．５フレームの時間は、約２７ｍｓ〜約１２９ｍｓ、１フレームの時間は、約５３ｍｓ〜約２５７ｍｓである。この間はエネルギー拡散の処理を開始することができず、正しい受信信号が出力されるまでの待ち時間が発生する。
放送を視聴する場合、視聴チャンネルごとにフレーム周期のタイミングが異なるので、チャンネルを切り替えるたびに、この待ち時間が発生する。これにより、チャンネルを切り替えてから映像を画面に表示したり、音声を出力したりするなどのサービスを提示するまでにかかる時間が長くなるという欠点があった。
本発明は、チャンネル切り替えの際の遅延時間の主要因であるエネルギー拡散の初期化に要する時間を短縮することができるエネルギー拡散回路、これに用いられるパケット番号算出回路およびそれを用いたデジタル放送の受信装置を提供することを目的とする。
本発明は、データ信号がまず所定の数のビットからなるパケット単位に分割され、所定の数の前記パケットからなる単位フレームとして構成され、且つエネルギー拡散されたデータ信号を受信する受信装置に用いられ、受信したデータ信号のエネルギー拡散を行うエネルギー拡散回路であって、伝送ビットに応じてシフトするシフトレジスタ、及び前記シフトレジスタの一部の出力を入力として排他的論理和演算を行いその出力をシフトレジスタの入力に帰還する排他的論理和回路、を含んで構成され、単位フレーム毎に前記シフトレジスタがレジスタ初期値で初期化されて擬似ランダム符号系列（以下、ＰＲＢＳという）を生成するＰＲＢＳ生成手段と、前記ＰＲＢＳ生成手段から得られる擬似ランダム信号とデータ信号とのビット単位での排他的論理和演算を行う排他的論理和回路と、前記ＰＲＢＳ生成手段の初期状態からの伝送ビット数に基づき前記ＰＲＢＳ生成手段のシフトレジスタの状態を算出して前記ＰＲＢＳ生成手段のシフトレジスタに与える状態設定手段と、を具備することを特徴とする。
ここで前記状態設定手段は、前記ＰＲＢＳ生成手段の初期状態からの動作パケット数を元に初期状態からのビットシフト数を計算するサイクル数計算手段と、前記サイクル数計算手段で得られたビットシフト数のデータをＬＳＢからＭＳＢまで各ビット毎に分割するビット分割部と、前記シフトレジスタを単位フレーム毎に初期化する初期化データ及び前記ビット分割部の分割されたビットが与えられ、前記ＰＲＢＳ生成手段にロードするレジスタの中間値を生成する中間値生成手段と、を具備するようにしてもよい。
ここで前記サイクル数計算手段は、前記ＰＲＢＳ生成手段の初期状態からの動作パケット数に１パケット当たりのビット数を乗じてビットシフト数を算出する乗算部と、得られたビットシフト数を前記ＰＲＢＳ生成手段の周期に相当するビットシフト数により除算演算を行い、剰余ビットシフト数を算出する剰余演算部と、を具備するようにしてもよい。
ここで前記中間値生成手段は、シフト対象となる１５ビットのレジスタ値をビット毎に分割して得られる各１５ビットのデータ群を前記ＰＲＢＳ生成手段において２iビットシフトしたときに、得られるデータ群の夫々のＬＳＢからＭＳＢを排他的論理和演算して得られるシフトデータを生成する１５個の２i（ｉ＝０〜１４）ビットシフト演算部と、前記レジスタ初期値が与えられたときに２0ビットシフト演算部より得られるレジスタ値と前記レジスタ初期値とのいずれか一方を、前記ビット分割部のビット分割データのＬＳＢに基づいて選択する第１の選択部と、前記第ｊ−１の選択部の出力が与えられたときに前記２j-1ビットシフト回路より得られるレジスタ値と前記第ｊ−１の選択部の出力とのいずれか一方を、前記ビット分割部のビット分割データのＬＳＢからｊ−１番目のデータに基づいて選択する第ｊ（ｊ＝２〜１５）の選択部と、を具備し、前記第１５の選択部の出力を前記ＰＲＢＳ生成部のレジスタ値として出力するようにしてもよい。
ここで前記状態設定手段は、前記ＰＲＢＳ生成手段の初期状態からの動作パケット数を基に前記生成手段の状態を計算して前記ＰＲＢＳ生成手段のシフトレジスタに与えるようにしてもよい。
ここで前記状態設定手段は、前記ＰＲＢＳ生成手段の初期状態からの動作パケット数をＬＳＢからＭＳＢまでの各ビット毎に分割するビット分割手段と、前記シフトレジスタを単位フレーム毎に初期化する初期化データ及び前記ビット分割部の分割されたビットが与えられ、前記ＰＲＢＳ生成手段のシフトレジスタに与える中間値を生成する中間値生成手段と、を具備するようにしてもよい。
ここで前記中間値生成手段は、入力されたレジスタ値に対して１パケットのシフト数Ｐｓに相当するシフト量をＰｓとすると、夫々Ｐｓ×２i（ｉ＝０〜１１）のシフトを行う１２個の２iパケットシフト演算部と、前記レジスタ初期値が与えられたときに前記２0パケットシフト演算部より得られるレジスタ値と前記レジスタ初期値とのいずれか一方を、前記ビット分割部のビット分割データのＬＳＢに基づいて選択する第１の選択部と、第ｊ−１の選択部の出力が与えられたときに前記２j-1パケットシフト演算部より得られるレジスタ値と第ｊ−１の選択部の出力とのいずれか一方を、前記ビット分割部のビット分割データのＬＳＢからｊ−１番目のデータに基づいて選択する第ｊ（ｊ＝２〜１２）の選択部と、を具備し、前記第１２の選択部の出力を前記ＰＲＢＳ生成部のレジスタ値として出力するようにしてもよい。
又、本発明は、定められた伝送モード情報および制御情報にしたがって、データ信号がまず所定の数のビットからなるパケット単位に分割され、前記データ信号の単位フレームは所定の数の前記パケットからなっているものが、さらに単位フレーム内で並べ替えられて所定の数のキャリアからなるシンボル単位に分割され、所定の数のシンボルからなるフレームに分割され、データ信号を受信する受信装置に用いられ、受信中のデータ信号のパケット番号を算出するパケット番号算出回路であって、フレーム先頭からのシンボル数、前記伝送モード情報および制御情報に基づいて、次式
Ｂnum＝Ｍ・Ｓ'x・Ｒ'x・ＮＳＥＧx・ＳＹＭ
Ｐnum＝Ｉｎｔ［Ｂnum／２０４］
Ｂnum：フレーム先頭からのバイト数
Ｐnum：フレーム先頭からの有効パケット数
Ｍ：伝送モードに基づく係数
Ｓ'x：Ｘ階層のキャリア方式に基づく係数
Ｒ'x：Ｘ階層の畳み込み符号化率に基づく係数
ＮＳＥＧx：Ｘ階層のセグメント数
ＳＹＭ：フレーム先頭からの経過シンボル数
に基づいてフレーム先頭からの有効パケット数Ｐnumを計算し、パケット番号として出力することを特徴とする。
又、本発明は、データ信号がまず所定の数のビットからなるパケット単位に分割され、所定の数の前記パケットからなる単位フレームとして構成され、さらに単位フレーム内で並べ替えられて所定の数のキャリアからなるシンボル単位に分割され、所定の数のシンボルからなるフレーム単位で、エネルギー拡散されたデータ信号を受信する受信装置において、受信したデータ信号のエネルギー拡散を行うエネルギー拡散回路を具備し、前記エネルギー拡散回路は、伝送ビットに応じてシフトするシフトレジスタ、及び前記シフトレジスタの一部の出力を入力として排他的論理和演算を行いその出力をシフトレジスタの入力に帰還する排他的論理和回路、を含んで構成され、単位フレーム毎に前記シフトレジスタがレジスタ初期値で初期化されて擬似ランダム符号系列（以下、ＰＲＢＳという）を生成するＰＲＢＳ生成手段と、前記ＰＲＢＳ生成手段から得られる擬似ランダム信号とデータ信号とのビット単位での排他的論理和演算を行う排他的論理和回路と、前記ＰＲＢＳ生成手段の初期状態からの伝送ビット数に基づき前記ＰＲＢＳ生成手段のシフトレジスタの状態を算出して前記ＰＲＢＳ生成手段のシフトレジスタに与える状態設定手段と、を具備することを特徴とする。
ここでフレーム先頭からのシンボル数、伝送モード情報および制御情報を基にフレーム先頭からの有効パケット数を計算し、パケット番号として出力するパケット番号算出手段と、を更に具備するようにしてもよい。
ここで前記状態設定手段は、前記ＰＲＢＳ生成手段の初期状態からの動作パケット数を元に初期状態からのビットシフト数を計算するサイクル数計算手段と、前記サイクル数計算手段で得られたビットシフト数のデータをＬＳＢからＭＳＢまで各ビット毎に分割するビット分割部と、前記シフトレジスタを単位フレーム毎に初期化する初期化データ及び前記ビット分割部の分割されたビットが与えられ、前記ＰＲＢＳ生成手段にロードするレジスタの中間値を生成する中間値生成手段と、を具備するようにしてもよい。
ここで前記サイクル数計算手段は、前記ＰＲＢＳ生成手段の初期状態からの動作パケット数に１パケット当たりのビット数を乗じてビットシフト数を算出する乗算部と、得られたビットシフト数を前記ＰＲＢＳ生成手段の周期に相当するビットシフト数により除算演算を行い剰余ビットシフト数を算出する剰余演算部と、を具備するようにしてもよい。
ここで前記中間値生成手段は、シフト対象となる１５ビットのレジスタ値をビット毎に分割して得られる各１５ビットのデータ群を前記ＰＲＢＳ生成手段において２iビットシフトしたときに、得られるデータ群の夫々のＬＳＢからＭＳＢを排他的論理和演算して得られるシフトデータを生成する１５個の２i（ｉ＝０〜１４）ビットシフト演算部と、前記レジスタ初期値が与えられたときに２0ビットシフト演算部より得られるレジスタ値と前記レジスタ初期値とのいずれか一方を、前記ビット分割部のビット分割データのＬＳＢに基づいて選択する第１の選択部と、前記第ｊ−１の選択部の出力が与えられたときに前記２j-1ビットシフト回路より得られるレジスタ値と前記第ｊ−１の選択部の出力とのいずれか一方を、前記ビット分割部のビット分割データのＬＳＢからｊ−１番目のデータに基づいて選択する第ｊ（ｊ＝２〜１５）の選択部と、を具備し、前記第１５の選択部の出力を前記ＰＲＢＳ生成部のレジスタ値として出力するようにしてもよい。
ここで前記状態設定手段は、前記ＰＲＢＳ生成手段の初期状態からの動作パケット数を基に前記生成手段の状態を計算して前記ＰＲＢＳ生成手段のシフトレジスタに与えるようにしてもよい。
ここで前記状態設定手段は、前記ＰＲＢＳ生成手段の初期状態からの動作パケット数をＬＳＢからＭＳＢまでの各ビット毎に分割するビット分割手段と、前記シフトレジスタを単位フレーム毎に初期化する初期化データ及び前記ビット分割部の分割されたビットが与えられ、前記ＰＲＢＳ生成手段のシフトレジスタに与える中間値を生成する中間値生成手段と、を具備するようにしてもよい。
ここで前記中間値生成手段は、入力されたレジスタ値に対して１パケットのシフト数Ｐｓに相当するシフト量をＰｓとすると、夫々Ｐｓ×２i（ｉ＝０〜１１）のシフトを行う１２個の２iパケットシフト演算部と、前記レジスタ初期値が与えられたときに前記２0パケットシフト演算部より得られるレジスタ値と前記レジスタ初期値とのいずれか一方を、前記ビット分割部のビット分割データのＬＳＢに基づいて選択する第１の選択部と、第ｊ−１の選択部の出力が与えられたときに前記２j-1パケットシフト演算部より得られるレジスタ値と第ｊ−１の選択部の出力とのいずれか一方を、前記ビット分割部のビット分割データのＬＳＢからｊ−１番目のデータに基づいて選択する第ｊ（ｊ＝２〜１２）の選択部と、を具備し、前記第１２の選択部の出力を前記ＰＲＢＳ生成部のレジスタ値として出力するようにしてもよい。
ここで前記パケット番号算出回路は、フレーム先頭からのシンボル数、前記伝送モード情報および制御情報に基づいて、次式
Ｂnum＝Ｍ・Ｓ'x・Ｒ'x・ＮＳＥＧx・ＳＹＭ
Ｐnum＝Ｉｎｔ［Ｂnum／２０４］
Ｂnum：フレーム先頭からのバイト数
Ｐnum：フレーム先頭からの有効パケット数
Ｍ：伝送モードに基づく係数
Ｓ'x：Ｘ階層のキャリア方式に基づく係数
Ｒ'x：Ｘ階層の畳み込み符号化率に基づく係数
ＮＳＥＧx：Ｘ階層のセグメント数
ＳＹＭ：フレーム先頭からの経過シンボル数
に基づいてフレーム先頭からの有効パケット数Ｐnumを計算し、パケット番号として出力するようにしてもよい。
本発明によれば、信号受信開始からフレーム先頭までの間を待たずにエネルギー拡散の処理を開始することができる。従って電源を入れたりチャンネルを切り替えてからサービスを提示する（映像を画面に表示したり、音声を出力したりする）までにかかる時間を短縮することの可能なエネルギー拡散回路、およびそれを用いた受信装置を提供することが可能である。
本発明の実施の形態における受信装置について、図面を参照して詳細に説明する。なお、背景技術の項において説明したものと同一の構成要素に関しては、同一の番号を付し、詳細な説明は省略する。
図７は、本発明の実施の形態における日本のデジタルテレビジョン放送の受信装置の構成を示すブロック図である。受信装置７０１は、地上受信信号を受けて選局・復調・誤り訂正を行いＴＳを出力する地上フロントエンド７０２と、地上フロントエンド７０２から出力されるＴＳ、その他外部機器から入力されるＴＳのいずれかを受けて映像信号や音声信号に変換する映像・音声デコーダ４０３と、を備える。受信装置７０１により得られる映像信号または音声信号、あるいはその両方は、映像・音声表示装置３０４に出力されて表示される。受信装置７０１は、映像・音声表示装置３０４を内蔵することも可能である。なお、受信装置７０１は、背景技術の項にも示した通り、衛星デジタル放送を受信することも可能な共用受信装置としてもよい。
図８は、地上フロントエンド７０２の構成を示すブロック図である。受信信号はチューナ部５０１によって選局され、Ａ／Ｄ変換部５０２によってデジタル信号に変換される。直交復調部５０３は、入力されたデジタル信号に対し直交検波を行い、ベースバンドＯＦＤＭ信号に変換する。ＦＦＴ部５０４は、直交復調部５０３からの信号に対し高速フーリエ変換を行い、時間領域の信号から周波数領域の信号に変換して出力する。検波部５０５は、ＦＦＴ部５０４からの信号に対し同期検波もしくは差動検波を行い、復調された信号を出力する。誤り訂正部８０６は、検波部５０５で得られた復調信号に対し、誤り訂正復号を行う。シンボル同期検出部５０７は、直交復調部５０３から出力されるベースバンドＯＦＤＭ信号から、伝送モード情報およびシンボル同期タイミングを検出し、シンボルタイミング信号をＦＦＴ部５０４および検波部５０５に、シンボルタイミング信号および伝送モード情報を誤り訂正部８０６及びパケット番号算出部８０９に供給する。フレーム同期検出部８０８は、ＦＦＴ部５０４から出力される信号に含まれる制御情報を抽出するとともに、前記制御情報を基に、フレームの先頭位置からシンボルの先頭位置までのずれをシンボル番号として検出し、制御情報およびシンボル番号を検波部５０５、誤り訂正部８０６及びパケット番号算出部８０９に供給する。パケット番号算出部８０９は、シンボルタイミング信号、シンボル番号、伝送モード情報および制御情報を基に、階層伝送されている場合には階層毎に、フレーム先頭からの有効パケット数を計数し、パケット番号として出力する。
パケット番号算出部８０９において、シンボルタイミング信号、シンボル番号、伝送モード情報および制御情報を基にパケット番号を算出する方法について、ＩＳＤＢ−Ｔの場合を例として、詳細に説明する。
１フレームは１〜２０３までの２０４シンボルによって構成されている。又同時に１フレームは複数のパケットから構成される。このパケット数はモード１，モード２，モード３で異なり、更にガードインターバル比で異なるため、１２通りのパケット数が１フレーム内に含まれることとなる。１パケットは２０４バイトで構成されている。そして１パケット内ではエネルギー拡散部のシフトレジスタをシフトさせるシフトパルスが８×２０４、即ち１０３２パルス出力される。又各パケットはＡＢＣの３階層のいずれかのデータとなっている。そしてフレーム先頭から任意の数（ＳＹＭとする）のシンボルが経過した時点で、デマップ、デパンクチュアー、ビタビ復号の各処理を施して任意の階層（Ｘとする）のデータとして得られるバイト数Ｂnumは、式１で求められる。
Ｂnum＝９６・Ｍ・Ｓx・Ｒx・１／８・ＮＳＥＧx・ＳＹＭ ・・・（１）
Ｒ x ：Ｘ階層の畳込み符号化率
ＮＳＥＧx：Ｘ階層のセグメント数
Ｍ：伝送モードに応じて決まる係数（表１で表される）
Ｓx：Ｘ階層のキャリア変調方式に応じて定まる係数（表２で表される）
Figure 0004347680
Figure 0004347680
 式１には畳込み符号化率に依存する除算処理が含まれている。
ここで
Ｓx＝Ｓ’x×２、
Ｒx＝Ｒ’x／２４
とおくと、式１は次の式２のように乗算のみで表される。
Ｂnum＝Ｍ・Ｓ’x・Ｒ’x・ＮＳＥＧx・ＳＹＭ ・・・（２）
このように、式１の計算処理を簡単化することで、回路規模を小さくすることも可能である。ここでＳ’xはＸ階層のキャリア変調方式に応じて、Ｒ’xはＸ階層の畳込み符号化率に応じて、それぞれ表３および表４に示す値をとる。
Figure 0004347680
Figure 0004347680
式２から、フレーム先頭からＳＹＭシンボルが経過した時点での、Ｘ階層のパケット番号Ｐnumは式３で求められる。
Ｐnum＝Ｉｎｔ［Ｂnum／２０４］ ・・・（３）
また、フレーム先頭からＳＹＭシンボルが経過した時点で、Ｘ階層の階層バッファに蓄積されるバイト数ＢＵＦnumも、剰余演算によって式２から同様に式４で求められる。
ＢＵＦnum＝ｍｏｄ［Ｂnum／２０４］ ・・・（４）
式４において、ｍｏｄは剰余演算である。
図９は、誤り訂正部８０６の構成を示すブロック図である。誤り訂正部８０６は、周波数および時間デインターリーブ処理を行う周波数・時間デインターリーブ部６０１と、キャリア情報からビット情報を抽出するデマッピング部６０２と、階層伝送されている場合にデータを分割する階層分割部６０３と、分割された階層毎にビットデインターリーブ処理を行うビットデインターリーブ部６０４Ａ、６０４Ｂ、６０４Ｃと、分割された階層毎に畳込み符号化率に応じたビット補間を行うデパンクチュアー部６０５Ａ、６０５Ｂ、６０５Ｃと、各階層のデータを所定のビット長（ここでは１６３２ビット＝２０４バイト）を持つパケット単位にまとめるＴＳ再生部９０１と、符号化率１／２のビタビ復号を行うビタビ復号部６０７と、再び階層分割を行う階層分割部６０８と、分割された階層毎にバイトデインターリーブ処理を行うバイトデインターリーブ部６０９Ａ、６０９Ｂ、６０９Ｃと、分割された階層毎のデータを合成する階層合成部６１０と、エネルギー拡散処理を行うエネルギー拡散部９０２と、短縮化リードソロモン符号（２０４，１８８）の復号を行うＲＳ復号部６１１とで構成される。
図１０は、ＴＳ再生部９０１の構成を示すブロック図である。ＴＳ再生部９０１は、シンボルタイミング信号、シンボル番号、伝送モード情報および制御情報を基に、そのシンボルの先頭において複数のパケットバッファ１００１、１００２、１００３それぞれに蓄積されているはずのバッファ量を算出する仮想バッファ量算出部１０１０と、パケットタイミング信号を出力するパケットタイミング発生部１０１１と、仮想バッファ量を複数のパケットバッファのデータ蓄積量カウンタにロードするとともに蓄積量を監視し、１パケット相当分のデータが蓄積されたパケットバッファから順に蓄積データをストリームバッファ１００５に導出し、ストリームバッファ１００５のデータ蓄積状態をパケットタイミング信号毎に監視して、ストリームバッファ１００５にデータが蓄積されているときは、その蓄積データを読み出すように制御する制御部１００９と、を備える。また制御部１００９は、ストリームバッファ１００５から出力されるパケットデータがある場合はそのパケットデータの属する階層を示し、ない場合はヌルパケットを示す階層情報を出力する。この構成により、フレーム周期のタイミングに関わらず、即時的にパケットデータの読み出しを可能としている。
図１１は、フレーム同期検出部８０８の構成を示すブロック図である。フレーム同期検出部８０８は、制御情報を抽出する制御情報抽出部１１０１と、制御情報を１フレーム分格納する制御情報蓄積部１１０２と、シンボル番号を仮想的に出力するシンボル番号発生部１１０３と、制御情報蓄積部１１０２に格納された制御情報を参照し、シンボル番号発生部１１０３から出力されたシンボル番号に対応した信頼度を算出する信頼度算出部１１０４と、信頼度算出部１１０４において算出された複数の信頼度を比較し、最大となる信頼度が算出された時点でのシンボル番号を選択して出力する最大値検出部１１０５と、を備える。ここでは制御情報として、例えばＩＳＤＢ−ＴおよびＩＳＤＢ−ＴSBにおけるＴＭＣＣ信号を想定しており、この構成により、同期信号以外のＴＭＣＣ信号を検出に利用することで、ＴＭＣＣ信号内に配置されている同期信号の交番を検出することを待つことなく、誤検出の可能性も少ない速やかなフレーム同期の検出を可能としている。
ＴＳ再生部９０１内の仮想バッファ量算出部１０１０では、シンボルタイミング信号、シンボル番号、伝送モード情報および制御情報を基に、そのシンボルの先頭において複数のパケットバッファ１００１、１００２、１００３それぞれに蓄積されているはずのバッファ量を算出している。式４は、このバッファ量を算出する演算にほかならない。したがって、パケット番号算出部８０９を、誤り訂正部８０６内のＴＳ再生部９０１内に配置し、式２を算出する部分を、仮想バッファ量算出部１０１０と共通化することで、全体の回路構成を簡単化することもできる。パケット番号算出部８０９は、一旦シンボル番号から各階層毎のパケット番号を算出した後は、パケットタイミング発生部１０１１から出力されるパケットタイミング信号および制御部１００９から出力される階層情報を基に、出力するパケット番号を１ずつカウントアップしていく。また、フレーム先頭を示すシンボル番号０が入力されるごとに、全階層のパケット番号を０リセットする。
図１２は、エネルギー拡散部９０２のブロック構成図である。ＰＲＢＳ生成部２０２は、擬似ランダム符号系列（ＰＲＢＳ）を生成するものである。ＰＲＢＳ生成部２０２は、１５ビットのシフトレジスタ部２０３と、排他的論理和（ＸＯＲ）演算部２０４とで構成される。２０５は、エネルギー拡散部に入力されるデータ信号と、ＰＲＢＳ生成部２０２より生成されるＰＲＢＳとのＸＯＲを行うＸＯＲ演算部である。レジスタ値算出部１２は、パケット番号算出部８０９より与えられるパケット番号を基に、シフトレジスタ部２０３のレジスタ値を算出してシフトレジスタ部２０３に設定する状態設定手段である。エネルギー拡散部１１０１は、同期バイトを除くデータ信号と、ＰＲＢＳとのＸＯＲ演算を行う。また、シフトレジスタ部２０３は、同期バイト期間を含めて動作し、パケット毎にレジスタ値算出部１２より出力されるレジスタ値に初期化される。
図１３は、レジスタ値算出部１２の第１の例であるレジスタ算出部１２Ａのブロック構成図である。レジスタ値算出部１２Ａは、入力されるパケット番号に１パケットのビット数ＰＳ（ここでは１パケット＝１６３２ビットであるため１６３２）を乗算する乗算部１３２１と、乗算結果に対して所定の数（ここでは２15−１＝３２７６７）による剰余演算を行う剰余演算部１３２２と、剰余演算の結果をビットごとに分割してＬＳＢから順に選択部１３１１〜１３１Ｎに供給するビット分割部１３２０と、レジスタ初期値「１００１０１０１０００００００」を順次２0〜２N-1ビット分ずつシフトするビットシフト演算部１３０１〜１３０Ｎと、ビット分割部１３２０から供給されたビットデータを基にビットシフト演算を施したレジスタ値とビットシフト演算を施さないレジスタ値とを選択する第１〜第Ｎの選択部１３１１〜１３１Ｎと、を備える。剰余演算部１３２２で剰余演算を行うのは、ＰＲＢＳ生成部２０２により生成されるＰＲＢＳが２15−１の周期性を持つためであり、構成の簡単化につながる。また剰余演算の結果は最大値が２15−２となるため、１５ビットで表現でき（Ｎ＝１５）、ビットシフト演算部および選択部は１５個あればよい。ここで乗算部１３２１と剰余演算部１３２２とは、ＰＲＢＳ生成手段の初期状態からの動作パケットを元に初期状態からのビットシフト数を計算するサイクル数計算手段を構成している。又ビットシフト演算部１３０１〜１３０Ｎと選択部１３１１〜１３１Ｎは、シフトレジスタを初期化する初期化データとビット分割部１３２０の分割されたビットが与えられてＰＲＢＳ生成手段にロードするレジスタの中間値を生成する中間値生成手段を構成している。
第１の選択部１３１１はレジスタ初期値が与えられたときにビット分割部１３２０のビット分割データのＬＳＢが「１」か「０」かに基づいて２0ビットシフト演算部１３０１より得られるレジスタ値とレジスタ初期値とのいずれか一方を選択するものである。又第ｊ（ｊ＝２〜１５）の選択部は、第ｊ−１の選択部の出力が与えられたときに２j-1ビットシフト演算部より得られるレジスタ値と第ｊ−１の選択部の出力とのいずれか一方を、ビット分割部のビット分割データのＬＳＢからｊ−１番目のデータが「１」か「０」かに基づいて選択するものである。
次にこの２iビットシフト演算部（ｉ＝０〜１４）１３０１〜１３０Ｎの詳細について説明する。まずあるレジスタ初期値「１００１０１０１０００００００」に対する１ビットシフト演算は、「１００１０１０１０００００００」をビット毎に分割して得られる以下の４つの１５ビットのデータ、
「１００００００００００００００」、「０００１０００００００００００」、「０００００１０００００００００」、「０００００００１０００００００」を、夫々１ビットシフト演算する。そしてその結果である以下の４つのデータ
「０１０００００００００００００」、「００００１００００００００００」、「００００００１００００００００」、「００００００００１００００００」に対してビット毎に排他的論理和の総和をとる演算を行うことで実現することができる。
同様に任意のレジスタ値に対するＮビットシフトレジスタ演算は、元のレジスタ値をビット毎に分割して得られる値の夫々を、Ｎビットシフト演算した結果の値に対して、ビット毎に排他的論理和の総和をとる演算を行うことで実現できる。
シフト演算を高速に行うために、任意のシフト量のシフト演算を２nシフト演算の組合せに分割する。例えば５８５シフト演算を行う場合は、５８５＝２0＋２3＋２6＋２9であるので、２0シフト演算、２3シフト演算、２6シフト演算、２9シフト演算を１回ずつ行うことで実現できる。
２nシフト演算回路の一例として、２6＝６４ビットシフト演算の場合を表５、表６を参照しつつ説明する。
Figure 0004347680
Figure 0004347680
まずシフト対象となるレジスタ値を「ｂ0ｂ1ｂ2ｂ3ｂ4ｂ5ｂ6ｂ7ｂ8ｂ9ｂ10ｂ11ｂ12ｂ13ｂ14」とし、これを６４ビットシフト演算して得られるレジスタ値を「Ｂ0Ｂ1Ｂ2Ｂ3Ｂ4Ｂ5Ｂ6Ｂ7Ｂ8Ｂ9Ｂ10Ｂ11Ｂ12Ｂ13Ｂ14」とすると、前述したように、「ｂ0ｂ1ｂ2ｂ3ｂ4ｂ5ｂ6ｂ7ｂ8ｂ9ｂ10ｂ11ｂ12ｂ13ｂ14」をビット毎に分割して得られる「ｂ0００００００００００００００」、「０ｂ1０００００００００００００」、「００ｂ2０００００００００００００」、・・・「００００００００００００００ｂ14」の夫々を６４ビットシフト演算した結果を表５に示す。この結果得られる「００００ｂ0０００ｂ0００００００」、「０００００ｂ1０００ｂ1０００００」、「００００００ｂ2０００ｂ2００００」・・・「０００ｂ14０００ｂ14０００００００」に対して、ビット毎に排他的論理和の総和をとる演算の部分、即ち
Ｂ0＝ｂ6＋ｂ7＋ｂ10＋ｂ11、
Ｂ1＝ｂ7＋ｂ8＋ｂ12＋ｂ13、
Ｂ2＝ｂ8＋ｂ9＋ｂ12＋ｂ13、
・
・
・
Ｂ14＝ｂ6＋ｂ10
を演算ロジックとして生成する。即ち２6のビットシフトを行うビットシフト演算部１３０７は図１４の構成により実現できる。この方法により２0から２14までのシフトを行うビットシフト演算部１３０１〜１３０Ｎを実現できる。
なお、レジスタ値算出部１２は、２Ｎシフト演算のテーブルと、行列演算（ＸＯＲ）のロジックと、を備える構成としてもよい。
図１は、別の構成によるレジスタ値算出部１２Ｂのブロック構成図である。以上の考え方を応用すると、図１に示すようなブロック構成でも実現できる。シフトの単位を１パケット＝１６３２ビットとし、２0パケット（１６３２ビット）から２11パケット（３３４２３３６ビット）までのシフトを行う演算ロジックをカスケードに全て用意しておき、パケット番号に応じて各２Nパケットシフトを演算するかパスするかを選択する。即ち図１においてレジスタ値算出部１２Ｂは、入力されるパケット番号をビットごとに分割してＬＳＢから順に選択部１１１〜１１Ｎに供給するビット分割部１２０と、レジスタ初期値「１００１０１０１０００００００」を順次２0〜２N-1パケット分ずつシフトするパケットシフト演算部１０１〜１０Ｎと、ビット分割部１２０から供給されたビットデータを基に、パケットシフト演算を施したレジスタ値とパケットシフト演算を施さないレジスタ値との一方を選択する第１〜第Ｎの選択部１１１〜１１Ｎと、を備える。
ここで２0パケットシフト演算部１０１は、入力されたレジスタ値に対して１パケットのシフト数Ｐｓに相当するシフト量をＰｓとすると、夫々Ｐｓのシフトを行うものであり、パケットシフト演算部１０２は選択部１１０で選択されたレジスタ値に対してパケットのシフト数Ｐｓ×２1を行うものである。以下同様に各２j-1パケットシフト演算部は夫々Ｐｓ×２i（ｉ＝０〜１１）の演算を行う。ここで２0パケットシフト演算部１０１〜１０Ｎ、選択部１１０〜１１Ｎはシフトレジスタに与える中間値を生成する中間値生成手段を構成している。第１の選択部１０１は、ビット分割部のビット分割データのＬＳＢが「１」か「０」かによって１レジスタ初期値が与えられたときに２0パケットシフト演算部より得られるレジスタ値とレジスタ初期値とのいずれか一方を選択するものであり、第ｊ（ｊ＝２〜１２）の選択部は、第ｊ−１の選択部の出力が与えられたときに２jパケットシフト演算部より得られるレジスタ値と第ｊ−１の選択部の出力とのいずれか一方を、ビット分割部のビット分割データのＬＳＢからｊ−１番目のデータが「１」か「０」かに基づいて選択するものである。
例えばＩＳＤＢ−Ｔの場合、１フレーム中の有効パケット数は最大で３２７６であるため、パケット番号は１２ビット（２12＝４０９６＞３２７６）で表現できる。そのため、Ｎ＝１２となり、パケットシフト演算部および選択部は１２個あればよい。又このときパケット番号×１６３２の乗算やｍｏｄ（２15−１）の剰余演算が不要となる。
次にこの２iパケットシフト演算部（ｉ＝０〜１１）１０１〜１０Ｎの詳細について説明する。まず与えられるパケット番号とビット数との対応及びこのビット数を２15−１（＝３２７６７）で剰余演算した結果を表７に示す。
Figure 0004347680
次に２iパケットシフト演算部の例として、２10パケットシフト演算部の演算ロジックについて表８、表９を参照しつつ説明する。
Figure 0004347680
Figure 0004347680
表７により２10パケットシフト演算は、５１ビットシフト演算と等価であるので、２iビットシフト演算ロジックの生成方法と同様に構成することができる。即ちシフト対象となるレジスタ値を「ｂ0ｂ1ｂ2ｂ3ｂ4ｂ5ｂ6ｂ7ｂ8ｂ9ｂ10ｂ11ｂ12ｂ13ｂ14」とし、これを５１ビットシフト演算して得られるレジスタ値を「Ｂ0Ｂ1Ｂ2Ｂ3Ｂ4Ｂ5Ｂ6Ｂ7Ｂ8Ｂ9Ｂ10Ｂ11Ｂ12Ｂ13Ｂ14」とすると、「ｂ0ｂ1ｂ2ｂ3ｂ4ｂ5ｂ6ｂ7ｂ8ｂ9ｂ10ｂ11ｂ12ｂ13ｂ14」をビット毎に分割して得られる「ｂ0００００００００００００００」、「０ｂ1０００００００００００００」、「００ｂ2０００００００００００００」、・・・「００００００００００００００ｂ14」の夫々を５１ビットシフト演算した結果を表８に示す。この結果得られる「００００００ｂ0ｂ0ｂ0ｂ0０００００」、「０００００００ｂ1ｂ1ｂ1ｂ1００００」、「００００００００ｂ2ｂ2ｂ2ｂ2０００」・・・「０００００ｂ14ｂ14ｂ14ｂ14００００００」に対して、ビット毎に排他的論理和の総和をとる演算を行うことで「Ｂ0Ｂ1Ｂ2Ｂ3Ｂ4Ｂ5Ｂ6Ｂ7Ｂ8Ｂ9Ｂ10Ｂ11Ｂ12Ｂ13Ｂ14」が得られる。このビット毎に排他的論理和の総和をとる演算の部分、即ち
Ｂ0＝ｂ5＋ｂ9、
Ｂ1＝ｂ6＋ｂ10、
Ｂ2＝ｂ7＋ｂ11、
・
・
・
Ｂ14＝ｂ5＋ｂ6＋ｂ7＋ｂ8
を演算ロジックとして生成する。同様にして２0〜２11パケットシフト演算部も構成することができる。
従来のエネルギー拡散方法によれば、フレーム先頭における初期化が必須のため、信号受信開始から正しい受信信号が出力されるまでの待ち時間（最大約２５７ｍｓ）が発生していたが、本発明の構成によれば、信号受信開始からフレーム先頭までの間を待たずにエネルギー拡散の処理を開始することができる。従って電源を入れたりチャンネルを切り替えてからサービスを提示する（映像を画面に表示したり、音声を出力したりする）までにかかる時間を短縮することができる。
また従来のエネルギー拡散方法によれば、背景技術の項でも示した通り、階層伝送されている場合に、階層毎にシフトレジスタの値を保持しなければならないため、複数のエネルギー拡散部を必要としていた。本発明の構成によれば、階層毎に異なるパケット番号を基に、パケットタイミング毎にレジスタ値を算出することができるので、エネルギー拡散部は一つあればよい。なお、従来の構成と同様に、階層数に応じた複数のエネルギー拡散部を持つ構成としてもよい。
なお、本実施の形態では、国内の地上デジタルテレビジョン放送（ＩＳＤＢ−Ｔ）の受信装置を例として説明をしたが、上記エネルギー拡散部によるエネルギー拡散方法は、パケット番号あるいは初期化時点からの経過ビット（サイクル）数が入力されれば、どのような方式の受信装置（あるいは送信装置）でも適用が可能である。
本発明のエネルギー拡散回路、パケット番号算出回路、受信装置は、電源を入れたりチャンネルを切り替えてから映像を画面に表示したり、音声を出力したりするなどのサービスを提示するまでにかかる時間を短縮するという効果を有し、デジタルテレビジョン放送あるいはデジタル音声放送を受信するＤＩＲＤ（Digital Integrated Receiver Decoder）（家庭用テレビ、セットトップボックス等を含む）、録画機器、携帯受信端末、車載受信端末等に有用である。
本発明の実施の形態におけるレジスタ値算出部の構成を示すブロック図 従来のエネルギー拡散部の構成を示すブロック図 従来の受信装置の構成を示すブロック図 従来の受信装置内部の構成を示すブロック図 従来の地上フロントエンドの構成を示すブロック図 従来の誤り訂正部の構成を示すブロック図 本発明の実施の形態における受信装置の構成を示すブロック図 本発明の実施の形態における地上フロントエンドの構成を示すブロック図 本発明の実施の形態における誤り訂正部の構成を示すブロック図 ＴＳ再生部の構成を示すブロック図 フレーム同期検出部の構成を示すブロック図 本発明の実施の形態におけるエネルギー拡散部の構成を示すブロック図 本発明の実施の形態におけるレジスタ値算出部の異なる構成を示すブロック図 ２6ビットシフト演算部の構成を示すブロック図 ２10パケットシフト演算部の構成を示すブロック図
符号の説明
１２ レジスタ値算出部
１０１、１０２、…、１０Ｎ パケットシフト演算部
１１１、１１２、…、１１Ｎ 選択部
１２０ ビット分割部
２０１ エネルギー拡散部
２０２ ＰＲＢＳ生成部
２０３ シフトレジスタ部
２０４、２０５ ＸＯＲ演算部
３０１ 衛星受信アンテナ
３０２ 地上受信アンテナ
３０３ 受信装置
３０４ 映像・音声表示装置
４０１ 衛星フロントエンド
４０２ 地上フロントエンド
４０３ 映像・音声デコーダ
５０１ チューナ部
５０２ Ａ／Ｄ変換部
５０３ 直交復調部
５０４ ＦＦＴ部
５０５ 検波部
５０６ 誤り訂正部
５０７ シンボル同期検出部
５０８ フレーム同期検出部
６０１ 周波数・時間デインターリーブ部
６０２ デマッピング部
６０３ 階層分割部
６０４Ａ、６０４Ｂ、６０４Ｃ ビットデインターリーブ部
６０５Ａ、６０５Ｂ、６０５Ｃ デパンクチュアー部
６０６ ＴＳ再生部
６０７ ビタビ復号部
６０８ 階層分割部
６０９Ａ、６０９Ｂ、６０９Ｃ バイトデインターリーブ部
２０１Ａ、２０１Ｂ、２０１Ｃ エネルギー拡散部
６１０ 階層合成部
６１１ ＲＳ復号部
７０１ 受信装置
７０２ 地上フロントエンド
８０６ 誤り訂正部
８０８ フレーム同期検出部
８０９ パケット番号算出部
９０１ ＴＳ再生部
９０２ エネルギー拡散部
１００１、１００２、１００３ パケットバッファ
１００５ ストリームバッファ
１００９ 制御部
１０１０ 仮想バッファ量算出部
１０１１ パケットタイミング発生部
１１０１ 制御情報抽出部
１１０２ 制御情報蓄積部
１１０３ シンボル番号発生部
１１０４ 信頼度算出部
１１０５ 最大値検出部
１３０１、１３０２、…、１３０Ｎ ビットシフト演算部
１３１１、１３１２、…、１３１Ｎ 選択部
１３２０ ビット分割部
１３２１ 乗算部
１３２２ 剰余演算部

Claims (17)

  1. データ信号がまず所定の数のビットからなるパケット単位に分割され、所定の数の前記パケットからなる単位フレームとして構成され、且つエネルギー拡散されたデータ信号を受信する受信装置に用いられ、受信したデータ信号のエネルギー拡散を行うエネルギー拡散回路であって、
    伝送ビットに応じてシフトするシフトレジスタ、及び前記シフトレジスタの一部の出力を入力として排他的論理和演算を行いその出力をシフトレジスタの入力に帰還する排他的論理和回路、を含んで構成され、単位フレーム毎に前記シフトレジスタがレジスタ初期値で初期化されて擬似ランダム符号系列（以下、ＰＲＢＳという）を生成するＰＲＢＳ生成手段と、
    前記ＰＲＢＳ生成手段から得られる擬似ランダム信号とデータ信号とのビット単位での排他的論理和演算を行う排他的論理和回路と、
    前記ＰＲＢＳ生成手段の初期状態からの伝送ビット数に基づき前記ＰＲＢＳ生成手段のシフトレジスタの状態を算出して前記ＰＲＢＳ生成手段のシフトレジスタに与える状態設定手段と、を具備することを特徴とするエネルギー拡散回路。
  2. 前記状態設定手段は、
    前記ＰＲＢＳ生成手段の初期状態からの動作パケット数を元に初期状態からのビットシフト数を計算するサイクル数計算手段と、
    前記サイクル数計算手段で得られたビットシフト数のデータをＬＳＢからＭＳＢまで各ビット毎に分割するビット分割部と、
    前記シフトレジスタを単位フレーム毎に初期化する初期化データ及び前記ビット分割部の分割されたビットが与えられ、前記ＰＲＢＳ生成手段にロードするレジスタの中間値を生成する中間値生成手段と、を具備することを特徴とする請求項１記載のエネルギー拡散回路。
  3. 前記サイクル数計算手段は、
    前記ＰＲＢＳ生成手段の初期状態からの動作パケット数に１パケット当たりのビット数を乗じてビットシフト数を算出する乗算部と、
    得られたビットシフト数を前記ＰＲＢＳ生成手段の周期に相当するビットシフト数により除算演算を行い、剰余ビットシフト数を算出する剰余演算部と、を具備することを特徴とする請求項２記載のエネルギー拡散回路。
  4. 前記中間値生成手段は、
    シフト対象となる１５ビットのレジスタ値をビット毎に分割して得られる各１５ビットのデータ群を前記ＰＲＢＳ生成手段において２iビットシフトしたときに、得られるデータ群の夫々のＬＳＢからＭＳＢを排他的論理和演算して得られるシフトデータを生成する１５個の２i（ｉ＝０〜１４）ビットシフト演算部と、
    前記レジスタ初期値が与えられたときに２0ビットシフト演算部より得られるレジスタ値と前記レジスタ初期値とのいずれか一方を、前記ビット分割部のビット分割データのＬＳＢに基づいて選択する第１の選択部と、
    前記第ｊ−１の選択部の出力が与えられたときに前記２j-1ビットシフト回路より得られるレジスタ値と前記第ｊ−１の選択部の出力とのいずれか一方を、前記ビット分割部のビット分割データのＬＳＢからｊ−１番目のデータに基づいて選択する第ｊ（ｊ＝２〜１５）の選択部と、を具備し、
    前記第１５の選択部の出力を前記ＰＲＢＳ生成部のレジスタ値として出力することを特徴とする請求項２記載のエネルギー拡散回路。
  5. 前記状態設定手段は、
    前記ＰＲＢＳ生成手段の初期状態からの動作パケット数を基に前記生成手段の状態を計算して前記ＰＲＢＳ生成手段のシフトレジスタに与えることを特徴とする請求項１記載のエネルギー拡散回路。
  6. 前記状態設定手段は、
    前記ＰＲＢＳ生成手段の初期状態からの動作パケット数をＬＳＢからＭＳＢまでの各ビット毎に分割するビット分割手段と、
    前記シフトレジスタを単位フレーム毎に初期化する初期化データ及び前記ビット分割部の分割されたビットが与えられ、前記ＰＲＢＳ生成手段のシフトレジスタに与える中間値を生成する中間値生成手段と、を具備することを特徴とする請求項５記載のエネルギー拡散回路。
  7. 前記中間値生成手段は、
    入力されたレジスタ値に対して１パケットのシフト数Ｐｓに相当するシフト量をＰｓとすると、夫々Ｐｓ×２i（ｉ＝０〜１１）のシフトを行う１２個の２iパケットシフト演算部と、
    前記レジスタ初期値が与えられたときに前記２0パケットシフト演算部より得られるレジスタ値と前記レジスタ初期値とのいずれか一方を、前記ビット分割部のビット分割データのＬＳＢに基づいて選択する第１の選択部と、
    第ｊ−１の選択部の出力が与えられたときに前記２j-1パケットシフト演算部より得られるレジスタ値と第ｊ−１の選択部の出力とのいずれか一方を、前記ビット分割部のビット分割データのＬＳＢからｊ−１番目のデータに基づいて選択する第ｊ（ｊ＝２〜１２）の選択部と、を具備し、
    前記第１２の選択部の出力を前記ＰＲＢＳ生成部のレジスタ値として出力することを特徴とする請求項６記載のエネルギー拡散回路。
  8. 定められた伝送モード情報および制御情報にしたがって、データ信号がまず所定の数のビットからなるパケット単位に分割され、前記データ信号の単位フレームは所定の数の前記パケットからなっているものが、さらに単位フレーム内で並べ替えられて所定の数のキャリアからなるシンボル単位に分割され、所定の数のシンボルからなるフレームに分割され、データ信号を受信する受信装置に用いられ、受信中のデータ信号のパケット番号を算出するパケット番号算出回路であって、
    フレーム先頭からのシンボル数、前記伝送モード情報および制御情報に基づいて、次式
    Ｂnum＝Ｍ・Ｓ'x・Ｒ'x・ＮＳＥＧx・ＳＹＭ
    Ｐnum＝Ｉｎｔ［Ｂnum／２０４］
    Ｂnum：フレーム先頭からのバイト数
    Ｐnum：フレーム先頭からの有効パケット数
    Ｍ：伝送モードに基づく係数
    Ｓ'x：Ｘ階層のキャリア方式に基づく係数
    Ｒ'x：Ｘ階層の畳み込み符号化率に基づく係数
    ＮＳＥＧx：Ｘ階層のセグメント数
    ＳＹＭ：フレーム先頭からの経過シンボル数
    に基づいてフレーム先頭からの有効パケット数Ｐnumを計算し、パケット番号として出力することを特徴とするパケット番号算出回路。
  9. データ信号がまず所定の数のビットからなるパケット単位に分割され、所定の数の前記パケットからなる単位フレームとして構成され、さらに単位フレーム内で並べ替えられて所定の数のキャリアからなるシンボル単位に分割され、所定の数のシンボルからなるフレーム単位で、エネルギー拡散されたデータ信号を受信する受信装置において、受信したデータ信号のエネルギー拡散を行うエネルギー拡散回路を具備し、
    前記エネルギー拡散回路は、
    伝送ビットに応じてシフトするシフトレジスタ、及び前記シフトレジスタの一部の出力を入力として排他的論理和演算を行いその出力をシフトレジスタの入力に帰還する排他的論理和回路、を含んで構成され、単位フレーム毎に前記シフトレジスタがレジスタ初期値で初期化されて擬似ランダム符号系列（以下、ＰＲＢＳという）を生成するＰＲＢＳ生成手段と、
    前記ＰＲＢＳ生成手段から得られる擬似ランダム信号とデータ信号とのビット単位での排他的論理和演算を行う排他的論理和回路と、
    前記ＰＲＢＳ生成手段の初期状態からの伝送ビット数に基づき前記ＰＲＢＳ生成手段のシフトレジスタの状態を算出して前記ＰＲＢＳ生成手段のシフトレジスタに与える状態設定手段と、を具備することを特徴とする受信装置。
  10. フレーム先頭からのシンボル数、伝送モード情報および制御情報を基にフレーム先頭からの有効パケット数を計算し、パケット番号として出力するパケット番号算出手段と、を更に具備することを特徴とする請求項９記載の受信装置。
  11. 前記状態設定手段は、
    前記ＰＲＢＳ生成手段の初期状態からの動作パケット数を元に初期状態からのビットシフト数を計算するサイクル数計算手段と、
    前記サイクル数計算手段で得られたビットシフト数のデータをＬＳＢからＭＳＢまで各ビット毎に分割するビット分割部と、
    前記シフトレジスタを単位フレーム毎に初期化する初期化データ及び前記ビット分割部の分割されたビットが与えられ、前記ＰＲＢＳ生成手段にロードするレジスタの中間値を生成する中間値生成手段と、を具備することを特徴とする請求項１０記載の受信装置。
  12. 前記サイクル数計算手段は、
    前記ＰＲＢＳ生成手段の初期状態からの動作パケット数に１パケット当たりのビット数を乗じてビットシフト数を算出する乗算部と、
    得られたビットシフト数を前記ＰＲＢＳ生成手段の周期に相当するビットシフト数により除算演算を行い剰余ビットシフト数を算出する剰余演算部と、を具備することを特徴とする請求項１１記載の受信装置。
  13. 前記中間値生成手段は、
    シフト対象となる１５ビットのレジスタ値をビット毎に分割して得られる各１５ビットのデータ群を前記ＰＲＢＳ生成手段において２iビットシフトしたときに、得られるデータ群の夫々のＬＳＢからＭＳＢを排他的論理和演算して得られるシフトデータを生成する１５個の２i（ｉ＝０〜１４）ビットシフト演算部と、
    前記レジスタ初期値が与えられたときに２0ビットシフト演算部より得られるレジスタ値と前記レジスタ初期値とのいずれか一方を、前記ビット分割部のビット分割データのＬＳＢに基づいて選択する第１の選択部と、
    前記第ｊ−１の選択部の出力が与えられたときに前記２j-1ビットシフト回路より得られるレジスタ値と前記第ｊ−１の選択部の出力とのいずれか一方を、前記ビット分割部のビット分割データのＬＳＢからｊ−１番目のデータに基づいて選択する第ｊ（ｊ＝２〜１５）の選択部と、を具備し、
    前記第１５の選択部の出力を前記ＰＲＢＳ生成部のレジスタ値として出力することを特徴とする請求項１１記載の受信装置。
  14. 前記状態設定手段は、
    前記ＰＲＢＳ生成手段の初期状態からの動作パケット数を基に前記生成手段の状態を計算して前記ＰＲＢＳ生成手段のシフトレジスタに与えることを特徴とする請求項１０記載の受信装置。
  15. 前記状態設定手段は、
    前記ＰＲＢＳ生成手段の初期状態からの動作パケット数をＬＳＢからＭＳＢまでの各ビット毎に分割するビット分割手段と、
    前記シフトレジスタを単位フレーム毎に初期化する初期化データ及び前記ビット分割部の分割されたビットが与えられ、前記ＰＲＢＳ生成手段のシフトレジスタに与える中間値を生成する中間値生成手段と、を具備することを特徴とする請求項１４記載の受信装置。
  16. 前記中間値生成手段は、
    入力されたレジスタ値に対して１パケットのシフト数Ｐｓに相当するシフト量をＰｓとすると、夫々Ｐｓ×２i（ｉ＝０〜１１）のシフトを行う１２個の２iパケットシフト演算部と、
    前記レジスタ初期値が与えられたときに前記２0パケットシフト演算部より得られるレジスタ値と前記レジスタ初期値とのいずれか一方を、前記ビット分割部のビット分割データのＬＳＢに基づいて選択する第１の選択部と、
    第ｊ−１の選択部の出力が与えられたときに前記２j-1パケットシフト演算部より得られるレジスタ値と第ｊ−１の選択部の出力とのいずれか一方を、前記ビット分割部のビット分割データのＬＳＢからｊ−１番目のデータに基づいて選択する第ｊ（ｊ＝２〜１２）の選択部と、を具備し、
    前記第１２の選択部の出力を前記ＰＲＢＳ生成部のレジスタ値として出力することを特徴とする請求項１５記載の受信装置。
  17. 前記パケット番号算出回路は、
    フレーム先頭からのシンボル数、前記伝送モード情報および制御情報に基づいて、次式
    Ｂnum＝Ｍ・Ｓ'x・Ｒ'x・ＮＳＥＧx・ＳＹＭ
    Ｐnum＝Ｉｎｔ［Ｂnum／２０４］
    Ｂnum：フレーム先頭からのバイト数
    Ｐnum：フレーム先頭からの有効パケット数
    Ｍ：伝送モードに基づく係数
    Ｓ'x：Ｘ階層のキャリア方式に基づく係数
    Ｒ'x：Ｘ階層の畳み込み符号化率に基づく係数
    ＮＳＥＧx：Ｘ階層のセグメント数
    ＳＹＭ：フレーム先頭からの経過シンボル数
    に基づいてフレーム先頭からの有効パケット数Ｐnumを計算し、パケット番号として出力することを特徴とする請求項１０〜１６のいずれか１項記載の受信装置。
JP2003422716A 2003-12-19 2003-12-19 エネルギー拡散回路、パケット番号算出回路、及び受信装置 Expired - Lifetime JP4347680B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2003422716A JP4347680B2 (ja) 2003-12-19 2003-12-19 エネルギー拡散回路、パケット番号算出回路、及び受信装置
EP04029489A EP1545126A3 (en) 2003-12-19 2004-12-13 Energy dispersal circuit and receiver
US11/012,088 US7505536B2 (en) 2003-12-19 2004-12-15 Energy dispersal circuit and receiver
CN2004100821160A CN1630282B (zh) 2003-12-19 2004-12-17 能量扩展电路和接收装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003422716A JP4347680B2 (ja) 2003-12-19 2003-12-19 エネルギー拡散回路、パケット番号算出回路、及び受信装置

Publications (2)

Publication Number Publication Date
JP2005184493A JP2005184493A (ja) 2005-07-07
JP4347680B2 true JP4347680B2 (ja) 2009-10-21

Family

ID=34510689

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003422716A Expired - Lifetime JP4347680B2 (ja) 2003-12-19 2003-12-19 エネルギー拡散回路、パケット番号算出回路、及び受信装置

Country Status (4)

Country Link
US (1) US7505536B2 (ja)
EP (1) EP1545126A3 (ja)
JP (1) JP4347680B2 (ja)
CN (1) CN1630282B (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4359176B2 (ja) * 2003-07-30 2009-11-04 パナソニック株式会社 フレーム同期検出回路、フレーム同期検出方法、制御情報検出回路、制御情報復号方法、受信装置
DE102006032729A1 (de) * 2006-07-14 2008-01-17 Infineon Technologies Ag Vorrichtung zum Bestimmen einer Anzahl von Datenpaketen
JP4709738B2 (ja) * 2006-12-28 2011-06-22 株式会社東芝 受信装置
CN101039303B (zh) * 2007-04-06 2011-05-11 威盛电子股份有限公司 模式及保护间隔的检测方法、装置及系统
US9116764B2 (en) * 2007-04-17 2015-08-25 Conversant Intellectual Property Management Inc. Balanced pseudo-random binary sequence generator
US8045628B2 (en) * 2007-10-18 2011-10-25 Nokia Corporation Digital video broadcast service discovery
JP4655241B2 (ja) * 2008-09-30 2011-03-23 ソニー株式会社 受信装置、受信方法、およびプログラム
JP5208815B2 (ja) * 2009-03-03 2013-06-12 株式会社東芝 フレーム番号検出装置
US8864027B2 (en) * 2011-08-10 2014-10-21 University of Pittsburgh—of the Commonwealth System of Higher Education Low-power pulse width encoding scheme and counter-less shift register that may be employed therewith
KR20140039371A (ko) * 2012-09-20 2014-04-02 한국전자통신연구원 데이터 처리 장치, 시스템 및 방법
CN114217857B (zh) * 2022-02-21 2022-06-07 深圳云豹智能有限公司 一种数据处理电路、系统及数据处理方法
CN114217858B (zh) * 2022-02-21 2022-06-07 深圳云豹智能有限公司 一种数据处理电路、系统及数据处理方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4811394A (en) * 1982-07-28 1989-03-07 Communications Satellite Corporation Variable starting state scrambling circuit
US5454009A (en) * 1994-01-13 1995-09-26 Scientific-Atlanta, Inc. Method and apparatus for providing energy dispersal using frequency diversity in a satellite communications system
JP3480244B2 (ja) * 1997-06-02 2003-12-15 松下電器産業株式会社 データ処理制御装置
US6404758B1 (en) * 1999-04-19 2002-06-11 Ericsson, Inc. System and method for achieving slot synchronization in a wideband CDMA system in the presence of large initial frequency errors
EP1107477B1 (en) * 1999-12-01 2009-09-30 Alcatel Canada Inc. Physical layer interface system and method for a wireless communication system
JP2002084252A (ja) * 2000-09-07 2002-03-22 Sony Corp Ｏｆｄｍ変調装置、ｏｆｄｍ復調装置及びｏｆｄｍ送受信システム
JP3637296B2 (ja) * 2001-09-10 2005-04-13 株式会社東芝 データフレームに対するスクランブル方法及び記憶媒体
US7529312B2 (en) * 2002-10-25 2009-05-05 The Directv Group, Inc. Layered modulation for terrestrial ATSC applications
TWI274250B (en) * 2004-12-17 2007-02-21 Univ Nat Chiao Tung Bit error rate tester and pseudo random bit sequences generator thereof

Also Published As

Publication number Publication date
EP1545126A2 (en) 2005-06-22
US20050179570A1 (en) 2005-08-18
CN1630282A (zh) 2005-06-22
CN1630282B (zh) 2010-07-21
JP2005184493A (ja) 2005-07-07
US7505536B2 (en) 2009-03-17
EP1545126A3 (en) 2007-04-18

Similar Documents

Publication Publication Date Title
JP4347680B2 (ja) エネルギー拡散回路、パケット番号算出回路、及び受信装置
CN101686318B (zh) 具有改进接收性能的数字广播接收器及其信号处理方法
US8750194B2 (en) Interleaver address generation in turbo decoders for wireless communication systems
US8335962B2 (en) Interleaver apparatus and receiver for a signal generated by the interleaver apparatus
JP6970501B2 (ja) 送信装置、送信方法、受信装置、及び受信方法
US7961825B2 (en) Diversity receiver and method
EP2242265B1 (en) A wireless communication receiver, a wireless communication receiving method and a television receiver
JP4626206B2 (ja) 受信装置、プログラム及び記録媒体
JPH1079769A (ja) データ受信装置および方法
US10924213B2 (en) Device and method for receiving broadcast signal
US20040104828A1 (en) Robust system for transmitting and receiving map data
JP7073730B2 (ja) 送信処理装置、受信処理装置、送受信システム、放送サービス提供方法、送信処理方法、および送信用プログラム
JP2009100370A (ja) 伝送制御情報処理回路および受信装置
JP4248432B2 (ja) 誤り訂正回路
JP7267378B2 (ja) 送信装置、及び受信装置
JP4859989B2 (ja) デジタル放送復調装置
CN101500099B (zh) 无线通讯接收机、无线通讯接收方法与电视接收机
JP2008263470A (ja) デジタル放送復調装置
JPH11298437A (ja) 復調方法及び復調装置
TWI408959B (zh) 解交錯器與其他電路共用資料儲存模組的無線通訊接收機、電視接收機與其相關方法
US20010018755A1 (en) Data conversion device for a reed-solomon decoder
JP2010183218A (ja) 誤り訂正受信装置
JPH09510593A (ja) 有料テレビジョンの信号受信システムのデータ暗号解読装置
KR20120025035A (ko) 방송 신호 수신 방법 및 방송 신호 수신 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060929

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090317

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090423

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090623

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090716

R150 Certificate of patent or registration of utility model

Ref document number: 4347680

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120724

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120724

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130724

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term