JPH09510593A

JPH09510593A - 有料テレビジョンの信号受信システムのデータ暗号解読装置

Info

Publication number: JPH09510593A
Application number: JP7524610A
Authority: JP
Inventors: マイケルマーフィー，ピーター
Original assignee: トムソンコンシューマエレクトロニクスインコーポレイテッド
Priority date: 1994-03-18
Filing date: 1994-03-18
Publication date: 1997-10-21
Also published as: BR9408551A; EP0750821A1; WO1995026107A1; AU6696994A; EP0750821A4

Abstract

(57)【要約】高品位テレビジョン信号を含む衛星一放送信号の受信器は、暗号化された信号を解読する装置（図１：１２−２６）を含む。暗号解読をする必要がない暗号化されていない“平文”信号情報が受信されたとき、平文情報は暗号解読装置に供給される。入力平文情報が暗号解読装置の出力でそのままの平文情報として得られるように、通常の暗号解読動作が変更される。暗号解読装置の暗号解読関数（ｆ（Ｒ，Ｋ））と関係したビット選択ネットワーク（６２８；Ｓ₁，．．．Ｓ₈）は、ルックアップテーブルではなく、組合せ論理回路網（１８，６２８）を利用する。

Description

【発明の詳細な説明】有料テレビジョン信号受信システムのデータ暗号解読装置発明の背景本発明はディジタルビデオ信号処理の分野に係り、特に、例えば、放送衛星のような伝送チャネルから受信されたテレビジョン信号を暗号解読する装置に関する。ケーブル及び衛星放送／受信システムのような加入者ビデオ及びテレビジョンサービスは、支払い済の加入者だけにアクセスを制限するため、制御語又は“鍵 ”を用いてビデオ及びオーディオのような種々の放送サービスを屡々暗号化する。送信器側の暗号化処理は種々の技術に従って行われる。上記技術の中の幾つかは、“アメリカ国家規格データ暗号化アルゴリズム”ＡＮＳＩＸ３．９２−１９８１と、“情報システム−データ暗号化アルゴリズム−動作のモードに関するアメリカ国家規格”ＡＮＳＩＸ３．１０６ −１９８３に記載されている。発明の概要本発明の原理によれば、暗号解読される必要のない“平文”情報のような所定の情報が暗号解読装置により受信されたとき、かかる所定の情報が、暗号解読プロセッサの回りを経由させられる（即ち、物理的に迂回させられる）のではなく、暗号解読プロセッサを介して伝達される。暗号解読プロセッサの通常の動作は、入力された所定の情報が暗号解読プロセッサによって伝達され、そのまま暗号解読プロセッサの出力に現れるように変更される。図面の簡単な説明図面中：図１は本発明の原理に従う暗号解読装置のブロック図である。図２は、同図の輸送ユニット内に図１の暗号解読装置を含む衛星ビデオ信号放送及び受信システムのブロック図である。図３−１３は、図１に示された装置の暗号解読動作を理解する助けになるブロック図と表である。図１４及び１５は、夫々、図１のシステムの入力主状態器の状態図及び関係した論理表を表わす図である。図１６及び１７は、夫々、図１のシステムの出力状態器の状態図及び関係した論理表を表わす図である。詳細な説明図１に示された暗号解読装置は、“アメリカ国家規格データ暗号化アルゴリズム”ＡＮＳＩＸ３．９２−１９８１に記載されているようなディジタルデータを暗号化及び復号化する標準的なアルゴリズムであるデータ暗号化／復号化アルゴリズム（ＤＥＡ）に従って動作する。特に、図１の装置は、“情報システム− データ暗号化アルゴリズム−動作のモードに関するアメリカ国家規格”ＡＮＳＩＸ３．１０６−１９８３に記載されているような“電子コードブックモード” で動作する。この例では、受信された入力データストリームは、有料テレビジョンシステムと関係した５個のソース又は“サービス”からのデータを含み、暗号解読装置は各サービスに対し２個ずつからなる１０個の暗号解読鍵を与える場合が想定されている。各サービスに対し２個の鍵を交互に用いることにより、現在使用されていない方の鍵の定期的な変更が、もう一方の鍵を用いた現在の暗号解読処理を中断することなく行える利点が得られる。ＤＥＡ規格によれば、各鍵は、５６個の暗号解読ビットと、８個のパリティチェックビットとからなる６４ビットの語である。開示されたシステムにおいて、８個のパリティビットは使用されない。入力信号は、暗号化された暗号文データ又は暗号化されていない平文データのいずれを含んでいてもよい。ＤＥＡ規格によれば、“平文”とは、意味を持ち、読むこと及び使用することが可能な分かりやすい文又は信号であり、暗号解読とは、標準的なアルゴリズムを用いて暗号文を平文に変換する処理である。入力信号は、８ビット／バイトの並列の８バイトのデータストリームである。入力８バイトシフトレジスタ１０は、クロックに応じて、同時に１バイトずつの入力データを受ける。クロック信号は図を簡単化するため示されていない。かくして、８ビット（１バイト）が各クロックサイクル中にクロックに同期してレジスタ１０に入れられるので、レジスタ１０を６４ビットで完全に充填するため８回のクロックサイクルが必要である。素子１２、１４、１６及び１８は暗号解読プロセッサを形成する。入力レジスタ１０のローディングは、暗号解読プロセッサが前の入力サイクルからのデータの６４ビットにデータ復号化アルゴリズムを実行する間に終了する。（以下、説明する）標準的なデータ復号化アルゴリズムは、１６回の反復により構成され、レジスタ１０を充填するため８回のクロックサイクルが必要とされ、暗号解読プロセッサ素子１２、１４、１６及び１８のクロック速度は、入力レジスタのクロック速度の２倍の速さであり、即ち、次の８バイトの入力データを受ける速度の２倍の速さである。暗号解読動作は、状態器２０、例えば、マイクロコントローラの制御下にある。状態器２０は、入力データの次の６４ビットの残部が得られているデータの復号化の間にシステムを待機させるようプログラムされてもよく、或いは、システムに前のデータの復号化の終了の直後に新しいデータの復号化を進めさせるようプログラムされてもよい。状態器２０は、入力制御信号スタート（ＳＴＡＲＴ）とバイパス（ＢＹＰＡＳＳ）に応答し、出力制御（ＣＯＮＴＲＯＬ）信号を発生する。バイパス信号は、スクランブルをかけられていない入力の平文データが暗号解読回路網の出力で同一形式に保たれるよう通常の暗号解読動作が変更されるべきこと、即ち、暗号解読処理がバイパスされるべきことを通知する。状態器２０からの出力制御信号は、このバイパス命令を暗号解読処理素子１２及び１６と、出力状態器２２に伝達する。平文データ入力に対し暗号解読動作をバイパスさせるため、状態器２０は、“Ｉ”レジスタ１２に入力レジスタ１０からのロードを受けさせ、レジスタ１２は、反復を行うことなく、（ “何もしない状態(idles)”で）１６回の復号化の反復（図３に関して説明される）を達成する間隔を待機し、その後、レジスタ１２の内容が出力レジスタ２６に送られる。出力レジスタ２６の入力の最終データ置換（逆の置換）は、レジスタ１２の入力の初期置換の逆にする必要のあることが予め定められているので、レジスタ２６からの平文出力データは入力平文データと一致する。かくして暗号解読バイパス機能が、暗号解読処理回路網の回りで平文データを切換えるスイッチング回路網の使用と関係した回路及びインタフェースの複雑化に依存することなく実現される利点が得られる。上記システムにより受信、処理された入力暗号文／平文ディジタル信号は、暗号化を受けるデータ成分と、データ識別情報を格納する関係したヘッダ成分とを含むデータパケットの形式をなす。ヘッダは暗号化されない。ユニット２０への入力バイパス制御信号は、入力信号処理回路網（図示しない）によって検出された受信データパケットのヘッダに含まれる制御ビットに応じて生成される。ユニット２０からの制御信号には、上記の如く、平文バイパスモードの１６回の反復の間、レジスタ１２を何もしない状態にさせる情報が含まれている。ユニット２０からの制御信号には、レジスタ１２内のマルチプレクサに、ユニット１０の出力又はユニット１８の出力の何れかを処理のため選択させる情報が更に含まれている。ユニット２０に入力されたスタート信号はユニット２０に前置された入力信号処理回路網（図示しない）により発生させられ、ユニット２０は、受信された８バイトのデータパケットを検知し、８バイトが検知された後（入力レジスタ１０が充填されていることを示す）、入力レジスタ１０の出力をレジスタ１２にロードさせる情報を制御信号線上に発生する。更に、この情報は、データの別のブロックがデータ処理パイプラインに入ったことを出力状態器２２に知らせ、データブロックは、上記の如く、１６段階の反復暗号解読処理が終了した後、ユニット２２の制御下でシフトレジスタ２６から出力される。図１４及び１５は、夫々、状態器２０の状態図及び関係した論理表とを示している。スタート信号が受信されたとき、ユニット２０は、最初に、ユニット１０からユニット２０に６４ビットの入力データをローディングすることにより暗号解読システムを初期化する。次に、ユニット２０は暗号解読の１６回の反復をカウントし、その後、ユニット２０は次のスタート信号を待機する。暗号解読処理の終わりに依然として現れる最後のスタート信号を予想して、ユニット２０は、状態“終了−待機”に進み、スタート信号が消えるまで待機し、その後、ユニット２０は次のスタート信号を待つ。この例で示されているように、１９個の状態しか必要とされないので、１０００１と１１１１１の間の５ビットのデータ語と関係した１３個の状態は使用されず、現れない。図１６及び１７には、出力状態器２２の状態図及び関係した論理了）制御信号を受けたとき、その信号は、データが復号化中であるか、又は、データがバイパスモードの装置の中をバイパスされているかを示す。ユニット２２は、次に、準備完了状態に移る。状態器２０が暗号解読処理の終了の信号を送出したとき、出力状態器２２は８バイト（状態Ｓ₁からＳ₈）をカウントする。ユニット２２は、Ｒ８でカウントを終了することによりそれに追従する。カウントの最後で暗号解読が未だ終了していないならば、ユニット２２は準備完了状態に移り、暗号解読処理が終了するまで待機する。状態Ｒ１乃至Ｒ８が使用されている間に終了信号が受信された場合、カウントの最後で、状態器２２は、直ちに次の８バイトの配送に移る。ＤＥＡ規格によって定められた符合語置換は、図１のユニット１２、１４、１６及び１８を相互接続するデータリンク上にデータビットを適当に配置することにより実現される。ユニット１８により行われる暗号解読ビット選択機能は組合せ論理回路網によって実現することにより利点が得られる。特に、ビット選択機能は、以下に説明するように、６−入力、４−出力の組合せ論理配置により実現してもよい。ビット選択機能を実行するため組合せ論理を使用することにより、例えば、ハードウェアの経済性と、ＲＯＭベースのルックアップテーブルを使用するよりも選択機能の高速な動作が得られることが考えられる。出力状態器２２は、次の６４ビットのシーケンスがユニット１２−１８により処理され、かつ、別の６４ビットのシーケンスが入力レジスタ１０により得られている間に、同時に１バイトずつの平文出力をレジスタ２６を介して出力チャネルに伝達させ得る。出力状態器２２は、（次の６４ビットが完全には暗号解読されていない場合があるので）所定のシーケンスの最後のバイトが出力レジスタ２６によって伝達されるまで待機するようプログラムされてもよく、或いは、状態器２２は、次の６４ビットの平文出力シーケンスを直ぐに配送し始めても構わない。かくして、状態器２２と出力レジスタ２６は、データが遅延した又は不均一なレートで発生する場合に待機し、或いは、ユニット２２は、データが最高レートで発生する場合に現れるようにデータブロックをレジスタ２６からシフトさせる。出力状態器２２は、新しいデータが処理されているが完全には暗号解読されていない場合、或いは、新しいデータが暗号解読され、かつ、レジスタ２６を介して出力チャネルに配送されるのを待機している場合に、新しいデータが暗号解読回路網によって処理されているかどうかを判定する。これは、例えば、所定のブロックが１６回の反復の後に暗号解読されたことを示すユニット２０からの制御信号情報に応じて判定される。 “バイパス”モードにおいて、暗号化されていない平文入力情報が存在するとき、入力平文情報は、入力レジスタ１０から暗号解読プロセッサユニット１２及び１８を介して出力レジスタ２６に伝達され、上記暗号解読プロセッサユニット１２及び１８は、このモードでは変更された動作を示す。特に、図６のブロック６２２に対応するユニット１８の出力は１６回の反復サイクルの間で使用されることがなく、その反復サイクルの間に暗号解読が行われる。バイパスモードは、以下の如く、バイパスモード中にレジスタ１２を何もしない状態にさせることにより実現される。６４ビットの入力がバイパスモードで受信された場合に、暗号解読プロセッサと状態器２０は、暗号解読動作モードと実質的に同じ方法で動作を開始する。データは、上記の如くのビット位置の順列でシフトレジスタ１０からレジスタ１２に転送される。暗号解読の１６回の各反復において、レジスタ１２の右半分は、レジスタ１２の前の左半分を取得し、レジスタ１２の左半分は、組合せ論理回路１８の出力を取得する。しかし、バイパスモードの場合、１回の反復しかない。この１回のバイパス反復において、レジスタ１２の右半分は、レジスタ１２の前の左半分を取得し、レジスタ１２の左半分は、レジスタ１２の前の右半分を取得する。レジスタ１２は、出力レジスタ２６がレジスタ１２からデータを受ける準備ができるまでその値を維持する。レジスタ１２は、各クロックで出力を入力に伝達することによりその値を維持する。図１の装置によって行われるＤＥＡデータ暗号化／復号化アルゴリズムに関するより具体的な情報をＤＥＡ出版物“アメリカ国家規格データ暗号化アルゴリズム”、アメリカ国家規格Ｘ３．９２− １９８１に基づいて以下に説明する。復号化処理は、本質的に、以下に詳細に説明する暗号化処理の逆である。データ暗号化／復号化アルゴリズムは、６４ビットの鍵の制御下で６４ビットのデータブロックを暗号化及び復号化するため設計されている。復号化は、暗号化のため使用された鍵と同一の鍵を使用するが、復号化処理が暗号化処理の逆になるよう鍵のビットをアドレス指定するスケジュールが変更されている。暗号化されるべきブロックは、初期置換“ＩＰ”を受け、次に、複雑な鍵−依存形の計算を受け、最終的に、初期置換の逆の置換ＩＰ^-1を受ける。鍵−依存形の置換は、暗号化関数“ｆ”及び鍵スケジュール関数“ＫＳ”に関して定義される。以下、計算及び暗号化動作の説明を行う。以下の表記法は、以下の説明を理解する上で便利である。ビットからなる２個のブロックＬ及びＲが与えられた場合に、ＬＲは、Ｒのビットが後に続くＬのビットからなるブロックを示す。この連結は結合性があるので、例えば、Ｂ₁、Ｂ₂．．．Ｂ₈は、Ｂ₈のビットが後に続き、．．．以下同様に、Ｂ₂のビットが後に続くＢ₁のビットからなるブロックを示す。暗号化の計算が図３に示されている。暗号化されるべき入力ブロックの６４ビットは、最初に、図１のレジスタ１２によって受けられる前に、図４の表１に与えられたように初期置換ＩＰを受ける。置換された入力は、入力のビット５８を第１のビットとして、ビット５０を第２のビットとして、以下同様に、ビット７を最後のビットとして有する。置換された入力ブロックは、次に、以下の式により説明される複雑な鍵−依存形計算に入力される。“先行出力”と呼ばれる上記計算の出力は、次に、初期置換の逆である図５の表２に与えられた置換を受ける。かくして、アルゴリズムの出力は、先行出力のビット４０を第１のビットとして有し、ビット８を第２のビットとして有し、以下同様に、先行ブロックのビット２５が出力の最後のビットになるまで続く。レジスタ１２の入力で行われた所期置換は、ユニット１０の出力をユニット１２の入力に接続する配線を再配置することにより行われる。或いは、これは、論理回路網を用いることにより行うことができる。出力レジスタ２６の入力で行われる逆置換が同様に実現される。上記計算は、先行出力ブロックを生成するため、置換された入力ブロックを入力として使用する。最終的なブロックの置換を除いて、計算は、３２ビットのブロック及び４８ビットのブロックの２個のブロックに関して演算を行い、３２ビットのブロックを生成する暗号化関数ｆの計算を含む演算の組の１６回の反復により構成される。例えば、反復への入力ブロックの６４ビットが、３２ビットのブロックＬと、それに続く３２ビットのブロックＲとからなり、入力ブロックがＬＲとして示される場合を考える。Ｋが６４ビットの鍵から選択された４８ビットのブロックであるならば、入力ＬＲに関する反復の出力Ｌ’Ｒ’は、以下の式Ｌ’＝ＲＲ’＝Ｌ＋ｆ（Ｒ，Ｋ）（式１）によって定義され、式中、上記例では、“＋”が１ビットずつのモジュロー２の加算を示す。上記の如く、計算の１回目の反復の入力は、置換された入力ブロックである。Ｌ’Ｒ’が１６回目の反復の出力であるならば、Ｒ’Ｌ’は先行出力ブロックである。各反復の際に、鍵ビットの中の異なるブロックＫがＫＥＹと呼ばれる６４ビットの鍵から選択される。これは、ユニット２０からの制御信号に応答して選択的な５６ビットのシフトレジスタ１６によって行われる。特に、シフトレジスタ１６は、その時に作動状態の鍵の５６ビットを各反復に対し１又は２の位置ずつシフトし、シフトレジスタ１６の出力で関数“Ｋ”によって示されているように同時に４８ビットが選択される。上記例の場合に、ユニット１６と１８の間の配線バスを適当に構成することにより４８ビットが選択される。かかる鍵スケジュールの一例は、上記の“アメリカ国家規格データ暗号化アルゴリズム”ＡＮＳＩＸ３．９２−１９８１に記載されている。計算の反復をより詳細に説明する。ＫＳが入力として１から１６の範囲内の整数“ｎ”と、６４ビットのブロックＫＥＹとを取り、出力としてＫＥＹからのビットの置換された選択である４８ビットのブロックＫ_n Ｋ_n＝ＫＳ（ｎ，ＫＥＹ）（式２）を発生する関数であるならは、Ｋ_nは、ＫＥＹの中の４８個の別個のビット位置内でビットによって定められる。上記式１のｎ回目の反復で使用されたブロックＫが式２によって定められたブロックＫ_nであるので、ＫＳは鍵スケジュールと呼ばれる。上記の如く、置換された入力ブロックをＬＲで表わす。Ｌ及びＲが夫々Ｌ_n-1及びＲ_n-1であり、かつ、ＫがＫ_nである場合に、Ｌ₀及びＲ₀を夫々Ｌ及びＲで表わし、Ｌ_n及びＲ_nを夫々Ｌ’及びＲ’で表わす。即ち、ｎが１乃至１６の範囲にあるとき、Ｌ_n＝Ｒ_n-1 Ｒ_n＝Ｌ_n-1＋ｆ（Ｒ_n-1，Ｋ_n）（式３）である。先行出力はＲ₁₆Ｌ₁₆である。鍵スケジュールＫＳは、ＤＥＡ刊行物“アメリカ国家規格データ暗号化アルゴリズム” アメリカ国家規格Ｘ３．９２− １９８１により詳細に記載されているように、上記アルゴリズムに必要とされるＫ_nの１６個の値を生成する。図１の装置によって実行される暗号解読動作の間に、先行出力ブロックに適用される逆置換ＩＰ^-1（図１の最終的置換）は、入力に適用された初期置換ＩＰの逆である。式１から、Ｒ＝Ｌ’ Ｌ＝Ｒ’＋ｆ（Ｌ’，Ｋ）（式４）が得られる。従って、暗号解読を行うためには、計算の各反復でブロックの暗号化の間に使用された鍵ビットＫのブロックと同一の鍵ビットＫのブロックが暗号解読中に使用されることに注意して、同一のアルゴリズムを暗号化されたメッセージブロックに適用するだけでよい。この概念は以下の式：Ｒ_n-1＝Ｌ_n Ｌ_n-1＝Ｒ_n＋ｆ（Ｌ_n，Ｋ_n）（式５）によって表わされ、式中、Ｒ₁₆Ｌ₁₆は、復号化計算のための置換された入力ブロックであり、Ｌ₀Ｒ₀は先行出力ブロックである。即ち、置換された入力としてのＲ₁₆Ｌ₁₆に関する復号化計算に対し、Ｋ₁₆が１回目の反復に使用され、Ｋ₁₅が２回目の反復に使用され、以下同様にして、Ｋ₁が１６回目の反復に使用される。このことに関して、送信器／暗号装置で実行された置換は、受信器／暗号解読装置で実行された置換の逆であることに注意する必要がある。かくして、図１の暗号解読装置の初期置換（ＩＰ）は、暗号装置で実行された対応する逆置換がある。１６段階の反復処理（図３）には、図１の組合せ論理ビット選択回路網１８により実行される１６個の鍵−依存形暗号化関数ｆ（Ｒ，Ｋ）の計算が含まれている。ｆ（Ｒ，Ｋ）は、図１の暗号解読装置の文脈では、実際上、復号化関数であることを理解する必要がある。復号化関数は、送信器／暗号装置で行われた暗号化関数の逆である。図６は、回路網１８の補足的な詳細図である。図６を参照するに、各計算は、番号６１０によって示された３２ビットのブロック“Ｒ”と、番号６１６で示された４８ビットのブロック“Ｋ”とに関して行われる。ブロックＲは、入力された６４ビットのデータブロックの半分であり、Ｋは６４ビットの鍵から選択された４８ビットのブロックである。ブロックＲは、ブロックＲ及びＫがユニット６２６により組み合わされるとき、ブロックＫの長さと一致するように、ユニット６１２によって実行される関数“Ｅ”により４８ビット（ブロック６１４）に拡張される。上記の如く、各反復に対し、４８個の鍵ビットの異なるブロックＫが所定のスケジュールに従って（シフトされた）６４ビットの鍵から選択（置換）される。組合せ論理ビット選択回路網６２８は、本質的に暗号化／復号化関数の基礎を形成する複数の固有の選択関数Ｓ₁，．．．Ｓ₈を含む。各選択関数Ｓ₁，．．．Ｓ₈は、排他的論理和論理回路網６２６から受けた６個の入力ビットに応答して４個の出力ビットの固有の組合せを生成する。即ち、各選択関数は、一方の元のビットの組を別のビットの組の代わりに使用する。第６ビットから第４ビットの置換がＤＥＡ規格に準拠する。置換が行われた元のビットは、動作が送信器／暗号装置又は受信器／暗号解読装置の何れで行われたかに依存して、平文ビット又は暗号化ビットの何れかである。より詳しく言うと、図６において、ブロック６１０は、図１のユニット１２への入力データブロックを表わし、素子Ｅは、図１のユニット１２内で行われる拡張関数を表わしている。ブロック６１４は、図１のユニット１２からの４８ビット出力ブロックを表わしている。ブロック６１６は、図１のユニット１８の入力に供給されたような図１のユニット１６からの出力データブロックを表わす。回路網６２６と、プロセッサ６２８と、素子６２０によって示された置換関数Ｐは、図６の番号６２２によって示された出力の３２ビットデータブロックを生成する図１のユニット１８内に含まれる。図６の素子６１２、６１４、６２０及び６２８は、図３に示された暗号化関数“ｆ”を実行する。図６の素子、特に、素子６１２、６１４、６２６、６２８及び６２０は、暗号化と暗号解読の両方の処理で利用される。図６において、素子Ｅは、３２ビットの入力ブロックを受け、４８ビットの出力ブロックを生成する拡張関数を表わしている。関数Ｅは、各々が６ビットからなる８個のブロックとして描かれた４８個の出力ビットが図７の表３に示された順序で入力ビットを選択することにより得られるような関数である。かくして、Ｅ（Ｒ）の最初の３ビットは、Ｒの位置３２、１及び２のビットであり、Ｅ（Ｒ）の最後の２ビットは、位置３２及び１のビットである。固有の各ビット選択関数Ｓ₁，Ｓ₂，．．．Ｓ₈は、６ビットの入力ブロックを受け、４ビットの出力ブロックを生成する。この処理は、関数Ｓ₁の値を含む図８の表４に示されている。Ｓ₁が表４によって定められた関数であり、Ｂが６ビットのブロックであるならば、Ｓ１（Ｂ）が以下のように定められる。Ｂの最初及び最後のビットは、底２の２進数形式で、０乃至３の範囲内の数字を表わす。その数字を“ｉ”で表わす。Ｂの中間の４ビットは、底２で、０乃至１５の範囲内の数字を表わす。その数字を“ｊ”で表わす。表４において、ｉ番目の行と、ｊ番目の列の数字は０乃至１５の範囲内にあり、４ビットのブロックで固有に表わされる。そのブロックは、入力Ｂに対するＳ１であるＳ１（Ｂ）の出力である。例えは、２進数の入力０１１０１１に対し、行が２進数の０１（即ち、行１）であり、列は２進数の１１０１（即ち、行１３）によって定められる。行１、列１３には、数字５があるので、２進数の出力は０１０１である。選択関数Ｓ₁，Ｓ₂，．．．Ｓ₈の完全な組が図９の表６に示されている。選択関数Ｓ₁を定める表４は、上記ＤＥＡ規格の仕様書に示されているように、そのまま使用してもよい。しかし、図１に示されたシステムの場合、図８の表１は、ルックアップテーブルではなく組合せ論理回路網の使用を容易にするため、図１１に示されているように再配置された。特に、図１１の表に示されているように、６ビットの入力Ｂが、Ｂ内のビットの順序を変更することなく（底２で）０乃至６３の範囲の数字を表わすように、表が再配置された。図１１の表の場合に、“出力”は上記の量Ｓ₁（Ｂ）を表わしている。図１１の表は、図１２の表に示されているように、（０−１６の範囲の数字を表わす）固有の４ビットの出力が、上記出力を生成する（０−６３の範囲の数字を表わす）４通りの実施可能な６ビットのＢ入力を決めるため使用できるように、更に配置された。即ち、図１２の表は、４ビットの出力と、実施可能な６ビットのＢ入力の間の関係を表している。最後に、図１２に示された表によって表現された関数を記述するブール代数表現が作成された。このブール代数表現は、従来の論理回路設計技術を用いて、図１２の表により示された選択関数用の組合せ論理回路を合成するため使用される。図１３には、図１２の表のブール表現を組み込むためのＶＨＤＬコードが示されている。選択関数Ｓ₁のための図８と、図１１−１３に示された表に関し説明した技術と類似した技術が、図９の表６に示されている他の各ビット選択関数Ｓ₂，．．．Ｓ₈に対する組合せ論理回路を合成するブール表現を作成するため使用される。上記暗号解読表の再配置は、送信器／暗号装置でも行うことが可能であるが、そのようにしなければならない訳ではない。置換関数Ｐは、入力ブロックのビットを置換することにより、３２ビットの入力ブロックから３２ビットの出力ブロックを発生する。置換関数は図１０の表５に定義されている。この表により定義された関数Ｐに対する出力Ｐ（Ｌ）は、Ｌの１６番目のビットをＰ（Ｌ）の１番目のビットとみなし、Ｌの７番目のビットをＰ（Ｌ）の２番目のビットとみなし、以下同様にして、Ｌの２５番目のビットがＰ（Ｌ）の３２番目のビットとみなされるまで続けることにより入力Ｌから得られる。Ｓ₁，．．．Ｓ₈が８個の異なる選択関数であるならは、Ｐは置換関数であり、Ｅは拡張関数である。ｆ（Ｒ，Ｋ）を定義するため、ブロックＢ₁，．．．Ｂ₈が各々６ビットのブロックとして定義され、それらに関しＢ₁Ｂ₂．．．Ｂ₈＝Ｋ＋Ｅ（Ｒ）（式６）である。ブロックｆ（Ｒ，Ｋ）は従って、Ｐ（Ｓ₁（Ｂ₁）Ｓ₂（Ｂ₂）．．．Ｓ₈（Ｂ₈））（式７）であるように定められる。かくして、Ｋ＋Ｅ（Ｒ）は、最初、式６に示されているように８個のブロックに分割される。次に、各Ｂ_iはＳ_iへの入力として与えられ、各々が４ビットからなる８個のブロックＳ₁（Ｂ₁），Ｓ₂（Ｂ₂）．．．Ｓ₈（Ｂ₈）は、Ｐへの入力を形成する３２ビットからなる単一のブロックに統合される。出力（式７に示されている）は、入力Ｒ及びＫに対する関数ｆの出力である。図２の衛星送信器／受信器システムにおいて、送信器側は信号源３０からの信号を処理する。上記例において、信号源３０には、例えば、ペイロードデータ成分と関連したデータ成分の内容を記述する関連したヘッダ成分とを含む輸送パケットの形式で情報を格納するテレビジョン信号源を含む複数のオーディオ及びビデオ源が含まれる。夫々の信号源からのデータパケットは、ユニット３２及び３４により処理される前に出力パス上の非同期時分割多重化（ＡＴＤＭ）をうける。ソース３０からの信号は、上記例においてＭＰＥＧ符号装置を含むユニット３２により符号化、圧縮が行われる。ＭＰＥＧとは、動画像と付随したオーディオの符号化表現のための国際規格組織の動画像専門家グループによって制定された国際規格である。ユニット３２からの符号化された信号は、エラー訂正データを含む信号を符号化し、符号化された信号を搬送波上にＱＰＳＫ変調する４分割位相シフトキーイング（ＱＰＳＫ）式変調器及ＦＥＣ（フォワードエラー訂正器）３４に供給される。ユニット３４は、コンボリューション及びリードソロモン（ＲＳ）符号化の両方を行う。アップリンクユニット３６は、圧縮され、符号化された信号を、選択された地域の受信エリアに信号を放送する衛星４０に伝送する。この例において、衛星４０は、チャネル容量と伝送電力の取捨を考量した２通りのモードで動作する。一方のモードにおいて、衛星４０は、１２０ワットずつの１６個のチャネルを伝送し、もう一方のモードでは、２４０ワットずつの８個のチャネルを伝送する。衛星４０からの信号はアンテナ（図示しない）により受信され、受信器の入力チューナ回路４４に結合される。チューナ４４からの出力信号は、ユニット４６によってＱＰＳＫ復調され、ユニット４８、５０及び５２を用いて復号化され、輸送プロセッサ５６に供給される。ユニット４６として使用するのに適当なＱＰＳＫ復調器は、メリーランド州ジャーマンタウンのヒューズネットワークシステムズ（集積回路型番１０１６２１２）、及び、カリフォルニア州サンディエゴのコムストリーム社（型番ＣＤ２０００）から商業的に入手可能である。輸送プロセッサ５６は、ユニット５２からの信号の内容、例えば、オーディオ又はビデオ情報に依存して、復号化された出力信号をユニット５２からユニット６２内の適当な復号器に輸送する。輸送ユニット５６は、ユニット５２から訂正されたデータパケットを受け、その経路を定めるため、各パケットのヘッダを検査する。輸送ユニット５６は図１に示された暗号解読装置を含む。衛星有料システムの場合に、暗号化されていない平文情報は、ヘッダデータと、暗号解読鍵と、複数のソースの各々に対し入手可能な番組素材の一覧と、オーディオと、種々雑多の項目とを含む。衛星システムは、典型的に、放送又はケーブルシステムよりも多数のチャネルを、暗号解読する必要がない点で有利なより多数の番組一覧と共に提供する。ユニット６２からのオーディオ及びビデオ信号は、夫々、オーディオプロセッサ６６と、ビデオ信号を標準的なＮＴＳＣ方式消費者テレビジョン受像機６８による使用に適当なフォーマットに符号化するＮＴＳＣテレビジョン信号ビデオ符号器６４とに供給される。ユニット６６からのオーディオ信号は受像機６８のオーディオ入力に供給される。マイクロコントローラ６０は、ジョンエススチュワート（Johon S．Stewa rt）の係属中のＰＣＴ特許出願（ＲＣＡ８７，１８２）に詳細に記載されているように、例えば、遠隔制御装置から入力されたユーザ制御信号に応答し、チューナ４４と、復調器４６と、復号器ユニット４８及び５０と、輸送プロセッサ５６と相互作用的に動作する。要約すると、マイクロコントローラ６０は、ユーザのチャネル選択に応じてチューナ４４に周波数制御信号を供給し、チューナ４４を適切なチャネルに同調させる。ＱＰＳＫ復調器４６は、同調されたチャネルと同期し、復調された信号を復号器４８に供給し、受信された信号の品質（例えば、ＳＮ比）を表わす信号品質制御信号をマイクロコントローラ６０に供給する。復調器４６は、更に、復調器４６が入力信号と同期しているかどうかを示す復調器ロック制御信号をマイクロコントローラ６０に供給する。復号器４８は、ユニット４６からの復調された信号内のビットエラーを復号化、訂正するためビタビのアルゴリズムを使用する。復号器４８は、復調された信号を効率的に復号化するため、その動作を到来する復調信号に同期させるべく、周知の内部回路網を含む。復号器４８は、送信器に与えられたエラー訂正符号化レートに対応した二つのエラー訂正復号化レートの中の一方で動作する。衛星４０が低電力モードで動作するとき、伝送された信号は、例えば、レート２／３のエラー訂正符号を使用する。衛星４０が高電力モードで動作するとき、伝送された信号は、レート６／７のエラー訂正符号を使用する。符号レート制御信号、例えば、マイクロコントローラ６０の比較器回路網により発生された２値の信号は、符号器４８によって使用された符号レートを変更しないままにすべきか、或いは、別のプログラムされた符号レートに切換えるべきであるかを示す。符号レート制御信号は、復号器４８に、復号化のエラーの発生を示すリード−ソロモン復号器５２からのエラー信号と結合され、低品質の受信された信号を示す信号品質信号の関数、或いは、復調器４６が受信された信号にロックされて（同期させられて）いないことを示す復調器ロック信号の関数として符号レートを変更するよう指令してもよい。復号器４８が所定の入力信号に対し不正確なエラー訂正符号レートを用いているならば、ＲＳ復号器５２が正常な出力を発生する可能性は少ない。復号器５２からのエラー信号は、復調器４６からの信号品質及び復調器ロック信号に関して解析される。後者の２個の信号が、入力信号は許容可能な品質をなし、かつ、復調器４６が入力信号と同期していることを示すならば、復号器４８が受信された信号とは異なる符号レートを使用していること、即ち、伝送された信号のエラー訂正符号レートが送信器で変更されたことに起因して、エラー信号によって表わされた復号化エラーが発生させられる可能性がある。信号品質又は復調器ロック信号が、低品質の受信された信号又は復調器の同期の欠如を示すならば、エラー信号は、不正確な符号レートが復号器４８により使用されることよりも（例えば、レイン状のフェード(rain fade)によって発生した）上記要因に起因する。マイクロプロセッサ６０は、制御信号を再度検査する前に、所定の時間を待機する。デーインターリーブ器５０は、データ信号パケットの順序を元のシーケンスに戻し、周知の技術に従ってリード−ソロモンブロックを形成する。この目的のため、デーインターリーブ器２７は、各ＲＳブロックの先頭で符号器によって挿入された８ビット同期語に依存し、これにより、ＲＳブロック同期が得られる。デーインターリーブされた信号はリードソロモン復号器２８に供給される。

【手続補正書】特許法第１８４条の８【提出日】１９９６年４月１６日【補正内容】請求の範囲１．暗号化された情報と暗号化されていない情報とを含むビデオ信号のディジタルデータストリームを通信チャネルから受信するシステムにおけるデータストリーム処理装置であって、該データストリームを受ける入力手段（１０）と、該入力手段から暗号化された情報及び暗号化されていない情報を含む信号を受け、（ａ）通常の第１のモードにおいて、暗号化された情報を含む受信された信号に応答して通常の暗号解読動作を示し、（ｂ）第２のモードにおいて、該暗号化されていない情報が暗号解読手段を介してこの暗号解読手段の出力に本質的にそのまま伝達されるように、暗号化されていない情報を含む受信された信号に応答して変更された動作を示す情報の暗号解読手段（１２−１８）と、該暗号解読手段の該出力から出力チャネルに信号を伝達する出力手段（２６）とからなり、該暗号解読手段は、該通常の第１のモードにおいて反復のデータ置換を行い、該第２のモードにおいて該反復を行うことなく所定の間隔に亘り何もしない状態であり、その間隔の後、データが該暗号解読手段から該出力手段に伝えられる装置。２．複数の暗号化されていない番組ガイド及び暗号解読鍵を含む複数のソースからの情報を放送する有料衛星放送システムに含まれた請求項１記載の装置。３．該入力手段は入力シフトレジスタ（１０）により構成され、該出力手段は出力シフトレジスタ（２６）により構成され、該暗号解読手段は該入力シフトレジスタからデータを受ける入力記憶装置（２６）を含む請求項１記載の装置。４．該出力シフトレジスタは、該暗号解読手段が次のデータシーケンスを処理し、該入力シフトレジスタが更なるデータシーケンスを取得している間に、データを該出力チャネルに伝達する請求項３記載の装置。５．該暗号解読手段は、初期データ置換（ＩＰ）と、鍵−依存形反復計算と、上記初期置換の逆である最終置換（ＩＰ^-1）とを行う手段を含む請求項１記載の装置。６．該暗号解読手段は、該入力手段からのデ一夕を受ける第１の入力と、第２の入力と、該出力手段に接続された第１の出力と、第２の出力とを有する記憶手段（１２）と、該記憶装置の該第２の出力に接続された入力と、該記憶装置の第２の入力に接続された出力とを有するビット選択回路網（１８）とにより構成される請求項１記載の装置。７．該ビット選択回路網は鍵ビットに応答する請求項６記載の装置。８．該暗号解読手段が、該第２のモードにおいて何もしない状態にされるシフトレジスタを含む請求項１記載の装置。

───────────────────────────────────────────────────── フロントページの続き (81)指定国ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ，ＤＫ，ＥＳ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＴ，ＡＵ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＺ，ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＧＢ，ＨＵ，ＪＰ，ＫＰ，ＫＲ，ＫＺ，ＬＫ，ＬＵ，ＬＶ，ＭＧ，ＭＮ，ＭＷ，ＮＬ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＫ，ＵＡ，ＵＳ，ＵＺ，ＶＮ

Claims

【特許請求の範囲】１．暗号化された情報と暗号化されていない情報とを含むビデオ信号のディジタルデータストリームを通信チャネルから受信するシステムにおけるデータストリーム処理装置であって、該データストリームを受ける入力手段（１０）と、該入力手段から暗号化された情報及び暗号化されていない情報を含む信号を受け、（ａ）通常の第１のモードにおいて、暗号化された情報を含む受信された信号に応答して通常の暗号解読動作を示し、（ｂ）第２のモードにおいて、該暗号化されていない情報が暗号解読手段を介してこの暗号解読手段の出力に本質的にそのまま伝達されるように、暗号化されていない情報を含む受信された信号に応答して変更された動作を示す情報の暗号解読手段（１２−１８）と、該暗号解読手段の該出力から出力チャネルに信号を伝達する出力手段（２６）とからなる装置。２．複数の暗号化されていない番組ガイド及び暗号解読鍵を含む複数のソースからの情報を放送する有料衛星放送システムに含まれた請求項１記載の装置。３．該入力手段は入力シフトレジスタ（１０）により構成され、該出力手段は出力シフトレジスタ（２６）により構成され、該暗号解読手段は該入力シフトレジスタからデータを受ける入力記憶装置（２６）を含み、該暗号解読手段は、該通常の第１のモードにおいて反復のデータ置換を行い、該第２のモードにおいて該反復を行うことなく所定の間隔に亘り何もしない状態であり、その間隔の後、データが該暗号解読手段から該出力手段に伝えられる請求項１記載の装置。４．該出力シフトレジスタは、該暗号解読手段が次のデータシーケンスを処理し、該入力シフトレジスタが更なるデータシーケンスを取得している間に、データを該出力チャネルに伝達する請求項３記載の装置。５．該暗号解読手段は、初期データ置換（ＩＰ）と、鍵−依存形反復計算と、上記初期置換の逆である最終置換（ＩＰ^-1）とを行う手段を含む請求項１記載の装置。６．該暗号解読手段は、該入力手段からのデータを受ける第１の入力と、第２の入力と、該出力手段に接続された第１の出力と、第２の出力とを有する記憶手段（１２）と、該記憶装置の該第２の出力に接続された入力と、該記憶装置の第２の入力に接続された出力とを有するビット選択回路網（１８）とにより構成される請求項１記載の装置。７．該ビット選択回路網は鍵ビットに応答する請求項６記載の装置。