JP4347218B2 - 目に見える素子を面上に有する電子モジュール及びそのようなモジュールの製造方法 - Google Patents

目に見える素子を面上に有する電子モジュール及びそのようなモジュールの製造方法 Download PDF

Info

Publication number
JP4347218B2
JP4347218B2 JP2004542750A JP2004542750A JP4347218B2 JP 4347218 B2 JP4347218 B2 JP 4347218B2 JP 2004542750 A JP2004542750 A JP 2004542750A JP 2004542750 A JP2004542750 A JP 2004542750A JP 4347218 B2 JP4347218 B2 JP 4347218B2
Authority
JP
Japan
Prior art keywords
module
window
insulating sheet
electronic circuit
electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004542750A
Other languages
English (en)
Other versions
JP2006503424A (ja
Inventor
ドロ，フランソワ
Original Assignee
ナグライーデー エスアー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=32075147&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP4347218(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by ナグライーデー エスアー filed Critical ナグライーデー エスアー
Publication of JP2006503424A publication Critical patent/JP2006503424A/ja
Application granted granted Critical
Publication of JP4347218B2 publication Critical patent/JP4347218B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/072—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising a plurality of integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/0007—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding involving treatment or provisions in order to avoid deformation or air inclusion, e.g. to improve surface quality
    • B32B37/0023—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding involving treatment or provisions in order to avoid deformation or air inclusion, e.g. to improve surface quality around holes, apertures or channels present in at least one layer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07743—External electrical contacts
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2305/00—Condition, form or state of the layers or laminate
    • B32B2305/34—Inserts
    • B32B2305/342—Chips
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2425/00—Cards, e.g. identity cards, credit cards
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2519/00—Labels, badges
    • B32B2519/02—RFID tags
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/14—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers
    • B32B37/16—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with all layers existing as coherent layers before laminating
    • B32B37/18—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with all layers existing as coherent layers before laminating involving the assembly of discrete sheets or panels only
    • B32B37/182—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with all layers existing as coherent layers before laminating involving the assembly of discrete sheets or panels only one or more of the layers being plastic
    • B32B37/185—Laminating sheets, panels or inserts between two discrete plastic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Credit Cards Or The Like (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Casings For Electric Apparatus (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Transmissions (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Details Of Resistors (AREA)
  • Battery Mounting, Suspending (AREA)

Description

本発明は、目に見える素子を面上に有する電子モジュール及びそのようなモジュールの製造方法の分野に関する。ここではモジュールは、素子が挿入される少なくとも１つのウィンドウを有する積層絶縁層の重ね合わせによって得られた一体物を意味する。素子の視認可能な面はモジュールの外表面と同じ高さである。
ここでは、目に見える素子とは、表示装置、指紋センサー、メンブレンキー、接点モジュール、太陽電池、ブザー、その他同様の素子など固定電子構成部品、或いはバッテリーなど脱着可能な構成部品と定義される。この素子は、モジュールの面を構成する２つの絶縁材料層の間に位置する電子回路に接続される。
モジュールの内部に位置する電子回路は、モジュールの機能を定義するのに用いられる単数の構成部品（アンテナなど）又は相互に接続された複数の構成部品で形成される。例えば、無接点支払いカードの形態を有するモジュールにおいては、回路はアンテナに接続されたチップで構成されている。また回路は、利用可能金額又は支払金額など、チップに含まれているデータの表示が可能なカードの面のうちの１つの上にある目に見える表示装置に接続することもできる。
この種のモジュールは、電子構成部品が収納されるウィンドウを含む第１絶縁シート上に電子回路を設置することにより組み立てられる。次に構成部品に電子回路が接続され、次に第１絶縁シートに重ね合わされる第２絶縁シートが積層化される前に、樹脂で被覆される。このようにして作製されたモジュールは、バインダーで被覆された電子回路が間にある２つの絶縁シートで構成されるサンドイッチ状のものである。モジュールの外面のうちの１つに、ウィンドウ内に収納された電子構成部品の面が現れる。
例えば書類ＦＲ２７６０１１３（特許文献１）は、接点ありで又はなしで作動することができる混合型カードの製造方法について記述している。接点を有する素子は、基板内に設けられ、基板が設置された接着シートで構成された底部を有するウィンドウによって形成された空洞内に設置される。素子の導体範囲にアンテナが接続され、保護絶縁フィルムが組み付けられる前に全体がバインダーで被覆される。製造プロセスの終了時、カードの第１面上の接着シートが除去され、カードの表面と同じ高さの接点が現れる。
この方法により作製される多くのモジュールは、電子構成部品があるウィンドウの近傍に充填樹脂の残渣を含むため、生産の最終検査時に破棄される。実際、例えばウィンドウの外形が構成部品の外形よりも大きい場合、樹脂がウィンドウの縁と構成部品との間に残された空間を満たし、樹脂がモジュールの外面まであふれ出ることがある。別の場合、構成部品が溝を有することがあり、毛細管効果よりそこに樹脂がしみこみ、モジュールの表面を汚すことがある。そのようなモジュールは破棄されるか、バインダーの残渣を除去するために追加の洗浄作業が必要となる。
有接点素子がスタンドアロン構成部品である場合、即ちアンテナ又はその他の構成部品への接続がない部品である場合、その素子は、少なくとも構成部品と厚さと等しい厚さの基板内に形成されたウィンドウの形状フレーム内に置くことができる。書類ＪＰ０３１１４７８８（特許文献２）は、素子をカードの面のうちの１つと同じ高さに保持するために一定形状のウィンドウを含むカードの基板内に有接点素子を挿入する方法について記述している。素子は、素子の後面に合った凹凸を具備する絶縁シートにより、ウィンドウ内の、接点とは反対の面上に保持される。
別の書類ＥＰ１０８５４５９（特許文献３）は、基板の第１部分内に形成された一定形状フレーム内に有接点素子が挿入されるメモリーカードの製造方法について記述している。第１基板上に接着された平坦な第２基板は、有接点素子の担体となるフレームの外形により画定される空洞の底部を構成する。有接点素子は、接点が第１基板の面と同じ高さになるよう空洞内に挿入される。
フランス特許ＦＲ２７６０１１３ 日本特開平０３−１１４７８８ 欧州特許ＥＰ１０８５４５９
本発明の目的は生産における廃棄率を減少させるために上で示した欠点を解消することである。別の目的はモジュールの品質を妨げることなく製造方法の速度を上げることにより製造コストを最低限に抑えることである。
この目的は、モジュール外面となる少なくとも２つの絶縁シートと、モジュールの外表面と同じ高さの面を有する少なくとも１つの素子と、前記２つの絶縁シートの間に設けられた電子回路とを備えた電子モジュールの製造方法であって、
‐ 素子が収納される１つのウィンドウ(4)を含む少なくとも１つの第１絶縁シートを設置する工程と
‐ 前記第１絶縁シートのウィンドウ内に素子を挿入する工程と、
‐ ウィンドウ(4)の縁と前記素子との間の領域に少なくとも広がり、室温か或いは熱及び／又は圧力の効果によって作用する接着物質が塗布されるか、それらで構成され、かつ前記ウィンドウ内に素子を保持する、接着保護フィルムを重ね合わせる工程と、
‐ 素子を含むウィンドウに隣接する領域内に電子回路を配置する工程と、
‐ 充填材料を第１絶縁シートと素子と接着保護フィルムと電子回路とにより形成される一体物の上に塗布する工程と、
‐ 第２絶縁シートを充填材料に重ね合わせる工程と、
‐ こうして形成された一体物をプレスするか又は積層化し、充填材料が電子モジュールの組み付けによる表面の凹凸を補正する層を形成する工程と
を含むことを特徴とする方法により達成される。
接着保護フィルムは、室温にて作用する接着物質（自己接着物質）或いは熱及び／又は圧力の効果によって作用する接着物質が塗布されるか、それらで構成される。以下、この接着保護フィルムを接着フィルムと呼ぶ。
接着フィルムの第１の役割は、完成したモジュールに至る他の製造工程を実施する前の一体物の取り扱い時にウィンドウ内に素子を保持することである。
このようにして得られた一体物に対し、接着フィルム上に第２絶縁シートを直接積層化することを内容とする追加の工程を実行し、モジュールの第２面を形成させることが可能である。また、素子を含む面が外側に向くよう第２の一体物を第１の一体物上で積層化することも可能である。従って最終モジュールは目に見える素子をその各面に含む。
素子の厚さによっては、素子の厚さとほぼ等しい厚さの重ね合わせを形成させるように、ウィンドウを具備した複数の絶縁シートを重ね合わせることが必要となることがある。従って、第２シート又は第２の一体物の積層化の前に、平坦になった表面に接着フィルムが張られる。
変形形態によれば、接着フィルムは、第１絶縁シートよりも厚い素子上に貼り付けられるようにするために、十分に変形可能なものとすることができる。次に、素子の厚さを補完するために、この一体物の上に追加の絶縁シートが重ね合わせられる。
モジュールの目に見える素子に結合することが可能な電子回路を内蔵させる場合には、他の工程を加えることができる。回路は素子を含むウィンドウの近傍の領域内に置かれ、次に素子に接続される。次いで、全体を覆う第２絶縁シートを積層化する前に、接着フィルム、絶縁シート、及び電子回路に充填材料が塗布される。
この場合、モジュールの内側に向いた素子の第２面は、電子回路との結合のための導線の溶接が可能な接続用導体範囲を有する。
この方法により組み立てられたモジュールでは、もはや素子の面に充填材料の残渣があることはない。接着フィルムにより、例えばウィンドウの縁と素子との間にある介在物への流れ込みが阻止される。
変形形態によれば、接着フィルムは、素子が収納されるウィンドウも含め第１絶縁シートの全表面を覆うことができ、充填材料の侵入を阻止する。
別の好ましい変形形態によれば、電子回路への接続部への溶接を容易にするために、保護フィルムは、素子の単数又は複数の接続用範囲と対面している１つのウィンドウを含む。ウィンドウの寸法は例えば、接続用範囲に対応する阻止の表面の部位に限定される。
別の変形形態によれば、第１絶縁シートは電子回路を位置決めするための空洞を備える。接着フィルムは、第１シートの全面に広がる場合、空洞の形状にぴったり合うため、回路の設置が可能になる。一般的にこの種の実施方法は、回路の厚さが増加した場合でも、予め決められたモジュールの最終厚さを守らなければならない時に実施される。
本発明は、少なくとも２つの絶縁シートと１つの素子とを組み付けたものを備える電子モジュールにおいて、モジュールの面のうちの１つを構成する第１絶縁シートが、素子が収納される少なくとも１つのウィンドウを含み、前記素子の１つの面が前記第１絶縁シートの外表面と同じ高さでありモジュールの外面上に現れ、第２絶縁シートがモジュールのもう一方の面を構成するモジュールであって、前記２つの絶縁シートの間の充填材料の層に設けられた電子回路と、素子が収納されるウィンドウの外形を少なくとも覆う領域内に広がりかつ第１絶縁シートと充填材料の層の間に位置する接着保護フィルムとを備えることを特徴とする電子モジュールも対象とする。
モジュールの表面にある目に見える素子は、本モジュール製造方法における不活性コアに置き換えることができる。このコアは、モジュールが終了したらモジュールの面のうちの１つに予め挿入されたコアの形状の空洞のみを残すようにして回収される。この空洞は、モジュールの製造時の積層化の温度にも圧力にも耐えられない極めて脆弱な構成部品を後で挿入するのに用いることができる。変形形態では、空洞の底部に、電子回路に接続された導体表面の形状の接点を設けることができる。これらの導体範囲は接着フィルムを貼り付ける前にコアの内面に配設される。これらの導体範囲は、充填材料、接着フィルム、及び回路との接続により、最終モジュール内に保持される。このような有接点空洞により、例えば電池、表示装置、センサー、その他任意の構成部品を挿入することができる。
本発明は、専ら非限定的例として示した添付の図面を参照して行う以下の詳細な説明により、より良く理解されよう。
図１は、表示装置、キー、有接点モジュール、或いは不活性コアなどの素子（３）を含む作業表面（１）上に設置された電子モジュールの上面図である。素子は、外形が素子（３）の外形に合わせられているプラスチック材の絶縁シート（２）に設けられた開口部、即ちウィンドウ（４）内に挿入される。作業表面と接触している素子（３）の面はモジュールの外面とほぼ同じ高さにある。接着フィルム（５）は、ウィンドウ（４）、素子（３）、及びウィンドウ（２）の周囲に広がる絶縁シート（２）を覆う。
図２は図１の組み付け品の中心線Ａ−Ａによる断面図である。接着フィルム（５）のホットプレス（Ｐ）又はクールプレスによる積層化の後、ほぼ平坦な面を得るために、絶縁シート（２）の厚さは素子（３）の厚さに達する。
図３により図示する変形形態によれば、素子（３）の厚さに応じて所望する厚さを得るために、それぞれがウィンドウ（４ａ，４ｂ，４ｃ）を含む複数の絶縁シート（２ａ，２ｂ，２ｃ）をそれぞれ重ね合わせることができる。各シート（２ａ，２ｂ，２ｃ）のウィンドウ（４ａ，４ｂ，４ｃ）の外形は素子（３）の外形に適合するよう一致している。モジュールの外面を構成するウィンドウ付き第１シート（２ａ）は装飾又は刻印を含むことができる。次に、少なくとも素子の最尾シート（２ｃ）のウィンドウ（４ｃ）の周囲を覆うように、接着フィルム（５）が重ね合わせ部分（２ａ，２ｂ，２ｃ）に張られる。また接着フィルム（５）はシート（２ｃ）の全表面上に広げることもできる。次に、同じく装飾を含むことができるモジュールの第２面を構成するために、ウィンドウがない外側第２シート（９）は、接着フィルム（５）上で直接積層化することができる。
図４は、第１絶縁シート（２ａ）より厚い素子（３）を有する変形形態を示す図である。柔軟性を有し変形可能な接着フィルム（５）が、素子（３）が収納されるこの第１シート（２ａ）のウィンドウ（４ａ）の周囲にも広がるようにして素子上に装着される。次に、外形が第１シート（２ａ）のウィンドウ（４ａ）の外形と一致するウィンドウ（４ｂ，４ｃ）をそれぞれが備える追加のシート（２ｂ，２ｃ）が重ね合わされる。この一体物の厚さはほぼ素子（３）の厚さに等しい。最後に、モジュールの第２面を構成するウィンドウなしの最尾シート（９）が重ね合わせ部分に組み付けられ、素子（３）の少なくとも内面を覆う。この例では、接着フィルムの主な役割は、取り扱いを容易にするために、第１シート内のウィンドウ内に素子を保持することである。ウィンドウを有する絶縁シート‐素子‐接着フィルムから成るこの第１の一体物（２ａ，３，５）は、モジュールの他のシート（２ｂ，２ｃ，９）を組み付けることを内容とする仕上げが行われる別の場所に移動させることができる。
図５は、ウィンドウを有する絶縁シート‐素子‐接着フィルムから成るこの２つの一体物（２，３，５，２’，３’，５’）を重ね合わせ、接着により組み付けることによって得られた目に見える素子（３，３’）を各面が備えるモジュールを示す図であり、接着フィルム（５，５’）を備える各一体物の面が接触している。
図６は、素子（３）に接続された電子回路（６）を含むモジュールのアセンブリーを示す図である。作業面（１）上において、第１絶縁シート（２）は、内面に２つの接続用導体範囲（１３）を備えた素子（３）が収納されるウィンドウ（４）を含む。絶縁シート（２）の外面のような素子（３）の外面は作業テーブル（１）に接触している。素子（３）と絶縁シート（２）とにより形成される一体物はその全体が、素子（３）の接続用導体範囲（１３）のところにウィンドウ（１０）を備える接着フィルム（５）で被覆される。従って接続用導体範囲は、接着フィルム（５）上に設置された電子回路（６）からの接続部（７）の溶接ができるように、完全に露出された状態になっている。
素子（３）が不活性コアで構成される変形形態によれば、接続用導体範囲は、接着フィルム（５）が接着される前に、素子の内面に別々に設置される。次にこれらの範囲は電子回路（６）に接続される。モジュールが終了すると、コアが回収され、その結果生じた空洞は接点を含む。これらの接点により、回収したコアと同様の形状の能動構成部品の接続が可能になり、この構成部品は後で空洞に挿入される。構成部品は電池のように脱着可能であっても、表示装置のように固定型であってもよく、後者の場合、構成部品は空洞内に接着すること及び／又は押し込むことが可能であり、接点への接続は例えば押し込み又は導電接着剤を使用して行われる。
別の変形形態によれば、電子回路（６）は、コアが除去された時に空洞の底部に接点範囲を形成するよう不活性コアで構成された素子（３）の内面に終端がある接続部（７）を含む。
中心線Ａ−Ａによる図７の断面図は、矢印Ｐに従って行われるプレッシング又は積層化の前のモジュールの種々の素子の重ね合わせを示す図である。電子回路（６）は、素子（３）へのその接続を容易にするために、ウィンドウ（４）の近傍の接着フィルム（５）に設置される。また、例えばチップに接続された任意の形状のアンテナの場合、この回路（６）は素子（３）を取り囲むこともでき、チップは素子の隣に設置されることになる。その他の場合、例えば、モジュールの外寸と比較して回路の外寸が大き過ぎて使用可能表面積が小さくなった時には、回路（６）の部分は素子（３）を部分的に覆うことができる。回路（６）の位置は接着フィルム（５）への接着により維持される。次に、必要であれば、接着フィルム（５）と電子回路（６）の表面の全体又は一部に充填材料層（８）が施される。
充填材料とは、液体又はペースト状の樹脂の形態の物質、熱溶解フィルム、或いは更には、接着物質（プラスチック材のフォーム、塊）で被覆することができる多孔性柔軟素子を意味する。そのような材料の役割は、穴を塞ぎ、モジュールの種々の素子の組み付けによる表面の凹凸を補正することである。この材料はその種別及びその化学組成により、例えば冷却、加熱、又はＵＶ放射の作用により固体化することができる。
最後に、モジュールの他方の面を構成する第２絶縁シート（９）が充填層（８）に重ねられ、押し付けられる（Ｐ）。これらの絶縁シート（２，９）のそれぞれは、モジュールの外面にもなるその外面に装飾を含むことができる。
モジュールの外表面と同じ高さの第１面と、接続用導体範囲（１３）及び電子回路（６）をもつ第２面とを有する少なくとも１つの素子（３）を備えるモジュールの製造方法は、
‐ 素子（３）を含むウィンドウ（４）と隣接する部位内に電子回路（６）を設置する工程と、
‐ 素子（３）の接続範囲（１３）を電子回路（６）に接続する工程と、
‐ 充填材料層（８）を保護フィルム（５）と絶縁シート（２）と電子回路（６）とに分配する工程と、
‐ 第２絶縁シート（９）を充填材料層（８）に重ね合わせる工程と、
‐ 予め形成された一体物を積層化する工程と
を含むことを特徴とする。
この方法は、上で説明した電子回路（６）の無いモジュールの製造方法の最初の３つの工程に相当する最初の３つの工程から始まる。その後の工程は、回路（６）の設置、目に見える素子（３）への回路の接続、及び回路の保護及びモジュールの保持を行う充填物質（８）による被覆に関するものである。
接着フィルム（５）は、モジュールの組み付け時の電子回路（６）の位置を維持しつつ、充填物質（８）の望ましくない侵入から素子（３）及びウィンドウ（４）を保護するという役割を果たす。
図８は、接着フィルム（５）が、素子（３）の接続用導体範囲（１３）に対面する位置になるウィンドウ（１０）を含む変形形態を示す図である。ウィンドウ（１０）の外形は、接続用範囲（１３）が占める素子（３）の内面の部位の外形に適合している。例えばウィンドウ（１０）の外形は複数の接点から成る群を囲むことも、各接点範囲を個別に囲むこともできる。このウィンドウ（１０）の目的は、接続用範囲（１３）を、電子回路（６）に素子（３）を接続するための接続部（７）の溶接を妨げる可能性がある物質がない状態にしておくことである。ウィンドウ（１０）は、接着フィルム（５）を第１絶縁シート（２）に組み付ける前に、亜鉛めっき又は切り取り、或いはエッチングにより形成される。
接着フィルム（５）にウィンドウがない図７に示す変形形態によれば、接着フィルム（５）を構成するいくつかの物質は溶接の熱により完全に蒸発し、導体範囲（１３）に付着物を残さないので、溶接が可能になる場合がある。
図９は、外形が電子回路（６）の外形に適合する第１絶縁シート（２）内に設けられた空洞（１１）を有する変形形態を示す図である。この空洞は、素子（３）を受け入れるためのウィンドウ（４）を形成する前又は後に、通常、フライス加工により作製される。空洞（１１）の深さは、第１シート（２）の厚さ、及び空洞（１１）の底部を覆う接着フィルム（５）上に設置され接着される電子回路（６）の厚さによって異なる。規格又は適用時の制約によりモジュールの最終厚さが課されることがあるが、空洞（１１）により規定寸法を超えない範囲でより厚い回路（６）をモジュール内に組み込むことができる。
空洞（１１）は、第１シート（２，２ａ）上に重ね合わされ次に積層化された単数又は複数の中間シート（２ｂ，２ｃ）内の開口部又は開口部の重ね合わせにより形成することもできる。これらのシートのそれぞれは素子（３）用のウィンドウ（４、４ａ，４ｂ，４ｃ）も含むことができる。図３の例を参照のこと。
本発明の方法の変形形態によれば、最初の工程において接着フィルム（５）を作業表面（１）に直接装着することができる。次に、電子回路（６）を設置する前に、素子（３）の接続用範囲（１３）を設けるためのウィンドウ（１０）が形成される。次にフィルムと回路の一体物は別の場所に移送され、そこで素子（３）を含むウィンドウ（４）を備えた第１絶縁シート（２）が装着される。以後、先に説明した製造方法と同様の方法で、素子（３）を回路（６）に接続する工程、充填物質（８）を加える工程、及び第２絶縁シート（９）を積層化する工程が続く。本製造方法のこの変形形態により、最初の工程を同時に行いながらモジュールの生産速度を増加することが可能になる。例えば、ウィンドウ（４）のスタンピング及び第１絶縁シート（２）内の空洞（１１）のフライス加工及びウィンドウ（４）への素子（３）の設置は、接着フィルム（５）内のウィンドウ（１０）のスタンピング及びフィルム（５）上の電子回路（６）の位置決めと同時に行うことができる。
図１は絶縁シートのウィンドウ内に挿入された素子を伴うモジュールの上面図である。 図２は図１のモジュールのＡ−Ａ断面図である。 図３はウィンドウ付き絶縁シートの重ね合わせを有する図１のモジュールの変形形態の断面図である。 図４は素子に接着フィルムを重ね合わせた後、追加のシートが重ね合わされるモジュールの変形形態の断面図である。 図５は各面が目に見える素子を含むモジュールの断面図である。 図６はバインダー及び第２絶縁シートを付加する前の電子回路を含むモジュールの上面図である。 図７は図５のモジュールのＡ−Ａ断面図である。 図８は接着フィルム内にウィンドウを有する図５のモジュールの変形形態の断面図である。 図９は第１絶縁シート内に空洞を有する変形形態の断面図である。

Claims (22)

  1. モジュール外面となる少なくとも２つの絶縁シート(2, 9)と、モジュールの外表面と同じ高さの面を有する少なくとも１つの素子(3)と、前記２つの絶縁シートの間に設けられた電子回路(6)とを備えた電子モジュールの製造方法であって、
    ‐ 素子(3)が収納される１つのウィンドウ(4)を含む少なくとも１つの第１絶縁シート(2)を設置する工程と
    ‐ 前記第１絶縁シート(2)のウィンドウ(4)内に素子(3)を挿入する工程と、
    ‐ ウィンドウ(4)の縁と前記素子(3)との間の領域に少なくとも広がり、室温か或いは熱及び／又は圧力の効果によって作用する接着物質が塗布されるか、それらで構成され、かつ前記ウィンドウ(4)内に素子(3)を保持する、接着保護フィルム(5)を重ね合わせる工程と、
    ‐ 素子(3)を含むウィンドウ(4)に隣接する領域内に電子回路(6)を配置する工程と、
    ‐ 充填材料(8)を第１絶縁シート(2)と素子(3)と接着保護フィルム(5)と電子回路(6)とにより形成される一体物の上に塗布する工程と、
    ‐ 第２絶縁シート(9)を充填材料(8)に重ね合わせる工程と、
    ‐ こうして形成された一体物をプレスするか又は積層化し、充填材料(8)が電子モジュールの組み付けによる表面の凹凸を補正する層を形成する工程と
    を含むことを特徴とする電子モジュールの製造方法。
  2. 第１絶縁シート(2)のウィンドウ(4)の外形が素子(3)の外形に合わせられていることを特徴とする請求項１記載の方法。
  3. ウィンドウ(4)内に収納される素子(3)が第１絶縁シート(2a)より厚く、複数の絶縁シート(2a, 2b, 2c)が重ね合わされ、各シートのウィンドウ(4a, 4b, 4c)の外形が一致し、重ね合わせ部分の合計厚さが各シート(2a, 2b, 2c)のウィンドウ(4a, 4b, 4c)内に収納されている素子(3)の厚さとほぼ等しく、接着保護フィルム(5)が、少なくとも、重ね合わせ部分の最後のシート(2c)のウィンドウ(4c)の周囲を覆いつつ、重ね合わせ部分(2a, 2b, 2c)上に設置されることを特徴とする請求項２記載の方法。
  4. ウィンドウ(4a)内に収納される素子(3)が第１絶縁シート(2a)より厚く、接着保護フィルム(5)が前記第１絶縁シート(2a)のウィンドウ(4a)の周囲上にも広がるように素子(3)上に設置され、それぞれウィンドウ(4b, 4c)を具備する追加シート(2b, 2c)が重ね合わされ、各シートのウィンドウ(4b, 4c)の外形が第１絶縁シート(2a)のウィンドウ(4a)の外形と一致し、シート(2a, 2b, 2c)全体の厚さが素子(3)の厚さにほぼ等しいことを特徴とする請求項２記載の方法。
  5. 第１絶縁シート(2)のウィンドウ(4)内に挿入された素子(3)が電子回路(6)に接続された電子構成部品で構成されたことを特徴とする請求項１ないし４いずれか1項に記載の方法。
  6. 素子(3)が、モジュールの外表面と同じ高さの第１面と、接続用導体範囲(13)をもつ第２面とを有し、電子回路(6)を設置する工程に続いて、素子(3)の接続用導体範囲(13)を電子回路(6)に接続する工程を含むことを特徴とする請求項５記載の方法。
  7. 充填材料(8)を塗布する前に、モジュールの外表面と同じ高さの面と反対側の素子(3)の内面に接続用導体範囲(13)を設置し、次に前記接続用範囲(13)が電子回路(6)に接続されることを特徴とする請求項５記載の方法。
  8. 電子回路(6)がモジュールの外表面と同じ高さの面と反対側の素子(3)の内面上に終端がある接続部(7)を含むことを特徴とする請求項５に記載の方法。
  9. 第１絶縁シート(2)と素子(3)により形成される一体物に接着保護フィルム(5)を張る前に、前記接着保護フィルム(5)上に電子回路(6)を設置し、接着保護フィルム(5)と電子回路(6)により形成される一体物を第１絶縁シート(2)と素子(3)により形成される一体物に張ることを特徴とする請求項１又は５記載の方法。
  10. 接着保護フィルム(5)が、素子(3)の単数又は複数の接続用範囲(13)と対面している少なくとも１つのウィンドウ(10)を含むことを特徴とする請求項５ないし８いずれか１項に記載の方法。
  11. 第１絶縁シート(2)のウィンドウ(4)内に挿入された素子(3)が、モジュールの製造方法の終了時に回収されるようになっている不活性コアで構成され、前記モジュールの面のうちの１つに予め挿入されたコアの形状を有する空洞を残し、前記空洞が固定型又は脱着可能な電子構成部品を後から挿入するのに用いられることを特徴とする請求項１ないし４いずれか１項に記載の方法。
  12. 充填材料(8)を塗布する前に、モジュールの外表面と同じ高さの面と反対側の素子(3)の内面に接続用導体範囲(13)を設置し、次に前記接続用範囲(13)が電子回路(6)に接続されることを特徴とする請求項１１記載の方法。
  13. 電子回路(6)がモジュールの外表面と同じ高さの面と反対側の素子(3)の内面上に終端がある接続部(7)を含み、素子(3)が取り外されるときに、前記接続部(7)が空洞の底部で接続用範囲(13)を形成することを特徴とする請求項１１記載の方法。
  14. 接着保護フィルム(5)が、素子(3)の単数又は複数の接続用範囲(13)と対面している少なくとも１つのウィンドウ(10)を含むことを特徴とする請求項１１ないし１３いずれか１項に記載の方法。
  15. 少なくとも第１絶縁シート(2)が空洞(11)を含み、前記空洞(11)の外形が前記空洞(11)内に設置される電子回路(6)の外形に適合することを特徴とする請求項１ないし１４いずれか１項に記載の方法。
  16. 少なくとも２つの絶縁シート(2, 9)と１つの素子(3)とを組み付けたものを備える電子モジュールにおいて、
    モジュールの面のうちの１つを構成する第１絶縁シート(2)が、素子(3)が収納される少なくとも１つのウィンドウ(4)を含み、前記素子(3)の１つの面が前記第１絶縁シート(2)の外表面と同じ高さでありモジュールの外面上に現れ、第２絶縁シート(9)がモジュールのもう一方の面を構成するモジュールであって、
    前記２つの絶縁シート(2, 9)の間の充填材料(8)の層に設けられた電子回路(6)と、素子(3)が収納されるウィンドウ(4)の外形を少なくとも覆う領域内に広がりかつ第１絶縁シート(2)と充填材料(8)の層の間に位置する接着保護フィルム(5)とを備えることを特徴とする電子モジュール。
  17. モジュールの外表面と同じ高さの面と反対側の素子(3)の内面が電子回路(6)に接続される接続用導体範囲(13)を含むことを特徴とする請求項１６記載の電子モジュール。
  18. 接着保護フィルム(5)が、素子(3)の単数又は複数の接続用範囲(13)と対面している少なくとも１つのウィンドウ(10)を含むことを特徴とする請求項１６又は１７記載の電子モジュール。
  19. モジュールの外面を構成する絶縁シート(2, 9)の外面が装飾又は刻印を含むことを特徴とする請求項１６ないし１８いずれか１項に記載の電子モジュール。
  20. 第１絶縁シート(2)のウィンドウ(4)内に挿入された素子(3)が、モジュールの製造方法の終了時に回収される、前記モジュールの面のうちの１つに予め挿入されたコアの形状を有する空洞を残すようになっている不活性コアで構成され、前記空洞が固定型又は脱着可能な電子構成部品を後から挿入するのに用いられることを特徴とする請求項１６記載の電子モジュール。
  21. 素子(3)の回収後に結果としてできる空洞の底部が、電子回路(6)に接続された導体接続範囲を含むことを特徴とする請求項２０記載の電子モジュール。
  22. 素子(3)が電子構成部品で構成されることを特徴とする請求項１６ないし１９いずれか１項に記載の電子モジュール。
JP2004542750A 2002-10-11 2003-10-10 目に見える素子を面上に有する電子モジュール及びそのようなモジュールの製造方法 Expired - Fee Related JP4347218B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CH16902002 2002-10-11
PCT/IB2003/004481 WO2004034320A1 (fr) 2002-10-11 2003-10-10 Module électronique comportant un élément apparent sur une face et procédé de fabrication d'un tel module

Publications (2)

Publication Number Publication Date
JP2006503424A JP2006503424A (ja) 2006-01-26
JP4347218B2 true JP4347218B2 (ja) 2009-10-21

Family

ID=32075147

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004542750A Expired - Fee Related JP4347218B2 (ja) 2002-10-11 2003-10-10 目に見える素子を面上に有する電子モジュール及びそのようなモジュールの製造方法

Country Status (19)

Country Link
US (1) US7710732B2 (ja)
EP (1) EP1559068B1 (ja)
JP (1) JP4347218B2 (ja)
KR (1) KR100988971B1 (ja)
CN (1) CN100481121C (ja)
AR (1) AR041581A1 (ja)
AT (1) ATE397255T1 (ja)
AU (1) AU2003264824B2 (ja)
BR (1) BR0314472A (ja)
CA (1) CA2501777C (ja)
DE (1) DE60321373D1 (ja)
ES (1) ES2308033T3 (ja)
MX (1) MXPA05003717A (ja)
MY (1) MY130783A (ja)
PA (1) PA8584401A1 (ja)
PT (1) PT1559068E (ja)
RU (1) RU2316817C2 (ja)
TW (1) TWI326844B (ja)
WO (1) WO2004034320A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4860436B2 (ja) 2006-11-07 2012-01-25 トッパン・フォームズ株式会社 Ｉｃカードおよびその製造方法
WO2008082617A2 (en) 2006-12-29 2008-07-10 Solicore, Inc. Mailing apparatus for powered cards
WO2008082616A1 (en) 2006-12-29 2008-07-10 Solicore, Inc. Card configured to receive separate battery
DE102008019571A1 (de) * 2008-04-18 2009-10-22 Giesecke & Devrient Gmbh Chipkarte und Verfahren zu deren Herstellung
DE102008053368A1 (de) * 2008-10-27 2010-04-29 Giesecke & Devrient Gmbh Verfahren zur Herstellung eines tragbaren Datenträgers und tragbarer Datenträger
ES2405981T3 (es) * 2009-12-28 2013-06-04 Nagraid S.A. Procedimiento de fabricación de tarjetas electrónicas
DE102010011517A1 (de) * 2010-03-15 2011-09-15 Smartrac Ip B.V. Laminataufbau für eine Chipkarte und Verfahren zu dessen Herstellung
EP2390824A1 (fr) * 2010-05-27 2011-11-30 Gemalto SA Procédé de réalisation d'un module multifonctionnel et dispositif le comprenant
US8717186B2 (en) * 2012-06-28 2014-05-06 Xunwei Zhou Detection of swelling in batteries
ES2674483T3 (es) 2014-12-22 2018-07-02 Magna Steyr Fahrzeugtechnik Ag & Co Kg Procedimiento para la fabricación de un componente tipo sándwich
EP3259708A1 (fr) * 2015-02-20 2017-12-27 Nid Sa Procédé de fabrication d'un dispositif comportant au moins un élément électronique associé à un substrat et à une antenne
US10984304B2 (en) 2017-02-02 2021-04-20 Jonny B. Vu Methods for placing an EMV chip onto a metal card
FR3063555B1 (fr) * 2017-03-03 2021-07-09 Linxens Holding Carte a puce et procede de fabrication d’une carte a puce
SE1750836A1 (en) * 2017-06-28 2018-12-29 Fingerprint Cards Ab Fingerprint sensor module comprising antenna and method for manufacturing a fingerprint sensor module
USD956760S1 (en) * 2018-07-30 2022-07-05 Lion Credit Card Inc. Multi EMV chip card

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3338597A1 (de) * 1983-10-24 1985-05-02 GAO Gesellschaft für Automation und Organisation mbH, 8000 München Datentraeger mit integriertem schaltkreis und verfahren zur herstellung desselben
JPS62290593A (ja) 1986-06-11 1987-12-17 大日本印刷株式会社 Ｉｃカード
JPH0696357B2 (ja) 1986-12-11 1994-11-30 三菱電機株式会社 Ｉｃカードの製造方法
JPH03114788A (ja) 1989-09-29 1991-05-15 Citizen Watch Co Ltd Ｉｃカード構造
DE4122049A1 (de) * 1991-07-03 1993-01-07 Gao Ges Automation Org Verfahren zum einbau eines traegerelements
US5581065A (en) * 1993-08-02 1996-12-03 Dai Nippon Printing Co., Ltd. Sheet-framed IC carrier, method for producing the same, and IC carrier case
GB2309933B (en) * 1996-02-12 2000-02-23 Plessey Telecomm Contact card
FR2760113B1 (fr) * 1997-02-24 1999-06-04 Gemplus Card Int Procede de fabrication de carte sans contact a antenne bobinee
JPH1114494A (ja) 1997-06-23 1999-01-22 Nikka Densoku Kk 密封容器の密封不良検出方法および装置
JP2001084347A (ja) 1999-09-16 2001-03-30 Toshiba Corp カード型記憶装置及びその製造方法
TW200300990A (en) * 2001-12-11 2003-06-16 Nagra Id S A Low cost electronic module and method for manufacturing such module

Also Published As

Publication number Publication date
DE60321373D1 (de) 2008-07-10
ATE397255T1 (de) 2008-06-15
US20060124350A1 (en) 2006-06-15
PT1559068E (pt) 2008-08-06
EP1559068B1 (fr) 2008-05-28
AU2003264824B2 (en) 2009-06-11
KR20050067173A (ko) 2005-06-30
WO2004034320A1 (fr) 2004-04-22
PA8584401A1 (es) 2005-02-04
MY130783A (en) 2007-07-31
US7710732B2 (en) 2010-05-04
RU2005110187A (ru) 2006-03-27
EP1559068A1 (fr) 2005-08-03
AU2003264824A1 (en) 2004-05-04
MXPA05003717A (es) 2005-06-17
TW200409039A (en) 2004-06-01
TWI326844B (en) 2010-07-01
RU2316817C2 (ru) 2008-02-10
CA2501777A1 (en) 2004-04-22
ES2308033T3 (es) 2008-12-01
CN1703718A (zh) 2005-11-30
BR0314472A (pt) 2005-07-26
KR100988971B1 (ko) 2010-10-20
CA2501777C (en) 2011-11-29
JP2006503424A (ja) 2006-01-26
CN100481121C (zh) 2009-04-22
AR041581A1 (es) 2005-05-18

Similar Documents

Publication Publication Date Title
JP4347218B2 (ja) 目に見える素子を面上に有する電子モジュール及びそのようなモジュールの製造方法
KR101174182B1 (ko) 각각 전자 모듈을 포함하는 카드와 중간 제품을 조립하는 방법
JP5395660B2 (ja) 少なくとも１つの電子モジュールを備えるカードを製造する方法、本方法中に製作されるアセンブリ、及び中間生成物
CA2631744C (en) Chip card and method for production of a chip card
JPS6342314B2 (ja)
EP0391790A1 (fr) Procédé de fabrication d'un module électronique
JP2010508169A5 (ja)
JP5408801B2 (ja) 電子カードの製造方法
US8316535B2 (en) Electronic device comprising a visible electronic element connected to an internal module and manufacturing process of such a device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061004

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090714

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090715

R150 Certificate of patent or registration of utility model

Ref document number: 4347218

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120724

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130724

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees