JP4338269B2

JP4338269B2 - バンドギャップ型基準電圧源用低電力起動回路および起動方法

Info

Publication number: JP4338269B2
Application number: JP28014099A
Authority: JP
Inventors: トゥースキーザビー
Original assignee: Infineon Technologies North America Corp
Current assignee: Infineon Technologies North America Corp
Priority date: 1998-09-30
Filing date: 1999-09-30
Publication date: 2009-10-07
Anticipated expiration: 2019-09-30
Also published as: GB2342192A; SG93841A1; DE19942406A1; GB2342192B; GB9923179D0; US6084388A; JP2000112549A

Description

【０００１】
【発明の属する技術分野】
本発明は電子回路に関し、より詳細にはバンドギャップ型基準電圧源用起動回路に関する。
【０００２】
【従来の技術】
一般的に回路内の様々な電圧は、既知量の基準電圧に基づいて測定することができる。基準電圧はバンドギャップ回路により得ることができる。図１には、起動回路１００と接続されたバンドギャップ回路１０２のブロック図が示されている。集積回路においては温度に左右されないバイアス及び低温度係数基準電圧が必要とされることが多い。バンドギャップ型基準電圧源は、バイポーラ型トランジスタのベース・エミッタ間電圧（Ｖ_ＢＥ）と重み付けＶ_Ｔ（Ｖ＝電圧、Ｔ＝温度）の和を求めることにより低温度係数基準を発生する回路である。バンドギャップ電圧基準が求められると、この基準電圧を基準としてその他全ての電圧を測定することができる。
【０００３】
バンドギャップ回路１０２は通常、起動回路１００と接続される。起動回路１００の典型的な主目的はバンドギャップ回路１０２を起動することである。起動回路１００により、バンドギャップ回路１０２を有効動作点内において動作させることができる。電源電圧（Ｖ_ｄｄ）がゼロボルトから最終値、例えば５Ｖに徐々に増大するに従い、バンドギャップ回路１０２も最終値に達しなければならないのであるが、バンドギャップ回路１０２の電流・電圧共にゼロから変化しないことが起こりうる。このような場合、起動回路はその機能の１つとして、バンドギャップ回路１０２の電流及び電圧がゼロに留まる事を防止する。
【０００４】
このようなバンドギャップ回路１０２と起動回路１００との組み合わせは様々な応用分野を有する。例えば、ディジタル・アナログ又はアナログ・ディジタル変換器に使用することができる。
【０００５】
起動回路１００の問題点として、過大な電流を必要とすることが挙げられる。一般的な起動回路１００はバンドギャップ回路１００がその目標値、例えば１．２５Ｖに達するまで及びその後、典型的には約１００μＡの電流を必要とする。概して低電力回路の方が高電力回路よりも信頼性が高いため、起動回路１００の要求電流を低減することが望ましい。また、起動回路１００とバンドギャップ回路１０２の組み合わせを、バッテリーを使用する装置に使用した場合、必要電流が大であるとバッテリーの限られた電力がすぐに無くなってしまう。さらに、一般的な起動回路１００の要求する高電流による回路の発熱の問題がある。多くの集積回路においては内部の素子間隔が近接しているため、回路を比較的低電流で動作させることが熱対策の観点から好ましい。
【０００６】
【発明が解決しようとする課題】
本発明の課題は、起動回路を低電流で動作させることにより、能率、信頼性及び熱対策を改善することである。
【０００７】
【課題を解決するための手段】
この課題は、本発明による起動方法及び装置により達成される。本発明の１実施例では、バンドギャップ回路が所定の値に達した時に、起動回路の電流をほぼゼロに低減することにより必要電流の低減化を達成している。例えば本発明の実施例では、起動回路は３．３μＡのピーク電流によりバンドギャップ回路を所定電圧に達せしめた後、起動回路の電流はバンドギャップ回路が起動回路を必要としなくなって以後、ほぼゼロにまで低減される。
【０００８】
また、本発明によるバンドギャップ回路の起動方法の１実施例では、まず起動回路にピーク値がおよそ７μＡ以下の電流が供給される。起動回路に接続されたバンドギャップ回路には電圧が供給される。次に、バンドギャップ回路の少なくとも一部が所定の電圧値に達したかどうかが判断され、そうであれば起動回路に供給される電流がゼロに近付くように制御される。
【０００９】
本発明の別の実施例では、バンドギャップ回路を起動させる装置が提供される。この装置は第１〜第３のデバイスから構成される。第１のデバイスはバンドギャップ回路に電流を流すよう構成される。第２のデバイスは出力を有し、バンドギャップ回路と接続され、バンドギャップ回路の少なくとも一部が第１の所定電圧に達すると、前記出力を接地側に切り換えるよう構成されている。第３のデバイスは第２のデバイスと接続されており、第３のデバイスが第２の所定電圧にほぼ等しい電圧に達すると第１のデバイスをターンオフするように構成されている。
【００１０】
【発明の実施の形態】
本発明の実施例では低電力起動回路及び起動方法が提供される。本発明による起動回路は電流はごく短時間だけ必要とする。例えば本発明の起動回路の１実施例では、６μＡ以下（又は７μＡ以下）の電流が約１〜３マイクロ秒間印加される。
【００１１】
図２には本発明の１実施例によるバンドギャップ回路起動方法が示されている。電源電圧はゼロボルトから増大し始める（ステップ２００）。バンドギャップ回路に接続された起動回路内の電流もゼロアンペアから増大する（ステップ２０２）。バンドギャップ回路内の電圧は起動回路に対応して増大し始める（ステップ２０４）。次にバンドギャップ回路が所定の電圧値に達したかどうかが判断される（ステップ２０６）。このバンドギャップ回路の所定の電圧は好適には、バンドギャップ回路が目標のバンドギャップ基準電圧に達するために必要十分な値の電圧である。すなわち、目標バンドギャップ基準電圧が例えば１．２５Ｖであるとすれば、バンドギャップ回路の所定の電圧値 − 起動回路がその電流を低減し始める時点の電圧 − は例えば約８００〜９００ｍＶである。
【００１２】
バンドギャップ回路がまだ所定の電圧値に達していない場合、起動回路内の電流は増大し続ける（ステップ２０２）。所定の電圧値にバンドギャップ回路が達すると、起動回路内の電流はゼロに向けて低減される（ステップ２０８）。ゼロアンペアに向けての低減が始まる前の起動回路内における電流ピーク値は例えば３．３μＡである。
【００１３】
図３には本発明による起動回路３００が示されている。起動回路３００はバンドギャップ回路３０２と接続されている。図３の回路図は図４の流れ図に関連して説明される。図４はバンドギャップ回路を起動するための本発明による方法の別の流れ図である。
【００１４】
図３の起動回路３００は電源電圧３１６に接続されたトランジスタデバイス３０４を有する。デバイス３０４は例えばｐ型金属酸化膜半導体（ＰＭＯＳ）デバイスであり、その大きさは所定のピーク起動電流、例えば３．３μＡに調節されている。デバイス３０４はまた、コンデンサ３１２と接続されており、デバイス３０４とコンデンサ３１２はいずれもインバータ３０８と３０６に接続されている。インバータ３０８、３０６はｎ型金属酸化膜半導体（ＮＭＯＳ）により構成することができる。インバータ３０６とデバイス３０４はバンドギャップ回路３０２のノード３１４にも接続されている。
【００１５】
図３と図４の例では、電源電圧（Ｖ_ｄｄ）は当初ゼロボルトである（ステップ４００）。電源電圧３１６はゼロから増大し（ステップ４０２）、デバイス３０４の閾電圧に達する（ステップ４０４）。デバイス３０４の閾電圧は約７５０ｍＶ〜１Ｖであり、例えば９００ｍＶである。この閾電圧に達すると、デバイス３０４はターンオンする（ステップ４０６）。デバイス３０４がターンオンするのは、そのゲートが充電されていないコンデンサ３１２により接地側に接続されているからである。デバイス３０４は続いてバンドギャップ回路３０２のノード３１４に電流を供給し（ステップ４０８）、ノード３１４における電圧は上昇する（ステップ４１０）。コンデンサ３１２はいくらかの遅延をもたらし、ノード３１４の電圧を初期状態においてゼロにする。コンデンサ３１２による遅延により、デバイス３０４に対してノード３１４に電流を流し、ノード３１４の電圧を上昇させ、バンドギャップ回路３０２を起動させるに十分な時間が与えられる。必要な遅延時間は数ナノ秒、例えば７〜１０ナノ秒である。
【００１６】
ノード３１４がデバイス３２０のベース・エミッタ間電圧（Ｖ_ＢＥ）にデバイス３１８の閾電圧（Ｖ_ｔ）を足した値に近付くと、デバイス３１８とデバイス３２０に電流が流れ、バンドギャップ回路３０２がターンオンする（ステップ４１２）。デバイス３２０は例えばバイポーラ型ＰＮＰデバイスであり、ベースエミッタ間電圧は約６００ｍＶ〜７００ｍｖ、例えば約６００ｍＶである。ＰＮＰトランジスタはエミッタとコレクタ層がｐ型半導体材料によって形成されたバイポーラ接合型トランジスタである。
【００１７】
ノード３１４の電圧は上昇し続け、インバータ３０６の閾電圧に達すると、インバータ３０６はその出力を接地側に切り換える（ステップ４１４）。インバータ３０６の閾電圧は例えば約６００ｍＶ〜９００ｍＶである。
【００１８】
次にインバータ３０８の出力は電源電圧３１６に近付くよう上昇する（ステップ４１６）。インバータ３０８が電源電圧からデバイス３０４の閾電圧を引いた値に達すると、デバイス３０４はターンオフし始める（電流がゼロに近付く）（ステップ４１８）。
【００１９】
図５は、本発明の別の実施例による起動回路３００’の回路図であり、該起動回路３００’はバンドギャップ回路３０２’に接続されている。バンドギャップ回路３０２’はパワーオンリセットジェネレータ３５２に接続されている。パワーオンリセットジェネレータ３５２は初めて電源が投入された時に信号を発生して回路内の全てのレジスタを既知の値にリセットする。
【００２０】
図３に関連して説明されたデバイスは図５において同様に参照されている。図３の装置に加えて、起動回路３００’はデバイス３５０ａ〜３５０ｄを有する。デバイス３５０ａ〜３５０ｄは遮断用デバイスであり、起動回路３００’の機能にとってあまり重要でない。遮断用デバイス３５０ａ〜３５０ｄは、起動回路３００’、バンドギャップ回路３０２’、及びこれら回路に接続されたその他の回路、例えばパワーオンリセットジェネレータ３５２等を全てスイッチオフするために用いることができる。デバイス３５０ａ〜３５０ｄは上述の各回路の外部から入力された遮断用信号に応答するよう構成することもできる。デバイス３５０ａ〜３５０ｄはバンドギャップ回路３０２’を起動させる機能とは無関係であり、設計上のオプションである。
【００２１】
図６Ａ〜６Ｄの一連のグラフは図３の起動回路３００や図５の起動回路３００’等の起動回路の様々なコンポーネントにおける電圧と電流の関係を例示している。各図の横軸は時間を示す。図６ＡとＤの縦軸は電圧を示し、図６ＢとＣの縦軸は電流を示す。図６Ａのグラフは図３のノード３１４と図５のノード３１４’における時間の経過に対する電圧の変化を示す。図６Ｂのグラフは図３のデバイス３０４と図５のデバイス３０４’中を流れる電流の時間経過に対する変化を示す。図６Ｃのグラフは図３のバンドギャップ回路３０２と図５のバンドギャップ回路３０２’中を流れる電流の時間経過に対する変化を示す。
【００２２】
図６Ａ、Ｂに示された如く、デバイス３０４内を流れる電流が時点４００において増大すると共に、ノード３１４の電圧も増大する。デバイス３０４を流れる電流が時点４０２において最大ピーク電流レベル４０４に達すると、ノード３１４の電圧もまた時点４０２においてその所定電圧に近付く。デバイス３０４の電流ピークにおける電流値は４０４のレベルにおいて例えば３．３μＡである。レベル４０４におけるピーク電流はそのレベルを約１マイクロ秒以下維持する。その後、デバイス３０４内の電流は減少し、ゼロに近付く。デバイス３０４内を電流が流れる時間は非常に短く、例えば１〜３マイクロ秒である。
【００２３】
図７Ａ〜Ｃのグラフは起動回路の様々なコンポーネント間の関係を例示している。図７Ａ〜Ｃは図６Ａ〜Ｃにそれぞれ対応し、時間軸は大幅に拡大されている。すなわち図７Ａはノード３１４における電圧対時間のグラフ、図７Ｂはデバイス３０４内を流れる電流対時間のグラフ、図７Ｃはバンドギャップ回路内の電流対時間を示すグラフである。図７Ａ〜Ｂから分かるように、デバイス３０４内の電流は、ノード３１４の電圧をブーストしてレベル５００の所定電圧に到達させるために必要最低限の時間だけ流される。前述したように、レベル５００における所定電圧値は、ノード３１４の電圧が図３のインバータ３０６ないし図５のインバータ３０６’の閾電圧に達することによって、図４のステップ４１２〜４１８に関連して説明した如くデバイス３０４内の電流が減少し始める時点での電圧である。インバータ３０６の閾電圧は約１．２５Ｖのバンドギャップ電圧基準以下に設定することにより、閾電圧に達して起動回路の電流を切断することができるようにする。閾電圧はまた、バンドギャップ回路を起動させるのに十分な大きさに設定される。すでに触れたように、インバータ３０６の閾電圧は例えば約８００〜９００ｍＶである。インバータ３０６の適切な閾電圧は、ＰＭＯＳデバイスの大きさとＮＭＯＳデバイスの大きさの比を調節することにより得ることができる。
【００２４】
レベル５００の所定の電圧に達した後、ノード３１４の電圧は上昇を続け、所定基準電圧５０２に達する。所定基準電圧５０２は例えば既述したように約１．２５Ｖである。
【図面の簡単な説明】
【図１】起動回路と接続されたバンドギャップ回路のブロック図である。
【図２】バンドギャップ回路を起動するための本発明の１実施例による方法の流れ図である。
【図３】本発明の１実施例における、バンドギャップ回路に接続された起動回路の回路図である。
【図４】本発明の１実施例におけるバンドギャップ回路を起動するための方法の別の流れ図である。
【図５】本発明の１実施例における、バンドギャップ回路に接続された起動回路の別の回路図である。
【図６】本発明の１実施例における様々なコンポーネントの電流と電圧の関係を示す図である。
【図７】図６よりも長い期間における様々なコンポーネントの電流と電圧の関係を示す図である。
【符号の説明】
１００、３００、３００’ 起動回路
１０２、３０２、３０２’ バンドギャップ回路
３０４、３０４’、３２０、デバイス
３０６、３０８インバータ
３１２コンデンサ
３１４、３１４’ ノード
３１６電源電圧
３５２パワーオンリセットジェネレータ
３５０ａ〜３５０ｄ遮断デバイス

Claims

起動回路（１００、３００、３０２’）に電流を供給し、
起動回路（１００、３００、３０２’）に接続されたバンドギャップ回路（１０２、３０２、３０２’）に電流を供給し、
バンドギャップ回路（１０２、３０２、３０２’）の少なくとも一部の電圧が所定の電圧値に達したかを判断し、
バンドギャップ回路（１０２、３０２、３０２’）の前記少なくとも一部が前記所定電圧値に達していれば、起動回路（１００、３００、３０２’）への電流をゼロに近づけるステップ
を実施し、
該少なくとも一部の電圧は、電源電圧に少なくともＰＭＯＳデバイス（３２２）とＮＭＯＳデバイス（３１８）とを直列接続した場合の該ＰＭＯＳデバイスと該ＮＭＯＳデバイスとの接続点の電圧であることを特徴とする、バンドギャップ回路を起動する方法。
バンドギャップ回路（１０２、３０２、３０２’）に電流を供給するよう構成されたＰＭＯＳデバイスである第１のデバイス（３０４、３０４’）と、出力を有したＮＭＯＳデバイスである第２のデバイス（３０６、３０６’）と、前記第２のデバイス（３０６、３０６’）に接続された別のＮＭＯＳデバイスである第３のデバイス（３０８、３０８’）を有した、該バンドギャップ回路を起動する起動回路において、
前記第２のデバイス（３０６、３０６’）はバンドギャップ回路（１０２、３０２、３０２’）に接続され、バンドギャップ回路（１０２、３０２、３０２’）の少なくとも一部の電圧が第１の所定電圧に達した場合、第２のデバイス（３０６、３０６’）はその出力を接地側に切り換え、
前記第３のデバイス（３０８、３０８’）は、該少なくとも一部の電圧が第２の所定電圧におよそ等しい電圧に達した場合、第１のデバイス（３０４、３０４’）をターンオフするよう構成されており、
該バンドギャップ回路は、ＰＭＯＳデバイスである第４のデバイス（３２２）と、ＮＭＯＳデバイスである第５のデバイス（３１８）とを有し、該第４のデバイス（３２２）と該第５のデバイス（３１８）とは電源電圧に直列接続されており、
該少なくとも一部の電圧は、該第４のデバイス（３２２）と該第５のデバイス（３１８）との間の接続点の電圧であることを特徴とする、バンドギャップ回路を起動する起動回路。
第２の所定電圧が、第１のデバイス（３０４、３０４’）のソース電圧と閾電圧との差におよそ等しい、請求項２記載の起動回路。