JP4334168B2 - 被膜形成方法 - Google Patents

被膜形成方法 Download PDF

Info

Publication number
JP4334168B2
JP4334168B2 JP2001292465A JP2001292465A JP4334168B2 JP 4334168 B2 JP4334168 B2 JP 4334168B2 JP 2001292465 A JP2001292465 A JP 2001292465A JP 2001292465 A JP2001292465 A JP 2001292465A JP 4334168 B2 JP4334168 B2 JP 4334168B2
Authority
JP
Japan
Prior art keywords
cup
sog
inner cup
coating
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001292465A
Other languages
English (en)
Other versions
JP2003100740A (ja
Inventor
弘樹 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Ohka Kogyo Co Ltd
Original Assignee
Tokyo Ohka Kogyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Ohka Kogyo Co Ltd filed Critical Tokyo Ohka Kogyo Co Ltd
Priority to JP2001292465A priority Critical patent/JP4334168B2/ja
Priority to TW091122048A priority patent/TWI221099B/zh
Priority to US10/255,177 priority patent/US6872418B2/en
Priority to KR1020020057978A priority patent/KR100875354B1/ko
Publication of JP2003100740A publication Critical patent/JP2003100740A/ja
Application granted granted Critical
Publication of JP4334168B2 publication Critical patent/JP4334168B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明はポリシリコンや高融点金属間の層間絶縁膜や、アルミ配線間の層間絶縁膜を形成する被膜形成方法に関する。
【０００２】
【従来の技術】
従来、被処理物上の層間絶縁膜の形成にはＣＶＤ方法を使用してきたが、被処理物上における配線間の微細化が進むに伴い、ＣＶＤ方法では十分な被膜を形成できなくなりつつある。即ち、ＣＶＤ方法で形成された被膜がコンフォーマル状につくため、狭い配線の間を十分に埋め込むことができない。
【０００３】
そこで、被処理物上にＳＯＧ被膜を形成することが検討されてきた。しかしながら、開放型の通常カップを用いて、ＳＯＧ被膜を形成する場合には、例えば、図３に示すように、ラインアンドスペースパターン部のスペース部分の底に形成されたＳＯＧ被膜と、それ以外の部分に形成されたＳＯＧ被膜とは膜質に粗密の差が生じる。一般的には、ラインアンドスペースパターン部のスペース部分の底に形成されたＳＯＧ膜は粗となり、それ以外の部分では密となる。
【０００４】
ここでいう粗密の差とは、例えば「密の部分」の密度を１００とした場合、「粗の部分」の密度が５０であるということであり、同じＳＯＧ被膜でも塗布された部分によって密度が異なる現象が起きている。
【０００５】
特に配線間のアスペクト比が高い場合には、この粗密化現象が、著しくなり、アスペクト比が低い場合には、粗密化現象は殆ど発生しない。
【０００６】
また、通常カップ（オープンカップ）を用いた場合には、高アスペクト部分にもＳＯＧを一度塗りで被膜を形成するのが一般的であり、粗密差の問題を解決することは困難である。
【０００７】
上記の問題を解決するために、本出願人は、特開平７−２２７５６８号公報に、塗布される被処理物の回転を２回に分けて行い、第１回転と第２回転との間隔は第１回転の回転時間の１０倍以上とすることを開示したが、図４に示したように、やはり粗密差の問題は解消できず、アスペクト比の高い個所は粗となる。
【０００８】
【発明が解決しようとする課題】
上記のような粗密化現象は、粗の部分が原因でデバイスの信頼性を著しく落としてしまうので、特に半導体デバイスの心臓部であるゲート電極部分においては重要である。「粗」とは、被膜の内部に微小な空隙を含んでいるということであり、ＳＯＧ塗布後の熱処理工程における加熱（即ちベーク）により、空隙中のガスが膨張し、ＳＯＧ被膜にクラックが入ってしまうという問題がある。そうなると、ＳＯＧ絶縁膜としての役割を果たすことができない。
【０００９】
したがって、本願発明の目的は、粗密箇所の面積縮小及び粗密度の低減を実現し、配線間が０．１３μｍ以下の微細な箇所でも均一な層間被膜を形成する被膜形成方法を提供することにある。
【００１０】
【課題を解決するための手段】
上記課題を解決すべく本願発明に係る被膜形成方法は、アウターカップ内に回転可能なインナーカップを配置し、これらアウターカップ及びインナーカップの上面開口を別々の蓋体で閉塞するとともに、インナーカップ用蓋体はインナーカップと一体的に回転するように支持した回転カップ式塗布装置の前記インナーカップ内に配線が形成された被処理物をセットし、この被処理物の表面にＳＯＧを塗布した後、インナーカップ及びアウターカップの上面開口を蓋体で閉じ、インナーカップ内の溶剤雰囲気を保った状態でインナーカップを回転させることでＳＯＧを均一に拡散せしめ、この塗布操作を複数回繰り返した後、ＳＯＧが塗布された前記被処理物を熱処理装置でベークする構成とする。
【００１１】
したがって、回転カップ式塗布装置を用いてＳＯＧを塗布すると、密閉状態となる回転カップ内は、回転により若干減圧状態になるが、ＳＯＧ形成用塗布液の溶剤雰囲気を保ち、塗布中にＳＯＧ被膜表面の乾燥を抑えることが可能であるため、ＳＯＧがその流動性を失わずに微細な配線の間にも入り込んでいく。すなわち、減圧状態及びＳＯＧの流動性を維持することによりＳＯＧは半ば強制的に配線の間を埋めていくことで、ＳＯＧ被膜の粗密度の低減を実現することができる。
【００１２】
さらに、塗布段階ではＳＯＧの所定の被膜を得るために複数回（好ましくは２〜３回）塗布することにより、配線間のアスペクト比が２以上である高アスペクトでは不利となっていた粗密の差を軽減できる。例えば、第１回の塗布ではＳＯＧの形成膜厚を薄くし、形成される粗密領域（即ち、粗密箇所の面積）を最小限に抑え、これで第２回の塗布前では実質的にアスペクト比が小さくなっているため、粗密領域及び粗密度が軽減できる。
【００１３】
また、塗布工程における回転数は低速で長時間回転させるよりも、高速（好ましくは３０００〜５０００ｒｐｍ）で短時間（好ましくは１秒）に設定した方がより粗密度を低減することができる。
【００１４】
また、ベークにおける処理条件は、焼成温度を４００℃〜１０００℃とし、焼成時間を３０分〜９０分とし、熱処理装置内を酸素の多い状態とすることにより、ＳＯＧの酸素との反応が促進され、粗密度を低減した均一なＳＯＧ被膜を得ることができる。
【００１５】
【発明の実施の形態】
以下に本発明の実施の形態を説明する。図１は、本発明の実施に用いる回転カップ式塗布装置の断面図であり、回転カップ式塗布装置は、環状のアウターカップ１内にインナーカップ２を配置し、このインナーカップ２をスピンナー装置３の軸に取り付け、インナーカップ２を高速で回転せしめるようにし、またスピンナー装置３の軸の上端には半導体ウェーハ等の基板Ｗを吸着固定する真空チャック４を設け、さらにアウターカップ１にはインナーカップ２からのドレンを受ける回収通路５を形成している。
【００１６】
図２は、図１に示す回転カップ式塗布装置を用いて、ＳＯＧを２回塗布した被処理物の部分断面図である。図示しているように、一回目のＳＯＧ塗布の厚さが、図３に示す通常カップで一回塗った厚さの半分以下にし、形成される粗密領域が小さくなる。また２回目のＳＯＧ塗布で所定のＳＯＧ被膜の厚さに補足する。そうすると、粗の部分は、かなり小さくなる。
【００１７】
また、ＳＯＧを塗布した被処理物は、隣接する熱処理装置に搬送され、連続して熱処理が行われる。熱処理装置は、複数枚の被処理物を一括で処理することができるバッチ式と１枚毎に処理する枚葉式の２種類がある。
【００１８】
枚葉式の熱処理装置は、プレート状の加熱装置上に被処理物を載置して加熱するが、熱源がプレートだけなので処理室内の温度分布にバラツキが生じ、均一に処理されているとは言い難い。一方、バッチ式は熱源が装置の周囲を囲むように配置されているので、輻射熱により処理室内が均一に加熱される。しかも３０分以上加熱することで被処理物間での温度のばらつきはなくなる。
【００１９】
熱処理装置での処理条件は、輻射熱の得られる状態で、焼成温度が４００〜１０００℃、処理時間が３０分以上９０分以下とする。また、ＳＯＧ溶液は、大気中よりも酸素ガスや蒸気（スチーム）を送り込んで酸素の多い状態で熱処理を行うと、ＳＯＧ溶液が脱水縮合反応をおこし、Ｈ2Ｏは蒸発し、緻密化したＳｉＯ2が膜として残る。
【００２０】
ＳＯＧは、高温であればあるほど活性化するので、Ｏ2と結びつきやすくなり、反応が促進され緻密化するが、あまり高温にし過ぎると配線の方にダメージを与え好ましくない。また、酸素が多い状態とは加熱処理室内中に、大気中に比べ多く（最低でも２１％以上）存在することである。
【００２１】
【発明の効果】
本願発明によれば、回転カップ式塗布装置を用いて、被処理物上にＳＯＧを高回転で、なおかつ２〜３回に分けて多層塗りすることによって、アスペクト比が高い配線間でも絶縁膜の粗密化を最小限に抑えてＳＯＧを塗布することができる。さらに、前述の被処理物を輻射熱の得られるバッチ式の熱処理装置で４００〜１０００℃、３０分以上９０分以下、酸素過多の状態で焼成することにより、粗密差を低減した緻密な平坦化膜を得ることができる。
【図面の簡単な説明】
【図１】回転カップ式塗布装置の断面図
【図２】回転式カップでＳＯＧを２回塗った被処理物の断面図
【図３】通常カップでＳＯＧを１回塗った被処理物の断面図
【図４】アスペクト比の違いによる粗密領域の違いを表す断面図
【符号の説明】
１…アウターカップ、 ２…インナーカップ、 ３…スピンナー装置、 ４…真空チャック、 ５…回収通路、 ６、７…蓋体、 Ｗ…基板。

Claims (3)

  1. アウターカップ内に回転可能なインナーカップを配置し、これらアウターカップ及びインナーカップの上面開口を別々の蓋体で閉塞するとともに、インナーカップ用蓋体はインナーカップと一体的に回転するように支持した回転カップ式塗布装置の前記インナーカップ内に配線間のアスペクト比が２以上である配線が形成された被処理物をセットし、この被処理物の表面にＳＯＧを塗布した後、インナーカップ及びアウターカップの上面開口を蓋体で閉じ、回転によって若干減圧状態になるがインナーカップ内の溶剤雰囲気を保てる密閉状態でインナーカップを回転させることでＳＯＧを均一に拡散せしめ、この塗布して回転させる操作を複数回繰り返した後、ＳＯＧが塗布された前記被処理物を熱処理装置でベークすることを特徴とする被膜形成方法。
  2. 前記塗布における回転数は３０００〜５０００ｒｐｍであることを特徴とする請求項１に記載の被膜形成方法。
  3. 前記熱処理は熱源が装置の周囲を囲むように配置されたバッチ式の装置を用いて行うことを特徴とする請求項１または２のいずれかに記載の被膜形成方法。
JP2001292465A 2001-09-25 2001-09-25 被膜形成方法 Expired - Fee Related JP4334168B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2001292465A JP4334168B2 (ja) 2001-09-25 2001-09-25 被膜形成方法
TW091122048A TWI221099B (en) 2001-09-25 2002-09-25 Coating film forming method
US10/255,177 US6872418B2 (en) 2001-09-25 2002-09-25 Film forming method
KR1020020057978A KR100875354B1 (ko) 2001-09-25 2002-09-25 피막형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001292465A JP4334168B2 (ja) 2001-09-25 2001-09-25 被膜形成方法

Publications (2)

Publication Number Publication Date
JP2003100740A JP2003100740A (ja) 2003-04-04
JP4334168B2 true JP4334168B2 (ja) 2009-09-30

Family

ID=19114421

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001292465A Expired - Fee Related JP4334168B2 (ja) 2001-09-25 2001-09-25 被膜形成方法

Country Status (4)

Country Link
US (1) US6872418B2 (ja)
JP (1) JP4334168B2 (ja)
KR (1) KR100875354B1 (ja)
TW (1) TWI221099B (ja)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0330453A (ja) * 1989-06-28 1991-02-08 Sony Corp 平坦化絶縁膜の形成方法
US5312512A (en) * 1992-10-23 1994-05-17 Ncr Corporation Global planarization using SOG and CMP
JP3280791B2 (ja) 1994-02-17 2002-05-13 東京応化工業株式会社 塗膜形成方法
US5453406A (en) * 1994-06-13 1995-09-26 Industrial Technology Research Institute Aspect ratio independent coating for semiconductor planarization using SOG
US5554567A (en) * 1994-09-01 1996-09-10 Taiwan Semiconductor Manufacturing Company Ltd. Method for improving adhesion to a spin-on-glass
JP2994228B2 (ja) * 1995-04-24 1999-12-27 東京応化工業株式会社 回転カップ式塗布装置及び塗布方法
JP3824334B2 (ja) * 1995-08-07 2006-09-20 東京応化工業株式会社 シリカ系被膜形成用塗布液及び被膜形成方法
US5985363A (en) * 1997-03-10 1999-11-16 Vanguard International Semiconductor Method of providing uniform photoresist coatings for tight control of image dimensions
KR19990039100A (ko) * 1997-11-10 1999-06-05 윤종용 Sog를 이용한 반도체 장치의 절연막 제조방법
KR100314806B1 (ko) * 1998-10-29 2002-02-19 박종섭 스핀온글래스막형성방법

Also Published As

Publication number Publication date
KR100875354B1 (ko) 2008-12-22
TWI221099B (en) 2004-09-21
KR20030026886A (ko) 2003-04-03
JP2003100740A (ja) 2003-04-04
US6872418B2 (en) 2005-03-29
US20030059533A1 (en) 2003-03-27

Similar Documents

Publication Publication Date Title
JP4142941B2 (ja) 半導体装置の製造方法
TWI362701B (ja)
JP2008117903A (ja) 半導体装置の製造方法
KR100489456B1 (ko) 반도체장치및그제조방법
JPH0936116A (ja) 多層配線形成法
US5902122A (en) Method of manufacturing an ILD layer by plasma treatment before applying SOG
JP4334168B2 (ja) 被膜形成方法
US6458703B2 (en) Method for manufacturing semiconductor devices with allevration of thermal stress generation in conductive coating
JP3149739B2 (ja) 多層配線形成法
US5904576A (en) Method of forming wiring structure
US20120178265A1 (en) Method of manufacturing semiconductor device using sod method
KR100423741B1 (ko) 절연막의 형성방법
JP2006222171A (ja) 絶縁膜の形成方法、多層構造の形成方法および半導体装置の製造方法
KR20000044890A (ko) 반도체 소자의 플로우-필 박막을 이용한 층간 절연막형성 방법
JPH08306681A (ja) 平坦化塗布絶縁膜の形成方法
US6251805B1 (en) Method of fabricating semiconductor device
JPS63175420A (ja) 半導体装置の製造方法
JPH0778816A (ja) 半導体装置の製造方法
JPS59225529A (ja) 絶縁層の平坦化方法
JPH11251312A (ja) 半導体装置の製造方法
SU1742903A1 (ru) Способ формировани провод щих участков на подложке арсенида галли
JPH09167761A (ja) Ｓｏｇ膜の形成方法
JPH0547759A (ja) 半導体装置の製造方法
JPH0831813A (ja) 酸化膜形成方法およびこれを用いた半導体製造方法
JPH0638456B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040622

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070109

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070327

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070522

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070606

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20070720

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090527

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090623

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120703

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4334168

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120703

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130703

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140703

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees