KR100875354B1 - 피막형성방법 - Google Patents

피막형성방법 Download PDF

Info

Publication number
KR100875354B1
KR100875354B1 KR1020020057978A KR20020057978A KR100875354B1 KR 100875354 B1 KR100875354 B1 KR 100875354B1 KR 1020020057978 A KR1020020057978 A KR 1020020057978A KR 20020057978 A KR20020057978 A KR 20020057978A KR 100875354 B1 KR100875354 B1 KR 100875354B1
Authority
KR
South Korea
Prior art keywords
cup
sog
inner cup
lid
coating
Prior art date
Application number
KR1020020057978A
Other languages
English (en)
Other versions
KR20030026886A (ko
Inventor
엔도히로키
Original Assignee
도쿄 오카 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄 오카 고교 가부시키가이샤 filed Critical 도쿄 오카 고교 가부시키가이샤
Publication of KR20030026886A publication Critical patent/KR20030026886A/ko
Application granted granted Critical
Publication of KR100875354B1 publication Critical patent/KR100875354B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 조밀개소의 면적축소 및 조밀도의 저감을 실현하여, 배선사이가 0.13 ㎛ 이하의 미세한 개소이더라도 균일한 층간피막을 형성하는 피막형성방법을 제공한다.
또한, 본 발명은 아웃터 컵 내에 회전 가능한 인너 컵을 배치하고, 이들 아웃터 컵 및 인너 컵의 상면 개구를 각각의 뚜껑체로 폐색하는 동시에, 인너 컵용 뚜껑체는 인너 컵과 일체적으로 회전하도록 지지한 회전컵식 도포장치의 상기 인너 컵 내에 배선이 형성된 피처리물을 세팅하고, 이 피처리물의 표면에 SOG를 도포한 후, 인너 컵 및 아웃터 컵의 상면 개구를 뚜껑체로 닫고, 이 상태에서 인너 컵을 회전시킴으로써 SOG를 균일하게 확산시키는 것으로서, 상기 도포는 복수회 행한 후, SOG가 도포된 상기 피처리물을 열처리장치로 베이크하는 구성으로 한다.
조밀도, 배선, 아웃터 컵, 인너 컵, 피처리물, SOG

Description

피막형성방법{Film forming method}
도 1은 회전컵식 도포장치의 단면도이다.
도 2는 회전식 컵으로 SOG를 2회 도포한 피처리물의 단면도이다.
도 3은 통상 컵으로 SOG를 1회 도포한 피처리물의 단면도이다.
도 4는 아스펙트비의 차이에 의한 조밀영역의 차이를 나타내는 단면도이다.
부호의 설명
1 …아웃터 컵(outer cup), 2 …인너 컵(inner cup), 3 …스피너 장치, 4 …진공 척, 5 …회수통로, 6,7 …뚜껑체, W …기판.
본 발명은 폴리실리콘이나 고융점 금속 사이의 층간절연막이나, 알루미배선 사이의 층간절연막을 형성하는 피막형성방법에 관한 것이다.
종래, 피처리물상의 층간절연막의 형성에는 CVD 방법을 사용해 왔지만, 피처리물상에 있어서의 배선 사이의 미세화가 진행됨에 따라, CVD 방법으로는 점점 충분한 피막을 형성할 수 없게 되고 있다. 즉, CVD 방법으로 형성된 피막이 컨포멀상 으로 되기 때문에, 좁은 배선 사이를 충분히 채울 수가 없다.
따라서, 피처리물상에 SOG 피막을 형성하는 것이 검토되어 왔다. 그러나, 개방형의 통상 컵을 사용하여, SOG 피막을 형성하는 경우에는, 예를 들면, 도 3에 나타내는 바와 같이, 라인 언더 스페이스 패턴부의 스페이스 부분의 바닥에 형성된 SOG 피막과, 그 이외의 부분에 형성된 SOG 피막과는 막질에 조밀의 차가 생긴다. 일반적으로는, 라인 언더 스페이스 패턴부의 스페이스 부분의 바닥에 형성된 SOG 막은 성기게 되고, 그 이외의 부분에서는 빽빽하게 된다.
여기에서 말하는 조밀의 차란, 예를 들면 「빽빽한 부분」의 밀도를 100으로 한 경우, 「성긴 부분」의 밀도가 50이라고 하는 것으로, 동일한 SOG 피막이더라도 도포된 부분에 따라 밀도가 다른 현상이 일어나고 있다.
특히 배선 사이의 아스펙트비가 높은 경우에는, 이 조밀화현상이 현저해지고, 아스펙트비가 낮은 경우에는, 조밀화현상은 거의 발생하지 않는다.
또한, 통상 컵(오픈 컵)을 사용한 경우에는, 고아스펙트 부분에도 SOG를 1회 도포로 피막을 형성하는 것이 일반적으로, 조밀차의 문제를 해결하는 것은 곤란하다.
상기의 문제를 해결하기 위해, 본 출원인은, 일본국 특개평7-227568호 공보에, 도포되는 피처리물의 회전을 2회로 나눠 행하여, 제1 회전과 제2 회전과의 간격은 제1 회전 회전시간의 10배 이상으로 하는 것을 개시했지만, 도 4에 나타낸 바와 같이, 역시 조밀차의 문제는 해소할 수 없어, 아스펙트비가 높은 개소는 성기게 된다.
상기와 같은 조밀화현상은, 성긴 부분이 원인으로 디바이스의 신뢰성을 현저히 떨어뜨려 버리기 때문에, 특히 반도체 디바이스의 심장부인 게이트 전극부분에 있어서는 중요하다. 「성김」이란, 피막의 내부에 미소한 공극을 포함하고 있다는 것으로, SOG 도포 후의 열처리공정에 있어서의 가열(즉 베이크)에 의해, 공극중의 가스가 팽창하여, SOG 피막에 크랙이 들어가 버리는 문제가 있다. 그렇게 되면, SOG 절연막으로서의 역할을 다할 수 없다.
따라서, 본원 발명의 목적은, 조밀개소의 면적축소 및 조밀도의 저감을 실현하여, 배선 사이가 0.13 ㎛ 이하의 미세한 개소이더라도 균일한 층간피막을 형성하는 피막형성방법을 제공하는 것에 있다.
상기 과제를 해결하기 위해 본원 발명의 피막형성방법은, 아웃터 컵 내에 회전 가능한 인너 컵을 배치하고, 이들 아웃터 컵 및 인너 컵의 상면 개구를 각각의 뚜껑체로 폐색하는 동시에, 인너 컵용 뚜껑체는 인너 컵과 일체적으로 회전하도록 지지한 회전컵식 도포장치의 상기 인너 컵 내에 배선이 형성된 피처리물을 세팅하고, 이 피처리물의 표면에 SOG를 도포한 후, 인너 컵 및 아웃터 컵의 상면 개구를 뚜껑체로 닫고, 이 상태에서 인너 컵을 회전시킴으로써 SOG를 균일하게 확산시키는 것으로서, 상기 도포는 복수회 행한 후, SOG가 도포된 상기 피처리물을 열처리장치로 베이크하는 구성으로 한다.
따라서, 회전컵식 도포장치를 사용하여 SOG를 도포하면, 밀폐상태가 되는 회 전컵 내는, 회전에 의해 약간 감압상태가 되지만, SOG 형성용 도포액의 용제분위기를 유지하여, 도포중에 SOG 피막표면의 건조를 억제하는 것이 가능하기 때문에, SOG가 그 유동성을 잃지 않고 미세한 배선의 사이에도 들어 간다. 즉, 감압상태 및 SOG의 유동성을 유지함으로써 SOG는 반 강제적으로 배선의 사이를 채워감으로써, SOG 피막의 조밀도의 저감을 실현할 수 있다.
더욱이, 도포단계에서는 SOG의 소정의 피막을 얻기 위해 복수회(바람직하게는 2~3회) 도포함으로써, 배선 사이의 아스펙트비가 2 이상인 고아스펙트에서는 불리하게 되어 있던 조밀의 차를 경감할 수 있다. 예를 들면 제1회 도포에서는 SOG의 형성막 두께를 얇게 하여, 형성되는 조밀영역(즉, 조밀개소의 면적)을 최소한으로 억제하고, 이것으로 제2회 도포 전에서는 실질적으로 아스펙트비가 작아져 있기 때문에, 조밀영역 및 조밀도를 경감할 수 있다.
또한, 도포공정에 있어서의 회전수는 저속으로 장시간 회전시키는 것 보다도, 고속(바람직하게는 3000~5000 rpm)으로 단시간(바람직하게는 1초)으로 설정하는 쪽이 보다 조밀도를 줄일 수 있다.
또한, 베이크에 있어서의 처리조건은, 소성온도를 400℃~1000℃로 하고, 소성시간을 30분~90분으로 하고, 열처리장치 내를 산소가 많은 상태로 함으로써, SOG의 산소와의 반응이 촉진되어, 조밀도를 줄인 균일한 SOG 피막을 얻을 수 있다.
이하에 본 발명의 실시형태를 설명한다. 도 1은, 본 발명의 실시에 사용하는 회전컵식 도포장치의 단면도로, 회전컵식 도포장치는, 고리상의 아웃터 컵(1)내에 인너 컵(2)를 배치하고, 이 인너 컵(2)를 스피너 장치(3)의 축에 설치하여, 인너 컵(2)를 고속으로 회전시키도록 하고, 또 스피너 장치(3)의 축의 상단에는 반도체 웨이퍼 등의 기판(W)를 흡착고정하는 진공 척(4)를 설치하고, 더욱이 아웃터 컵(1)에는 인너 컵(2)로부터의 드레인을 받는 회수통로(5)를 형성하고 있다.
도 2는, 도 1에 나타내는 회전컵식 도포장치를 사용하여, SOG를 2회 도포한 피처리물의 부분단면도이다. 도시하고 있는 바와 같이, 1회째의 SOG 도포의 두께가, 도 3에 나타내는 통상 컵으로 1회 도포한 두께의 반 이하로 하여, 형성되는 조밀영역이 작아진다. 또 2회째의 SOG 도포로 소정의 SOG 피막의 두께로 보족한다. 그렇게 하면, 성긴 부분은 상당히 작아 진다.
또한, SOG를 도포한 피처리물은, 인접하는 열처리장치에 반송되고, 연속하여 열처리가 행해진다. 열처리장치는, 복수매의 피처리물을 일괄하여 처리할 수 있는 배치식과 1매씩 처리하는 매엽식의 2종류가 있다.
매엽식 열처리장치는, 플레이트상의 가열장치상에 피처리물을 올려 놓고 가열하지만, 열원이 플레이트 뿐이기 때문에 처리실 내의 온도분포에 편차가 생겨, 균일하게 처리되고 있다고는 말하기 어렵다. 한편, 배치식은 열원이 장치의 주위를 둘러싸듯이 배치되어 있기 때문에, 복사열에 의해 처리실 내가 균일하게 가열된다. 또한 30분 이상 가열함으로써 피처리물 사이에서의 온도의 편차는 없어진다.
열처리장치에서의 처리조건은, 복사열이 얻어지는 상태에서, 소성온도가 400~1000℃, 처리시간이 30분 이상 90분 이하로 한다. 또한, SOG 용액은, 대기중 보다도 산소가스나 증기(스팀)를 넣어 보내 산소가 많은 상태에서 열처리를 행하 면, SOG 용액이 탈수축합반응을 일으켜, H2O는 증발하고, 치밀화한 SiO2가 막으로서 남는다.
SOG는, 고온이면 고온일수록 활성화하기 때문에 O2와 결합하기 쉬워져, 반응이 촉진되어 치밀화하지만, 지나치게 고온으로 하면 배선 쪽에 손상을 주어 바람직하지 않다. 또한, 산소가 많은 상태란 가열처리실내 중에, 대기중에 비해 많이(최저 21% 이상) 존재하는 것이다.
본원 발명에 의하면, 회전컵식 도포장치를 사용하여, 피처리물상에 SOG를 고회전으로, 또한 2~3회로 나눠 다층 도포함으로써, 아스펙트비가 높은 배선 사이에서도 절연막의 조밀화를 최소한으로 억제하여 SOG를 도포할 수 있다. 더욱이, 상술한 피처리물을 복사열이 얻어지는 배치식 열처리장치로 400~1000℃, 30분 이상 90분 이하, 산소과다의 상태에서 소성함으로써, 조밀차를 줄인 치밀한 평탄화막을 얻을 수 있다.

Claims (4)

  1. 아웃터 컵 내에 회전 가능한 인너 컵을 배치하고, 이들 아웃터 컵 및 인너 컵의 상면 개구를 각각의 뚜껑체로 폐색하는 동시에, 인너 컵용 뚜껑체는 인너 컵과 일체적으로 회전하도록 지지한 회전컵식 도포장치의 상기 인너 컵 내에 배선이 형성된 피처리물을 세팅하고, 이 피처리물의 표면에 SOG를 도포한 후, 인너 컵 및 아웃터 컵의 상면 개구를 뚜껑체로 닫고, 이 상태에서 인너 컵을 회전시킴으로써 SOG를 균일하게 확산시키고, 이 도포조작을 복수회 반복한 후, SOG가 도포된 상기 피처리물을 열처리장치로 베이크하며, 상기 베이크에 있어서의 처리조건은, 소성온도를 400℃~1000℃로 하고, 소성시간을 30분~90분으로 하고, 열처리장치 내를 산소가 대기중에 비해 많은 상태로 하는 것을 특징으로 하는 피막형성방법.
  2. 제1항에 있어서, 상기 도포에 있어서의 회전수는 3000~5000 rpm인 것을 특징으로 하는 피막형성방법.
  3. 제1항 또는 제2항에 있어서, 상기 피처리물 상에 있어서의 배선 사이의 아스펙트비가 2 이상인 것을 특징으로 하는 피막형성방법.
  4. 삭제
KR1020020057978A 2001-09-25 2002-09-25 피막형성방법 KR100875354B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00292465 2001-09-25
JP2001292465A JP4334168B2 (ja) 2001-09-25 2001-09-25 被膜形成方法

Publications (2)

Publication Number Publication Date
KR20030026886A KR20030026886A (ko) 2003-04-03
KR100875354B1 true KR100875354B1 (ko) 2008-12-22

Family

ID=19114421

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020057978A KR100875354B1 (ko) 2001-09-25 2002-09-25 피막형성방법

Country Status (4)

Country Link
US (1) US6872418B2 (ko)
JP (1) JP4334168B2 (ko)
KR (1) KR100875354B1 (ko)
TW (1) TWI221099B (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990039100A (ko) * 1997-11-10 1999-06-05 윤종용 Sog를 이용한 반도체 장치의 절연막 제조방법
KR100254851B1 (ko) * 1994-02-17 2000-05-01 나카네 히사시 도막형성 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0330453A (ja) * 1989-06-28 1991-02-08 Sony Corp 平坦化絶縁膜の形成方法
US5312512A (en) * 1992-10-23 1994-05-17 Ncr Corporation Global planarization using SOG and CMP
US5453406A (en) * 1994-06-13 1995-09-26 Industrial Technology Research Institute Aspect ratio independent coating for semiconductor planarization using SOG
US5554567A (en) * 1994-09-01 1996-09-10 Taiwan Semiconductor Manufacturing Company Ltd. Method for improving adhesion to a spin-on-glass
JP2994228B2 (ja) * 1995-04-24 1999-12-27 東京応化工業株式会社 回転カップ式塗布装置及び塗布方法
JP3824334B2 (ja) * 1995-08-07 2006-09-20 東京応化工業株式会社 シリカ系被膜形成用塗布液及び被膜形成方法
US5985363A (en) * 1997-03-10 1999-11-16 Vanguard International Semiconductor Method of providing uniform photoresist coatings for tight control of image dimensions
KR100314806B1 (ko) * 1998-10-29 2002-02-19 박종섭 스핀온글래스막형성방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100254851B1 (ko) * 1994-02-17 2000-05-01 나카네 히사시 도막형성 방법
KR19990039100A (ko) * 1997-11-10 1999-06-05 윤종용 Sog를 이용한 반도체 장치의 절연막 제조방법

Also Published As

Publication number Publication date
KR20030026886A (ko) 2003-04-03
US20030059533A1 (en) 2003-03-27
JP4334168B2 (ja) 2009-09-30
TWI221099B (en) 2004-09-21
JP2003100740A (ja) 2003-04-04
US6872418B2 (en) 2005-03-29

Similar Documents

Publication Publication Date Title
US5371046A (en) Method to solve sog non-uniformity in the VLSI process
EP1178528B1 (en) Wafer pretreatment to decrease the deposition rate of silicon dioxide on silicon nitride in comparison to its deposition rate on a silicon substrate
TWI362701B (ko)
US5429990A (en) Spin-on-glass planarization process with ion implantation
US5866476A (en) Methods for forming moisture blocking layers
US7241345B2 (en) Cylinder for thermal processing chamber
KR100875354B1 (ko) 피막형성방법
US20120178265A1 (en) Method of manufacturing semiconductor device using sod method
JPH0936117A (ja) 多層配線形成法
KR20030001254A (ko) 반도체 소자 제조 방법
KR100423741B1 (ko) 절연막의 형성방법
JP2001053028A (ja) Ｃｕ薄膜の形成法
US7763550B2 (en) Method of forming a layer on a wafer
US6713406B1 (en) Method for depositing dielectric materials onto semiconductor substrates by HDP (high density plasma) CVD (chemical vapor deposition) processes without damage to FET active devices
US6251805B1 (en) Method of fabricating semiconductor device
JPH03283618A (ja) 連続処理装置および連続処理方法
KR20230046369A (ko) 기판 처리 장치 및 이를 이용한 반도체 소자 제조 방법
JP3612353B2 (ja) 基板処理装置
US20030143847A1 (en) Method of forming low dielectric constant insulating layer and method of manufacturing semiconductor device
KR100297152B1 (ko) 반도체장치의제조방법및그제조방법에사용되는장치
JPS6324628A (ja) 半導体装置の製造方法および製造装置
KR100652294B1 (ko) 반도체 소자의 층간 절연막 형성 방법
KR19980048598A (ko) 에스. 오. 지막의 경화 챔버 및 반도체 소자의 에스. 오. 지막 형성방법
JPH01189926A (ja) 半導体装置の製造方法
JPH0778816A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131118

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141120

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20161123

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee