JPH01189926A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01189926A JPH01189926A JP1529688A JP1529688A JPH01189926A JP H01189926 A JPH01189926 A JP H01189926A JP 1529688 A JP1529688 A JP 1529688A JP 1529688 A JP1529688 A JP 1529688A JP H01189926 A JPH01189926 A JP H01189926A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- semiconductor substrate
- etching
- etching rate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 238000005530 etching Methods 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims description 20
- 239000000126 substance Substances 0.000 claims description 7
- 239000000463 material Substances 0.000 abstract description 5
- 238000002513 implantation Methods 0.000 abstract description 4
- 239000011229 interlayer Substances 0.000 description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 239000010410 layer Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 150000002222 fluorine compounds Chemical class 0.000 description 1
- -1 for example Chemical compound 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
以下の順序に従って本発明を説明する。
A、産業上の利用分野
B1発明の概要
C0従来技術
り9発明が解決しようとする問題点[第2図]E0問題
点を解決するための手段 F1作用 G、実施例[第1図] H9発明の効果 (A、産業上の利用分野) 本発明は半導体装置の製造方法、特に凹凸のある面上に
表面が比較的平坦な絶縁膜を形成する半導体装置の製造
方法に関する。
点を解決するための手段 F1作用 G、実施例[第1図] H9発明の効果 (A、産業上の利用分野) 本発明は半導体装置の製造方法、特に凹凸のある面上に
表面が比較的平坦な絶縁膜を形成する半導体装置の製造
方法に関する。
(B、発明の概要)
本発明は、凹凸のある面上に絶縁膜を形成する半導体装
置の製造方法において、 絶縁膜の表面を平坦化するため、 半導体基板を回転させながら斜め方向に絶縁膜のエツチ
ング速度を速める物質を絶縁膜の表面部に注入し、その
後、絶縁膜の表面部に対するエツチングを行うものであ
る。
置の製造方法において、 絶縁膜の表面を平坦化するため、 半導体基板を回転させながら斜め方向に絶縁膜のエツチ
ング速度を速める物質を絶縁膜の表面部に注入し、その
後、絶縁膜の表面部に対するエツチングを行うものであ
る。
(C,従来技術)
半導体集積回路(IC)、大規模集積回路(LSI)の
微細化、高集積化に伴い、多層金属配線の微細化の要求
が激しくなっている。ところで、微細化の要求が厳しく
なる程金属配線のバターニングの際における段差による
下地反射により加工積度が低下するのを防止する必要性
が強くなる。従って、金属配線に対する下地はなるべく
段差が小さく平坦になるようにしておく必要がある。そ
して、第1層目の配線を形成した後は、配線材料として
最も多く用いられるアルミニウムの融点が低いので50
0℃以上の温度にすることは好ましくない。従って、多
層配線の層間絶縁膜は500℃以下の温度で平坦化する
という制約があった。
微細化、高集積化に伴い、多層金属配線の微細化の要求
が激しくなっている。ところで、微細化の要求が厳しく
なる程金属配線のバターニングの際における段差による
下地反射により加工積度が低下するのを防止する必要性
が強くなる。従って、金属配線に対する下地はなるべく
段差が小さく平坦になるようにしておく必要がある。そ
して、第1層目の配線を形成した後は、配線材料として
最も多く用いられるアルミニウムの融点が低いので50
0℃以上の温度にすることは好ましくない。従って、多
層配線の層間絶縁膜は500℃以下の温度で平坦化する
という制約があった。
そのため、従来においては層間絶縁膜形成後S OG
(5ilicon on glass)をスピンコーテ
ィングしてSOGで層間絶縁膜の凹部を埋めるという方
法が採られた。
(5ilicon on glass)をスピンコーテ
ィングしてSOGで層間絶縁膜の凹部を埋めるという方
法が採られた。
また、特開昭56−69843号公報によフて、半導体
基板を回転させつつ斜め方向からイオンビームを照射し
て段差を有する絶縁膜等の皮膜をエツチングする平坦化
技術が紹介されている。
基板を回転させつつ斜め方向からイオンビームを照射し
て段差を有する絶縁膜等の皮膜をエツチングする平坦化
技術が紹介されている。
(D、発明が解決しようとする問題点)[第2図]
ところで、SOGをスピンコーティングする平坦化方法
は、微細化が進むにつれて層間絶縁膜の凹部のアスペク
ト比が大きくなり、第2図に示すように凹部内に5OG
dが入りきらなくて空洞eができてしまったり、あるい
は5OGdにクララツクfが生じたりするという問題が
生じた。
は、微細化が進むにつれて層間絶縁膜の凹部のアスペク
ト比が大きくなり、第2図に示すように凹部内に5OG
dが入りきらなくて空洞eができてしまったり、あるい
は5OGdにクララツクfが生じたりするという問題が
生じた。
尚、同図において、aは表面に熱酸化1膜が形成された
半導体基板、b、b、bはアルミニウムからなる第1層
の配線膜、Cは第1層の配線膜b、b、bと未だ形成さ
れていない第2層の配線膜との間を絶縁する層間絶縁膜
である。
半導体基板、b、b、bはアルミニウムからなる第1層
の配線膜、Cは第1層の配線膜b、b、bと未だ形成さ
れていない第2層の配線膜との間を絶縁する層間絶縁膜
である。
一方、特開昭56−69843号公報に記載された技術
は所謂イオンミリング法で層間絶縁膜等の皮膜をエツチ
ングするものであり、本質的にスルーブツトが悪く、ま
たチャンバー内が汚れてその洗浄に時間がかかるという
問題を有しており、試作、実験等には用いても量産には
適せず、実用的ではない。
は所謂イオンミリング法で層間絶縁膜等の皮膜をエツチ
ングするものであり、本質的にスルーブツトが悪く、ま
たチャンバー内が汚れてその洗浄に時間がかかるという
問題を有しており、試作、実験等には用いても量産には
適せず、実用的ではない。
本発明は微細化が進んでも絶縁膜を確実に平坦化するこ
とができる実用性の高い半導体装置の製造方法を提供す
ることを目的とする。
とができる実用性の高い半導体装置の製造方法を提供す
ることを目的とする。
(E、問題点を解決するための手段)
本発明半導体装置の製造方法は上記問題点を解決するた
め、半導体基板を回転させながら斜め方向に絶縁膜表面
部にそのエツチング速度を速める物質を注入し、その後
、絶縁膜の表面部に対するエツチングを行うことを特徴
とする。
め、半導体基板を回転させながら斜め方向に絶縁膜表面
部にそのエツチング速度を速める物質を注入し、その後
、絶縁膜の表面部に対するエツチングを行うことを特徴
とする。
(F、作用)
本発明半導体装置の製造方法によれば、半導体基板を回
転させながらの斜め方向の注入により半導体基板の隆起
した部分の肩部により多くエツチング速度を速くする物
質が添加され、凹部となる部分にはほとんど添加されな
い。従って、その後のエツチングにより半導体基板の肩
部がより多くエツチングされ、その結果、凹凸が緩やか
になり、絶縁膜の表面を有効に平坦化することができる
。
転させながらの斜め方向の注入により半導体基板の隆起
した部分の肩部により多くエツチング速度を速くする物
質が添加され、凹部となる部分にはほとんど添加されな
い。従って、その後のエツチングにより半導体基板の肩
部がより多くエツチングされ、その結果、凹凸が緩やか
になり、絶縁膜の表面を有効に平坦化することができる
。
(G、実施例)[第1図]
以下、本発明半導体装置の製造方法を図示実施例に従っ
て詳細に説明する。
て詳細に説明する。
第1図(A)乃至(D)は本発明半導体装置の製造方法
の一つの実施例を工程順に示す断面図である。
の一つの実施例を工程順に示す断面図である。
(A)半導体基板1の表面の絶縁膜2上にアルミニウム
からなる第1層目の配線膜3.3.3、−を形成し、次
いで、ヒロック防止用のナイトライド膜(SiN)4を
1000人程度0厚さに形成する。これは、例えば、プ
ラズマCVDにより形成する。その後、PSGからなる
層間絶縁膜5(膜厚5000人)をCVDにより形成す
る。
からなる第1層目の配線膜3.3.3、−を形成し、次
いで、ヒロック防止用のナイトライド膜(SiN)4を
1000人程度0厚さに形成する。これは、例えば、プ
ラズマCVDにより形成する。その後、PSGからなる
層間絶縁膜5(膜厚5000人)をCVDにより形成す
る。
同図(A)は層間絶縁膜5の形成後の状態を示す。PS
Gからなる膜はステップカバレージが悪いので、層間絶
縁膜5の隆起した部分6.6間にはアスペクト比のきつ
い、即ち、幅あるいは径に比して深さの大きい凹部7が
形成され、また、隆起した部分6.6の肩部はオーバー
ハングングしている。
Gからなる膜はステップカバレージが悪いので、層間絶
縁膜5の隆起した部分6.6間にはアスペクト比のきつ
い、即ち、幅あるいは径に比して深さの大きい凹部7が
形成され、また、隆起した部分6.6の肩部はオーバー
ハングングしている。
(B)次に、半導体基板1を回転させながら例えば陽イ
オンのシリコンSiゝを斜めに絶縁膜5の表面部に注入
する。同図(B)はイオン注入時の状態を示すもので、
梨地模様のところがシリコンSi3の注入されたところ
である。シリコンSiの注入方向の半導体基板1の表面
に対する角度は例えば60度程度である。注入シリコン
Si+の濃度は例えば5X1015/cm2である。こ
の斜め方向のイオン注入はその斜めの方向に対して半導
体基板1を相対的に回転させながら行うので、あるとき
は実線の矢印に示すように第1図における右斜め上側か
ら左斜め下側へ向けて注入が為されるが、それから半回
転したときは破線の矢印に示すように第1図における左
斜め上方から右斜め下側方向に注入されることになる。
オンのシリコンSiゝを斜めに絶縁膜5の表面部に注入
する。同図(B)はイオン注入時の状態を示すもので、
梨地模様のところがシリコンSi3の注入されたところ
である。シリコンSiの注入方向の半導体基板1の表面
に対する角度は例えば60度程度である。注入シリコン
Si+の濃度は例えば5X1015/cm2である。こ
の斜め方向のイオン注入はその斜めの方向に対して半導
体基板1を相対的に回転させながら行うので、あるとき
は実線の矢印に示すように第1図における右斜め上側か
ら左斜め下側へ向けて注入が為されるが、それから半回
転したときは破線の矢印に示すように第1図における左
斜め上方から右斜め下側方向に注入されることになる。
従って、どの方向にオーバーハングングしていても絶縁
膜5の突起した部分6の肩部にシリコンSi+が深く注
入される。一方、突起した部分6の基板1表面と平坦な
面の表面部にはシリコンSi+は深くは注入されない。
膜5の突起した部分6の肩部にシリコンSi+が深く注
入される。一方、突起した部分6の基板1表面と平坦な
面の表面部にはシリコンSi+は深くは注入されない。
そして、凹部7は突起した部分6.6の陰になるので、
凹部7の表面にはほとんど注入されない。
凹部7の表面にはほとんど注入されない。
(C)次に、例えばフッ素化合物+02系のプラズマエ
ツチングにより層間絶縁膜5の表面部に対して全面的エ
ツチング処理を施す。すると、層間絶縁膜5のシリコン
Si+が注入された部分、特に多く注入された部程度エ
ツチング速度が速くなる。従って、シリコンSi+が多
く注入されたところの層間絶縁膜5のオーバーハングし
た部分がより多くエツチングされ、そうでない部分は余
りエツチングされないか、あるいはほとんどエツチング
されない。依って、層間絶縁膜5が同図(C)に示すよ
うに、突起した部分6.6のエッチがとれ、平坦化され
る。
ツチングにより層間絶縁膜5の表面部に対して全面的エ
ツチング処理を施す。すると、層間絶縁膜5のシリコン
Si+が注入された部分、特に多く注入された部程度エ
ツチング速度が速くなる。従って、シリコンSi+が多
く注入されたところの層間絶縁膜5のオーバーハングし
た部分がより多くエツチングされ、そうでない部分は余
りエツチングされないか、あるいはほとんどエツチング
されない。依って、層間絶縁膜5が同図(C)に示すよ
うに、突起した部分6.6のエッチがとれ、平坦化され
る。
(D)次に、より平坦化を図るために同図(D)に示す
ように層間絶縁膜5の表面に5OG8をスピンコーティ
ングする。すると、平坦化されてもまだ突起した部分6
.6間に存在している凹部7が5OG8で埋ることにな
る。尚、第1図(A)乃至(C)に示す工程で層間絶縁
膜5の表面を充分に平坦化できる場合にはこの工程は必
要でない。
ように層間絶縁膜5の表面に5OG8をスピンコーティ
ングする。すると、平坦化されてもまだ突起した部分6
.6間に存在している凹部7が5OG8で埋ることにな
る。尚、第1図(A)乃至(C)に示す工程で層間絶縁
膜5の表面を充分に平坦化できる場合にはこの工程は必
要でない。
尚、上記実施例において、イオン注入方向の半導体基板
1に対する角度は60度であったが、必ずしもこれに限
定されるものではなく、配線の集積度、層間絶縁膜の厚
さその他の条件に応じて最適な値を選べば良い。
1に対する角度は60度であったが、必ずしもこれに限
定されるものではなく、配線の集積度、層間絶縁膜の厚
さその他の条件に応じて最適な値を選べば良い。
また、居間絶縁膜5の表面部にイオン注入するところの
エツチング速度を高める物質としてシリコンに代えて例
えばリン、砒素等を用いることもでき、シリコンSiに
限定されない。
エツチング速度を高める物質としてシリコンに代えて例
えばリン、砒素等を用いることもでき、シリコンSiに
限定されない。
(H,発明の効果)
以上に述べたように、本発明半導体装置の製造方法は、
半導体基板上の凹凸のある面に絶縁膜を形成し、上記絶
縁膜のエツチング速度を速める物質の絶縁膜の表面部に
対する注入を、上記半導体基板の表面に対して斜めの角
度でその注入の向きに対して相対的に半導体基板を回転
させながら行い、その後、上記絶縁膜の表面部をエツチ
ングすることを特徴とする。
半導体基板上の凹凸のある面に絶縁膜を形成し、上記絶
縁膜のエツチング速度を速める物質の絶縁膜の表面部に
対する注入を、上記半導体基板の表面に対して斜めの角
度でその注入の向きに対して相対的に半導体基板を回転
させながら行い、その後、上記絶縁膜の表面部をエツチ
ングすることを特徴とする。
従って、本発明半導体装置の製造方法によれば、半導体
基板を回転させながらの斜め方向のイオン注入により半
導体基板の隆起した部分の肩部により多くエツチング速
度を速くする物質が添加され、凹部となる部分にはほと
んど添加されない。従って、その後のエツチングにより
半導体基板の肩部がより多くエツチングされ、凹凸が緩
やかになり、絶縁膜の表面を有効に平坦化することがで
きる。
基板を回転させながらの斜め方向のイオン注入により半
導体基板の隆起した部分の肩部により多くエツチング速
度を速くする物質が添加され、凹部となる部分にはほと
んど添加されない。従って、その後のエツチングにより
半導体基板の肩部がより多くエツチングされ、凹凸が緩
やかになり、絶縁膜の表面を有効に平坦化することがで
きる。
第1図(A)乃至(D)は本発明半導体装置の製造方法
の一つの実施例を工程順に示す断面図、第2図は発明が
解決しようとする問題点を示す断面図である。 符号の説明 1・・・半導体基板、5・・・絶縁膜。 大廃例伯工程順に示す断面図 第1図
の一つの実施例を工程順に示す断面図、第2図は発明が
解決しようとする問題点を示す断面図である。 符号の説明 1・・・半導体基板、5・・・絶縁膜。 大廃例伯工程順に示す断面図 第1図
Claims (1)
- (1)半導体基板上の凹凸のある面に絶縁膜を形成し、 上記絶縁膜のエッチング速度を速める物質の絶縁膜の表
面に対する注入を、上記半導体基板の表面に対して斜め
の角度でその注入の向きに対して相対的に半導体基板を
回転させながら行い、その後、上記絶縁膜の表面部をエ
ッチングすることを特徴とする半導体装置の製造方法
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1529688A JPH01189926A (ja) | 1988-01-25 | 1988-01-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1529688A JPH01189926A (ja) | 1988-01-25 | 1988-01-25 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01189926A true JPH01189926A (ja) | 1989-07-31 |
Family
ID=11884866
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1529688A Pending JPH01189926A (ja) | 1988-01-25 | 1988-01-25 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01189926A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5830773A (en) * | 1996-04-17 | 1998-11-03 | Advanced Micro Devices, Inc. | Method for forming semiconductor field region dielectrics having globally planarized upper surfaces |
-
1988
- 1988-01-25 JP JP1529688A patent/JPH01189926A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5830773A (en) * | 1996-04-17 | 1998-11-03 | Advanced Micro Devices, Inc. | Method for forming semiconductor field region dielectrics having globally planarized upper surfaces |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4654113A (en) | Process for fabricating a semiconductor device | |
US5849640A (en) | In-situ SOG etchback and deposition for IMD process | |
JPH0360055A (ja) | 集積回路の製造方法 | |
US5169801A (en) | Method for fabricating a semiconductor device | |
JPH03295239A (ja) | 半導体装置の製造方法 | |
JP3403058B2 (ja) | 配線形成方法 | |
JPH01189926A (ja) | 半導体装置の製造方法 | |
US5399532A (en) | Integrated circuit window etch and planarization | |
JPS5936929A (ja) | 半導体装置の製造方法 | |
JPH08181047A (ja) | 開口部埋没装置およびこれを利用した半導体素子 製造方法 | |
JPS63133550A (ja) | 半導体装置の製造方法 | |
KR100364812B1 (ko) | 반도체 소자의 제조방법 | |
JPS586306B2 (ja) | ハンドウタイソウチノ セイゾウホウホウ | |
JPS63302537A (ja) | 集積回路の製造方法 | |
JPS6249643A (ja) | 半導体装置およびその製造方法 | |
KR100608144B1 (ko) | 반도체 소자의 절연막 평탄화 방법 | |
KR100273224B1 (ko) | 반도체소자의평탄화막형성방법 | |
KR0147648B1 (ko) | 반도체 장치의 층간절연층 평탄화방법 | |
JPH0476914A (ja) | 半導体装置の製造方法 | |
JP2004363615A (ja) | トレンチ溝の埋設方法 | |
JPH02244720A (ja) | 半導体集積回路の製造方法 | |
JPH11274106A (ja) | 枚葉式cvd装置および枚葉式cvd方法 | |
JPH0372657A (ja) | 表面平坦化成膜法 | |
JPH0797583B2 (ja) | 層間絶縁膜の形成方法 | |
JPH03190233A (ja) | 半導体装置の製造方法 |