KR100254851B1 - 도막형성 방법 - Google Patents

도막형성 방법 Download PDF

Info

Publication number
KR100254851B1
KR100254851B1 KR1019950002989A KR19950002989A KR100254851B1 KR 100254851 B1 KR100254851 B1 KR 100254851B1 KR 1019950002989 A KR1019950002989 A KR 1019950002989A KR 19950002989 A KR19950002989 A KR 19950002989A KR 100254851 B1 KR100254851 B1 KR 100254851B1
Authority
KR
South Korea
Prior art keywords
rotation
time
coating film
coating liquid
plate
Prior art date
Application number
KR1019950002989A
Other languages
English (en)
Other versions
KR950034494A (ko
Inventor
히로끼 엔도
하데야 고바리
고지 우에다
히로요시 사고
Original Assignee
나카네 히사시
도쿄 오카 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 나카네 히사시, 도쿄 오카 고교 가부시키가이샤 filed Critical 나카네 히사시
Publication of KR950034494A publication Critical patent/KR950034494A/ko
Application granted granted Critical
Publication of KR100254851B1 publication Critical patent/KR100254851B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D1/00—Processes for applying liquids or other fluent materials
    • B05D1/002—Processes for applying liquids or other fluent materials the substrate being rotated
    • B05D1/005—Spin coating
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C17/00—Surface treatment of glass, not in the form of fibres or filaments, by coating
    • C03C17/001—General methods for coating; Devices therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2218/00—Methods for coating glass
    • C03C2218/10—Deposition methods
    • C03C2218/11—Deposition methods from solutions or suspensions
    • C03C2218/116—Deposition methods from solutions or suspensions by spin-coating, centrifugation

Landscapes

  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Coating Apparatus (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 요철부를 가지는 유리기판이나 반도체 웨이퍼등의 표면에 도막(塗膜)을 형성하는 도막 형성방법에 관한 것이다.
H백의 필요가 없도록 SOG막을 형성하려는 목적으로, 기판(W)의 회전을 저속(1000rpm)인 제1회전과 고속(5000rpm)인 제2회전으로 나누어 하고, 제1회전과 제2회전의 간격은 제1회전 회전시간(1초)의 10배 이상으로 하고, 또 제2회전 회전시간은 제1회전 회전시간의 3배 이상으로 하도록 구성하여, 도포액의 확산이 충분히 되고, 소요의 막두께가 얻어지는 도막형성방법이다.

Description

도막(塗膜)형성 방법
제1도는 본발명 방법의 실시에 사용되는 회전컵식 도포장치의 단면도.
제2도는 본발명의 일방법으로 회전속도와 경과시간과의 관계를 도시한 그래프.
제3(a),(b),(c)도는 각각 제2도에 도시한 A,B,C의 각 시점에서 도막의 두께를 도시한 단면도.
제4도는 본 발명의 다른 방법으로 회전속도와 경과시간과의 관계를 도시한 그래프.
제5도는 본발명의 다른 방법으로 형성시킨 도막 두께를 도시한 단면도.
제6도는 종래방법의 회전속도와 경과시간과의 관계를 도시한 그래프.
제7도는 종래방법에 의해 형성된 도막 두께를 도시한 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 외측 컵(Cup) 2 : 내측 컵
3 : 스피너장치 4 : 진공척
11,12,13 : 볼록버튼 14 : SOG 막
W : 기판
본 발명은 요철부를 가지는 유리기판이나 반도체 웨이퍼등의 표면에 도막(塗膜)을 형성하는 도막 형성방법에 관한 것이다.
제6도는 스피너를 사용하여 판상 피처리물(이하, 간단히 기판이라 한다)에 평탄화막으로서 SOG(Spin-ON-Glass; 규소화합물을 유기용매에 용해한 용액 및 이 용액을 도포·소성하여 형성된 산화규소막)막을 형성하는 종래방법의 회전속도와 경과시간과의 관계를 도시한 그래프이고, 종래에는 스피너의 회전속도를 즉시 약 5000rpm까지 상승하여 그대로 3초 정도 회전 속도를 유지하여 도포를 종료하도록 하였다.
제7도는 상술한 종래방법에 의해 형성된 SOG막의 두께를 도시한 단면도이고, 기판(W)표면에는 알루미늄등으로 이루어진 트윈패턴(Twin Pattern; 복수의 형, 101,102) 및 그로벌 패턴(Global Pattern; 전체가 하나인 형, 103)이 형성되어 있고, 트윈패턴(101,102)사이에는 도막액이 침투하기 어렵게 SOG막(104)의 두께 T1은소요 두께보다 얇게 되고, 역으로 그로벌 패턴(103)위의 두께 T2는 소요 두께보다 두껍게 되어 버린다.
한편, 평탄한 기판표면에 레지스트(Resist)막을 균일한 두께로 형성하는 방법으로서 일본국 특개소 62-190838호 공보와 동 특개소 63-313160호 공보 및 동 특개평 2-156626호 공보에 개시된 방법이 있다.
이들 공보에 개시된 방법은 기판의 회전을 회전속도가 다른 제1회전과 제2회전으로 나누어 하도록 하는 것이지만, SOG용액에 의해 균일한 막을 형성하기 까지는 이르지 못했다.
상술한 바와같이 기판의 회전을 제1회전과 제2회전으로 나누어 행하는 방법을 표면에 요철부가 형성된 기판에 그대로 적용해도 소요의 막두께를 얻을수 없고, 결국 에찌 백(Etch Back; 再刻)공정을 부가하지 않으면 안되고, 또한 에찌 백을 하기 위한 장치를 별도로 필요로 하고, 더욱이 일단 형성된 SOG막을 제거하기 때문에 재료적으로도 낭비가 생긴다.
상기 과제를 해결하려는 본원의 제1발명은 요철부가 형성된 판상 피처리물 표면에 도포액을 떨어뜨리고, 판상 피처리물을 회전시키므로서 발생되는 원심력으로 도포액을 판상 피처물 표면에 확산시키도록 한 도막 형성방법에 있어서, 상기 판상 피처리물의 회전을 저속의 제1회전과 고속의 제2회전으로 나누고, 제1회전과 제2회전의 간격은 제1회전 회전시간의 10배 이상으로 하고, 제2회전의 시간은 제1회전 회전시간의 3배 이상으로 하고, 또한 제1회전의 시간은 2초 미만으로 했다.
또한, 본원의 제2발명은 요철부가 형성된 판상 피처리물 표면에 도포액을 떨어뜨리고, 판상 피처리물을 회전시키므로서 발생하는 원심력으로 도포액을 판상 피처리물 표면에 확산시키도록 한 도막 형성방법에 있어서, 상기 판상 피처리물의 회전은 저속의 제1회전과 중속 및 고속의 제2회전으로 나누어 행하고, 제1회전과 제2회전의 간격은 제1회전 회전시간의 10배 이상으로 하고, 제2회전 회전시간은 제1회전 회전시간의 6배 이상으로 하고, 또한 제1회전 시간은 2초 미만으로 했다.
통상, 본발명에서 저속회전은 1000prm이하, 중속회전은 2000∼3000rpm, 고속회전은 중속회전에 다시 2000rpm 가산한 회전수로 하고, 제1회전 시간은 회전수에도 관계되나 2초 미만, 좋기로는 1초 미만이다.
제1회전과 제2회전의 간격을 비교적 길게 잡고, 또한 제1회전 보다도 제2회전을 고속으로 함으로써 제1회전에 의해 판상 비처리물 표면 전면에 도포액이 젖게 되고, 계속 제2회전에 의해 당해 피처리물의 요부에 도포액의 충진과 출부에 여유 도포액의 제거를 하여, 소요의 막두께가 얻어진다.
[실시예]
이하 본발명의 실시예를 첨부도면에 기하여 설명한다. 여기서, 제1도는 본발명 방법의 실시에 사용하는 회전컵식 도포장치의 단면도이고, 회전컵식 도포장치는 환상의 외측컵(1)안에 내측컵(2)을 배치하고, 이 내측컵(2)을 스피너장치(3)의 축에 취부하고, 내측컵(2)을 고속으로 회전시키도록 하고, 또 스피너장치(3)의 축 상단에는 반도체 웨이퍼등의 기판(W)을 흡착 고정하는 진공척(4)을 설치하고, 게다가 외측컵(1)에는 내측컵(2)에서의 배출을 받는 회수통로(5)를 형성하고 있다.
또한, 상기 외측컵(1) 및 내측컵(2)의 개구는 개폐자재한 마개(6,7)로서 기밀히 폐쇄되고, 내측컵(2)용인 마개(6)의 아랫면에는 진공척(4)위에 고착된 기판(W) 표면과의 사이에 극히 한정된 공간을 형성하는 정류판(8)을 취부하고 있다.
이상의 회전컵식 도포장치를 이용하여 기판(W) 표면에 SOG용액을 균일하게 도포하기에는 외측컵(1) 및 내측컵(2)의 윗면을 개방하여 진공척(4) 위에 고착하고 있는 기판(W)의 표면에 SOG용액을 떨어뜨리고, 다음으로 마개(6,7)로 외측컵(1) 및 내측컵(2)의 윗면 개구를 닫고, 스피너에 의해 진공척(4)과 내측컵(2)를 일체적으로 회전시키고, 원심력에 의해 SOG용액을 기판(W)의 표면에 도포한다.
여기서, 기판의 회전에 의해 내측컵(2)안의 개스(공기)는 외부(회수통로)로 배출되고, 내측컵(2)안은 감압되고, 또 기판(W)의 표면과 정류판(8) 아랫면과의 간격은 극히 작아지기 때문에 회전중에 기판 표면의 도포액에는 실질적으로 기류는 작용하지 않고 원심력만 작용한다.
제2도는 제1방법에 관한 도막형성방법의 회전속도와 경과시간과의 관계를 도시한 그래프이고, 제3(a)(b)(c)도는 각각 제2도에 도시한 A,B,C의 각 시점에서 도막의 두께를 도시한 단면도이고, 제1발명에서는 기판(W)의 회전을 저속(1000rpm)의 제1회전과 고속(5000rpm)의 제2회전으로 나누어 행하고, 제1회전과 제2회전과의 간격은 제1회전 회전시간(1초)의 10배 이상으로 하고, 또 제2회전 회전시간은 제1회전 회전시간의 3배 이상으로 하고 있다.
그리고, 제1발명의 시점 A에서는 제3(a)도에 도시한 바와같이 트윈패턴(11,12) 및 그로벌 패턴(13)위에는 소요 두께 이상의 SOG도포액(14)이 쌓여지고, 트윈패턴(11,12)사이에는 소요 두께 이하의 SOG도포액(14)이 들어가게 된다.
이후, 시점 B에서는 제3(b)도에 도시한 바와같이 팬턴(형)위에 쌓여진 SOG도포액(14)이 패턴 사이로 흘러들어가고, 더구나 시점 C에서는 제3(c)도에 도시한 바와같이 트윈패턴(11,12)위의 SOG도포액(14)두께는 대략 0으로 되고, 또 그로벌 패턴(13)위의 SOG도포액(14) 두께는 중앙부는 다소 두껍지만 전체적으로는 얇게 된다.
즉, 제1발명에 의하면 트윈패턴(11,12)사이의 SOG막(14) 두께 T1과 그로벌 패턴(13)위의 SOG막 두께 T2는 거의 소요의 것이 얻어진다. 통상, 제1회전과 제2회전의 간격에 대해서는 제1회전 회전시간의 10배 미만으로 한 실험을 행했으나, SOG막(14)의 친밀함이 불충분하여 트윈패턴(11,12)사이의 SOG막(14) 두께가 불충분하게 되고, 또 제2회전 회전시간을 제1회전 회전시간의 3배 미만으로 한 실험을 행했으나 트윈패턴(11,12)위 및 그로벌 패턴(13)위의 SOG막(14) 두께가 충분히 얇게 되지 않았다.
따라서, 제1회전과 제2회전과의 간격은 제1회전 회전시간의 10배 이상으로 하고, 또 제2회전 회전시간은 제1회전 회전시간의 3배 이상으로 한다.
제4도는 제2발명에 관한 도막형성방법의 회전속도와 경과시간의 관계를 도시한 그래프이고, 제2발명에서는 기판(W)의 회전을 저속(900rpm)인 제1회전(1초)와, 중속(2000∼3000rpm)과 고속(중속+2000rpm 이상)을 연속하여 하는 제2회전으로 나누어 하고, 중속회전에서는 3∼7초(제1회전의 5배) 고속(5000rpm)회전에서는 1초(제1회전과 같음)이상으로 했다.
또한, 제1회전과 제2회전의 간격은 제1발명과 동일하게 제1회전 회전시간의 10배 이상으로 하고, 더구나 제2회전 회전시간은 제1회전 회전시간의 6배 이상으로 하고 있다.
통상, 제1회전과 제2회전의 간격에 있어서는 짧게 끝내면 용제의 이동이 완료되지 않고, 길게 끝내면 용제의 건조가 시작되 버리기 때문에, 제1회전의 5배이상 30배이하로 한다. 또한, 제2회전의 회전시간을 제1회전 회전시간의 3배 미만으로 하는 경우에는 균일한 도포가 불가능 하였다.
제5도는 제2발명에 관한 도막형성방법에 의해 형성된 도막의 두께를 도시한 단면도이고, 본 도에서도 명확하듯이 제2발명에 의하면 그로벌 패턴(13)의 중앙부에 남아 있던 SOG도포액(14)의 약간 두꺼운 부분도 균일하게 얇아지는 것을 알수 있다.
이상 설명한 바와같이 본 발명에 의하면 배선등의 요철부가 형성된 기판 표면에, 도포액을 떨어뜨리고, 기판을 회전시키므로서 발생하는 원심력으로 도포액을 기판 표면에 확산시키도록한 도막형성방법에 있어서, 상기 기판의 회전을 제1회전과 제2회전으로 나누고, 제1회전은 저속으로 하고 제2회전은 고속 혹은 중속과 고속으로 하고, 이 제1회전과 제2회전의 간격은 제1회전 회전시간의 10배 이상으로 하므로, 기판 표면에 대한 도포액의 친밀이 좋게 되고, 또 제2회전 회전시간을 제1회전의 수배 이상으로 하는 것으로 도포액의 확산이 충분히 되고, 소요의 막두께가 얻어진다.

Claims (4)

  1. 요철부가 형성된 판상 피처리물 표면에 도포액을 떨어뜨리고, 판상 피처리물을 회전시키므로서 발생되는 원심력으로 도포액을 판상 피처리물 표면에 확산시키도록 한 도막 형성방법에 있어서, 상기 판상 피처리물의 회전을 저속의 제1회전과 고속의 제2회전으로 나누어 하고, 제1회전과 제2회전의 간격은 제1회전 회전시간의 10배 이상으로 하고, 제2회전의 시간은 제1회전 회전시간의 3배 이상으로 하고, 또한 제1회전의 시간은 2초 미만으로 한 것을 특징으로 하는 도막형성방법.
  2. 요철부가 형성된 판상 피처리물 표면에 도포액을 떨어뜨리고, 판상 피처리물을 회전시키므로서 발생하는 원심력으로 도포액을 판상 피처리물 표면에 확산시키도록 한 도막 형성방법에 있어서, 상기 판상 피처리물의 회전은 저속의 제1회전과 중속 및 고속의 제2회전으로 나누어 행하고, 제1회전과 제2회전의 간격은 제1회전 회전시간의 10배 이상으로 하고, 제2회전 회전시간은 제1회전 회전시간의 6배 이상으로 하고, 또한 제1회전 시간은 2초 미만으로 한 것을 특징으로 하는 도막형성방법.
  3. 제1항 또는 제2항중 어느하나에 있어서, 도포액의 확산은 실질적으로 도포액에 기류가 작용하지 않는 분위기하에서 하도록 한 것을 특징으로 하는 도막형성방법.
  4. 제1항 또는 제2항중 어느하나에 있어서, 도포액이 SOG용액임을 특징으로 하는 도막형성방법.
KR1019950002989A 1994-02-17 1995-02-17 도막형성 방법 KR100254851B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP02043994A JP3280791B2 (ja) 1994-02-17 1994-02-17 塗膜形成方法
JP94-20439 1994-12-17

Publications (2)

Publication Number Publication Date
KR950034494A KR950034494A (ko) 1995-12-28
KR100254851B1 true KR100254851B1 (ko) 2000-05-01

Family

ID=12027084

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950002989A KR100254851B1 (ko) 1994-02-17 1995-02-17 도막형성 방법

Country Status (4)

Country Link
US (1) US6277441B1 (ko)
JP (1) JP3280791B2 (ko)
KR (1) KR100254851B1 (ko)
TW (1) TW267239B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100875354B1 (ko) * 2001-09-25 2008-12-22 도쿄 오카 고교 가부시키가이샤 피막형성방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5714417A (en) * 1996-08-22 1998-02-03 Vanguard International Semiconductor Corporation Planarization process using artificial gravity
JP2000082647A (ja) * 1998-09-04 2000-03-21 Nec Corp レジスト膜の塗布方法及び塗布装置
KR20010003577A (ko) * 1999-06-24 2001-01-15 김영환 반도체 소자의 층간 절연막 형성 방법
JP4394239B2 (ja) * 2000-02-29 2010-01-06 独立行政法人理化学研究所 二次非線形光学特性を有するポリマーフィルムの製造方法、ポリマーフィルム及び非線形光学素子
JP5790622B2 (ja) * 2012-11-01 2015-10-07 東京エレクトロン株式会社 塗布膜形成方法、塗布膜形成装置及び記憶媒体

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60123031A (ja) * 1983-12-08 1985-07-01 Hoya Corp レジスト塗布方法
JPS62190838A (ja) 1986-02-18 1987-08-21 Rohm Co Ltd レジスト塗布方法
JP2583239B2 (ja) 1987-06-16 1997-02-19 大日本印刷株式会社 フォトマスク用基板等へのレジスト塗布方法およびスピンナチャック装置
JPH0656832B2 (ja) 1988-12-09 1994-07-27 富士電機株式会社 レジスト塗布方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100875354B1 (ko) * 2001-09-25 2008-12-22 도쿄 오카 고교 가부시키가이샤 피막형성방법

Also Published As

Publication number Publication date
JPH07227568A (ja) 1995-08-29
US6277441B1 (en) 2001-08-21
JP3280791B2 (ja) 2002-05-13
KR950034494A (ko) 1995-12-28
TW267239B (ko) 1996-01-01

Similar Documents

Publication Publication Date Title
US5780105A (en) Method for uniformly coating a semiconductor wafer with photoresist
US20060172538A1 (en) Wet etching the edge and bevel of a silicon wafer
KR100254851B1 (ko) 도막형성 방법
KR19980066284A (ko) 포토테지스트 도포장치 및 도포방법
US5916631A (en) Method and apparatus for spin-coating chemicals
US5908661A (en) Apparatus and method for spin coating substrates
US6613700B2 (en) Method for spin coating high viscosity materials on silicon wafers
EP1015136B1 (en) Method and apparatus for spin-coating chemicals
JP3169666B2 (ja) 現像装置及び現像方法
JPH08196972A (ja) 回転カップ式塗布方法及び塗布装置
US10596592B2 (en) Method for coating a substrate and also a coating system
US20070051389A1 (en) Method and apparatus for substrate rinsing
JPH0556847B2 (ko)
KR100615083B1 (ko) 스핀 코터 및 이를 이용한 웨이퍼 에지 포토레지스트 제거방법
JPH02133916A (ja) レジスト塗布装置
JPH09162108A (ja) 回転塗布装置
JP2527682Y2 (ja) 回転塗布装置
JPH0845923A (ja) 半導体塗布膜形成方法
JPH05259063A (ja) 半導体基板のスピンコーティング方法
JPH07275780A (ja) 回転カップ式処理装置
JPH0248078A (ja) スピンコート方法
KR100724190B1 (ko) 포토레지스트 도포장치
JPH05228413A (ja) 塗布装置
JP2593465B2 (ja) 半導体ウエーハの液処理装置
KR100366367B1 (ko) 감광액 도포장치 및 이를 이용한 감광막 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070125

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee