JP4319868B2

JP4319868B2 - 電力変換装置

Info

Publication number: JP4319868B2
Application number: JP2003189972A
Authority: JP
Inventors: 聖東; 和法真田
Original assignee: Toshiba Mitsubishi Electric Industrial Systems Corp
Current assignee: Toshiba Mitsubishi Electric Industrial Systems Corp
Priority date: 2003-07-02
Filing date: 2003-07-02
Publication date: 2009-08-26
Anticipated expiration: 2023-07-02
Also published as: JP2005027418A

Description

【０００１】
【発明の属する技術分野】
この発明は、フィルタを有する電力変換装置に関するものであり、特に電流制御器の簡略化を実現する手段に関するものである。
【０００２】
【従来の技術】
このような電力変換装置において、その制御回路は、電圧制御装置および電流制御装置により構成される（例えば、特許文献１参照）。
特許文献１における電力変換装置では、電力変換装置を構成するインバータ１の出力主回路には、コンデンサ１０３および他のインバータ２による逆起電力があるので、インバータが出力電流を制御するには、この起電力を補償すべき電圧とリアクトル１０２へ印加すべき電圧との和を電圧指令として発生する必要がある。したがって、この電圧指令に相当する信号を電流制御装置１２１の出力に加算している。
【０００３】
【特許文献１】
特許第２５２８９９２号公報（第３−５頁、第１−２図）
【０００４】
【発明が解決しようとする課題】
従来の電力変換装置はこのように構成され、電流制御装置１２１で電圧補償を行っており、また、電流制御装置１２１における制御器は、負荷が非線形負荷となる場合にも対応できるよう高応答となるように設計されるため、アナログ制御で構成される。
しかしながら、前記電圧補償信号を電流制御装置１２１で足しこむ必要があり、アナログ回路の複雑化を招くといった問題がある。
【０００５】
この発明は、電流制御装置における演算の簡略化を実現でき、電流制御装置の低コスト化が図れるとともに、信号線の受け渡しに伴う配線コストを低減できる電力変換装置を得ることができる。
【０００６】
【課題を解決するための手段】
この発明に係る電力変換装置では、電力変換主回路の出力に接続されたリアクトルおよびコンデンサからなるフィルタ回路と、前記リアクトルに流れる電流を検出する第１の電流検出器と、前記コンデンサの電圧を検出する電圧検出器と、前記負荷に流れる電流を検出する第２の電流検出器とを有するものにおいて、前記コンデンサの電圧を所望の値に制御する電圧制御装置、および、前記リアクトルの電流を所望の値に制御する電流制御装置からなる制御回路とを備え、前記電流制御装置は前記電圧制御装置が発生する前記リアクトルの電流指令値と前記第１の電流検出器の出力との差分を演算する第１の減算器と、前記第１の減算器の出力が入力される電流制御器からなり、前記電流制御器の出力が前記電力変換主回路の電圧指令として前記電力変換主回路に与えられるとともに、前記電圧制御装置は前記電圧検出器の出力と前記コンデンサの電圧指令との差分を演算する第２の減算器と、前記第２の減算器の出力が入力される電圧制御器と、前記電圧制御器の出力と前記第２の電流検出器の出力を加算する第１の加算器と、前記電圧検出器の出力が入力される前記電流制御器の逆応答となる逆応答制御器と、前記逆応答制御器の出力と前記第１の加算器の出力を加算する第２の加算器からなり、前記第２の加算器の出力が前記電圧制御装置から前記電流制御装置に与えられる前記リアクトルの電流指令値となるようにしたものである。
【０００７】
【発明の実施の形態】
実施の形態１．
この発明による実施の形態１を図１ないし図３について説明する。図１は実施の形態１における電力変換装置の制御回路の構成を示すブロック図である。図２は実施の形態１における電力変換装置の全体構成を示すブロック図である。図３実施の形態１における電力変換装置の主回路構成を示すブロック図である。
【０００８】
図２において、電力変換主回路を構成に直流を交流に変換するインバータ１には、その出力主回路にリアクトル２およびコンデンサ３からなるフィルタ回路を介して負荷４が接続されている。また、電流検出器１０および１１、電圧検出器１２、制御回路２０が設けられている。
【０００９】
図３は、前記インバータ１の詳細構成を示す図である。
直流電源１５０および１５１に接続され、ダイオード１５４および１５５が逆並列に接続されたスイッチング素子１５２および１５３を交互にオンオフ動作することにより、出力電流ＩＡを前記制御回路２０で制御する。
前記リアクトル２および前記コンデンサ３は、前記インバータ１が前記オンオフ動作により発生する高調波電流を負荷４に流れないようにするフィルタの役割を果たす。
【００１０】
制御回路２０の詳細を図１に示す。
図１において、電圧制御装置１００には、減算器１０１、電圧制御器１０２、加算器１０３、１０４およびゲイン演算器１０５が設けられている。
電流制御装置１１０には、減算器１１１、および、電流制御器１１２が設けられている。
電圧制御装置１００においてＶＬ^* は前記コンデンサ３の電圧指令であり、前記減算器１０１は電圧検出器１２の出力ＶＬとの差を演算する。減算器１０１の出力は電圧制御器１０２に入力される。
電圧制御器１０２の出力は加算器１０３に入力され、前記制御器１０２の出力と前記電流検出器１１の出力信号ＩＬとの和を演算する。
ゲイン演算器１０５では、電流制御器１１２のゲインＧ２の逆数が電圧検出器１２の出力ＶＬに掛けられる。
加算器１０４は加算器１０３の出力とゲイン演算器１０５の出力とを加算し、加算器の出力を前記リアクトル２の電流指令ＩＡ^* とする。
前記電流制御装置１１０は前記電流指令ＩＡ^* と電流検出器１０で検出された値ＩＡとの差を減算器１１１で演算する。減算器１１１の出力は電流制御器１１２に入力される。
電流制御器１１２の出力は電圧指令値Ｖｉｎｖ^* として導出される。電圧指令値Ｖｉｎｖ^* とインバータ１の出力電圧が等しくなるように、図３におけるスイッチング素子１５２および１５３をオンオフ動作させる。
【００１１】
前記構成により、電圧制御装置１００における処理によって、等価的にＶＬが電流制御装置１１０に加算されたことになる。これにより、従来技術では電流制御装置１１２で実行されていた電圧検出器１２の出力ＶＬを加算する項に関する処理が省略される。
また、電圧制御装置１００の制御器１０２は、電流制御装置１１０の制御器１１２と比較して低応答の設計でよく、前記電圧制御装置１００は例えばデジタル制御で構成され、ソフトウェアによる演算が容易である。
【００１２】
このように、前記電流制御器１１０でのアナログ演算数が低減され、回路が簡略化でき、低コスト化が実現できるという効果がある。
また、前記電流制御器１１０に入力される信号はＩＡ^* とＩＡのみであり、信号線の受け渡しに伴う配線が低減できるという効果がある。
また、前記ゲイン演算器１０５での演算は例えばデジタル制御により構成され、ソフトウェアによる演算が可能となり、コストがアップ無しに出力電圧Ｖｉｎｖの良好な過渡特性を実現できるという効果がある。
【００１３】
この発明による実施の形態１によれば、複数のスイッチング素子で構成されたインバータ１からなる電力変換主回路と、前記インバータ１からなる電力変換主回路の出力に接続されたリアクトル２およびコンデンサ３からなるフィルタ回路と、前記コンデンサ３に並列に接続された負荷４と、前記リアクトル２に流れる電流を検出する第１の電流検出器１０と、前記コンデンサ３の電圧を検出する電圧検出器１２と、前記負荷４に流れる電流を検出する第２の電流検出器１１と、前記コンデンサ３の電圧を所望の値に制御する電圧制御装置１００、および、前記リアクトル２の電流を所望の値に制御する電流制御装置１１０からなる制御回路とを備え、前記電流制御装置１１０は前記電圧制御装置１００が発生する前記リアクトル２の電流指令値ＩＡ^* と前記第１の電流検出器１０の出力ＩＡとの差分を演算する第１の減算器１１１と、前記第１の減算器１１１の出力が入力される電流制御器１１２からなり、前記電流制御器１１２の出力が前記インバータ１からなる電力変換主回路の電圧指令Ｖｉｎｖ^* として前記インバータ１からなる電力変換主回路に与えられるとともに、前記電圧制御装置１００は前記電圧検出器１２の出力ＶＬと前記コンデンサ３の電圧指令ＶＬ^* との差分を演算する第２の減算器１０１と、前記第２の減算器１０１の出力が入力される電圧制御器１０２と、前記電圧制御器１０２の出力と前記第２の電流検出器１１の出力ＩＬを加算する第１の加算器１０３と、前記電圧検出器１２の出力ＶＬが入力される前記電流制御器１１２の逆応答となるゲイン演算器１０５からなる逆応答制御器と、前記ゲイン演算器１０５からなる逆応答制御器の出力と前記第１の加算器１０３の出力を加算する第２の加算器１０４からなり、前記第２の加算器１０４の出力が前記電圧制御装置１００から前記電流制御装置１１０に与えられる前記リアクトル２の電流指令値ＩＡ^* となるようにしたので、電流制御装置の前で電圧制御装置によって電圧補償をすることにより、電流制御装置における演算の簡略化を実現でき、電流制御装置の低コスト化が図れるとともに、信号線の受け渡しに伴う配線コストを低減できる電力変換装置を得ることができる。
【００１４】
また、この発明による実施の形態１によれば、前項の構成において、前記電圧制御装置１００はデジタル演算されるマイコン等を用いたデジタル回路で構成し、前記電流制御装置１１０はアナログ回路で演算されるようにしたので、電流制御装置の前で電圧制御装置によって電圧補償をすることにより、アナログ回路で構成された電流制御装置における演算の簡略化を実現でき、電流制御装置の低コスト化が図れるとともに、信号線の受け渡しに伴う配線コストを低減できる電力変換装置を得ることができる。
【００１５】
実施の形態２．
この発明による実施の形態２を図４および図５について説明する。図４は実施の形態２における電力変換装置の制御回路の構成を示すブロック図である。図５は実施の形態２における電力変換装置の全体構成を示すブロック図である。
この実施の形態２において、ここで説明する特有の構成以外の構成については、先に説明した実施の形態１と同一の構成を具備し、同様の作用を奏するものである。図中、同一符号は同一または相当部分を示す。
【００１６】
図５は、電力変換主回路を構成するインバータが複数台あるときの電力変換装置の構成を示すものである。
インバータ１、５はそれぞれはリアクトル２、６およびコンデンサ３、７からなるフィルタ回路を介して負荷４に接続されている。電流検出器１０、１３および制御回路２１が設けられ、インバータ１および５が並列に運転される。
【００１７】
図４は、図５の電力変換装置における制御回路２１を示す図であり、図５に示したような複数台Ｎ＝２台のインバータを並列運転する場合のこの発明による一実施形態を示すものである。
図において、電圧制御装置１２０には、減算器１２１、電圧制御器１２２、加算器１２３、ゲイン演算器１２４、加算器１２５およびゲイン演算器１２６が設けられている。
電流制御装置１３０には、減算器１３１および電流制御器１３２が設けられている。電流制御装置１４０には、減算器１４１および電流制御器１４２が設けられている。
負荷電流ＩＬを、前記インバータ１および５にそれそれ分配するために、ここでは０．５のゲインがゲイン演算器１２４で掛けられる。すなわち、電流ＩＬを複数台Ｎ＝２で前記ゲイン演算器１２４にて除算する。
【００１８】
前記ゲイン演算器１２は前記制御器１３２および１４２の逆数１／Ｇ２につき、前記信号ＶＬにゲインを掛ける。従って等価的にＶＬが前記電流制御器１３０および１４０に加算されたことになる。これにより従来の電流制御器にてＶＬを加算する項が省略される。
また、前記制御器１２２は前記制御器１３２や１４２と比較して低応答の設計でよく、前記電圧制御器１２０は例えばデジタル制御で構成され、ソフトウェアによる演算が容易である。
このように、２台などの複数のインバータを並列運転する場合においても、前記電流制御器１３０および１４・０でのアナログ演算数が低減され回路が簡略化でき低コスト化が実現できるという効果がある。
また、前記電流制御器１３０および１４０にそれぞれ入力される信号はＩＡｌ＊とＩＡｌおよびＩＡ２のみであり、信号機の受け渡しに伴う配線が低減できるという効果がある。
また、前記ゲイン演算器１２８での演算は例えばデジタル制御により構成され、ソフトウェアによる演算が可能となり、コストアップ無しに出力電圧Ｖｉｎｖの良好な過渡特性を実現できるという効果がある。
【００１９】
この発明による実施の形態２によれば、複数のスイッチング素子で構成されたＮ台のインバータ１，５からなる電力変換主回路と、前記Ｎ台のインバータ１，５からなる電力変換主図路の各々の出力に接続されたリアクトル２，６およびコンデンサ３，７からなるＮ台のフィルタ回路と、前記コンデンサ３，７が各々並列に接続され、前記コンデンサ３，７に並列に接続された負荷４と、前記Ｎ台のリアクトル２，６に流れる電流を検出するＮ台の第１および第２の電流検出器１０，１３と、前記コンデンサ３，７のうち少なくとも１つのコンデンサ３の電圧を検出する電圧検出器１２と、前記負荷４に流れる電流ＩＬを検出する第３の電流検出器１１と、前記コンデンサ３，７の電圧を所望の値に制御する電圧制御装置１２０、および、前記Ｎ台のリアクトル２，６の電流を各々所望の値に制御するＮ台の電流制御装置１３０，１４０からなる制御回路とを備え、前記Ｎ台の電流制御装置１３０，１４０は、前記電圧制御装置１２０が発生する前記リアクトルの電流指令値ＩＡ１^* ，ＩＡ２^* と前記Ｎ台の電流検出器１０，１３の出力ＩＡ１，ＩＡ２との差分を各々演算する第１の減算器１３１，１４１と、前記第１の減算器１３１，１４１の出力が入力される電流制御器１３２，１４２からなり、前記Ｎ台の電流制御器１３２，１４２の各々の出力が前記Ｎ台の電力変換主回路の電圧指令Ｖｉｎｖ１^* ，Ｖｉｎｖ２^* として前記Ｎ台のインバータ１，５からなる電力変換主回路に与えられるとともに、前記電圧制御装置１２０は前記電圧検出器１２の出力ＶＬと前記コンデンサ３，７の電圧指令ＶＬ^* との差分を演算する第２の減算器１２１と、前記第２の減算器１２１の出力が入力される電圧制御器１２２と、前記第３の電流検出器１１の出力ＩＬに前記電力変換装置の台数Ｎの逆数を掛け算するゲイン演算器１２４からなる電流分配演算器と、前記電圧制御器１２２の出力と前記ゲイン演算器１２４からなる電流分配演算器の出力を加算する第１の加算器１２３と、前記電圧検出器１２の出力ＶＬが入力される前記電流制御器１３２の逆応答となるゲイン演算器１２６からなる逆応答制御器と、前記ゲイン演算器１２６からなる逆応答制御器の出力と前記第１の加算器１２３の出力とを加算する第２の加算器１２５からなり、前記第２の加算器１２５の出力が前記電圧制御装置１２０から前記電流制御装置１３０、１４０に与えられる前記Ｎ台のリアクトルの電流指令値ＩＡ１^* 、ＩＡ２^* となるようにしたので、電流制御装置の前で電圧制御装置によって電圧補償をすることにより、電流制御装置における演算の簡略化を実現でき、電流制御装置の低コスト化が図れるとともに、信号線の受け渡しに伴う配線コストを低減できる、Ｎ台のインバータからなる電力変換主回路で構成された電力変換装置を得ることができる。
【００２０】
実施の形態３．
この発明による実施の形態３を図６および図７について説明する。図６は実施の形態３における電力変換装置の制御回路の動作を示す波形図である。図７は実施の形態３における電力変換装置の制御回路の構成を示すブロック図である。
この実施の形態３において、ここで説明する特有の構成以外の構成については、先に説明した実施の形態１または実施の形態２と同一の構成を具備し、同様の作用を奏するものである。図中、同一符号は同一または相当部分を示す。
【００２１】
図３に示したインバータにおけるスイッチング素子１５２および１５３はオンオフ制御されるが、短絡を回避するために図６に示すようにスイッチング素子１５２および１５３は互いにオフ期間（ＴＤ）を設定してオンオフする。
このとき、電流ＩＡの向きにより図中（ｃ）および（ｄ）で示したような電圧誤差が発生する。
すなわち、ＴＤの期間において、リアクトル電流ＩＡが正のときはインバータ１のうちダイオード１５５が導通するため負の電圧が発生し（ｄ）、逆の場合には正の電圧が発生する（ｃ）。これらの電圧は実際に出力したい電圧とは逆の極性となる電圧誤差となる。
前記電圧誤差を抑制するためには、前記ＴＤ期間で発生した電圧を補償するように前記信号Ｖｉｎｖ^* に電圧信号を印加すればよいが、このときやはりアナログ回路で構成される電流制御系に加算器が必要となり、回路が複雑化するという問題がある。
【００２２】
そこで、図７に示すように、リアクトル電流ＩＡの向きにより電圧誤差を補償する電圧を、電圧制御系にてデジタル演算する。
図７において、電圧制御装置１６０には、減算器１６１、制御器１６２、加算器１８３〜１８５、ゲイン演算器１６６、１６７および補償電圧演算器１６８が設けられている。
前記補償電圧演算器１６８により、図６における電圧誤差を補償する補償電圧値を演算する。演算結果は前記ゲイン演算器１６７で１／Ｇ２倍され、前記加算器１６５にて加算される。
これにより、等価的に前記補償電圧値を前記信号Ｖｉｎｖ^* に加算することになる。
【００２３】
このように、電流制御装置１１０でのアナログ演算数が低減され回路が簡略化でき低コスト化が実現できるという効果がある。
また、電流制御装置１１０に入力される信号はリアクトル電流ＩＡ^* とＩＡのみであり、信号線の受け渡しに伴う配線が低減できるという効果がある。
また、ゲイン演算器１６６、１６７での演算は例えばデジタル制御により構成され、ソフトウェアによる演算が可能となり、コストアップ無しに出力電圧Ｖｉｎｖの良好な過渡特性を実現できるという効果がある。
また、前記ＴＤ期間による電圧誤差をソフトウェアによる簡単な演算として補償することができるため、Ｖｉｎｖの波形における歪みを抑制することができる。
【００２４】
また、インバータ複数台を並列運転する場合においても同様の構成とすることができることは言うまでもない。
【００２５】
この発明による実施の形態３によれば、実施の形態１における構成において、前記電圧制御装置１００（図１）に対応する電圧制御装置１６０は、前記電圧検出器１２の出力と前記コンデンサ３の電圧指令ＶＬ^* との差分を演算する第２の減算器１６１と、前記第２の減算器１６１の出力が入力される電圧制御器１６２と、前記電圧制御器１６２の出力と前記第２の電流検出器１１の出力を加算する第１の加算器１１３と、前記電圧検出器１２の出力ＶＬが入力される前記電流制御器１１２の逆応答となるゲイン演算器１６６からなる第１の逆応答制御器と、前記ゲイン演算器１６６からなる第１の逆応答制御器の出力と前記第１の加算器１６３の出力を加算する第２の加算器１６４と、前記第１の電流検出器１０の出力ＩＡをもとに前記インバータ１からなる電力変換主回路が発生する電圧誤差を補正する電圧補正演算器１６８と、前記電圧補正演算器１６８の出力が入力される前記電流制御器１１２の逆応答となるゲイン演算器１６７からなる第２の逆応答制御器と、前記第２の加算器１６４の出力と前記ゲイン演算器１６７からなる第２の逆応答制御器の出力を加算する第３の加算器１６５からなり、前記第３の加算器１６５の出力が前記電圧制御装置１６０から前記電流制御装置１１０に与えられる前記リアクトルの電流指令値ＩＡ^* となるようにしたので、電流制御装置の前で電圧制御装置によって電圧補償をすることにより、電流制御装置における演算の簡略化を実現でき、電流制御装置の低コスト化が図れるとともに、信号線の受け渡しに伴う配線コストを低減でき、しかも、オフ期間に発生した電圧の補償を簡潔かつ的確に行える電力変換装置を得ることができる。
【００２６】
また、この発明による実施の形態３によれば、実施の形態２における構成において、前記電圧制御装置１２０（図４）に対応する電圧制御装置１６０は、前記電圧検出器１２の出力ＶＬと前記コンデンサ３、７の電圧指令ＶＬ^* との差分を演算する第２の減算器１２１と、前記第２の減算器１２１の出力が入力される電圧制御器１２２と、前記第３の電流検出器１１の出力ＩＬに前記電力変換装置の台数Ｎの逆数を掛け算するゲイン演算器１２４からなる電流分配演算器と前記電圧制御器１２２の出力と前記ゲイン演算器１２４からなる電流分配演算器の出力を加算する第１の加算器１２３と、前記電圧検出器１２の出力ＶＬが入力される前記電流制御器１３２、１４２の逆応答となるゲイン演算器１６６からなる第１の逆応答制御器と、前記ゲイン演算器１６６からなる第１の逆応答制御器の出力と前記第１の加算器１２３の出力を加算する第２の加算器１６４（図７）と、前記Ｎ台の電流検出器１０、１３の出力ＩＡ１、ＩＡ２をもとに前記Ｎ台のインバータ１、５からなる電力変換主回路が各々発生する電圧誤差を補正する電圧補正演算器１６８（図７）と、前記電圧補正演算器１６８の出力が入力される前記電流制御器１３２、１４２の逆応答となるゲイン演算器１６７（図７）からなる第２の逆応答制御器と、前記第２の加算器１６４の出力と前記ゲイン演算器１６７からなる第２の逆応答制御器の出力を加算する第３の加算器１６５（図７）からなり、前記第３の加算器１６５の出力が前記Ｎ台の電流制御装置１３０、１４０（図４）に与えられる前記Ｎ台のリアクトルの電流指令値ＩＡ^* となるようにしたので、電流制御装置の前で電圧制御装置によって電圧補償をすることにより、電流制御装置における演算の簡略化を実現でき、電流制御装置の低コスト化が図れるとともに、信号線の受け渡しに伴う配線コストを低減でき、しかも、オフ期間に発生した電圧の補償を簡潔かつ的確に行える、Ｎ台のインバータからなる電力変換主回路で構成された電力変換装置を得ることができる。
【００２７】
実施の形態４．
この発明による実施の形態４を図８について説明する。図８は実施の形態４における電力変換装置の制御回路の構成を示すブロック図である。
この実施の形態４において、ここで説明する特有の構成以外の構成については、先に説明した実施の形態１ないし実施の形態３のいずれかと同一の構成を具備し、同様の作用を奏するものである。図中、同一符号は同一または相当部分を示す。
【００２８】
実施の形態３ではＩＡを前記電圧制御器１８０に入力する必要があるが、ＩＡを入力するための配線が前記電圧制御器１８０に別途準備する必要がある。
そこで、前記ＩＡを電流ＩＬと前記コンデンサ３に流れる電流ＩＣのノミナル値、より具体的には、前記コンデンサ３がＶＬ^* に制御されていると仮定したときに、前記コンデンサ３に流れる電流ＩＣ^* とを加算して、前記ＩＡを予測する。
【００２９】
図５において、電圧制御装置１７０には、減算器１７１、電圧制御器１７２、加算器１７３〜１７５、ゲイン演算器１７６，１７７、加算器１７８、および、コンデンサ３がＶＬ^* に制御されていると仮定したときに、前記コンデンサ３に流れる電流ＩＣ^* を導出するＩＣ^* 発生器としてのゲイン演算器１７９からなる電流推定器が設けられている。
ＩＣ^* 発生器１７９は前記電流ＩＣ^* を発生させ、前記加算器１７８にて前記電流信号ＩＬと加算される。
これにより、リアクトル電流ＩＡの予測値ＩＡ^{^} が演算され、これが前記補償電圧制御器１６８に入力されＴＤ期間による外乱電圧を抑制するための補償電圧が出力される。
前記補償電圧にゲイン１／Ｇ２が掛けられて加算器１８５で加算される部分は、実施の形態３と同様である。
【００３０】
このように、電流制御装置１１０でのアナログ演算数が低減され回路が簡略化でき低コスト化が実現できるという効果がある。
また、電流制御器装置１１０に入力される信号はＩＡ^* とＩＡのみであり、信号線の受け渡しに伴う配線が低減できるという効果がある。
また、ゲイン演算器１６６、１６７での演算は例えばデジタル制御により構成され、ソフトウェアによる演算が可能となり、コストアップ無しに出力電圧Ｖｉｎｖの良好な過渡特性を実現できるという効果がある。
また、前記ＴＤ期間による電圧誤差を、前記電流ＩＡの予測値ＩＡ＾を用いて演算することにより、電圧制御系へのＩＡの入力が省略でき、かつソフトウェアによる簡単な演算として補償することができるため、Ｖｉｎｖの波形における歪みを抑制することができる。
【００３１】
また、インバータ複数台を並列運転する場合においても同様の構成とすることができることは言うまでもない。
【００３２】
この発明による実施の形態４によれば、実施の形態１における構成において、前記電圧制御装置１００（図１）に対応する電圧制御装置１７０は、前記電圧検出器１２の出力ＶＬと前記コンデンサ３の電圧指令ＶＬ^* との差分を演算する第２の減算器１７１と、前記第２の演算器１７１の出力が入力される電圧制御器１７２と、前記電圧制御器１７２の出力と前記第２の電流検出器１１の出力ＩＬを加算する第１の加算器１７３と、前記電圧検出器１２の出力ＶＬが入力される前記電流制御器１１２の逆応答となるゲイン演算器１７６からなる第１の逆応答制御器と、前記ゲイン演算器１７６からなる第１の逆応答制御器の出力と前記第１の加算器１７３の出力を加算する第２の加算器１７４と、前記電圧指令ＶＬ^* から前記コンデンサ３に流れる電流ＩＣ^* を推定するゲイン演算器１７９からなる電流推定器と、前記ゲイン演算器１７９からなる電流推定器の出力と前記第２の電流検出器１１の出力ＩＬを加算してリアクトル電流ＩＡ^{^} を導出する第３の加算器１７８と、前記第３の加算器１７８の出力ＩＡ^{^} をもとに前記インバータ１からなる電力変換主回路が発生する電圧誤差を補正する電圧補正演算器１６８と、前記電圧補正演算器１６８の出力が入力される前記電流制御器１１２の逆応答となるゲイン演算器１７７からなる第２の逆応答制御器と、前記第２の加算器１７４の出力と前記ゲイン演算器１７７からなる第２の逆応答制御器の出力を加算する第４の加算器１７５からなり、前記第４の加算器１７５の出力が前記電流制御装置１１０に与えられる前記リアクトル３の電流指令値ＩＡ^* となるようにしたので、電流制御装置の前で電圧制御装置によって電圧補償をし、かつ、コンデンサの電圧指令からコンデンサに流れる電流を推定してリアクトル電流を導出することにより、電流制御装置における演算の簡略化を一層適切に実現でき、電流制御装置の低コスト化が図れるとともに、信号線の受け渡しに伴う配線コストを低減できる電力変換装置を得ることができる。
【００３３】
また、この発明による実施の形態４によれば、実施の形態２における構成において、前記電圧制御装置１２０（図４）に対応する電圧制御装置１７０は、前記電圧検出器１２の出力ＶＬと前記コンデンサ３、７の電圧指令ＶＬ^* との差分を演算する第２の減算器１７１と、前記第２の減算器１７１の出力が入力される電圧制御器１７２と、前記第３の電流検出器１１の出力ＩＬに前記電力変換装置の台数Ｎの逆数を掛け算するゲイン演算器１２４（図４）からなる電流分配演算器と、前記電圧制御器１７２の出力と前記ゲイン演算器１２４からなる電流分配演算器の出力を加算する第１の加算器１７３と、前記電圧検出器１２の出力ＶＬが入力される前記電流制御器１３２、１４２（図４）の逆応答となるゲイン演算器１７６からなる逆応答制御器と、前記ゲイン演算器１７６からなる逆応答制御器の出力と前記第１の加算器１７３の出力を加算する第２の加算器１７４と、前記Ｎ台の電流検出器１０、１３の出力ＩＡ１、ＩＡ２をもとに前記Ｎ台のインバータ１からなる電力変換主回路が各々発生する電圧誤差を補正する電圧補正演算器１６８と、前記電圧補正演算器１６８の出力が入力される前記電流制御器１３２、１４２（図４）の逆応答となるゲイン演算器１７７からなる第２の逆応答制御器と、前記第２の加算器１７４の出力と前記ゲイン演算器１７７からなる第２の逆応答制御器の出力を加算する第４の加算器１７５からなり、前記第４の加算器１７５の出力が前記Ｎ台の電流制御装置１３０、１４０（図４）に与えられる前記Ｎ台のリアクトルの電流指令値ＩＡ１^* 、ＩＡ２^* となるようにしたので、電流制御装置の前で電圧制御装置によって電圧補償をし、かつ、コンデンサの電圧指令からコンデンサに流れる電流を推定してリアクトル電流を導出することにより、電流制御装置における演算の簡略化を一層適切に実現でき、電流制御装置の低コスト化が図れるとともに、信号線の受け渡しに伴う配線コストを低減できる、Ｎ台のインバータからなる電力変換装置を得ることができる。
【００３４】
実施の形態５．
この発明による実施の形態５を図９について説明する。図９は実施の形態５における電力変換装置の制御回路の構成を示すブロック図である。
この実施の形態５において、ここで説明する特有の構成以外の構成については、先に説明した実施の形態１ないし実施の形態４のいずれかと同一の構成を具備し、同様の作用を奏するものである。図中、同一符号は同一または相当部分を示す。
【００３５】
図９において、電圧制御系としての電圧制御装置１８０には、減算器１８１、１８２は制御器１８２、加算器１８３〜１８５、１８８、１９０、ゲイン演算器１８６、１８７、および、コンデンサ３がＶＬ^* に制御されていると仮定したときに、前記コンデンサ３に流れる電流ＩＣ^* を導出するＩＣ^* 発生器としてのゲイン演算器１８９からなる電流推定器が設けられている。
加算器１９０は前記電流ＩＣ^* を元の電流指令に加算してリアクトル電流指令値ＩＡ^* を演算する。これにより、前記コンデンサ３に流れる電流をフイードフォワード的に電流指令に加算する。
【００３６】
このように、電流制御器１１０でのアナログ演算数が低減され回路が簡略化でき低コスト化が実現できるという効果がある。
また、電流制御器１１０に入力される信号はリアクトル電流指令値ＩＡ^* とリアクトル電流値ＩＡのみであり、信号線の受け渡しに伴う配線が低減できるという効果がある。
また、ゲイン演算器１８６、１８７での演算は例えばデジタル制御により構成され、ソフトウェアによる演算が可能となり、コストがアップ無しに出力電圧Ｖｉｎｖの良好な過渡特性を実現できるという効果がある。
また、前記ＴＤ期間による電圧誤差を、前記電流ＩＡの予測値ＩＡ＾を用いて演算することにより、電圧制御系へのＩＡの入力が省略でき、かつソフトウェアによる簡単な演算として補償することができるため、Ｖｉｎｖの波形における歪みを抑制することができる。
更に，前記フイードフォワードの作用により、前記コンデンサ３の電圧ＶＬの指令値ＶＬ^* との誤差を更に低減することができる。
【００３７】
また、インバータ複数台を並列運転する場合においても同様の構成とすることができることは言うまでもない。
【００３８】
この発明による実施の形態５によれば、実施の形態２における構成において、前記電圧制御装置１００（図１）に対応する電圧制御装置１８０は、前記電圧検出器１２の出力ＶＬと前記コンデンサ３の電圧指令ＶＬ^* との差分を演算する第２の減算器１８１と、前記第２の減算器１８１の出力が入力される電圧制御器１８２と、前記電圧制御器１８２の出力と前記第２の電流検出器１１の出力ＩＬを加算する第１の加算器１８３と、前記電圧検出器１２の出力ＶＬが入力される前記電流制御器１１２の逆応答となるゲイン演算器１８６からなる第１の逆応答制御器と、前記ゲイン演算器１８６からなる第１の逆応答制御器の出力と前記第１の加算器１８３の出力を加算する第２の加算器１８４と、前記電圧指令ＶＬ^* から前記コンデンサ３に流れる電流ＩＣを推定するゲイン演算器１８９からなる電流推定器と、前記ゲイン演算器１８９からなる電流推定器の出力ＩＣ^* と前記第２の電流検出器１１の出力ＩＬを加算する第３の加算器１８８と、前記第３の加算器１８８の出力ＩＡ^* をもとに前記インバータ１からなる電力変換主回路が発生する電圧誤差を補正するゲイン演算器１６８からなる電圧補正演算器と、前記ゲイン演算器１６８からなる電圧補正演算器の出力が入力される前記電流制御器１１２の逆応答となるゲイン演算器１８７からなる第２の逆応答制御器と、前記第２の加算器１８４の出力と前記ゲイン演算器１８７からなる第２の逆応答制御器の出力を加算する第４の加算器１８５と、前記第４の加算器１８５の出力と前記ゲイン演算器１８９からなる電流推定器の出力を加算する第５の加算器１９０からなり、前記第５の加算器１９０の出力が前記電流制御装置１１０に与えられる前記リアクトル３の電流指令値ＩＡ^* となるようにしたので、電流制御装置の前で電圧制御装置によって電圧補償をすることにより、電流制御装置における演算の簡略化をより一層適切に実現でき、電流制御装置の低コスト化が図れるとともに、信号線の受け渡しに伴う配線コストを低減できる電力変換装置を得ることができる。
【００３９】
また、この発明による実施の形態５によれば、実施の形態２における構成において、前記電圧制御装置１２０（図４）に対応する電圧制御装置１８０は前記電圧検出器１２の出力ＶＬと前記コンデンサ３、７の電圧指令ＶＬ^* との差分を演算する第２の減算器１８１と、前記第２の減算器１８１の出力が入力される電圧制御器１８２と、前記第３の電流検出器１１の出力ＩＬに前記電力変換装置の台数Ｎの逆数を掛け算するゲイン演算器１２４からなる電流分配演算器と、前記電圧制御器１８２の出力と前記ゲイン演算器１２４からなる電流分配演算器の出力を加算する第１の加算器１８３と、前記電圧検出器１２の出力ＶＬが入力される前記電流制御器１３２、１４２の逆応答となるゲイン演算器１８６からなる逆応答制御器と、前記ゲイン演算器１８６からなる逆応答制御器の出力と前記第１の加算器１８３の出力を加算する第２の加算器１８４と、前記電圧指令ＶＬ^* から前記コンデンサ３に流れる電流ＩＣを推定するゲイン演算器１８９からなる電流推定器と、前記ゲイン演算器１８９からなる電流推定器の出力ＩＣ^* と前記第２の電流検出器１１の出力ＩＬを加算する第３の加算器１８８と、前記第３の加算器１８８の出力ＩＡ^* をもとに前記インバータ１からなる電力変換主回路が発生する電圧誤差を補正するゲイン演算器１６８からなる電圧補正演算器と、前記ゲイン演算器１６８からなる電圧補正演算器の出力が入力される前記電流制御器１１２の逆応答となるゲイン演算器１８７からなる第２の逆応答制御器と、前記第２の加算器１８４の出力と前記ゲイン演算器１８７からなる第２の逆応答制御器の出力を加算する第４の加算器１８５と、前記第４の加算器１８５の出力と前記ゲイン演算器１８９からなる電流推定器の出力を加算する第５の加算器１９０からなり、前記第５の加算器１９０の出力が前記電流制御装置１３０、１４０（図４）に与えられる前記リアクトル３、７の電流指令値ＩＡ１^* 、ＩＡ２^* となるようにしたので、電流制御装置の前で電圧制御装置によって電圧補償をすることにより、電流制御装置における演算の簡略化をより一層適切に実現でき、電流制御装置の低コスト化が図れるとともに、信号線の受け渡しに伴う配線コストを低減できる、Ｎ台のインバータからなる電力変換装置を得ることができる。
【００４０】
実施の形態６．
この発明による実施の形態６を図１０および図１１について説明する。図１０は、実施の形態６における電力変換装置の全体構成を示すブロック図である。図１１は、実施の形態５における電力変換装置の制御回路の構成を示すブロック図である。
この実施の形態６において、ここで説明する特有の構成以外の構成については、先に説明した実施の形態１ないし実施の形態５のいずれかと同一の構成を具備し、同様の作用を奏するものである。図中、同一符号は同一または相当部分を示す。
【００４１】
図１０において、電力変換主回路を構成しは直流を交流に変換するインバータ１は、リアクトル２およびコンヂンサ３からなるフィルタ回路を介して負荷４に接続されている。また、電流検出器１０、電圧検出器１２および制御回路２００が設けられている。図２に示した回路に比較して、この回路では電流検出器１１が省略されている。
【００４２】
図１１は前記制御回路２００の詳細を示す図である。
この回路には、電圧制御装置２１０および電流制御装置１１０が設けられている。
図１に示した回路と比較して、この回路では、電圧制御装置２１０において、加算器１０３を省略した構成となっている。
【００４３】
前記電流ＩＬが持つ周波数よりも電圧制御装置２１０の制御器１０２が十分高応答で設計できる場合には、電流ＩＬをフイードフォワード的に加算する必要なく、前記電圧ＶＬを制御することができる。
【００４４】
このように、前記電流制御器１１０でのアナログ演算数が低減され回路が簡略化でき低コスト化が実現できるという効果がある。
また、前記電流制御器１１０に入力される信号はＩＡ^* とＩＡのみであり、信号線の受け渡しに伴う配線が低減できるという効果がある。
また、前記ゲイン演算器１０５での演算は例えばデジタル制御により構成され、ソフトウェアによる演算が可能となり、コストがアップ無しに出力電圧Ｖｉｎｖの良好な過渡特性を実現できるという効果がある。
また、電流ＩＬを加算する必要がなくなり、電圧制御器の簡素化が図れるという効果がある。
【００４５】
また、電流ＩＬの加算の省略は実施の形態２〜５についても適用可能であることは言うまでもない。
【００４６】
この発明による実施の形態６によれば、実施の形態１における構成において、前記負荷に流れる電流ＩＬを検出する第２の電流検出器１１と、前記第２の電流検出器１１の出力ＩＬを加算する第１の加算器１０３（図１）を省略し、前記第２の加算器１０４は前記電圧制御器１０２の出力と電流制御器１１２の逆応答となる前記ゲイン演算器１０５からなる逆応答制御器の出力を加算するようにしたので、電流制御装置の前で電圧制御装置によって電圧補償をすることにより、電流制御装置における演算の簡略化を更に達成でき、電流制御装置の低コスト化が図れるとともに、信号線の受け渡しに伴う配線コストを低減できる電力変換装置を得ることができる。
【００４７】
また、この発明による実施の形態６によれば、実施の形態２における構成において、前記負荷に流れる電流ＩＬを検出する第３の電流検出器１１と、前記第３の電流検出器１１の出力ＩＬを加算する第１の加算器１２３（図４）を省略し、前記第２の加算器１０４は前記電圧制御器１０２の出力と電流制御器１１２の逆応答となる前記ゲイン演算器１０５からなる逆応答制御器の出力を加算するようにしたので、電流制御装置の前で電圧制御装置によって電圧補償をすることにより、電流制御装置における演算の簡略化を更に達成でき、電流制御装置の低コスト化が図れるとともに、信号線の受け渡しに伴う配線コストを低減できる電力変換装置を得ることができる。
【００４８】
実施の形態７．
この発明による実施の形態７を図１２について説明する。図１２は実施の形態７における電力変換装置の制御回路の構成を示すブロック図である。
この実施の形態７において、ここで説明する特有の構成以外の構成については、先に説明した実施の形態１ないし実施の形態６のいずれかと同一の構成を具備し、同様の作用を奏するものである。図中、同一符号は同一または相当部分を示す。
【００４９】
図において、電圧制御装置２１１には、電圧誤差演算器２１２、ゲイン演算器２１３および加算器２１４が設けられている。
前記電圧誤差演算器２１２は既知な電圧誤差、例えば電圧指令Ｖｉｎｖ^* をパルス変換するときに発生する電圧誤差を演算する。
そして、ゲイン演算器２１３にて制御器１１２の逆数のゲインが演算され、加算器２１４で加算される。
このように、前記電圧誤差演算器２１２で演算された誤差の補償がＶｉｎｖ^* にそのまま現れる。
【００５０】
このように、前記電流制御器１１０でのアナログ演算数が低減され回路が簡略化でき低コスト化が実現できるという効果がある。
また、電流制御器１１０に入力される信号はＩＡ^* とＩＡのみであり、信号線の受け渡しに伴う配線が低減できるという効果がある。
また、ゲイン演算器１０５での演算は例えばデジタル制御により構成され、ソフトウェアによる演算が可能となり、コストがアップ無しに出力電圧Ｖｉｎｖの良好な過渡特性を実現できるという効果がある。
また、電圧誤差を演算しこれを抑制するように加算するため、出力電圧Ｖｉｎｖの定常誤差を抑制できるという効果がある。
【００５１】
また、前記定常誤差の抑制は実施の形態２〜５についても適用可能であることは言うまでもない。
【００５２】
この発明による実施の形態７によれば、実施の形態１における構成において、前記電圧制御装置１００（図１）に対応する電圧制御装置２１１は、前記電圧検出器１２の出力ＶＬと前記コンデンサ３の電圧指令ＶＬ^* との差分を演算する第２の減算器１０１と、前記第２の減算器１０１の出力が入力される電圧制御器１０２と、前記電圧制御器１０２の出力と前記第２の電流検出器１１の出力ＩＬを加算する第１の加算器１０３と、前記電圧検出器１２の出力ＶＬが入力される前記電流制御器１１２の逆応答となるゲイン演算器１０５からなる第１の逆応答制御器と、前記ゲイン演算器１０５からなる逆応答制御器の出力と前記第１の加算器１０３の出力を加算する第２の加算器１０４と、前記インバータ１からなる電力変換主回路の電圧指令と実際に出力される電圧との誤差をあらかじめ演算する電圧補正演算器２１２と、前記電圧補正演算器２１２の出力が入力される前記電流制御器１１２の逆応答となるゲイン演算器２１３からなる第２の逆応答制御器と、前記第２の加算器１０４の出力と前記ゲイン演算器２１３からなる第２の逆応答制御器の出力を加算する第３の加算器２１４からなり、前記第３の加算器の２１４出力が前記電流制御装置１１０に与えられる前記リアクトルの電流指令値ＩＡ^* となるようにしたので、電流制御装置の前で電圧制御装置によって電圧補償をすることにより、電流制御装置における演算の簡略化を更に適切に実現でき、電流制御装置の低コスト化が図れるとともに、信号線の受け渡しに伴う配線コストを低減できる電力変換装置を得ることができる。
【００５３】
また、この発明による実施の形態７によれば、実施の形態２における構成において、前記電圧制御装置１２０（図４）に対応する電圧制御装置２１１は、前記電圧検出器１２の出力ＶＬと前記コンデンサ３、７の電圧指令ＶＬ^* との差分を演算する第２の減算器１０２と、前記第２の減算器１０２の出力が入力される電圧制御器１０２と、前記第３の電流検出器１１の出力ＩＬを前記インバータ１からなる電力変換装置の台数Ｎの逆数を掛け算するゲイン演算器１２４（図４）からなる電流分配演算器と、前記電圧制御器１０２の出力と前記ゲイン演算器１２４からなる電流分配演算器の出力を加算する第１の加算器と、前記電圧検出器１２の出力ＶＬが入力される前記電流制御器１３２、１４２の逆応答となるゲイン演算器１０５からなる逆応答制御器と、前記ゲイン演算器１０５からなる逆応答制御器の出力と前記第１の加算器１０３の出力を加算する第２の加算器１０４と、前記Ｎ台のインバータ１からなる電力変換主回路が各々発生する電圧誤差をあらかじめ補正する電圧補正演算器２１２と、前記電圧補正演算器２１２の出力が入力される前記電流制御器１３２、１４２の逆応答となるゲイン演算器２１３からなる第２の逆応答制御器と、前記第２の加算器１０４の出力と前記ゲイン演算器２１３からなる第２の逆応答制御器の出力を加算する第３の加算器２１４からなり、前記第３の加算器２１４の出力が前記Ｎ台の電流制御装置１３０、１４０（図４）に与えられる前記Ｎ台のリアクトル２、６の電流指令値ＩＡ^* となるようにしたので、電流制御装置の前で電圧制御装置によって電圧補償をすることにより、電流制御装置における演算の簡略化を更に適切に実現でき、電流制御装置の低コスト化が図れるとともに、信号線の受け渡しに伴う配線コストを低減できる、Ｎ台のインバータからなる電力変換主回路で構成された電力変換装置を得ることができる。
【００５４】
【発明の効果】
以上のように、この発明によれば、電流制御装置における演算の簡略化が実現できるため、電流制御装置の低コスト化が図れるとともに、信号線の受け渡しに伴う配繰コストを低減することができる。
【図面の簡単な説明】
【図１】この発明による実施の形態１における電力変換装置の制御回路の構成を示すブロック図である。
【図２】この発明による実施の形態１における電力変換装置の全体構成を示すブロック図である。
【図３】この発明による実施の形態１における電力変換装置の主回路構成を示すブロック図である。
【図４】この発明による実施の形態２における電力変換装置の制御回路の構成を示すブロック図である。
【図５】この発明による実施の形態２における電力変換装置の全体構成を示すブロック図である。
【図６】実施の形態３における電力変換装置の制御回路の動作を示す波形図である。
【図７】この発明による実施の形態３における電力変換装置の制御回路の構成を示すブロック図である。
【図８】この発明による実施の形態４における電力変換装置の制御回路の構成を示すブロック図である。
【図９】この発明による実施の形態５における電力変換装置の制御回路の構成を示すブロック図である。
【図１０】この発明による実施の形態６における電力変換装置の全体構成を示すブロック図である。
【図１１】この発明による実施の形態６における電力変換装置の制御回路の構成を示すブロック図である。
【図１２】この発明による実施の形態７における電力変換装置の制御回路の構成を示すブロック図である。
【符号の説明】
１インバータ、２リアクトル、３コンデンサ、４負荷、１００電圧制御装置、１１０電流制御装置、１２０電圧制御装置、１３０，１４０電流制御装置、１６０，１７０，１８０，２０１電圧制御装置。

Claims

複数のスイッチング素子で構成された電力変換主回路と、前記電力変換主回路の出力に接続されたリアクトルおよびコンデンサからなるフィルタ回路と、前記コンデンサに並列に接続された負荷と、前記リアクトルに流れる電流を検出する第１の電流検出器と、前記コンデンサの電圧を検出する電圧検出器と、前記負荷に流れる電流を検出する第２の電流検出器と、前記コンデンサの電圧を所望の値に制御する電圧制御装置、および、前記リアクトルの電流を所望の値に制御する電流制御装置からなる制御回路とを備え、前記電流制御装置は前記電圧制御装置が発生する前記リアクトルの電流指令値と前記第１の電流検出器の出力との差分を演算する第１の減算器と、前記第１の減算器の出力が入力される電流制御器からなり、前記電流制御器の出力が前記電力変換主回路の電圧指令として前記電力変換主回路に与えられるとともに、前記電圧制御装置は前記電圧検出器の出力と前記コンデンサの電圧指令との差分を演算する第２の減算器と、前記第２の減算器の出力が入力される電圧制御器と、前記電圧制御器の出力と前記第２の電流検出器の出力を加算する第１の加算器と、前記電圧検出器の出力が入力される前記電流制御器の逆応答となる逆応答制御器と、前記逆応答制御器の出力と前記第１の加算器の出力を加算する第２の加算器からなり、前記第２の加算器の出力が前記電圧制御装置から前記電流制御装置に与えられる前記リアクトルの電流指令値となることを特徴とする電力変換装置。
前記電圧制御装置は前記電圧検出器の出力と前記コンデンサの電圧指令との差分を演算する第２の減算器と、前記第２の減算器の出力が入力される電圧制御器と、前記電圧制御器の出力と前記第２の電流検出器の出力を加算する第１の加算器と、前記電圧検出器の出力が入力される前記電流制御器の逆応答となる第１の逆応答制御器と、前記逆応答制御器の出力と前記第１の加算器の出力を加算する第２の加算器と、前記第１の電流検出器の出力をもとに前記電力変換主回路が発生する電圧誤差を補正する電圧補正演算器と、前記電圧補正演算器の出力が入力される前記電流制御器の逆応答となる第２の逆応答制御器と、前記第２の加算器の出力と前記第２の逆応答制御器の出力を加算する第３の加算器からなり、前記第３の加算器の出力が前記電圧制御装置に与えられる前記リアクトルの電流指令値となることを特徴とする請求項１記載の電力変換装置。
前記電圧制御装置は前記電圧検出器の出力と前記コンデンサの電圧指令との差分を演算する第２の減算器と、前記第２の減算器の出力が入力される電圧制御器と、前記電圧制御器の出力と前記第２の電流検出器の出力を加算する第１の加算器と、前記電圧検出器の出力が入力される前記電流制御器の逆応答となる第１の逆応答制御器と、前記逆応答制御器の出力と前記第１の加算器の出力を加算する第２の加算器と、前記電圧指令から前記コンデンサに流れる電流を推定する電流推定器と、前記電流推定器の出力と前記第２の電流検出器の出力を加算する第３の加算器と、前記第３の加算器の出力をもとに前記電力変換主回路が発生する電圧誤差を補正する電圧補正演算器と、前記電圧補正演算器の出力が入力される前記電流制御器の逆応答となる第２の逆応答制御器と、前記第２の加算器の出力と前記第２の逆応答制御器の出力を加算する第４の加算器からなり、前記第４の加算器の出力が前記電圧制御装置に与えられる前記リアクトルの電流指令値となることを特徴とする請求項１記載の電力変換装置．
前記電圧制御装置は前記電圧検出器の出力と前記コンデンサの電圧指令との差分を演算する第２の減算器と、前記第２の減算器の出力が入力される電圧制御器と、前記電圧制御盤の出力と前記第２の電流検出器の出力を加算する第１の加算器と、前記電圧検出器の出力が入力される前記電流制御器の逆応答となる第１の逆応答制御器と、前記逆応答制御器の出力と前記第１の加算器の出力を加算する第２の加算器と、前記電圧指令から前記コンデンサに流れる電流を推定する電流推定器と、前記電流推定器の出力と前記第２の電流検出器の出力を加算する第３の加算器と、前記第３の加算器の出力をもとに前記電力変換主回路が発生する電圧誤差を補正する電圧補正演算器と、前記電圧補正演算器の出力が入力される前記電流制御器の逆応答となる第２の逆応答制御器と、前記第２の加算器の出力と前記第２の逆応答制御器の出力を加算する第４の加算器と、前記第４の加算器の出力と前記電流推定器の出力を加算する第５の加算器からなり、前記第５の加算器の出力が前記電圧制御装置に与えられる前記リアクトルの電流指令値となることを特徴とする請求項１記載の電力変換装置。
前記電圧制御装置は前記電圧検出器の出力と前記コンデンサの電圧指令との差分を演算する第２の減算器と、前記第２の減算器の出力が入力される電圧制御器と、前記電圧制御器の出力と前記第２の電流検出器の出力を加算する第１の加算器と、前記電圧検出器の出力が入力される前記電流制御器の逆応答となる第１の逆応答制御器と、前記逆応答制御器の出力と前記第１の加算器の出力を加算する第２の加算器と、前記電力変換主回路の電圧指令と実際に出力される電圧との誤差をあらかじめ演算する電圧補正演算器と、前記電圧補正演算器の出力が入力される前記電流制御器の逆応答となる第２の逆応答制御器と、前記第２の加算器の出力と前記第２の逆応答制御器の出力を加算する第３の加算器からなり、前記第３の加算器の出力が前記電圧制御装置に与えられる前記リアクトルの電流指令値となることを特徴とする請求項１記載の電力変換装置。
前記負荷に流れる電流を検出する第２の電流検出器と、前記第２の電流検出器の出力を加算する第１の加算器を省略し、前記第２の加算器は前記電圧制御器の出力と前記逆応答制御器の出力を加算することを特徴とする請求項１記載の電力変換装置。
複数のスイッチング素子で構成されたＮ台の電力変換主回路と、前記Ｎ台の電力変換主図路の各々の出力に接続されたリアクトルおよびコンデンサからなるＮ台のフィルタ回路と、前記コンデンサが各々並列に接続され、前記コンデンサに並列に接続された負荷と、前記Ｎ台のリアクトルに流れる電流を検出するＮ台の第１および第２の電流検出器と、前記コンデンサのうち少なくとも１つのコンデンサの電圧を検出する電圧検出器と、前記負荷に流れる電流を検出する第３の電流検出器と、前記コンデンサの電圧を所望の値に制御する電圧制御装置、および前記Ｎ台のリアクトルの電流を各々所望の値に制御するＮ台の電流制御装置からなる制御回路により構成され、前記Ｎ台の電流制御装置は、前記電圧制御装置が発生する前記リアクトルの電流指令値と前記Ｎ台の電流検出器の出力との差分を各々演算する第１の減算器と、前記第１の減算器の出力が入力される電流制御器からなり、前記Ｎ台の電流制御器の各々の出力が前記Ｎ台の電力変換主回路の電圧指令として前記Ｎ台の電力変換主回路に与えられるとともに、前記電圧制御装置は前記電圧検出器の出力と前記コンデンサの電圧指令との差分を演算する第２の減算器と、前記第２の減算器の出力が入力される電圧制御器と、前記第３の電流検出器の出力に前記電力変換装置の台数Ｎの逆数を掛け算する電流分配演算器と前記電圧制御器の出力と前記電流分配演算器の出力を加算する第１の加算器と、前記電圧検出器の出力が入力される前記電流制御器の逆応答となる逆応答制御器と、前記逆応答制御器の出力と前記第１の加算器の出力とを加算する第２の加算器からなり、前記第２の加算器の出力が前記Ｎ台の電流制御装置に与えられる前記Ｎ台のリアクトルの電流指令値となることを特徴とする電力変換装置。
前記電圧制御装置は前記電圧検出器の出力と前記コンデンサの電圧指令との差分を演算する第２の減算器と、前記第２の減算器の出力が入力される電圧制御器と、前記第３の電流検出器の出力に前記電力変換装置の台数Ｎの逆数を掛け算する電流分配演算器と前記電圧制御器の出力と前記電流分配演算器の出力を加算する第１の加算器と、前記電圧検出器の出力が入力される前記電流制御器の逆応答となる逆応答制御器と、前記逆応答制御器の出力と前記第１の加算器の出力を加算する第２の加算器と、前記Ｎ台の電流検出器の出力をもとに前記Ｎ台の電力変換主回路が各々発生する電圧誤差を補正する電圧補正演算器と、前記電圧補正演算器の出力が入力される前記電流制御器の逆応答となる第２の逆応答制御器と、前記第２の加算器の出力と前記第２の逆応答制御器の出力を加算する第３の加算器からなり、前記第３の加算器の出力が前記Ｎ台の電流制御装置に与えられる前記Ｎ台のリアクトルの電流指令値となることを特徴とする請求項７に記載の電力変換装置。
前記電圧制御装置は前記電圧検出器の出力と前記コンデンサの電圧指令との差分を演算する第２の減算器と、前記第２の減算器の出力が入力される電圧制御器と、前記第３の電流検出器の出力に前記電力変換装置の台数Ｎの逆数を掛け算する電流分配演算器と前記電圧制御器の出力と前記電流分配演算器の出力を加算する第１の加算器と、前記電圧検出器の出力が入力される前記電流制御器の逆応答となる逆応答制御器と、前記逆応答制御器の出力と前記第１の加算器の出力を加算する第２の加算器と、前記Ｎ台の電流検出器の出力をもとに前記Ｎ台の電力変換主回路が各々発生する電圧誤差を補正する電圧補正演算器と、前記電圧補正演算器の出力が入力される前記電流制御器の逆応答となる第２の逆応答制御器と、前記第２の加算器の出力と前記第２の逆応答制御器の出力を加算する第４の加算器からなり、前記第４の加算器の出力が前記Ｎ台の電流制御装置に与えられる前記Ｎ台のリアクトルの電流指令値となることを特徴とする請求項７に記載の電力変換装置。
前記電圧制御装置は前記電圧検出器の出力と前記コンデンサの電圧指令との差分を演算する第２の減算器と、前記第２の減算器の出力が入力される電圧制御器と、前記第３の電流検出器の出力に前記電力変換装置の台数Ｎの逆数を掛け算する電流分配演算器と前記電圧制御器の出力と前記電流分配演算器の出力を加算する第１の加算器と、前記電圧検出器の出力が入力される前記電流制御器の逆応答となる逆応答制御器と、前記逆応答制御器の出力と前記第１の加算器の出力を加算する第２の加算器と、前記電圧指令から前記コンデンサに流れる電流を推定する電流推定器と、前記電流推定器の出力と前記第２の電流検出器の出力を加算する第３の加算器と、前記第３の加算器の出力をもとに前記電力変換主回路が発生する電圧誤差を補正する電圧補正演算器と、前記電圧補正演算器の出力が入力される前記電流制御器の逆応答となる第２の逆応答制御器と、前記第２の加算器の出力と前記第２の逆応答制御器の出力を加算する第４の加算器と、前記第４の加算器の出力と前記電流推定器の出力を加算する第５の加算器からなり、前記第５の加算器の出力が前記Ｎ台の電流制御装置に与えられる前記Ｎ台のリアクトルの電流指令値となることを特徴とする請求項７に記載の電力変換装置。
前記電圧制御装置は前記電圧検出器の出力と前記コンデンサの電圧指令との差分を演算する第２の減算器と、前記第２の減算器の出力が入力される電圧制御器と、前記第３の電流検出器の出力に前記電力変換装置の台数Ｎの逆数を掛け算する電流分配演算器と前記電圧制御器の出力と前記電流分配演算器の出力を加算する第１の加算器と、前記電圧検出器の出力が入力される前記電流制御器の逆応答となる逆応答制御器と、前記逆応答制御器の出力と前記第１の加算器の出力を加算する第２の加算器と、前記Ｎ台の電力変換主回路が各々発生する電圧誤差をあらかじめ補正する電圧補正演算器と、前記電圧補正演算器の出力が入力される前記電流制御器の逆応答となる第２の逆応答制御器と、前記第２の加算器の出力と前記第２の逆応答制御器の出力を加算する第３の加算器からなり、前記第３の加算器の出力が前記Ｎ台の電流制御装置に与えられる前記Ｎ台のリアクトルの電流指令値となることを特徴とする請求項７に記載の電力変換装置。
前記負荷に流れる電流を検出する第３の電流検出器と、前記電流分配演算器と、第１の加算器を省略し、前記第２の加算器は前記電圧制御器の出力と前記逆応答制御器の出力を加算することを特徴とする請求項７に記載の電力変換装置。
前記電圧制御装置はデジタル演算されるデジタル回路で構成し、前記電流制御装置はアナログ回路で演算されることを特徴とする請求項１から請求項１２までのいずれかに記載の電力変換装置。