JP4311260B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP4311260B2
JP4311260B2 JP2004110799A JP2004110799A JP4311260B2 JP 4311260 B2 JP4311260 B2 JP 4311260B2 JP 2004110799 A JP2004110799 A JP 2004110799A JP 2004110799 A JP2004110799 A JP 2004110799A JP 4311260 B2 JP4311260 B2 JP 4311260B2
Authority
JP
Japan
Prior art keywords
wiring layer
semiconductor device
insulating layer
electrode pad
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004110799A
Other languages
English (en)
Other versions
JP2005294718A (ja
Inventor
昌男 高橋
公仁 桑原
毅 濱谷
賢治 植田
敏行 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2004110799A priority Critical patent/JP4311260B2/ja
Publication of JP2005294718A publication Critical patent/JP2005294718A/ja
Application granted granted Critical
Publication of JP4311260B2 publication Critical patent/JP4311260B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05096—Uniform arrangement, i.e. array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、外部と電気的に接続する電極パッドの直下に、絶縁層を介して配線層を１層以上有する半導体装置に関するものであり、特に電極パッドにワイヤーボンドする工程あるいはバンプを形成する工程において、配線層の角部に生じる応力を緩和できる半導体装置およびその製造方法に関するものである。
図６は、従来の半導体装置の構成図であり、図６（ａ）はその平面図、図６（ｂ）は図６（ａ）Ａ−Ａ’での断面図である。図６（ａ）に示すように、半導体素子１の表面には、通常、半導体素子１の外部から半導体素子１の内部に電力や信号を供給し、半導体内部の電気信号を半導体外部に取り出すために、外部接続用電極である電極パッド２が半導体素子１上に複数形成される。図６（ｂ）に示すように、電極パッド２周辺での断面図では、電極パッド２の直下に、半導体基板３上に絶縁層４と配線層５が交互に少なくとも１層以上積層され、最上層の絶縁層４上に電極パッド２が形成され、さらにその上に電極パッド２部を開口して、保護膜６が形成されている（例えば、特許文献１参照）。
図７は、従来の半導体装置の製造方法を示す工程断面図である。まず、半導体基板３上に絶縁層４と配線層５が順次形成され（図７（ａ））、配線層５の上にレジスト７を塗布した後、配線層５に必要なパターンでレジスト７をパターニングする（図７（ｂ））。次に、レジスト７をマスクとして、配線層５を異方性エッチングし（図７（ｃ））、所望の配線層５を得た後、レジスト７を除去し、配線層５を形成する（図７（ｄ））。次に、配線層５の上全面に絶縁層４を形成し（図７（ｅ））、配線層５と絶縁層４を同様に複数層積層させ、最後に最上層の絶縁層４上に電極パッド２を形成し、パターニングを行い、電極パッド２を開口して、その上全面に保護膜６を形成する（図７（ｆ））。
特開２００２−１６０６９号公報
図６に示す製造方法によって作られた従来の半導体素子の電極パッド２の直下における配線層５の断面形状は長方形である。配線層５の一端が電極パッド２の直下近傍で終わるような構造を有した半導体素子では、電極パッド２にＡｕワイヤーを接続する工程あるいはＡｕバンプを形成する工程において、電極パッド２の直下の配線層５の角部に応力が集中し、その応力により絶縁層４にクラックが生じる。クラックが生じた状態では、配線層５間にリーク電流が流れるため、設計通りに半導体装置が動作しなくなる。
本発明は電極パッド２にＡｕワイヤーを接続する工程あるいはＡｕバンプを形成する工程において電極パッド２の直下に生じる応力を緩和することを目的とするものである。
本発明の半導体装置は、半導体素子の電極パッド直下に絶縁層を介して形成された配線層の断面形状を台形としたことを特徴とする。また、配線層の台形断面形状は、底辺側内角が略４５度あるいは略１３５度であることを特徴とする。
電極パッド直下の配線層の台形断面形状にすることにより、電極パッドにＡｕワイヤーを接続する工程あるいはＡｕバンプを形成する工程があっても、電極パッド直下の配線層の角部に応力集中することがなく、応力緩和されるので、絶縁層にクラックが生じることがなくなる。
図１は、本発明の第１の実施形態である半導体装置の構成図であり、図１（ａ）はその平面図、図１（ｂ）は図１（ａ）Ａ−Ａ’での断面図である。図１（ａ）に示すように、半導体素子１の表面には、通常、半導体素子１の外部から半導体素子１の内部に電力や信号を供給し、半導体内部の電気信号を半導体外部に取り出すために、外部接続用電極である電極パッド２が半導体素子１上に複数個形成されている。図１（ｂ）に示すように、電極パッド２周辺での断面図では、電極パッド２の直下に、半導体基板３上に絶縁層４と配線層１５が交互に少なくとも１層以上積層され、最上層の絶縁層４上に電極パッド２が形成され、さらにその上に電極パッド２部を開口して、保護膜６が形成されている。配線層１５の断面形状は少なくとも電極パッド２の直下においては、台形であり、底部から傾斜を持たせ、底部より上面を小さくした構成としている。台形形状としては、好ましくは底辺側内角は略４５度である。この構造において、従来の構造に比べて３パーセント程度の応力緩和効果が得られる。
図２は、本発明の半導体装置の製造方法を示す工程断面図である。まず、半導体基板３上に絶縁層４と配線層１５が順次形成され（図２（ａ））、配線層１５の上にレジスト７を塗布した後、配線層１５に必要なパターンでレジスト７をパターニングする（図２（ｂ））。次に、レジスト７をマスクとして、配線層１５をガスの混合比を変化させて、配線層１５の角部にテーパーをつけるようにエッチングし（図２（ｃ））、所望のテーパーを持つ配線層１５を得た後、レジスト７を除去し、配線層１５を形成する（図２（ｄ））。次に、配線層１５の上全面に絶縁層４を形成し（図２（ｅ））、配線層１５と絶縁層４を同様に複数層積層させ、最後に最上層の絶縁層４上に電極パッド２を形成し、パターニングを行い、電極パッド２を開口して、その上全面に保護膜６を形成する（図２（ｆ））。
ここでの実施形態においては、半導体基板３としてＳｉ基板を用い、配線層１５及び電極パッド２の材料としてＡｌ、絶縁層４の材料としてＳｉＯ2が一般的に用いられており、配線層１５をエッチングするガスとしてＢＣｌ2やＣＣｌ4に代表される塩素系ガスが用いられている。例えば、塩素系ガスに酸素ガスを加えて酸素ガスの混合比を変えることによって、Ａｌのエッチング速度を変えることができるため、テーパーをつけるエッチングが可能となり、図１（ｂ）に示すような底辺側内角が略４５度の台形をした配線形状を有した半導体装置を製造することができる。
図３は、電極パッド２の直下に絶縁層４を介して底辺側内角が４５度である台形をした配線形状を有した半導体装置において、シミュレーションプログラムによって配線層１５がＡｌ、絶縁層４がＳｉＯ2の場合で、電極パッド２にバンプを形成する工程における電極パッド２の下部に生じる応力のシミュレーションを行なった特性図である。この結果より、従来の半導体素子に比べ、３パーセント程度の応力緩和効果があることがわかった。このように底辺側内角が略４５度である台形をした配線形状を有した半導体素子は、電極パッド２にＡｕワイヤーを接続する工程あるいはＡｕバンプを形成する工程において、電極パッド２直下に生じる外部応力及び熱応力を分散し、緩和することが可能である。
図４は、本発明の第２の実施形態である半導体装置の構成図であり、図４（ａ）はその平面図、図４（ｂ）は図４（ａ）Ａ−Ａ’での断面図である。図４（ａ）に示すように、半導体素子１の表面には、通常、半導体素子１の外部から半導体素子１の内部に電力や信号を供給し、半導体内部の電気信号を半導体外部に取り出すために、外部接続用電極である電極パッド２が半導体素子１上に複数個形成されている。図４（ｂ）に示すように、電極パッド２周辺での断面図では、電極パッド２の直下に、半導体基板３上に絶縁層４と配線層２５が交互に少なくとも１層以上積層され、最上層の絶縁層４上に電極パッド２が形成され、さらにその上に電極パッド２部を開口して、保護膜６が形成されている。配線層２５の断面形状は少なくとも電極パッド２の直下においては、台形であり、底部から逆テーパーを持たせ、底部より上面を大きくした構成としている。台形形状としては、好ましくは底辺側内角は略１３５度である。この構造においても従来の構造に比べて３パーセント程度の応力緩和効果が得られる。
図５は、本発明の半導体装置の製造方法を示す工程断面図である。まず、半導体基板３上に絶縁層４を形成し（図５（ａ））、その上にレジスト７を塗布し、配線層２５を形成する領域を開口して（図５（ｂ））、絶縁層４をガスの混合比を変化させて、底部にテーパーをつけるようにエッチングし（図５（ｃ））、所望のテーパーを持つ凹部が形成された絶縁層４を得た後、レジスト７を除去し、絶縁層４を形成する（図５（ｄ））。次に、絶縁層４の凹部を埋めるように配線層２５を形成し（図５（ｅ））、その上に絶縁層４を形成する（図５（ｆ））。さらに、配線層２５と絶縁層４を同様に複数層積層させ、最後に最上層の絶縁層４上に電極パッド２を形成し、パターニングを行い、電極パッド２を開口して、その上全面に保護膜６を形成する（図５（ｇ））。
この実施形態では配線層２５の材料として、ＣｕあるいはＡｌ、電極パッド２の材料としてＡｌ、絶縁層４の材料としてＳｉＯ2が一般的に用いられており、絶縁層４をエッチングするガスとしてＣＦXに代表されるフッ素系ガスが用いられている。例えば、フッ素系ガスに酸素ガスを加えて、酸素ガスの混合比を変えることによって、ＳｉＯ2のエッチング速度を変えることができるため、テーパーをつけるエッチングが可能となり、図４（ｂ）に示すような底辺側内角が略１３５度である台形をした配線形状を有した半導体装置を製造することができる。
図３に示したのと同様の応力シミュレーションを電極パッド２直下に絶縁層４を介して底辺側内角が１３５度である台形をした配線形状を有した半導体装置にも行なった。その結果は、従来の半導体素子に比べ、３パーセント程度の応力緩和効果があることがわかった。このように底辺側内角が略１３５度である台形をした配線形状を有した半導体素子は、電極パッド２にＡｕワイヤーを接続する工程あるいはＡｕバンプを形成する工程において電極パッド２の直下に生じる外部応力及び熱応力を分散し、緩和することが可能である。
以上のように外部接続用電極である電極パッド２の直下における配線層１５、２５の断面形状を台形にすることで応力緩和の効果が得られる。
上記の２つの実施形態において、一般的に配線層の厚みが０．４μｍ〜０．６μｍ、絶縁層の厚みが０．３μｍ〜１．５μｍ、電極パッドの厚みが０．４μｍ〜２μｍ程度である。また、電極パッドの大きさは用途によって変えることが可能であるが、一辺が３０μｍ〜２００μｍ程度の長方形型をした電極パッドが一般的に用いられている。
本発明は、電極パッドの直下に配線層を形成するようなＳｉや化合物半導体を含むすべての半導体装置に利用可能であり、また、電極パッドの直下以外にも断面が長方形状で角部で応力が問題となるような配線相当にも利用可能である。
本発明の第１の実施形態である半導体装置の構成図 本発明の半導体装置の製造方法を示す工程断面図 応力シミュレーションによる特性図 本発明の第２の実施形態である半導体装置の構成図 本発明の半導体装置の製造方法を示す工程断面図 従来の半導体装置の構成図 従来の半導体装置の製造方法を示す工程断面図
符号の説明
１ 半導体素子
２ 電極パッド
３ 半導体基板
４ 絶縁層
６ 保護膜
７ レジスト
１５ 配線層
２５ 配線層

Claims (6)

  1. 半導体素子の表面に複数配置された外部接続用電極の下部に絶縁層を介して形成された少なくとも１層以上の配線層の断面形状が台形であることを特徴とする半導体装置。
  2. 前記台形の底辺側内角が４５度であることを特徴とする請求項１記載の半導体装置。
  3. 前記台形の底辺側内角が１３５度であることを特徴とする請求項１記載の半導体装置。
  4. 前記外部接続用電極の下部における配線層の断面のエッジが前記外部接続用電極の周縁下に存在し、前記配線層が複数重なっていることを特徴とする請求項１乃至３のいずれかに記載の半導体装置。
  5. 半導体素子の表面に複数配置された外部接続用電極の下部に絶縁層を介して形成された少なくとも１層以上の配線層形成に際し、レジストによりマスクされた前記配線層のエッチングをエッチングガスの混合比を変えながら行うことによって、前記配線層の側面にテーパーをつけることを特徴とする半導体装置の製造方法。
  6. 半導体素子の表面に複数配置された外部接続用電極の下部に絶縁層を介して形成された少なくとも１層以上の配線層形成に際し、レジストによりマスクされた前記絶縁層のエッチングをエッチングガスの混合比を変えながら行うことによって、底部にテーパーを持つ凹部が形成された前記絶縁層を得た後、前記凹部に配線層を埋めて形成し、前記配線層の側面にテーパーをつけることを特徴とする半導体装置の製造方法。
JP2004110799A 2004-04-05 2004-04-05 半導体装置およびその製造方法 Expired - Fee Related JP4311260B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004110799A JP4311260B2 (ja) 2004-04-05 2004-04-05 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004110799A JP4311260B2 (ja) 2004-04-05 2004-04-05 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2005294718A JP2005294718A (ja) 2005-10-20
JP4311260B2 true JP4311260B2 (ja) 2009-08-12

Family

ID=35327277

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004110799A Expired - Fee Related JP4311260B2 (ja) 2004-04-05 2004-04-05 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP4311260B2 (ja)

Also Published As

Publication number Publication date
JP2005294718A (ja) 2005-10-20

Similar Documents

Publication Publication Date Title
TWI551199B (zh) 具電性連接結構之基板及其製法
JP2006093367A (ja) 半導体装置の製造方法
JP6008603B2 (ja) 半導体装置
JPH05109813A (ja) 半導体装置
JP6301763B2 (ja) 半導体装置、および半導体装置の製造方法
JP2005236277A (ja) 半導体集積回路
JP2001085465A (ja) 半導体装置
JP4311260B2 (ja) 半導体装置およびその製造方法
JP2009176833A (ja) 半導体装置とその製造方法
JP4248355B2 (ja) 半導体装置および半導体装置の製造方法
JP2010062178A (ja) 半導体装置
JP2006229186A (ja) 半導体集積回路およびその製造方法
JP5212297B2 (ja) 半導体装置
JP2009188107A (ja) 半導体装置
JP5280650B2 (ja) 半導体装置
JP3915670B2 (ja) 半導体装置およびその製造方法
JP2008205292A (ja) 半導体装置及びその製造方法
JP2006013276A (ja) 半導体装置及びその製造方法
JP5656301B2 (ja) 半導体装置
JP2004363224A (ja) 半導体チップの接続構造
TWI716621B (zh) 半導體裝置
JP2002246411A (ja) 半導体装置及びその製造方法
TWI571978B (zh) A method of manufacturing a microelement with a support structure
JP6269175B2 (ja) 半導体装置の製造方法
JP4232576B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070219

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070313

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090415

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090421

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090504

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120522

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120522

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees