JP4304081B2 - マルチレベル変調等化スキームのためのスライスアルゴリズム - Google Patents

Description

本発明は、等化システムで用いるスライスアルゴリズムに関し、特に、マルチレベル変調等化スキームのために用いられるスライスアルゴリズムに関する。

図１は、既知の判定フィードバック等化器（ＤＦＥ：Ｄｅｃｉｓｉｏｎ Ｆｅｅｄｂａｃｋ Ｅｑｕａｌｉｚｅｒ）の構成を示すブロック図である。図１において、入力端子５は、プレーナ信号空間における理想的な信号点のコンステレーション（ｃｏｎｓｔｅｌｌａｔｉｏｎ）の１つを各々表す、一連の信号のソース（図示せず）に結合されている。入力端子５は、ＦＩＲフィルタ１０の入力端子に結合されている。ＦＩＲフィルタ１０の出力端子は、スライサ３０の入力端子と減算器４０の第１入力端子とに結合されている。スライサ３０の出力端子は、減算器４０の第２入力端子と出力端子１５とに結合されている。出力端子１５は、受信信号において符合化された情報を復号化及び利用するための受信器（図示せず）の終端に結合されている。減算器４０の出力端子は、係数制御回路２０の入力端子に結合されている。係数制御回路２０の出力端子は、ＦＩＲフィルタ１０の制御入力端子に結合されている。

図１に示されているような既知の等化器において、係数制御回路２０は、ＦＩＲフィルタ１０におけるタップ係数を調整するために、最小二乗法（ＬＭＳ：Ｌｅａｓｔ Ｍｅａｎ Ｓｑｕａｒｅ）のようなタップ係数適応スキームを実行する。減算器４０は、送信データシンボルを送信する、ＦＩＲフィルタ１０からの等化受信入力信号と、送信されたことを前提とするデータシンボルを表す、スライサ３０からのスライスされた理想的な信号との間の差であるエラー信号Ｅを計算する。エラー信号Ｅに応答して、係数制御回路２０は、等化データ信号を理想的な信号に近付けるようにするＦＩＲフィルタ１０タップに対して修正された係数値を計算し、それ故、正確な等化器適応又は収束を達成する。

殆どの場合、送信データは受信端において既知ではないため、送信されたことを前提とするシンボルは、等化データそれ自身から予測される必要がある。そのような予測を与える一般的な方法は‘スライス’と呼ばれる。そのスライスにおいて、シンボルが送信されたことを前提とする判定は、‘判定領域’と呼ばれる、信号空間における複数の所定領域に基づいている。受信等化信号が存在する判定領域は、前提とされる送信されたシンボルを判定する。受信された等化信号の大部分が正確な判定領域内にあり、生じるスライスエラーは、正確な領域に隣接するいずれの領域を肯定しないように、任意に起こる。このような状態において、平均等化器タップは収束する。

残留キャリア周波数及び／又は位相オフセットのような信号欠陥は、とりわけ隣接判定領域の１つ又はそれ以上を肯定するスライスエラーの原因となる、即ち、等化データは、結局、一貫して誤りとなる。そのような欠陥は、等化器タップが不正確な定常状態の値の
方に移行するようにする可能性がある。ＱＡＭ変調スキームにおいては、この現象そのものが、等化器タップの大きさが不正確な定常状態の平均値の方に移行される大きさの虚偽ロックの方式である。

図２は、本発明の動作を理解する上で有用な理想的なコンステレーションと等化受信コンステレーションとを示す信号空間図である。図２は、黒丸としての１６ＱＡＭ信号の理想的なコンステレーションと、白丸としての等化受信信号点とを示している。標準的な既知の判定領域は、破線により範囲を区切られている。当業者は、これらの判定領域が理想的なコンステレーション点の周りに対称的に位置付けられる矩形領域であるとして理解するであろう。図２ａを参照するに、等化受信点のコンステレーション（白丸）は、例えば、ノイズの存在のために、理想的な点のコンステレーションより、大きさにおいて小さい。更に、キャリア位相及び／又は周波数オフセットの存在は、等化受信点のコンステレーションが信号空間において反時計方向に回転するようにする。

更に詳細には、等化受信点５´は、判定領域ｄ５における理想的な点５により表されるシンボルに対応する送信されたシンボルを表している。しかしながら、上記のように、点５´は反時計方向に回転され、それが判定領域ｄ１内に存在するように、大きさが減少される。その結果、スライサ３０は、点５´において信号を受信するとき、理想的な点１により表されるシンボルが送信された不正確な判定を行う。更に、受信点５´と理想的な点との間の差は、受信コンステレーションの大きさが大き過ぎ、角度は正確であることを示している。それを受けて、等化器ＦＩＲフィルタ１０のタップは、受信コンステレーションを小さくする係数制御回路２０により更新される。

次いで、一連のシンボルが生じる場合、図２ｂに示すように、等化受信コンステレーションは非常に小さいため、等化受信コンステレーションは４つの最も内側の部分の範囲内に全体的に適合する正確なコンステレーションの‘小型’バージョンになるように、等化器タップは更新される。この‘小型’コンステレーションは、常に、内側点１乃至４に対してスライスされ、それ故、その平均パワーは、内側点を通る一定の変調リングに対応するようにドライブされるため、この状態は安定な虚偽ロック状態である。

正確なスライサ判定がなされないときの、等化器タップを適応させるための１つの既知の方法は、一定モジュラスアルゴリズム（ＣＭＡ）と呼ばれる。ＣＭＡアルゴリズムによりなされる判定は、理想的なシンボル信号の位置と一致しない。それに代えて、ＣＭＡアルゴリズムは、理想的な送信コンステレーションの予め計算された大きさの平均、即ち、ＣＭＡリング半径と呼ばれる大きさの値の方に等化受信データの大きさの平均を移行させる。しかしながら、この方法は、かなりいい加減であり、等化コンステレーションの残留回転バイアスを伴う定常状態の方に収束し、それ故、全体的に性能が低下する結果がもたらされる可能性がある。

Ｈｉｐｅｒｌａｎ２／ＩＥＥ８０２．１１ａ規格において用いられるような幾つかの周波数領域変調スキームにおいては、所定の等化タップ値がその隣と大きく異なる値が与えられることのないように、隣接等化タップ間の周波数領域の連続性の前提が用いられる。しかしながら、この方法は実施するには高価であり、その性能は実際の送信チャネル周波数応答に非常に依存する。

実施において簡単且つ安価であり、同時に、ＣＭＡの回転不変性を判定指向型方法の不偏定常状態コンステレーションと結合するスライスアルゴリズムが望ましい。

本発明の原理に従った、受信信号をスライスするための方法は、プレーナ信号空間における理想的なデータ点のコンステレーションの１つを表す信号を受信する段階であって、受信された信号は信号空間における点にある、段階と、所定の大きさを有する判定点と対応する理想的な信号点を表す角度とを受信信号に割り当てる段階と、を有する。スライサは、プレーナ信号空間における理想データ点のコンステレーションの１つを表す信号を受信するためのソースであって、受信された信号は信号空間における点にある、ソースと、所定の大きさ及び受信信号点に対応する理想的な信号点を表す角度を有する判定点を表す信号を生成するために信号ソースに結合される回路構成と、を有する。

このアルゴリズムのキーポイントは、受信された信号点がどの判定領域に誤ってスライスされるかに拘らず、平均コンステレーションパワーは正確なまま保たれることを確認することにより大きさの虚偽ロックを回避することである。本発明の原理に従ったスライサは、ＣＭＡを用いることを基本的前提とする。即ち、スライスされた値の大きさは、新しい点がＣＭＡリングに存在するように変化される。しかしながら、スライサは又、スライスされた値の正確な角度を保ち、それ故、等化器タップの位相が正確な値の方に移行されることを確認する。

本発明の原理に従ったスライスアルゴリズムは、直交振幅変調（ＱＡＭ：Ｑｕａｄｒａｔｕｒｅ Ａｍｐｌｉｔｕｄｅ Ｍｏｄｕｌａｔｉｏｎ）のようなマルチレベル変調スキームに対する判定フィードバック等化器において用いられることが可能である。このアルゴリズムは、キャリア回転のような、欠陥の存在における正確な等化器適応を容易にするために、送信されたデータの改善された予測を提供する。

図３ａ及び図３ｂは、説明において有用であるスライサ判定領域及び判定点を示し、本発明の原理を実施するスライサ３０（図１）の動作を理解するための信号空間を表す図である。図２に示した要素と同じである要素が同じ参照符号により示されている。図２におけるように、図３ａ及び図３ｂは、黒丸としての１６ＱＡＭ信号の理想的なコンステレーションと、破線としての判定領域間の境界とを示している。図３ａ及び図３ｂは、ドットを伴う円としてのスライサ判定点を更に示している。図３ａ及び図３ｂは、従来のスライサ判定点（１乃至９、．．．）と本発明の原理に従ったスライサ判定点（２１乃至２９、．．．）の間の差を示している。

一般に、本発明に従ったスライサ判定点２１乃至２９、．．．全ては、所定の同じ大きさ｜Ａ｜を有している。この所定の大きさ｜Ａ｜は、理想的なコンステレーションの平均パワーの大きさ、即ち、ＣＭＡリング２０の大きさである。判定点２１乃至２９、．．．それぞれの角度は、対応する理想的なコンステレーション点１乃至９、．．．の角度に等しい。図３ａにおいては、判定領域は、円形セクタ、即ち、それぞれの判定点の角度の周囲の角度領域として定義される。図３ｂにおいては、判定領域は、従来のスライサにおけるように、理想的なコンステレーション点の周囲の矩形領域として定義される。

図３ａを参照するに、理想的なコンステレーション点５は、Ｉ軸から角度α＝Ａｒｃｔａｎ（１／３）＝１８．４°のところにある。理想的なコンステレーション点５に対応するこのスライサ判定点２５は、角度α＝＝１８．４°におけるＣＭＡリング２０上にある。理想的なコンステレーション点１及び６は、Ｉ軸から角度４５°のところにある。両方の理想的なコンステレーション点１及び６に対応するスライサ判定点２１、２６は、角度４５°におけるＣＭＡリング上にある。理想的なコンステレーション点７は、Ｉ軸から角度β＝Ａｒｃｔａｎ（３）＝７１．６°のところにある。理想的なコンステレーション点７に対応するこのスライサ判定点２７は、角度β＝７１．６°におけるＣＭＡリング２０上にある。

従って、判定領域ｄ５は、破線３２により示される３１．７°又は４５°及び１８．４°の間のサブセクタとＩ軸即ち０°との間の円形セクタとして定義されることが可能である。判定領域ｄ７は、破線３４により示される５８．３°又は４５°及び７１．６°の間のサブセクタとＱ軸、即ち、９０°との間の円形セクタとして定義されることが可能である。最終的に、判定領域ｄ１，６は３１．７°と５８．３°との間の円形セクタとして定義されることが可能である。

四分区間Ｉの配置については上で説明した。しかしながら、当業者は、他の３つの四分区間（ＩＩ、ＩＩＩ、ＩＶ）が同様な配置であり、それらの判定領域は、四分区間Ｉに対して上で説明したプロセスと同じプロセスを用いて判定されることが可能であることを理解するであろう。当業者は又、判定領域の境界は、いずれの好ましい理由のために、理想的なコンステレーション点に角度間のサブセクタ以外の角度位置に対して調整されることが可能であることを理解するであろう。例えば、等化器判定領域は、計算の簡単化のために、Ｉ軸（即ち、３０°、６０°、９０°、．．．）から開始する３０°毎の境界を用いて定義されることが可能である。

図３ａにおいて示している信号空間における全ての等化受信信号点は、信号点を受信したどの判定領域（ｄ１，６、ｄ５、ｄ７、．．．）に含まれるかに従って、スライサ判定点が割り当てられる。これらのスライサ判定点（２１乃至２９、．．．）は、ＣＭＡリング２０の半径に等しい、同じ大きさにそれぞれの大きさを変化させている間に、理想的なコンステレーション点の正確な角度を保つ。それ故、既知の方法において、等化受信信号点と割り当てられたスライサ判定点との間の差が、等化タップ係数を調整するために用いられる。

例えば、受信信号点４２は判定領域ｄ７の範囲内の角度θの位置にあり、それ故、スライサ判定点２７を割り当てられる。受信信号点４２とスライサ判定点２７との間の差は、受信コンステレーションの大きさが増加されることが必要であり、受信コンステレーションの角度は時計回り方向に回転されることが必要であることを示している。等化タップ係数は、それ故、受信コンステレーションの大きさを増加させ且つ受信コンステレーションの角度を時計回りに回転させるために、既知の方法において、略調整される。

ＣＭＡリング２０は理想的なコンステレーションの平均パワーを表す大きさ｜Ａ｜を半径とするために、等化受信コンステレーションの大きさは、上記の虚偽状態を回避して、長期間に亘る同じ理想的なコンステレーションの平均パワーに調整される。同様に、同期受信コンステレーションの回転は、長期間に亘る適切な角度方向に調整される。

デジタル受信器の設計についての当業者は、図３に示すように動作することができるスライサ３０を設計し且つ実施することが容易にできる。一実施形態において、スライサ３０（図１）は、全ての等化受信信号点の角度θを判定し、θ＝Ａｒｋｔａｎ（Ｓ_Ｑ／Ｓ_Ｉ）として容易に計算することができる回路構成を有することが可能であり、ここで、Ｓ_Ｉが同位相であるか又は信号点４２のＩ成分であり、Ｓ_Ｑは直交座標であるか又は信号点のＱ成分である。信号点の計算された角度θは、どの判定領域に信号点があるかを決定するために、上記のように決定された判定領域間の境界（Ｉ軸、３２、３４、Ｑ軸、．．．）の角度と比較される。判定された判定領域に対応するスライスされた判定点は、それ故、受信信号点に対するスライス値としてもたらされる。このスライスされた判定点と受信信号点との間の差は、それ故、周知の方法で、等化器１０のタップ係数を調整するように係数制御器２０を調整するために用いられることが可能である。

この回路構成は、デジタル領域又はアナログ領域において、又はそれら両方の組み合わせとして実施されることが可能である。この回路構成は又、これらの機能を実行するために専用の特別に設計されたハードウェアとすることが可能であり、又は、上記プロセスを実行するために処理器を調整する制御プログラムの制御の下で動作する処理器を有することが可能であり、又は、それら両方の組み合わせとすることが可能である。

好適な代わりの実施においては、スライサ３０（図１）は、入力端子における受信信号点を表す信号を受信し、出力端子におけるその受信信号点に対応する判定点を表す信号を生成するルックアップテーブルにより実施されることが可能である。ルックアップテーブルにおけるメモリ位置は、全て既知の方法で、判定領域（ｄ１、６、ｄ５、ｄ７、．．．）における信号点を表す入力信号が、その判定領域に対応する判定点（２１、２６、２５、２７、．．．）を表す出力信号を生成するデータ全てを有するそれぞれの位置をアドレス指定するように、分割されている。

図３ｂは、本発明に従ったスライサ３０（図１）の他の実施形態を示している。図３ｂに示す実施形態においては、判定領域（ｄ１、６、ｄ５、ｄ７、．．．）は、図２に示す従来のスライサにおけるように、対応する理想的なコンステレーション点（１、６、７、．．．）の周りの矩形領域として構成されている。しかしながら、各々の判定領域の中央における理想的なコンステレーション点を表す信号を生成するスライサ３０に代えて、図３ａに示す判定点が生成されている。即ち、各々の判定領域に対応する判定点は所定の大きさ｜Ａ｜のＣＭＡリング２０と、その判定領域の範囲内の理想的なコンステレーション点の角度を有する。

例えば、図３ｂにおける受信信号点は、理想的なコンステレーション点７を有する判定領域ｄ７にある。このようにして、判定領域ｄ７に対応する判定点２７は受信信号点４２に対して生成される。同様に、受信信号点４４は判定領域ｄ６にある。判定点２１、２６は受信信号点４４に対して生成される。受信信号点４６は判定領域ｄ１にある。判定点２１、２６は又、受信信号点４６に対して生成される。このようなルックアップテーブルのコンテンツの簡単な修正は、本発明に従ったスライサを実施するために、従来のスライサにより提供される回路構成において、更なる回路構成を必要としない、ことを意味している。

図３ａと同様に、ＣＭＡリング２０は理想的なコンステレーションの平均パワーを表す所定の大きさ｜Ａ｜において存在するため、等化受信コンステレーションは、上記の虚偽ロック状態を回避して、長期間に亘る同じ理想的なコンステレーションの平均パワーに調整される。同様に、同期受信コンステレーションの回転は、長期間に亘る適切な角度方向に調整される。

図３ｂにおいて示す実施形態に対して、従来のスライサにおけるルップアップテーブルは、それぞれの判定領域ｄ１、６、ｄ５、ｄ７、．．．における信号に対する理想的なコンステレーション点１乃至９、．．．に代えて、判定点２１乃至２９、．．．を生成するために修正される。更に具体的には、従来のスライサにおいては、判定領域ｄ１における受信信号点全てに対して、ルックアップテーブルは理想的なコンステレーション値１を生成する。図３ｂに示すように、本発明に従って修正されたルックアップテーブルを用いるスライサにおいては、判定領域ｄ１における受信信号点全てに対して、ルックアップテーブルは判定点２１、２６を生成する。判定領域ｄ６における受信信号全てに対して、同様な方法を適用できる。判定領域ｄ７における受信信号点全てに対して、ルックアップテーブルは判定点２７を生成し、以下同様である。当業者は、図３ｂに示すような、各々の判定領域に対して新しい判定点を生成するためのルックアップテーブルのプログラムの書き換え方法について理解するであろう。この簡単なルックアップテーブルのコンテンツの修正は、本発明に従ったスライサを実施するために、従来のスライサにより提供される回路構成において、更なる回路構成を必要としない、ことを意味している。

上記のスライサは、送信における信号欠陥がバーストにおいて発生し、受信された周波数領域のサブキャリアが無関係に回転する場合、ＩＥＥ８０２．１１ａ及びＨｉｐｅｌａｎ２規格において特に有用である。良好な初期の等化器タップの設定は、トレーニングシンボルを用いて得られることが可能であり、即ち、各々の受信信号に対する送信シンボルは受信器において既知であるが、図２に示すように、等化器及びキャリア同期化回路構成により協働して残留回転が取り除かれる前に、初めの幾つかのシンボルが等化されるようになることがあり得る。そのような回転が取り除かれるまで、等化器は、上記のように、すでに虚偽ロックされている。本発明に従ったスライスアルゴリズムはこのような不所望の影響を排除する。

ＤＦＥ等化器の既知の構成を示すブロック図である。 本発明の動作を理解する上で有用な理想的な受信コンステレーションを示す信号空間図である。 本発明の原理を実施するスライサの動作を説明し且つ理解する上で有用なスライサ判定点と理想的なコンステレーションを示す信号空間図である。

Claims (22)

1. 受信信号をスライスする方法であって：
   スライスされるようになっている信号を受信する段階であって、該受信信号は信号空間における点にある、段階；
   プレーナ信号空間において複数の理想的な信号点のコンステレーションにおいて理想的な信号点を識別する段階であって、前記の複数の理想的な信号点のコンステレーションは複数の判定領域を有し、各々の判定領域は、全体的に配分された複数の理想的な信号点を有し、前記識別された理想的な信号点は、前記の複数の理想的な信号点のコンステレーションにおける他の理想的な信号点に比べて、前記受信信号に、より近接して位置付けられている、段階；
   原点に対して前記識別された理想的な信号点の角度を決定する段階；及び
   前記の複数の理想的な信号点のコンステレーションの平均パワーを決定する段階；
   を有する、方法であり、
   該方法は、前記受信信号に、前記の複数の理想的な信号点のコンステレーションの前記平均パワーの大きさに等しい所定の大きさを有する判定点と、前記決定された角度（α、β）に等しい角度とを割り当てる段階；
   を有することを特徴とする方法。
2. 請求項１に記載の方法であって、前記割り当てる段階は：
   関連判定点の周囲においてそれぞれの隣接領域を有する判定領域を規定する段階；
   前記受信信号点がある、前記の判定領域を決定する段階；及び
   前記受信信号点に前記決定された判定領域に関連する判定点を割り当てる段階；
   を有する、方法。
3. 請求項２に記載の方法であって、前記の判定領域を規定する段階は：
   それぞれの判定領域として識別された理想的な信号点の周囲において隣接領域を規定する段階；及び
   前記判定点を各々の判定領域と関連付ける段階；
   を有する、方法。
4. 請求項３に記載の方法であって、前記の隣接領域を規定する段階は、前記識別された理想的な信号点の周囲において矩形領域を規定する段階を有する、方法。
5. 請求項３に記載の方法であって、前記の隣接領域を規定する段階は、前記識別された理想的な信号点を有する円形領域を規定する段階を有する、方法。
6. 請求項３に記載の方法であって、判定点を各々の判定領域と関連付ける段階は、判定領域に対応する前記理想的な信号点の前記角度及び前記所定の大きさを有する前記判定点と前記判定領域を関連付ける段階を有する、方法。
7. 請求項２に記載の方法であって、前記の判定領域を規定する段階は：
   前記の複数の理想的な信号点のコンステレーションにおいてそれぞれの理想的な信号点を表す角度（α、β）を決定する段階；
   境界が延びている角度を定める段階であって、前記角度は前記決定された角度（α、β）間にある、段階；
   隣接境界間のそれぞれの領域として前記判定領域を規定する段階であって、各々の判定領域は、１つ又はそれ以上の理想的な信号点及び１つの関連判定点を有する、段階；
   を有する、方法。
8. 請求項７に記載の方法であって、前記定める段階は、前記の理想的な信号点のコンステレーションにおける隣接する前記決定された角度（α、β）間の二等分線として前記隣接境界を定める段階を有する、方法。
9. 請求項５に記載の方法であって、前記受信信号点がある前記判定領域を決定する前記段階は：
   前記受信信号点の角度（θ）を決定する段階；及び
   前記受信信号点の前記角度（θ）を有する前記判定領域を決定する段階；
   を有する、方法。
10. 請求項９に記載の方法であって、前記受信信号点の前記角度（θ）はａｒｃｔａｎ（Ｓ_ｑ／Ｓ_ｉ）として計算され、ここで、Ｓ_ｉは同位相軸における前記受信信号点の成分であり、Ｓ_ｑは直交軸における前記受信信号点の成分である、方法。
11. スライスされるようになっている信号を受信するソースであって、前記受信信号は信号空間における点にあり、プレーナ信号空間における複数の理想的な信号点のコンステレーションにおける理想的な信号点は識別され、前記の理想的な信号点のコンステレーションは複数の判定領域を有し、各々の判定領域は、全体的に配分された複数の理想的な信号点を有し、前記識別された理想的な信号点は、前記の複数の理想的な信号点のコンステレーションにおける他の理想的な信号点に比べて、前記受信信号に、より近接して位置付けられている、ソース；及び
    原点に対して前記識別された理想的な信号点の角度を決定し、前記の複数の理想的な信号点のコンステレーションの平均パワーを決定し、そして、前記の複数の理想的な信号点のコンステレーションの前記平均パワーの大きさに等しい所定の大きさと、前記決定された角度に等しい角度（α、β）とを有する判定点を表す信号を生成するための、前記ソースに結合された回路；
    を有するスライサ。
12. 請求項１１に記載のスライサであって、前記回路は、前記の複数の理想的な信号点のコンステレーションの前記平均エネルギーの前記大きさに等しい大きさを有する信号を表す判定点を生成する回路を有する、スライサ。
13. 請求項１１に記載のスライサであって、前記回路は、前記受信信号に対応する入力と、信号を表す判定点を表す出力とを有するルックアップテーブルを有する、スライサ。
14. 請求項１３に記載のスライサであって、前記ルックアップテーブルは、前記判定領域における点を表す入力信号が、前記受信信号点に対応する前記判定点の値を有する出力信号を表す前記判定点を生成するように、分割されている、スライサ。
15. 請求項１４に記載のスライサであって、前記判定領域は、前記コンステレーションにおけるそれぞれの理想的な信号点の周囲の隣接領域である、スライサ。
16. 請求項１５に記載のスライサであって、前記判定領域は、前記コンステレーションにおけるそれぞれの理想的な信号点を有する円形領域である、スライサ。
17. 請求項１５に記載のスライサであって、前記判定領域は、前記コンステレーションにおけるそれぞれの理想的な信号点の周囲の矩形領域である、スライサ。
18. 請求項１１に記載のスライサであって、前記回路は：
    関連判定点の周囲の隣接領域である判定領域の境界の位置を表すそれぞれの信号を生成する回路；
    前記受信信号点の位置を表す信号を生成する回路；
    前記の判定領域の境界の前記位置を表す前記信号に対して前記受信信号点の前記位置を表す前記信号を比較する回路；及び
    前記受信信号点を有する前記判定領域に関連する前記判定点を表す信号を生成する回路；
    を有するスライサ。
19. 請求項１８に記載のスライサであって：
    信号を表す前記境界を生成する前記回路は、前記境界の角度を表すそれぞれの信号を生成し；
    信号を表す前記受信信号の位置を生成する前記回路は、前記受信信号の前記角度（θ）を表す信号を生成する回路を有し；
    前記比較する回路は、前記受信信号の角度（θ）を表す前記信号を前記境界の前記角度を表すそれぞれの信号と比較する；
    スライサ。
20. 請求項１９に記載のスライサであって：
    前記受信信号ソースは、前記受信信号の同位相成分を表す信号Ｓ_ｉと前記受信信号の垂直成分を表す信号Ｓ_ｑとを生成し；
    信号を表す前記受信信号位置角度（θ）を生成する回路はａｒｃｔａｎ（Ｓ_ｉ／Ｓ_ｑ）に等しい信号を生成する；
    スライサ。
21. 請求項１９に記載のスライサであって、信号を表す前記境界を生成する回路は、前記複数の理想的な信号点の前記コンステレーションのそれぞれの角度（α、β）間の角度を表す信号を生成する、スライサ。
22. 請求項２１に記載のスライサであって、信号を表す前記境界を生成する回路は、前記複数の理想的な信号点の前記コンステレーションの前記それぞれの角度（α、β）の二等分線を表す信号を生成する、スライサ。

Images