KR100930988B1

KR100930988B1 - 위상 추적 시스템 및 방법

Info

Publication number: KR100930988B1
Application number: KR1020087023481A
Authority: KR
Inventors: 이보네테 마크맨
Original assignee: 톰슨 라이센싱
Priority date: 2001-04-16
Filing date: 2002-04-16
Publication date: 2009-12-10
Also published as: JP2004526381A; WO2002084967A2; WO2002084967A3; KR20030094514A; JP4263487B2; CN1518820B; MXPA03009272A; KR20080093163A; US20040114701A1; CN1518820A; US7738616B2; AU2002256219A1

Abstract

위상 추적 시스템은 수신되는 심볼을 나타내는 입력 신호의 소스를 포함한다. 위상 로테이터는 이 입력 신호에 응답하는 제 1 입력 단자와, 위상 정정 신호에 응답하는 제 2 입력 단자와, 위상 조정된 출력 신호를 생성하는 출력 단자를 구비한다. 결정 요소는 이 위상 조정된 출력 신호에 응답하여 수신된 심볼을 나타내는 이상적인 신호를 생성한다. 전체 위상에 걸친 성능을 가지는 위상 조정기가 이 위상 조정된 출력 신호와 이상적인 신호 사이의 위상 차에 응답하여 위상 정정 신호를 생성한다.

위상, 추적

Description

위상 추적 시스템 및 방법{A PHASE TRACKING SYSTEM AND METHOD}

본 발명은 디지털 통신 수신기에 사용하기 위한 위상 추적 시스템에 관한 것이다.

미국 내 차세대 텔레비전 시스템 위원회(ATSC : Advanced Television Systems Committee)에서 채택된 고선명 텔레비전(HDTV : High Definition Television) 표준은 1995년, 9월 16일에 발행된 문서 A/53, "ATSC 디지털 텔레비전 표준"에 기술되어 있다. 이 문서는 HDTV 신호 특성에 관한 모든 요구조건을 개시한다. 특히, ATSC-HDTV 신호는 잘 알려져 있는 진폭 변조 방법인 억압된 반송파 잔류 측파대(vestigial sideband) 변조 포맷을 필요로 한다. 더우기, 평균 신호 전력 아래에 있는 11.3㏈인 억압된 반송파 주파수에서 소 동위상 파일럿(small in-phase pilot)이 이 신호에 추가된다.

전형적인 ATSC-VSB 수신기 복조 구조는 2001년 5월 15일에 발행된, 왕(Wang)에게 허여된, HDTV 수신기를 위한 세그먼트 동기 복구 네트워크(SEGMENT SYNC RECOVERY NETWORK FOR AN HDTV RECEIVER)라는 명칭의 미국 특허 번호 6,233,295에 기술되어 있다. 기술되어 있는 복조기는 21.52MHz에서 샘플링하는 아날로그/디지털 (A/D) 컨버터와, 21.52MHz 샘플링 속도에서 동작하는 반송파 추적 루프(CTL)와, 이 뒤에 10.76MHz 심볼 속도에서 동작하는 심볼 타이밍 루프(STL)와, 그 뒤에 10.76MHz의 심볼 속도에서 모두 동작하는, 동기 검출기와, 등화기와, 위상 추적기(즉, 위상 추적 루프)를 포함한다.

A/D 컨버터는 샘플링 주파수에서 아날로그 신호를 샘플링하며, 이 아날로그 신호를 샘플당 특정 비트 수를 갖는 디지털 샘플 시퀀스로 변환한다.

CTL에 의해 수행되는 반송파 추적은 사인 곡선의 반송파 신호의 드리프트(drift)를 유발하는, 그 디자인에 내재하거나 드리프트에 기인하는 송신기 발진기와 수신기 발진기 사이의 주파수 오프셋의 문제를 처리한다. 이 오프셋은 수신되는 신호 성군(signal constellation)이 회전되게 하여 신호의 복구를 방해할 수 있다. 이 "스핀(spinning)" 효과는, 정밀한 심볼 결정이 이루어지기 전에 제거되어야 한다. 반송파 추적 루프(CTL)의 목적은, 수신되는 신호가 기저대역에서 바로 적절히 처리될 수 있도록, 이 주파수 오프셋을 제거하며 이 신호를 (원래의 IF 또는 근 기저대역 주파수에서부터) 기저대역으로 다운 복조하는 것이다. VSB 송신 신호의 경우에, 이 신호를 기저대역으로 주파수 이동시키는 것에 의해, 원래의 스펙트럼 부분만이 사실상 송신되기 때문에, RF 스펙트럼으로부터 전체 신호 스펙트럼이 복구될 수 있다.

STL에 의해 수행되는 타이밍 복구는 수신기 클록(시간 베이스)이 송신되는 VSB 신호 내에 존재하는 타이밍 신호를 디코딩하는 것에 의해 송신기 클록에 동기화되는 과정이다. 심볼 동기화를 이루기 위하여 수신기가 결정하여야 하는 2개의 양은 샘플링 주파수와 샘플링 위상이다. 샘플링 주파수는 전형적으로 특정되지만 발진기 드리프트는 정해진 심볼 속도와 다른 편차를 일으킬 수 있다. 샘플링 위상은 데이터 샘플을 취하는 심볼 기간(symbol period) 내에 정확한 시간을 결정할 것을 수반한다. 복구되는 타이밍 신호의 정밀도는 송신되는 VSB 타이밍 신호의 정밀도와 거의 같다.

동기 검출기는 상관 관계에 의해 데이터 스트림 내에 존재하는 필드 및 세그먼트 동기 정보를 검출하며 동기화를 위하여 이 정보를 다른 수신기 블록에 제공한다.

등화는 채널 손상(예를 들어, 지상 방송 채널에서 다중 경로 전파)에 의해 또는 수신기나 송신기 내의 필터링에 의해 주로 유발되는 ISI의 형태로 나타나는, 수신되는 신호 내의 선형 왜곡을 정정하고자 하는 신호 처리 기술이다.

CTL이 상대적으로 협대역이기 때문에, 이 CTL은 반송파에 존재하는 고 주파수 위상 잡음(지터)을 추적할 수 없다. 이 위상 지터는 복소 평면(complex plane)내 심볼 성군의 회전으로 나타난다. 이 때문에, 심볼 결정이 정밀하도록 신호 성군을 역회전시키기 위해 수신기에는 채널 등화된 기저대역 신호에서 동작하는 별도의 위상 추적 루프(PTL)가 제공된다. 이러한 PTL은 결정 유도된다(decision directed). 즉, PTL은 수신되는 각 성군 점의 위상과 송신되었을 것이라고 가장 추정되는 심볼이라고 결정된 심볼에 해당하는 이상적인 성군 점의 위상 사이의 위상 차를 계산한다. 이후 이 위상 차는 모두 알려진 방식으로 기저 대역 신호의 역회전을 제어하는데 사용된다. 이 시스템은 이미 CTL에 의해 반송파에 주파수 동기되기 때문에, PTL 대역폭은 제 1 차 루프를 사용하는 것에 의해 위상 추적을 위해 최대로 된다.

도 1 은 ATSC-HDTV 텔레비전 방송 통신 시스템에 사용하기 위한 종래 기술의 위상 추적 루프의 블록도이다. 도 1에서, 수신되는 심볼은 VSB 신호로 변조된 다중 레벨 신호로 표시된다. 보다 구체적으로, 이러한 신호는 억압된 반송파 8-VSB, 15-VSB, 또는 16-VSB 변조된 신호일 수 있다.

도 1에서, 입력 단자(5)는 연속적으로 송신되는 심볼을 나타내는 등화된 기저대역 신호를 생성하는 수신기 프론트엔드(도시되지 않음)에 연결된다. 이 수신기 프론트엔드는 예를 들어, RF 튜너, IF 증폭기, A/D 컨버터, 디지털 반송파 복구 회로, 심볼 클록 복구 회로, DC 보상 회로, 필드 및 세그먼트 동기 신호 검출기, NTSC 공동 채널 간섭 제거 회로, 및 적응 채널 등화기를 포함할 수 있으며, 이들은 모두 알려진 디자인으로 구성되며 이들 대부분은 전술되어 있다.

입력 단자(5)는 곱셈기(multiplier)(10)의 제 1 입력 단자에 연결된다. 이 곱셈기(10)의 출력 단자는 지연 회로(12)와 힐버트 필터(Hilbert filter)(14)의 각 입력 단자에 연결된다. 지연 회로(12)의 출력 단자는 복소 곱셈기(complex multiplier)(22)의 제 1 복소 입력 단자의 실수 입력 단자(R)에 연결된다. 힐버트 필터(14)의 출력 단자는 복소 곱셈기(22)의 제 1 복소 입력 단자의 허수 입력 단자(I)에 연결된다. (신호의 실수 성분과 허수 성분은 일부 복소 변조 구조 내의 성분과의 대응을 각각 언급하는, 종종 '동위상' 성분과 '직교' 성분이다.) 복소 곱셈기(22)의 복소 출력 단자의 실수 출력 단자(R)는 출력 단자(15)에 연결된다. 이 출 력 단자(15)는 위상 정정된 수신 신호의 실수 부분을 생성한다. 이 출력 단자 (15)는 수신기 백엔드(도시되지 않음)에 연결될 수 있다. 수신기 백엔드는 예를 들어, 트렐리스 디코더, 리드-솔로몬 디코더, 디스크램블러, 및 비디오, 오디오, 및 보조 신호 프로세서를 포함할 수 있으며, 이들은 모두 알려진 디자인으로 구성된다. 이 수신기 백엔드는 송신된 HDTV 비디오 신호로 나타나는 이미지와 송신된 오디오 신호로 나타나는 사운드를 모두 알려져 있는 방식으로 생성하도록 동작한다.

복소 곱셈기(22)의 실수 출력 단자(R)는 슬라이서(24)의 입력 단자와 위상 검출기/누산기(phase detector/accumulator)(26)의 실수 제 1 입력 단자(R)에 또한 연결된다. 복소 곱셈기(22)의 복소 출력 단자의 허수 출력 단자(I)는 위상 검출기/누산기(26)의 허수 제 1 입력 단자(I)에 연결된다. 슬라이서(24)의 출력 단자는 위상 검출기(26)의 실수 제 2 입력 단자(R)에 연결된다. 각 심볼 시간에, 슬라이서는 프로그래밍된 룩업 테이블(look-up table)로부터 입력 심볼 샘플에 최근접한 심볼 성군 내의 점에 해당하는 데이터 심볼을 그 결정으로 선택한다. 즉 슬라이서는 그 결정으로서 유클리드(Euclidean) 거리로 입력 심볼 샘플에 최근접한 알파벳의 심볼을 선택한다. 보다 구체적으로, 이 슬라이서는 송신된 심볼에 해당하는 실수 축 (real axis)을 따라 미리 결정된 신호 점에서 입력 신호를 기대한다.

위상 검출기/누산기(26)의 출력 단자는 상술된 바와 같이 선택된 이상적인 신호의 위상과 대응하는 수신된 위상 조정된 신호의 위상 사이의 추정된 위상 에러를 나타내는 신호 φ_E를 생성하며 그리고 사인/코사인 생성기(sine/cosine generator)(28)의 입력 단자에 연결된다. 사인/코사인 생성기(28)의 실수(R) 단자 및 허수(I) 출력 단자 각각은 복소 곱셈기(22)의 제 2 복소 입력 단자의 해당 입력 단자에 연결된다. 복소 곱셈기(22), 슬라이서(24), 위상 검출기 및 누산기(26), 및 사인/코사인 생성기(28)의 조합은 위상 추적 루프(20)를 형성한다.

나아가, 위상 추적 루프는 병렬 자동 이득 제어(AGC : automatic gain control) 루프를 가질 수 있으며, 이 자동 이득 제어 루프는, 위상 정정 후에, 신호 레벨이 미리 결정된 슬라이서 레벨에 해당하는지를 보장하기 위해 이득 신호를 정정한다. 복소 곱셈기(22)의 실수 출력 단자는 AGC 검출기 및 누산기(16)의 제 1 입력 단자에 또한 연결된다. 슬라이서(24)의 출력 단자는 AGC 검출기 및 누산기(16)의 제 2 입력 단자에 연결된다. AGC 검출기 및 누산기(16)의 출력 단자는 이득 정정을 수행하는 곱셈기(10)의 제 2 입력 단자에 연결된다.

동작시, 입력 단자(5)에서의 VSB 신호는 실수 성분만을 가진다. 그러나, 입력 신호(IN)의 위상을 적절히 제어하기 위해, 이 입력 신호는 복소 평면에서 회전되어야 한다. 힐버트 필터(14)는 입력 신호(IN)의 실수 성분(R)에 대응하는 허수 성분(I)을 추정한다. 지연 회로(12)는 힐버트 필터(14)에 의해 유발된 지연을 보상한다.

실수(R) 성분 및 추정된 허수(I) 성분으로 표시되는 복소 입력 신호(IN)는 복소 곱셈기(22)의 작용에 의해 역회전된다(derotated). 복소 곱셈기(22)의 실수 출력 단자로부터 위상 조정된(역회전된) 신호의 실수(R) 성분은 출력 단자(15)에 공급된다.

슬라이서(24)는 모든 가능한 심볼에 대한 실수 성분의 이상적인 값과 역회전된 신호의 실수(R) 성분의 값을 비교한다. 슬라이서(24)는 역회전된 신호의 실수 값에 최근접한 이상적인 실수 값을 가지는 심볼을 그 수신되는 심볼로 선택한다. 슬라이서(24)는 선택된 심볼의 이상적인 실수 성분의 값을 가지는 신호를 그 출력 단자에 생성한다.

위상 검출기 및 누산기(26)는 슬라이서(24)로부터 오는 이상적인 심볼과 복소 평면에서 복소 곱셈기(22)로부터 오는 대응하는 출력 신호 사이의 위상각을 먼저 추정하는 것에 의해 위상 에러 신호 φ_E를 생성한다. 이 위상 차는 누산되며 이 누산 값이 위상 에러 신호 φ_E로서 사용된다. 이 누산기는 수치 제어 발진기(NCO : numerically controlled oscillator)로도 지칭되며 위상 에러를 누산하는데 사용된다. 각 위상 차가 계산되면서 이 위상 차는 NCO 내에 이미 계산되어 있는 누산값에 더해지며 그 총 합이 위상 에러 신호 φ_E로 사용된다.

이 위상 에러 신호 φ_E를 위한 위상 정정각을 나타내는 복소 실수(R) 성분 및 허수(I) 성분은 사인/코사인 생성기(28)에서 생성된다. 복소 곱셈기(22)에 의해 유도된 입력 신호(IN)의 회전 양은 이들 실수(R) 신호 및 허수(I) 신호의 값에 의해 제어된다. 위상 검출기 및 누산기(26)와 사인/코사인 생성기(28)의 조합은 위상 조정 요소로서 동작한다. 복소 곱셈기(22)는 보상 각(compensating angle)만큼 입력 신호(IN)를 회전시켜 역회전된 출력 신호(OUT)를 생성한다.

동시에, AGC 검출기 및 누산기(16)는 복소 곱셈기(22)로부터 오는 실제 역회 전된 실수 성분과 슬라이서(24)로부터 오는 이상적인 실수 성분 사이의 진폭 차를 계산한다. 이 차는 출력 신호(OUT)의 진폭에서의 에러 양을 나타낸다. 이 차는 누산되며 이 누산값이 곱셈기(10)를 제어하는데 사용되어, 원하는 레벨로 입력 신호(IN)의 이득을 조정한다.

이 방식으로 입력 신호(IN)의 진폭과 위상을 미세하게 제어하는 것에 의해, 출력 신호(OUT)의 위상은 송신기 반송파 위상과 적절히 정렬될 수 있으며, 심볼은 보다 정밀하게 검출될 수 있다.

이 종래 기술의 시스템에 의한 하나의 문제는, 위상이 CTL에 의해 상대적으로 조밀하게 조정되어 있음을 설계시 가정하였다는 점이다. 따라서, 사인/코사인 생성기(28)는 제로(0)에서부터 미리결정된 위상 거리 내의 출력 신호(OUT)의 위상을 조정하기 위한 값만을 포함한다. 그러한 종래 기술의 시스템의 일 실시예에서, 사인/코사인 생성기(28)는 ±30°만의 위상 에러 값을 제공하는 룩업 테이블을 포함한다. 결과적으로 위상 검출기 및 누산기(26) 내 NCO로부터 오는 최대값은 +30°에 해당하도록 조정되는 반면, NCO로부터 오는 최소값은 -30°에 해당하도록 조정된다. 즉, 위상 검출기 및 누산기(26) 내 NCO는 전 범위에 걸친 위상 성능(wrap- around phase capability)(±180°)을 가지도록 허용되지 않는다. NCO가 최대 값으로부터 최소값까지의 범위에 이르는 경우, 정정 위상은 +30°에서부터 -30°으로 건너뛰게 된다. 이것은 큰 위상 불연속(phase discontinuity)(약 300°)을 나타내며, 이 위상 불연속은 설계로 금지되어 있지 않다면 큰 위상 에러로 검출되고 누산기(NCO)에 더해진다. 그 결과, 반송파 추적 루프, 심볼 타이밍 루프, 및 등화기와 같은 선행하는 회로 요소 내 임펄스 잡음 및 과도 상태(transient condition)에 의해, 위상 검출기 및 누산기(26)에서 상당한 위상 에러가 누산될 수 있다. 차례로, 이것은, ±30° 점에서 부정확하고 원치 않는 상한 및/또는 하한으로 제한된 위상 출력을 야기할 수 있으며, 또는 금지되어 있지 않다면, NCO의 범위 즉, 큰 위상 불연속을 야기할 수 있다. 두 경우 모두, NCO가 0으로 리셋되지 않는다면, 이들 상황에서 위상 추적기를 복구하는 것이 거의 불가능하다.

따라서, 임펄스 잡음 및 전이 상태에 관한 문제를 회피시켜 보다 손쉬운 자가 복구(self-recovery)를 가능하게 하는, 전체 위상 범위에 걸친 성능(full phase wrap-around capability)을 제공하는 위상 추적 시스템이 요구된다.

위와 같은 과제는 위상 추적 시스템으로서, 수신되는 심볼을 나타내는 입력 신호의 소스와, 입력 신호에 응답하는 제 1 입력 단자와, 위상 정정 신호에 응답하는 제 2 입력 단자와, 위상 조정된 출력 신호를 생성하는 출력 단자를 가지는 위상 로테이터(phase rotator)와, 상기 위상 조정된 출력 신호에 응답하여, 상기 수신되는 심볼을 나타내는 이상적인 신호를 생성하기 위한 결정 요소(decision element)와, 상기 이상적인 신호와 상기 위상 조정된 출력 신호 사이의 위상 차에 응답하여, 위상 정정 신호를 생성하기 위한 위상 조정기(phase adjuster)로서, 전체 위상 범위의 성능(full phase wrap-around capability)을 가지며, 상기 위상 정정 신호를 특정 범위 내로 제한하기 위한 위상 제한기(phase limiter)를 포함하는, 위상 조정기를 포함하되, 상기 위상 조정기는 180°위상 회전 불변(phase rotation invariant)인, 위상 추적 시스템에 의해 해결된다.

이로써, 본원발명에 의하면 임펄스 잡음 및 전이 상태에 관한 문제를 회피시켜 보다 손쉬운 자가 복구(self-recovery)를 가능하게 하는 효과를 얻을 수 있다.

도 2 는 본 발명의 원리에 따른 위상 추적 루프(20')의 블록도이다. 도 2에서, 도 1에 예시되어 있는 것들과 동일한 요소는 동일한 참조 번호로 표시되며 아래에서 상세하게 설명되지 않는다. 도 2에서, 복소 곱셈기(22)의 실수 출력 단자 (R)는 극성 정정기(polarity corrector)(23)의 입력 단자(Rin)에 연결된다. 극성 정정기(23)의 출력 단자는 출력 단자(15)에 연결된다 위상 검출기 및 누산기(26')의 출력 단자는 사인/코사인 생성기(28')의 입력 단자와 극성 검출기 (polarity detector)(29)의 입력 단자에 연결된다. 극성 검출기(29)의 출력 단자는 극성 정정기(23)의 제어 입력 단자에 연결된다.

동작시, 사인/코사인 생성기(28')는 ±180°전체 룩업 테이블을 포함한다. 이것에 의해 위상 검출기 및 누산기(26')는 전체 범위에 걸친 위상 성능을 가질 수 있다. 즉, 위상 검출기 및 누산기(26') 내 NCO의 최대 값은 사인/코사인 생성기 (28')로부터 오는 180°위상 출력을 생성하도록 조정되며 NCO의 최소 값은 사인/코사인 생성기(28')로부터 오는 -180°위상 출력을 생성하도록 조정된다. 그리하여, NCO가 최대값에서 최소값에 이르는 범위에 이를 때, 위상은 +180°에서 -180°로 변화하며, 이것은 위상불연속을 생성하지 않는다. 따라서 이것에 의해 전술된 상태 하에서 발생하는 NCO 내의 큰 위상 에러의 누산을 제거할 수 있다.

위상 검출기 및 누산기(26')는 180°위상 회전이 불변(phase rotation invariant)이 되도록 또한 설계된다. 위상 회전이 불변인 위상 검출을 제공함으로써, 도 2의 위상 검출기(26')는 복소 곱셈기(22)로부터 오는 출력 신호의 위상과 실수 축 사이의 위상 차, 즉 0°나 180° 중 어느 하나만을 계산할 필요가 있다. 보다 정밀하게는, 위상 검출기 및 누산기(26')는 0°나 180° 중 어느 하나에 동기화될 수 있다. 위상 추적기의 정상적인 거동은, 이 신호가 기저대역으로 주파수 이동될 때 반송파 파일럿에 의해 생성된 DC 오프셋을 관측함으로써, CTL이 VSB 변조와 일반적으로 연관된 180°위상의 모호함을 제거하는 것에 관여하므로, 약 0°위상에서 변화할 수 있다는 것을 가정한다. 그러나, 만일 임펄스 잡음이 NCO로 하여금 90°를 넘는 위상으로 구동하기에 충분한 경우, 위상 추적기는, 이 위상 추적기가 이제 이 신호에 가하는 180°위상 회전을 위해 그 출력이 정정되는 한, 180°위상에 동기화함으로써 복구될 수 있다. 이것에 의해 위상 추적기는 일시적인 동기 상실로부터 훨씬 더 용이하게 자가 복구할 수 있다.

위상 검출기 및 누산기(26')가 0°실수 축에 동기화될 때 도 2에 도시되어 있는 시스템의 동작은 도 1에 도시되어 있는 시스템과 동일한 것이다. 그러나, 위상 검출기 및 누산기(26')가 180°실수 축에 동기화될 때, 복소 곱셈기(22)는 실제 원하는 출력 신호의 음수인 실수(R) 출력 신호를 생성한다. 이 경우에, 복소 곱셈기(22)로부터 오는 출력 신호는 부정(negated)되어야 한다. 극성 검출기(29)는 위상 에러 신호( φ_E)를 분석하여 위상 검출기 및 누산기(26')가 아래에서 보다 상세하게 기술되는 방식으로 0°축에 동기화되었는지 또는 180°축에 동기화되었는지를 결정한다. 차례로 극성 검출기(29)는 위상 검출기 및 누산기(26')가 0°축에 동기화되었다고 극성 정정기(23)가 검출하는 경우의 제 1 상태와, 위상 검출기 및 누산 기(26')가 180°축에 동기화되었다고 극성 정정기(23)가 검출하는 경우의 제 2 상태를 가지는 극성 정정기(23)에 제어 신호를 제공한다. 극성 정정기(23)는, 위상 검출기 및 누산기(26')가 180°축에 동기화되었을 때 입력샘플을 부정하고 그리고 위상 검출기 및 누산기(26')가 0°축에 동기화되었을 때 그 입력 샘플을 출력으로 불변인 상태로 송신하도록 이 제어 신호에 응답한다.

테이블 1(아래)을 참조하면, 극성 검출기(29)는 위상 에러 신호( φ_E)를 분석한다. 위상 에러 신호가 복소 평면의 우측 절반의 평면(-90°< φ_E ≤90°)의 어디엔가 있는 경우, 위상 검출기 및 누산기(26')는 0°축에 동기화되었다고 가정된다. 이 경우에, '0' 값을 가지는 극성 제어 신호는 극성 검출기(29)의 출력 단자에 생성된다. 만일 위상 에러 신호가 복소 평면의 좌측 절반의 평면(즉, 90°< φ_E ≤270°)의 어디엔가 있다면, 위상 검출기 및 누산기(26')는 180°축에 동기화되었다고 가정된다. 이 경우에 극성 제어 신호는 '1' 값을 가진다.

테이블 1

위상	극성 제어 신호
-90°< φ_E ≤90°	0
90°< φ_E ≤270°	1

테이블 2(아래)를 참조하면, 극성 정정기(23)는 극성 제어 신호가 '1'(좌측 절반 평면)일 때 입력 단자(Rin)의 신호를 부정하며 그리고 극성 제어 신호가 '0'(우측 절반 평면)일 때 그 입력 단자에서의 신호를 불변인 상태로 송신함으로써 극성 제어 신호에 응답한다.

테이블 2

극성 제어 신호	OUT
0	Rin
1	-Rin

위상 검출기 및 누산기(26')와 사인/코사인 생성기(28')의 조합은 전체 위상 범위의 성능과 180°위상 회전 불변 동기화를 제공하는 반면, VSB 수신기가 작은 위상 회전에 매우 민감하기 때문에, 사인/코사인 생성기(28')에 공급되는 위상 에러 신호와, 그로 인해 복소 곱셈기(22)에 공급되는 위상 정정 신호를 0°또는 180°에서부터 위상 각의 범위 내로 제한하는 것이 여전히 요구될 수 있다. 이 기능은 도 2의 점선으로 도시되어 있는 위상 검출기(26')와 사인/코사인 생성기(28') 사이에 연결된 위상 제한기(phase limiter)(27)에 의해 제공될 수 있다. 이 위상 제한기(27)는 위상 에러 신호 φ_E를 분석함으로써 최근접한 실수 축으로부터 위상 에러 신호 φ_E 의 각을 결정하도록 동작한다. 이 각이 본 출원의 나머지 부분에서 α라고 명명된 특정 위상 범위 값보다 더 크면, 사인/코사인 생성기(28')에 공급되는 제한된 위상 에러 신호는 아래 기술되는 방식으로 대응하는 제한 각 내에 있도록 제어된다.

테이블 3(아래)을 참조하면, 4개의 위상 제한값이 미리결정된 위상 범위 값(α)에 기초하여 계산된다. 먼저 위상 검출기 및 누산기(26')가 양의 실수 축(0°)에 동기화되어 있다고 하면, 제 1 위상 제한값(α₁)은 +α와 같고 그리고 0°으로부터 양의 범위의 끝을 나타낸다. 제 2 위상 제한값(α₂)은 -α와 같고 그리고 0°으 로부터 음의 범위의 끝을 나타낸다. 이제 위상 검출기 및 누산기(26')가 음의 실수 축(180°)에 동기화되어 있다고 가정하면, 제 3 위상 제한값(α₃)은 180°- α와 같고 그리고 180°로부터 양의 범위의 끝을 나타낸다. 제 4 위상 제한값(α₄)은 - (180°- α)와 같고 그리고 180°로부터 음의 범위의 끝을 나타낸다.

테이블 3

위상 제한값	함수
α₁	+α
α₂	-α
α₃	180°- α
α₄	- (180°- α)

테이블 4(아래)를 참조하면, 위상 에러 신호(φ_E )는 이들 4개의 위상 제한값(α₁, α₂, α₃, 및 α₄)과 비교된다. 만일 위상 에러 신호(φ_E )가 실수 축의 미리 결정된 위상 범위(α)(여기서 0°≤α≤90°) 내에 있다면, 사인/코사인 생성기(28')에 공급되는 제한된 위상 에러 신호는 위상 에러 신호(φ_E )와 같게 설정된다. 이것은, φ_E 이 α₁ 및 α₂사이에 있는 라인(라인 1)과, 그리고 φ_E 이 α₃ 및 α₄ 사이에 있는 라인(라인 2)의 첫 2개의 라인으로 표시된다. 역으로, 만일 φ_E 이 실수 축의 미리 결정된 위상 범위(α) 내에 있지 않으면, 제한된 위상 에러 신호는 위상 제한 값(α₁, α₂, α₃, 또는 α₄) 중 적당한 하나로 설정된다. 만일 위상 에러 신호(φ_E )가 첫 번째 위상 제한 값(α₁)보다 더 크며, 복소 평면의 우측에 있으면, 제한된 위상 에러 신호는 α₁(라인 3)과 같게 설정된다. 만일 위상 에러 신호(φ_E ) 가 두 번째 위상 제한 값(α₂)보다 더 적고 그리고 복소 평면의 우측에 있으면, 제한된 위상 에러 신호는 α₂(라인 4)와 같게 설정된다. 만일 위상 에러 신호(φ_E )가 세 번째 위상 제한 값(α₃)보다 더 작으며 그리고 복소 평면의 좌측에 있으면, 제한된 위상 에러 신호는 α₃(라인 5)과 같게 설정된다. 만일 위상 에러 신호(φ_E )가 네 번째 위상 제한 값(α₄)보다 더 크며 그리고 복소 평면의 좌측에 있으면, 제한된 위상 에러 신호는 α₄(라인 6)와 같게 설정된다.

테이블 4

제한된 위상 에러	위상 에러
φ_E	α₂ ≤φ_E≤α₁
φ_E	α₃ ≤φ_E ≤180°또는 -180°≤φ_E ≤α₄
α₁	α₁< φ_E ≤90°
α₂	-90°≤φ_E < α₂
α₃	90°< φ_E < α₃
α₄	α₄ < φ_E < -90°

이 기술 분야에 숙련된 사람이라면, 위상 범위 값(α)이 고정되어 있거나 가변될 수 있다는 것을 이해할 수 있을 것이다. 고정되어 있는 경우, 위상 범위는 설계시에 및/또는 구현시에 설정되며, 위상 추적 루프는 변치않는 미리 결정된 위상 범위(α)로 구현될 수 있다. 그러나, 미리 결정된 위상 범위(α)는 구현시마다 서로 다르게 설정될 수 있다. 위상 범위 값(α)이 동적으로 변화되면, 값(α)을 가지는 제어 신호(도시되지 않음)는 위상 제한기(27)의 제어 입력 단자(또한 도시되지 않음)에 연결된다. 이 경우에, 위 테이블 3과 테이블 4에 예시되어 있는 계산값은 제어 입력 단자에서 마지막으로 수신된 위상 범위 신호(α)의 값을 사용하여 수행된다.

이 기술 분야에 숙련된 사람이라면 이 위상 제한기(27)가 선택적이며 그리고 완전히 생략될 수도 있다는 것을 또한 이해할 수 있을 것이다. 나아가, 이 기술 분야의 숙련된 사람이라면, 이 위상 제한기(27)가 포함되는 경우, 이 위상 제한기(27)가 동적으로 인에이블(enabled)되고 디스에이블(disabled)될 수도 있다는 것을 이해할 것이다. 테이블 5(아래)를 참조하면, 이 경우에, 인에이블/디스에이블 제어 신호를 가지는 다른 제어 신호(도시되지 않음)가 위상 제한기(27)의 대응하는 제어 입력 단자(또한 도시되지 않음)에 연결된다. 이러한 신호가 제공되면, 위 테이블 4에서 예시되어 있는 계산값은 인에이블 제어 신호를 참작하도록 수정된다. 즉, 위상 제한기(27)가 인에이블되는 경우(예를 들어, 인에이블 신호가 '1' 값을 가지는 경우), 테이블 4에서 예시되어 있는 계산값이 수행된다. 이것은 테이블 5의 첫 번째 6개의 행에 예시되어 있다. 역으로, 위상 제한기가 디스에이블되는 경우(예를 들어, 인에이블 신호가 '0' 값을 가지는 경우), 위상 에러 신호(φ_E )는 불변인 상태로 및 제한되지 않은 상태로 사인/코사인 생성기(28')에 송신된다. 이것은 테이블 5의 일곱번째 행에 예시되어 있다.

테이블 5

인에이블	위상 정정	위상 에러
1	φ_E	α₂ ≤φ_E≤α₁
1	φ_E	α₃ ≤φ_E ≤180°또는 -180°≤φ_E ≤α₄
1	α₁	α₁ < φ_E ≤90°
1	α₂	-90°≤φ_E < α₂
1	α₃	90°< φ_E < α₃
1	α₄	α₄ < φ_E < -90°
0	φ_E	-

상술한 바와 같이, 위상 검출기 및 누산기(26') 및 전체 위상 범위의 성능을 가지는 사인/코사인 생성기(28')를 포함하는 위상 추적 루프에 위상 제한기(27)를 포함함으로써, 수신 시스템은, 위상 검출기 및 누산기(26') 내 누산기 NCO에서 큰 위상 에러가 누산될 수 있게 하면서, 미세 위상 조정을 소량으로, 즉 한번에 α보다 더 작은 양으로 제한할 수 있다.

본 발명은 전술되어 있으며 별도의 회로 요소로 구현되는 것으로 본 도면에 예시되어 있다. 이 기술 분야에 숙련된 사람이라면 예시된 시스템의 전부 또는 임의의 부분이 제어 프로그램의 제어 하에 동작하는 프로세서에 의해 구현될 수도 있다는 것을 이해할 것이다. 본 발명은 다중레벨 VSB 변조 구조를 사용하여 지상 HDTV 방송 시스템에 대하여 또한 기술되어 있다. 이 기술 분야에 숙련된 사람이라면 전술된 위상 추적 루프가 임의의 일차원 변조 구조(one-dimensional modulation technique)와 함께 사용하기 위해 용이하게 개조될 수 있다는 것을 이해할 것이다. 보다 일반적으로, 그러한 위상 추적 루프는, 반송파 추적 루프가 반송파 추적 및 위상 추적 동작이 별도로 수행되는 디지털 복조 시스템을 포함하는 임의의 통신 수신기 내에 포함될 수 있으며, 특히 반송파 추적 루프가 협대역 루프이고 그리고 심볼 타이밍 복구 및 등화와 같은 다른 복조 기능이 위상 추적 루프에 선행하는 시스 템 내에 포함될 수 있다.

전술된 바와 같이, 본 발명은, 디지털 통신 수신기에 사용하기 위한 위상 추적 시스템 등에 이용가능하다.

도 1 은 종래 기술의 위상 추적 루프의 블록도.

도 2 는 본 발명의 원리에 따른 위상 추적 루프의 블록도.

Claims

위상 추적 시스템으로서,

수신되는 심볼을 나타내는 입력 신호의 소스와,

입력 신호를 수신하는 제 1 입력 단자와, 위상 정정 신호를 수신하는 제 2 입력 단자와, 상기 위상 정정 신호를 기초로 해서 상기 입력 신호를 회전시킴으로써 위상 조정된 출력 신호를 생성하는 출력 단자를 가지는 위상 로테이터(phase rotator)와,

상기 위상 조정된 출력 신호를 수신하는 입력, 및 상기 수신되는 심볼을 나타내는 이상적인 신호를 생성하기 위한 출력을 가지는 결정 요소(decision element)와,

상기 이상적인 신호와 상기 위상 조정된 출력 신호 사이의 위상 차에 응답하여, 위상 정정 신호를 생성하기 위한 위상 조정기(phase adjuster)로서, 전체 위상 범위의 성능(full phase wrap-around capability)을 가지며, 상기 위상 정정 신호를 특정 범위 내로 제한하기 위한 위상 제한기(phase limiter)를 포함하는, 위상 조정기를 포함하되,

상기 위상 조정기는 180°위상 회전 불변(phase rotation invariant)인, 위상 추적 시스템.
제 1 항에 있어서, 상기 위상 차에 응답하여, 상기 위상 조정기가 양의 실수 축에 동기화될 때의 제 1 상태와, 상기 위상 조정기가 음의 실수 축에 동기화될 때의 제 2 상태를 가지는 제어 신호를 생성하기 위한 극성 검출기(polarity detector)와,

위상 조정된 출력 신호와 상기 제어 신호에 응답하여 정정된 위상 조정된 출력 신호를 생성하기 위한 극성 정정기(polarity corrector)

를 더 포함하는, 위상 추적 시스템.
제 1 항에 있어서, 상기 위상 로테이터는 복소 곱셈기 (complex multiplier)를 포함하고, 상기 제1 입력 단자는 제 1 복소 입력 단자를 포함하고, 상기 제2 입력 단자는 제 2 복소 입력 단자를 포함하며, 상기 출력 단자는 복소 출력 단자를 포함하는, 위상 추적 시스템.
제 3 항에 있어서, 상기 입력 신호는 실수 성분만을 포함하며; 상기 시스템은 상기 입력 신호의 실수 성분에 응답하여 상기 입력 신호의 허수 성분의 추정값을 나타내는 신호를 생성하기 위한 힐버트 필터(Hilbert filter)를 더 포함하며; 상기 복소 곱셈기의 제1 복소 입력 단자는 상기 입력 신호 소스에 연결된 실수 입력 단자와 상기 힐버트 필터에 연결된 허수 입력 단자를 포함하는, 위상 추적 시스템.
제 3 항에 있어서, 상기 복소 곱셈기는 실수 성분과 허수 성분을 가지는 복소 신호로서 상기 위상 조정된 출력 신호를 생성하며; 상기 결정 요소는 상기 위상 조정된 출력 신호의 상기 실수 성분에 응답하여 실수 성분만을 가지는 이상적인 신호를 생성하며; 그리고

상기 위상 조정기는,

상기 복소 곱셈기 및 상기 결정 요소에 연결되는 위상 검출기로서, 상기 복소 곱셈기로부터 오는 출력 신호의 실수 성분과 허수 성분으로부터 상기 위상 조정된 출력 신호의 위상을 추정하 며; 상기 이상적인 신호의 실수 성분으로부터 상기 이상적인 신호의 위상을 추정하며; 상기 이상적인 신호의 위상과 상기 위상 조정된 출력 신호의 위상 사이의 위상차를 추정하기 위한 위상 검출기와,

상기 위상 차에 응답하여 상기 위상 정정 신호를 생성하기 위한

위상 정정기

를 포함하는,

위상 추적 시스템.
제 5 항에 있어서, 상기 위상 조정기는 상기 위상 차를 누산하기 위한 누산기(accumulator)를 더 포함하는, 위상 추적 시스템.
제 5 항에 있어서, 상기 위상 정정기는, 상기 위상 차에 응답하여, 상기 위상 정정 신호를 생성하기 위한, 전체 ±180°범위의 성능을 가지는 사인/코사인 생성기(sine/cosine generator)를 포함하는, 위상 추적 시스템.
제 7 항에 있어서, 상기 위상 조정기는 위상 차를 누산하기 위한 누산기를 더 포함하되, 상기 누산기의 최대값은 +180°에 대응하고 상기 누산기의 최소값은 -180°에 대응하는, 위상 추적 시스템.
제 1 항에 있어서, 상기 위상 조정기는,

상기 위상 로테이터와 상기 결정 요소에 연결되며, 상기 이상적인 신호와 상기 위상 조정된 출력 신호 사이의 위상 차를 검출하기 위한 위상 검출기와,

상기 위상 차에 응답하여 상기 위상 정정 신호를 생성하기 위한 위상 정정기

를 포함하는, 위상 추적 시스템.
제 9 항에 있어서, 상기 위상 검출기는 연속적인 위상 차를 누산하기 위한 누산기를 더 포함하는, 위상 추적 시스템.
제 10 항에 있어서, 상기 위상 정정기는 상기 누산된 위상 차에 응답하여 상기 위상 정정 신호를 생성하기 위해 전체 ±180°범위의 성능을 가지는 사인/코사인 생성기를 포함하며; 그리고 상기 누산기는 상기 사인/코사인 생성기 내 +180°엔트리와 연관된 최대값과, 상기 사인/코사인 생성기 내 -180°엔트리와 연관된 최소값을 가지는, 위상 추적 시스템.
제 11 항에 있어서, 상기 사인/코사인 생성기는 전체 ±180°범위를 가지는 룩업 테이블(look-up table)을 포함하는, 위상 추적 시스템.
제 1 항에 있어서, 상기 입력 신호는 ATSC 표준에 따라 고선명 텔레비전 VSB 변조된 신호인, 위상 추적 시스템.
제 1 항에 있어서, 상기 입력 신호는 일차원 변조 기술에 의해 변조되는, 위상 추적 시스템.
제 2 항에 있어서, 상기 극성 정정기는, 제어 신호가 제2 상태에 있을 때에는 위상 조정된 출력 신호를 부정하고 제어 신호가 제1 상태에 있을 때에는 위상 조정된 출력 신호를 변하지 않게 통과시킴으로써, 정정된 위상 조정된 출력 신호를 생성하도록 구성되는, 위상 추적 시스템.
삭제
위상 추적 방법으로서,

수신된 심볼을 나타내는 입력 신호를 수신하는 단계;

위상 조정된 출력 신호를 생성하도록 위상 정정 신호를 기초로 해서 입력 신호를 로테이트시키는 단계;

위상 조정된 출력 신호를 기초로 해서, 수신된 심볼을 나타내는 이상적인 신호를 생성하는 단계; 및

이상적인 신호와 위상 조정된 출력 신호 사이의 위상차를 기초로 해서 위상 정정 신호를 생성하는 단계를 포함하되,

위상 조정기가 위상 정정 신호를 생성하기 위해 사용되고 위상 조정기가 전체 위상 범위 성능을 가지며, 위상 정정 신호 생성 단계는 위상 정정 신호를 특정 범위 내로 제한하는 단계를 포함하는, 위상 추적 방법.
제17 항에 있어서, 위상 조정기가 양의 실수축에 동기화 될 때에는 제1 상태를 그리고 위상 조정기가 음의 실수축에 동기화 될 때에는 제2 상태를 가지는 제어 신호를 생성하는 단계; 및

위상 조정된 출력 신호 및 제어 신호에 응답해서 정정된 위상 조정된 출력 신호를 생성하는 단계

를 더 포함하는, 위상 추적 방법.
제18 항에 있어서, 정정된 위상 조정된 출력 신호를 생성하는 단계는, 제어 신호가 제2 상태에 있을 때에는 위상 조정된 출력 신호를 부정하고 제어 신호가 제1 상태에 있을 때에는 위상 조정된 출력 신호를 변하지 않게 통과시키는 단계를 포함하는, 위상 추적 방법.
삭제
제17 항에 있어서, 위상 정정 신호 생성 단계는,

위상 조정된 출력 신호의 실수 및 허수 성분으로부터 위상 조정된 출력 신호의 위상을 추정하는 단계;

이상적인 신호의 실수 성분으로부터 이상적인 신호의 위상을 추정하는 단계;

위상 조정된 출력 신호의 위상과 이상적인 신호 사이의 위상차를 추정하는 단계; 및

위상 조정된 출력 신호의 위상과 이상적인 신호 사이의 위상차에 응답해서 위상 정정 신호를 생성하는 단계

를 포함하는, 위상 추적 방법.
제1 항에 있어서,

위상 조정기는 위상 조정치를 특정 범위 내로 제한하는 한편 특정 범위보다 더 큰 위상 에러를 누산하는, 위상 추적 시스템.
제17 항에 있어서, 위상 조정기는 위상 조정치를 특정 범위 내로 제한하는 한편 특정 범위보다 더 큰 위상 에러를 누산하는, 위상 추적 방법.
삭제
삭제