JP4295259B2 - 電子部品の製造方法と保持部材 - Google Patents

Description

本発明は、電子部品の製造方法と、その方法に用いられる保持部材に係り、さらに詳しくは、電子部品の素子本体の端部に高寸法精度でメッキ膜を形成する方法に関する。

チップコンデンサ、チップインダクタ、チップバリスタなどの電子部品では、キャップ状の外部電極がセラミック素子本体の長さ方向の両端側に形成されている。詳しく述べると、それぞれのキャップ状の外部電極は、セラミック素子本体の長さ方向の一端面と、素子本体の端部外周とを覆うように形成されている。

このような外部電極を、電解メッキ法により形成することがある。電解メッキ法により外部電極を形成する場合には、通常、下記の特許文献１に示すように、バレルメッキ法により行うことが一般的である。ところがバレルメッキ法では、素子本体の全体を電解メッキ液中に浸漬することから、素子本体の素材によっては、素子本体の素地表面部分にまでメッキされたり、素地表面部分が溶解されるおそれがある。たとえばチップインダクタなどの電子部品では、素子本体の素地表面部分の表面抵抗が低く、その部分にまでメッキされるおそれがあり、正確な寸法で、外部電極となる電解メッキ膜を形成することが困難である。

また、下記の特許文献２に示すように、素子本体における必要部分のみを電解メッキ液中に浸し、電解メッキ液中において、導電性の下地層に給電端子を接続し、負電圧を供給することも提案されている。

しかしながら、この特許文献２に記載の方法では、メッキ液中において、導電性の下地層に給電端子を接続するため、接続が不完全になりやすく、必要とする部分に電解メッキを行うための電圧を印加できないおそれがある。その結果として、正確な寸法で、外部電極となる電解メッキ膜を形成することが困難である。

これらの従来の方法では、特に、素子本体のサイズが小さくなるにつれて、正確な寸法でメッキ膜を形成することが困難になってきている。

素子本体における外部電極形成予定部分よりも短い幅でメッキ膜が形成されると、完成した電子部品の外部電極と基板との接続が不十分になるおそれがある。なぜなら、メッキ膜の幅が短い場合には、メッキ膜からなる外部電極とハンダとの接触部分が小さくなるからである。

また、素子本体における外部電極形成予定部分よりも長い幅でメッキ膜が形成された場合には、素子本体の両端に形成されるメッキ膜相互の距離（外部電極間のギャップ）が短くなってしまい、外観・寸法不良になってしまう。また、極端な場合には、外部電極間のギャップが狭くなり、ショート不良などが発生するおそれもある。
特開２００３−３２８１９５号公報 特開平９−２６０１０６号公報

本発明は、このような実状に鑑みてなされ、その目的は、電子部品の素子本体の端部に高寸法精度でメッキ膜を形成することができる電子部品の製造方法と、その方法に用いられる保持部材を提供することである。

上記目的を達成するために、本発明の第１の観点に係る電子部品の製造方法は、
外部電極を形成するための素子本体を準備する工程と、
素子本体の端部に導電性の下地層を形成する工程と、
前記素子本体の端部に形成された下地層が露出するように、当該素子本体を着脱自在に保持する保持孔が形成された保持部材で前記素子本体を保持する工程と、
前記保持部材により保持された素子本体における露出している端部を電解メッキ液中に浸し、
当該下地層に負の電圧を印加し、電解メッキを行い、メッキ液が接触している下地層の表面にメッキ膜を形成する工程とを有し、
前記保持部材には、前記保持孔から露出している素子本体の端部に形成してある下地層に接続される導電経路が形成してあり、当該導電経路を通して前記下地層に負の電圧を印加し、電解メッキを行うことを特徴とする。

また、本発明の第１の観点に係る保持部材は、
外部電極が形成される予定の素子本体の端部に電解メッキ膜を形成するために、前記素子本体を保持する保持部材であって、
前記素子本体の端部に形成された下地層が露出するように、当該素子本体を着脱自在に保持する保持孔が形成され、
前記保持孔から露出している素子本体の端部に形成してある下地層に接続される導電経路が形成してあり、当該導電経路を通して前記下地層に負の電圧を印加し、電解メッキを行うように構成してある。

本発明の第１の観点に係る保持部材およびそれを用いた電子部品の製造方法では、外部電極が形成される予定の素子本体を、保持部材の保持孔に確実に保持し、保持部材の導電経路を通して素子本体の下地層に負の電圧を確実に印加することができる。したがって、確実に、電解メッキを行うことができる。また、素子本体において、メッキ膜を形成する部分以外は、保持部材により覆われているため、メッキ液に対してマスキングとなり、素子本体の端部に高寸法精度でメッキ膜を形成することができる。

好ましくは、前記保持部材には、複数の素子本体を着脱自在に保持する複数の保持孔が形成してあり、前記導電経路が、各保持孔の内壁の少なくとも一部に形成してある内壁導電層と、各保持孔の内壁導電層を接続する中間埋込導電層と、で構成してあり、
前記保持部材における前記導電経路以外の部分が、絶縁部材で構成してあり、
前記中間埋込導電層には、電圧供給線が接続してあり、当該電圧供給線から中間埋込導電層および内壁導電層を通して、各素子本体の下地層に電圧を供給することを特徴とする。

保持部材に中間埋込導電層を形成することで、個々の保持孔に形成してある内壁導電層との接続が容易且つ確実なものとなり、素子本体の下地層に負の電圧を確実に印加することができる。また、保持部材における導電経路以外の部分が、絶縁部材で構成してあることから、その部分には電解メッキ膜が形成されない。

好ましくは、前記内壁導電層が各保時孔の貫通方向に形成してあり、各保持孔の貫通方向両側から露出している前記素子本体の両端部に形成してある両下地層を電気的に接続してある。このような構成の保持部材によれば、素子本体における一方の端部に電解メッキ膜を形成した後に、保持部材の表裏面を反転させるのみで、素子本体における他方の端部に形成してある素子本体の下地層に負の電圧を確実に印加することができる。

あるいは、保持部材には、複数の素子本体を着脱自在に保持する複数の保持孔が形成してあり、前記導電経路が、各保持孔の内壁の少なくとも一部に形成してある内壁導電層で構成してあり、
前記保持部材における前記導電経路以外の部分が、絶縁部材で構成してあり、
各内壁導電層が各保時孔の貫通方向に形成してあり、各保持孔の貫通方向両側から露出している前記素子本体の両端部に形成してある両下地層を電気的に接続するように構成してある。

この保持部材を用いることで、前記保持部材の一方の表面から露出している各素子本体の下地層から、前記内壁導電層を通して、前記保持部材の他方の表面から露出して前記メッキ液に浸漬している各素子本体の下地層に向けて電圧を供給することができる。

あるいは、前記保持部材自体が導電性部材により形成されて前記導電経路を構成し、
前記保持部材には、電圧供給線が接続してあり、当該電圧供給線から保持部材を通して、各素子本体の下地層に電圧を供給しても良い。

本発明の第２の観点に係る電子部品の製造方法は、
外部電極を形成するための素子本体を準備する工程と、
素子本体の両端部に導電性の下地層をそれぞれ形成する工程と、
前記素子本体の両端部に形成された下地層が露出するように、当該素子本体を着脱自在に保持する複数の保持孔が形成された絶縁性の保持部材で複数の前記素子本体を保持する工程と、
前記保持部材により保持された各素子本体における露出している一方の第１端部を電解メッキ液中に浸し、当該下地層に負の電圧を印加し、電解メッキを行い、メッキ液が接触している下地層の表面にメッキ膜を形成する工程とを有する電子部品の製造方法であって、
前記保持部材により保持された各素子本体における露出している他方の第２端部から各素子本体の内部回路を通して、各素子本体における露出している前記第１端部へ電圧を供給して電解メッキを行うことを特徴とする。

たとえばチップインダクタ素子などの電子部品では、素子本体の両端に形成される一対の外部端子を、素子本体の内部回路により適宜接続される。本発明の第２の観点では、このような素子本体に特有の内部回路を通して、各素子本体における露出している第２端部から第１端部へ電圧を供給して電解メッキを行うことができる。

本発明では、前記保持部材の一方の表面から露出している前記素子本体の一方の下地層の表面にメッキ膜を形成した後に、
前記保持部材の表裏面を反転し、前記保持部材の他方の表面から露出している前記素子本体の他方の下地層の表面にメッキ膜を形成しても良い。

以下、本発明を、図面に示す実施形態に基づき説明する。
図１は本発明の一実施形態に係るチップコンデンサの概略断面図、
図２（Ａ）は図１に示す素子本体の斜視図、
図２（Ｂ）は図１に示すチップコンデンサの回路図、
図３は本発明の一実施形態に係る方法で用いる保持部材の斜視図、
図４は図３に示す保持部材の要部断面図、
図５は本発明の一実施形態に係るメッキ膜の形成方法を示す概略断面図、
図６〜図８はそれぞれ本発明の他の実施形態に係るメッキ膜の形成方法を示す概略断面図、
図９（Ａ）は図８に示す方法で用いる素子本体の斜視図、
図９（Ｂ）は図８に示す方法で用いる素子本体の回路図である。
第１実施形態

まず、本発明の一実施形態で用いるチップコンデンサの全体構成について説明する。
図１に示すように、本発明の一実施形態に係る電子部品の一例としてのチップコンデンサ１は、素子本体１０を有する。素子本体１０の内部では、誘電体層２が一対の内部電極層３に挟まれて多数積層され、積層方向（厚さ方向Ｔ）の両端部には、保護用誘電体層２０が積層してある。一対の内部電極層３のうち、一方が、素子本体１０の長手方向Ｌの一端に形成してある外部電極４に接続してあり、他方が、素子本体１０の他端に形成してある外部電極４に接続してあり、図２（Ｂ）に示すコンデンサ回路を形成している。

素子本体１０における誘電体層２および２０は、特に限定されないが、たとえばチタン酸バリウムなどの周知の誘電体セラミック材料により構成することができる。内部電極層３は、特に限定されないが、たとえばＮｉまたはＮｉ合金層などで構成される。

図２（Ａ）に示すように、素子本体１０は、ほぼ直方体状である。なお、ほぼ直方体状という表現は、直方体の角を丸めた形状、または直方体を面取りした形状も含んでいる。素子本体１０における長さ方向Ｌに沿った長さＬ１、幅方向Ｗに沿った幅Ｗ１、および厚さ方向Ｔに沿った厚さＴ１は、任意であり、特に限定されない。図示する実施形態の場合、長さＬ１＝１．６ｍｍ、幅Ｗ１＝０．８ｍｍ、厚さＴ１＝０．８ｍｍである。素子本体１０における外部電極形成予定部分４ａ，４ｂの長さＬ２は、特に限定されないが、この実施形態では、約０．３ｍｍである。

長さ方向Ｌは、素子本体１０の両端に外部電極４が形成される方向であり、厚さ方向Ｔは、図１に示す内部電極３と、その間に形成される誘電体層２とが積層される方向である。また、幅方向Ｗは、長さ方向Ｌおよび厚さ方向Ｔの双方に対して略直交する方向である。

次に、図１に示すチップコンデンサ１の製造方法について説明する。
まず、素子本体１０を準備する。素子本体１０は、保護用誘電体層２０の間に、内部電極層３および誘電体層２を交互に積層した積層体を焼成することにより得られる。焼成前の誘電体層２は、誘電体粒子を含むグリーンシートの形で提供され、その上に、内部電極層３となる電極ペースト膜が印刷法などで形成される。

電極ペースト膜が形成されたグリーンシートは、多数積層され、保護用誘電体層２０となる厚膜のグリーンシートとも積層され、所定のチップ形状に切断され、グリーン積層体となる。そのグリーン積層体に対して、脱バインダ処理、焼成処理、熱処理を行って、素子本体１０が形成される。

次に、素子本体１０の長手方向Ｌの両端部に、外部電極４を形成する。各外部電極４は、本実施形態では、図１に示すように、三層になっており、下地層３０と中間メッキ層３２と外側メッキ層３４とで構成される。下地層３０は、ペースト焼き付け膜（Ａｇ，Ｃｕなど）で構成してあり、素子本体１０の両端部に、電極ペースト膜を塗布し、その後に、焼き付け処理することで形成される。

中間メッキ層３２は、ＮｉまたはＮｉ合金膜で構成され、無電解メッキにより形成される。外側メッキ層３４は、ＳｎあるいはＳｎ合金のメッキ層で構成され、たとえば下記に示す電解メッキにより形成される。

本実施形態では、まず、図３に示すように、複数の保持孔３６が行列状に形成してある保持部材３８を準備する。保持部材３８に形成してある各保持孔３６は、板状の保持部材３８の表裏面を貫通する貫通孔であり、図４および図５に示すように、図２に示す素子本体１０の両端部の電極形成予定部分４ａ，４ｂが露出するように、素子本体１０を保持する。保持部材３８に形成される保持孔３６の形成個数は、特に限定されず、形成数が多いほど、一度に多数の素子本体１０を保持することができる。

なお、電極形成予定部分４ａ，４ｂとは、図２において、素子本体１０における長手方向の両端部における所定長さＬ２の４つの側面のみでなく、端面自体も意味する。

保持部材３８は、たとえばゴムあるいは合成樹脂などの絶縁部材で構成してある。保持部材３８の保持孔３６は、素子本体１０の外周に密着される寸法に設定される。

図４および図５に示すように、保持部材３８の内部には、導電経路５０が形成してある。導電経路５０は、各保持孔３６の内壁に全周および全長にわたり形成してある内壁導電層５２と、各保持孔３６の内壁導電層５２を接続する中間埋込導電層５４とから成る。保持部材３８における導電経路５０以外の部分は、絶縁部材で構成してある。

中間埋込導電層５４は、保持部材３８を構成する二枚の絶縁プレートにより挟まれる。中間埋込導電層５４は、導電性であれば特に限定されないが、たとえば金属板、導電性樹脂、導電性ゴムなどで構成される。中間埋込導電層５４の厚みは、特に限定されない。保持部材３８を構成する二枚の絶縁プレートは、特に限定されないが、たとえば合成樹脂あるいはゴム材などで構成される。

保持孔３６の内周囲壁に設けられる内壁導電層５２は、導電性であれば特に限定されず、たとえば金属板、導電性樹脂、導電性ゴムなどで構成されるが、好ましくは導電性ゴムで構成される。保持孔３６が素子本体１０の外周に密着されるからである。内壁導電層５２の厚みは、中間埋込導電層５４の厚みと同程度である。

保持部材３８の縦、横および厚み寸法は、特に限定されず、種々に改変することができる。ただし、図４に示すように、保持部材３８の全体厚みｔ０は、図２（Ａ）に示す素子本体１０の長さＬ１および電極形成予定部分の長さＬ２に応じて決定される。すなわち、図４に示す内壁導電層５２の両端は、それぞれ素子本体１０の両端に形成してある電極形成予定部分４ａ，４ｂに予め形成してある導電性の下地層（図１に示す下地層３０または中間メッキ層３２）に電気的に接続される必要がある。

そのため、保持部材３８の全体厚みｔ０は、ｔ０＝Ｌ１−２×（Ｌ２−α）となるように決定されることが好ましい。ここで、αは、素子本体１０の両端に形成してある電極形成予定部分４ａ，４ｂに予め形成してある導電性の下地層と
内壁導電層５２との重複する接続長さである。

保持部材３８の保持孔３６に素子本体１０が、それぞれの両端部が露出するように保持された状態で、図５に示すように、素子本体１０の一方の端部である電極形成予定部分４ａを、電解メッキ液４０中に浸漬する。

電解メッキ液４０は、メッキ槽４２に貯留してある。本実施形態では、電解メッキ液は、ＳｎまたはＳｎ合金膜を、電解メッキ法により形成するためのメッキ液であり、メッキ液４０の具体的な組成は特に限定されない。メッキ槽４２のメッキ液中には、ＳｎまたはＳｎ合金で構成される陽極板６０が設置してある。

保持部材３８の下面がメッキ液４０の液面に対して接触する位置で、保持部材３８を停止し、その状態を維持しながら、電解メッキを行う。電解メッキを行うために、保持部材３８の中間埋込導電層５４に接続してある電圧供給線５６を電源６２に接続し、そこから中間埋込導電層５４に負電圧を供給する。中間埋込導電層５４は、各保持孔３６の内壁導電層５２に接続してあり、内壁導電層５２は、素子本体１０の一方の電極形成予定部分４ａに形成してある下地層に接続してある。その下地層は、メッキ液中に浸漬している。また、メッキ液中の陽極板６０は、電源６２に接続してあり、正の電圧が供給される。その結果、メッキ液中に浸漬してある下地層の表面には、高寸法精度でＳｎ電解メッキ膜が形成される。

その後、保持部材３８の表裏面を反転させ、素子本体１０における他方の端部である電極形成予定部分４ｂをメッキ液４０中に浸漬させれば、上記と同様にして、電極形成予定部分４ｂに、高寸法精度でＳｎ電解メッキ膜を形成することができる。

電極形成予定部分４ａ，４ｂに、高寸法精度でＳｎ電解メッキ膜を形成した後には、各素子本体１０を保持部材３８の各保持孔３６から取り出せば、図１に示す外部電極４を有するチップコンデンサ１が得られる。なお、本実施形態では、Ｓｎ電解メッキ膜が、図１に示す外側メッキ層３４となり、下地層３０および中間メッキ層３２が、本発明での下地層となる。

本実施形態に係るチップコンデンサ１の製造方法では、外部電極４が形成される予定の素子本体１０を、保持部材３８の保持孔３６に確実に保持し、保持部材３８の導電経路５０を通して素子本体１０の下地層に負の電圧を確実に印加することができる。したがって、確実に、電解メッキを行うことができる。また、素子本体１０において、メッキ膜を形成する部分以外は、保持部材３８により覆われているため、メッキ液に対してマスキングとなり、素子本体１０の端部に高寸法精度でメッキ膜を形成することができる。また、保持部材３８における導電経路５０以外の部分が、絶縁部材で構成してあることから、その部分には電解メッキ膜が形成されない。したがって、この点でも、高寸法精度でメッキ膜を形成することができる。

また本実施形態の方法では、複数の素子本体１０の両端部が露出するように素子本体１０を保持部材３８により保持し、保持部材３８に保持されている素子本体１０の露出端部をメッキ液中に浸漬する。このように保持部材３８により複数の素子本体１０を同時に保持することで、同時に複数の素子本体１０の端部に高寸法精度でメッキ膜を形成することが可能になる。

さらに、本実施形態の方法では、保持部材３８に保持されている素子本体１０の一方の露出端部にメッキ膜を形成した後に、保持部材３８を反転させ、素子本体１０の他方の露出端部にメッキ膜を形成する。このように、保持部材３８を反転させることで、同時に複数の素子本体１０の両端部に、メッキ膜を、高寸法精度で形成することが可能になる。
第２実施形態

図６に示すように、本実施形態に係る保持部材３８ａは、その内部に形成してある導電経路５０ａが、第１実施形態における保持部材３８の導電経路５０と異なるのみであり、その他の構成は、第１実施形態と同様である。この実施形態では、内壁導電層５２ａが保持孔３６の一方の端部のみに延び、他方には延びている。すなわち、内壁導電層５２ａは、素子本体１０におけるメッキ液が浸漬してある側の電極形成予定部分４ａに形成してある下地層にのみ接続する。なお、中間埋込導電層５４が内壁導電層５２ａを接続している点では、第１実施形態と同様である。

この実施形態では、素子本体１０におけるメッキ液が浸漬してある側の電極形成予定部分４ａに電解メッキ膜を形成した後には、保持部材３８ａを反転させることなく、素子本体１０を保持孔３６から抜き取る。その後、素子本体１０を反転させて、他方の電極形成予定部分４ｂが下になるように保持孔３６に取り付けて電解メッキを行う。この実施形態では、その他の構成および作用効果は、第１実施形態と同様である。
第３実施形態

図７に示すように、本実施形態に係る保持部材３８ｂは、その内部に形成してある導電経路５０ｂが、第１実施形態における保持部材３８の導電経路５０と異なると共に、電圧の印加方法が異なるのみであり、その他の構成は、第１実施形態と同様である。この実施形態では、内壁導電層５２ｂが保持孔３６の周方向の一部にのみ形成してある。保持部材３８ｂの内部には中間埋込導電層は形成されていない。ただし、各保持孔３６に形成してある内壁導電層５２ｂは、素子本体１０における両端部の電極形成予定部分４ａに形成してある下地層相互を接続するようになっている。

この実施形態では、保持部材３８ｂの上側に、陰極板６４が設置され、この陰極板６４が、保持部材３８ｂの上側から飛び出ている各素子本体１０の電極形成予定部分４ｂの下地層に接続してある。陰極板６４は、電圧供給線５６を介して電源６２に接続してあり、負の電圧は、陰極板６４、上側の電極形成予定部分４ｂの下地層、および内壁導電層５２ｂを通して、下側の電極形成予定部分４ａの下地層に供給される。そのため、メッキ液４０に浸漬してある下側の電極形成予定部分４ａの下地層の表面に電解メッキ膜が形成される。この実施形態では、その他の構成および作用効果は、第１実施形態と同様である。
第４実施形態

図８に示すように、本実施形態に係る保持部材３８ｃは、第１実施形態に比較して、全体が絶縁部材で構成され、その内部に導電経路が形成されていない点が異なる。また、第１実施形態に比較して、素子本体１０ａの電気回路が異なり、電圧の印加方法が異なる。その他の構成は、第１実施形態と同様である。図９（Ａ）および図９（Ｂ）に示すように、素子本体１０ａの内部回路には、コイル素子が形成される。そのため、素子本体１０ａの一方の端部の電極形成予定部分４ａと、他方の端部の電極形成予定部分４ｂとは、素子本体１０ａの内部回路を通して導通している。

この実施形態では、図８に示すように、保持部材３８ｂの上側に、陰極板６４が設置され、この陰極板６４が、保持部材３８ｂの上側から飛び出ている各素子本体１０の電極形成予定部分４ｂの下地層に接続してある。陰極板６４は、電圧供給線５６を介して電源６２に接続してあり、負の電圧は、陰極板６４、上側の電極形成予定部分４ｂの下地層、および素子本体１０ａの内部回路を通して、下側の電極形成予定部分４ａの下地層に供給される。そのため、メッキ液４０に浸漬してある下側の電極形成予定部分４ａの下地層の表面に電解メッキ膜が形成される。この実施形態では、その他の構成および作用効果は、第１実施形態と同様である。

なお、本発明は、上述した実施形態に限定されるものではなく、本発明の範囲内で種々に改変することができる。
たとえば、図１〜図５に示す実施形態では、保持部材３８の一部にのみ導電経路５０を形成したが、本発明では、保持部材３８の全体を導電性部材で構成しても良い。ただし、その場合には、メッキ液に接触する保持部材の下面にもメッキ膜が形成されるおそれがある。

また、本発明の方法は、チップコンデンサのみでなく、チップインダクタ、チップバリスタもしくはチップ抵抗またはそれらの組み合わせの電子部品の製造方法にも適用することができる。特に、チップバリスタなどのように素子本体の素地表面が半導体の場合には、電解メッキを行うと、素地本体までメッキさせるおそれがある。本発明の方法を用いて電解メッキを行うことで、保持部材がマスクとなり、素子本体にまでメッキ処理がなされる事態を防止することができる。

また、図示する実施形態では、素子本体１０の端部に形成される外部電極４が、三層構造であるが、外部電極４は、単層でも二層でも、さらには４層以上の複数層でも良く、本発明の方法は、いずれの層に対しても適用することができる。

図１は本発明の一実施形態に係るチップコンデンサの概略断面図である。 図２（Ａ）は図１に示す素子本体の斜視図、図２（Ｂ）は図１に示すチップコンデンサの回路図である。 図３は本発明の一実施形態に係る方法で用いる保持部材の斜視図である。 図４は図３に示す保持部材の要部断面図である。 図５は本発明の一実施形態に係るメッキ膜の形成方法を示す概略断面図である。 図６は本発明の他の実施形態に係るメッキ膜の形成方法を示す概略断面図である。 図７は本発明のさらに他の実施形態に係るメッキ膜の形成方法を示す概略断面図である。 図８は本発明のさらに他の実施形態に係るメッキ膜の形成方法を示す概略断面図である。 図９（Ａ）は図８に示す方法で用いる素子本体の斜視図、図９（Ｂ）は図８に示す方法で用いる素子本体の回路図である。

符号の説明

１… チップコンデンサ
２… 誘電体層
３… 内部電極層
４… 外部電極
４ａ，４ｂ… 電極形成予定部分
１０… 素子本体
３０… 下地層
３２… 中間メッキ層
３４… 外側メッキ層
３６… 保持孔
３８，３８ａ〜３８ｃ… 保持部材
４０… メッキ液
５０，５０ａ，５０ｂ… 導電経路
５２，５２ａ，５２ｂ… 内壁導電層
５４… 中間埋込導電層
５６… 電圧供給線
６０… 陽極板

Claims (10)

1. 外部電極を形成するための素子本体を準備する工程と、
   素子本体の端部に導電性の下地層を形成する工程と、
   前記素子本体の端部に形成された下地層が露出するように、当該素子本体を着脱自在に保持する保持孔が形成された保持部材で前記素子本体を保持する工程と、
   前記保持部材により保持された素子本体における露出している端部を電解メッキ液中に浸し、当該下地層に負の電圧を印加し、電解メッキを行い、メッキ液が接触している下地層の表面にメッキ膜を形成する工程とを有する電子部品の製造方法であって、
   前記保持部材には、前記保持孔から露出している素子本体の端部に形成してある下地層に接続される導電経路が形成してあり、当該導電経路を通して前記下地層に負の電圧を印加し、電解メッキを行い、
   前記保持部材には、複数の素子本体を着脱自在に保持する複数の保持孔が形成してあり、前記導電経路が、各保持孔の内壁の少なくとも一部に形成してある内壁導電層と、各保持孔の内壁導電層を接続する中間埋込導電層と、で構成してあり、
   前記保持部材における前記導電経路以外の部分が、絶縁部材で構成してあり、
   前記中間埋込導電層には、電圧供給線が接続してあり、当該電圧供給線から中間埋込導電層および内壁導電層を通して、各素子本体の下地層に電圧を供給することを特徴とする電子部品の製造方法。
2. 前記内壁導電層が各保時孔の貫通方向に形成してあり、各保持孔の貫通方向両側から露出している前記素子本体の両端部に形成してある両下地層を電気的に接続してある請求項１に記載の電子部品の製造方法。
3. 外部電極を形成するための素子本体を準備する工程と、
   素子本体の端部に導電性の下地層を形成する工程と、
   前記素子本体の端部に形成された下地層が露出するように、当該素子本体を着脱自在に保持する保持孔が形成された保持部材で前記素子本体を保持する工程と、
   前記保持部材により保持された素子本体における露出している端部を電解メッキ液中に浸し、当該下地層に負の電圧を印加し、電解メッキを行い、メッキ液が接触している下地層の表面にメッキ膜を形成する工程とを有する電子部品の製造方法であって、
   前記保持部材には、前記保持孔から露出している素子本体の端部に形成してある下地層に接続される導電経路が形成してあり、当該導電経路を通して前記下地層に負の電圧を印加し、電解メッキを行い、
   前記保持部材には、複数の素子本体を着脱自在に保持する複数の保持孔が形成してあり、前記導電経路が、各保持孔の内壁の少なくとも一部に形成してある内壁導電層で構成してあり、
   前記保持部材における前記導電経路以外の部分が、絶縁部材で構成してあり、
   各内壁導電層が各保時孔の貫通方向に形成してあり、各保持孔の貫通方向両側から露出している前記素子本体の両端部に形成してある両下地層を電気的に接続し、
   前記保持部材の一方の表面から露出している各素子本体の下地層から、前記内壁導電層を通して、前記保持部材の他方の表面から露出して前記メッキ液に浸漬している各素子本体の下地層に向けて電圧を供給することを特徴とする電子部品の製造方法。
4. 外部電極を形成するための素子本体を準備する工程と、
   素子本体の端部に導電性の下地層を形成する工程と、
   前記素子本体の端部に形成された下地層が露出するように、当該素子本体を着脱自在に保持する保持孔が形成された保持部材で前記素子本体を保持する工程と、
   前記保持部材により保持された素子本体における露出している端部を電解メッキ液中に浸し、当該下地層に負の電圧を印加し、電解メッキを行い、メッキ液が接触している下地層の表面にメッキ膜を形成する工程とを有する電子部品の製造方法であって、
   前記保持部材には、前記保持孔から露出している素子本体の端部に形成してある下地層に接続される導電経路が形成してあり、当該導電経路を通して前記下地層に負の電圧を印加し、電解メッキを行い、
   前記保持部材には、複数の素子本体を着脱自在に保持する複数の保持孔が形成してあり、前記保持部材自体が導電性部材により形成されて前記導電経路を構成し、
   前記保持部材には、電圧供給線が接続してあり、当該電圧供給線から保持部材を通して、各素子本体の下地層に電圧を供給することを特徴とする電子部品の製造方法。
5. 外部電極を形成するための素子本体を準備する工程と、
   素子本体の両端部に導電性の下地層をそれぞれ形成する工程と、
   前記素子本体の両端部に形成された下地層が露出するように、当該素子本体を着脱自在に保持する複数の保持孔が形成された絶縁性の保持部材で複数の前記素子本体を保持する工程と、
   前記保持部材により保持された各素子本体における露出している一方の第１端部を電解メッキ液中に浸し、当該下地層に負の電圧を印加し、電解メッキを行い、メッキ液が接触している下地層の表面にメッキ膜を形成する工程とを有する電子部品の製造方法であって、
   前記保持部材により保持された各素子本体における露出している他方の第２端部から各素子本体の内部回路を通して、各素子本体における露出している前記第１端部へ電圧を供給して電解メッキを行うことを特徴とする電子部品の製造方法。
6. 前記保持部材の一方の表面から露出している前記素子本体の一方の下地層の表面にメッキ膜を形成した後に、
   前記保持部材の表裏面を反転し、前記保持部材の他方の表面から露出している前記素子本体の他方の下地層の表面にメッキ膜を形成することを特徴とする請求項１〜５のいずれかに記載の電子部品の製造方法。
7. 外部電極が形成される予定の素子本体の端部に電解メッキ膜を形成するために、前記素子本体を保持する保持部材であって、
   前記素子本体の端部に形成された下地層が露出するように、前記素子本体を保持する保持孔が形成され、
   前記保持孔から露出している素子本体の端部に形成してある下地層に接続される導電経路が形成してあり、当該導電経路を通して前記下地層に負の電圧を印加し、電解メッキを行うように構成してあり、
   前記保持部材には、複数の素子本体を着脱自在に保持する複数の保持孔が形成してあり、前記導電経路が、各保持孔の内壁の少なくとも一部に形成してある内壁導電層と、各保持孔の内壁導電層を接続する中間埋込導電層と、で構成してあり、
   前記保持部材における前記導電経路以外の部分が、絶縁部材で構成してあり、
   前記中間埋込導電層には、電圧供給線が接続してあり、当該電圧供給線から中間埋込導電層および内壁導電層を通して、各素子本体の下地層に電圧を供給するように構成してある保持部材。
8. 前記内壁導電層が各保時孔の貫通方向に形成してあり、各保持孔の貫通方向両側から露出している前記素子本体の両端部に形成してある両下地層を電気的に接続してある請求項７に記載の保持部材。
9. 外部電極が形成される予定の素子本体の端部に電解メッキ膜を形成するために、前記素子本体を保持する保持部材であって、
   前記素子本体の端部に形成された下地層が露出するように、前記素子本体を保持する保持孔が形成され、
   前記保持孔から露出している素子本体の端部に形成してある下地層に接続される導電経路が形成してあり、当該導電経路を通して前記下地層に負の電圧を印加し、電解メッキを行うように構成してあり、
   前記保持部材には、複数の素子本体を着脱自在に保持する複数の保持孔が形成してあり、前記導電経路が、各保持孔の内壁の少なくとも一部に形成してある内壁導電層で構成してあり、
   前記保持部材における前記導電経路以外の部分が、絶縁部材で構成してあり、
   各内壁導電層が各保時孔の貫通方向に形成してあり、各保持孔の貫通方向両側から露出している前記素子本体の両端部に形成してある両下地層を電気的に接続するように構成してある保持部材。
10. 外部電極が形成される予定の素子本体の端部に電解メッキ膜を形成するために、前記素子本体を保持する保持部材であって、
    前記素子本体の端部に形成された下地層が露出するように、前記素子本体を保持する保持孔が形成され、
    前記保持孔から露出している素子本体の端部に形成してある下地層に接続される導電経路が形成してあり、当該導電経路を通して前記下地層に負の電圧を印加し、電解メッキを行うように構成してあり、
    前記保持部材には、複数の素子本体を着脱自在に保持する複数の保持孔が形成してあり、前記保持部材自体が導電性部材により形成されて前記導電経路を構成し、
    前記保持部材には、電圧供給線が接続してあり、当該電圧供給線から保持部材を通して、各素子本体の下地層に電圧を供給することを特徴とする保持部材。

Images