JP4262970B2 - 電子回路基板 - Google Patents

電子回路基板 Download PDF

Info

Publication number
JP4262970B2
JP4262970B2 JP2002354022A JP2002354022A JP4262970B2 JP 4262970 B2 JP4262970 B2 JP 4262970B2 JP 2002354022 A JP2002354022 A JP 2002354022A JP 2002354022 A JP2002354022 A JP 2002354022A JP 4262970 B2 JP4262970 B2 JP 4262970B2
Authority
JP
Japan
Prior art keywords
circuit board
electronic circuit
shield box
alignment
positioning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002354022A
Other languages
English (en)
Other versions
JP2004186570A (ja
Inventor
謙吾 吉岡
高宏 長嶺
徹 立石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2002354022A priority Critical patent/JP4262970B2/ja
Publication of JP2004186570A publication Critical patent/JP2004186570A/ja
Application granted granted Critical
Publication of JP4262970B2 publication Critical patent/JP4262970B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は、電子部品や電子回路ブロック等の電磁波的なシールドや、構造的な補強を目的として、前述の電子部品や電子回路ブロックを覆うように設けられるシールドボックスと接合する、電子回路基板に関するものである。
【0002】
【従来の技術】
シールドボックスは、電子回路基板上の電子部品や電子回路ブロック等(以下、これらを併せて電子部品という)を覆い、外部との電磁波的な遮断や、構造的な補強等の目的で設けられているものである(例えば、特許文献1参照)。
文献1によれば、シールドケース(シールドボックス)は、その側面を構成する端子と、端子の一部に一体化して設けられた位置決め用突起を下側にして、電子回路板上の電子部品等を覆うように搭載され、半田付けにより接合されている。このシールドケースを接合する電子回路板は、シールドケースを接合するために電子部品の周囲に設けられたシールドケースはんだ付け用のパッドを備え、位置決め用突起に対応する位置に切り欠きが設けられている。
【0003】
電子回路基板にシールドボックスを接合する方法は、以下のようなものが一般的である。電子回路基板上における、シールドボックスの端子が接合される予定領域に沿って、シールドボックスの端子幅よりも広く、一様な幅を持った半田付けパッド(以下、単にパッドともいう。)が一定の間隔を持って複数形成される。また、パッド上にクリーム半田が供給される。また、隣り合うパッドとパッドとの間隙であって、位置決め用の突起に対応する位置の電子回路基板に、位置決め用の孔が形成される。
【0004】
その後、電子回路基板とシールドボックスとの位置合わせを行い、シールドボックスの位置決め用の突起が電子回路基板の位置決め用の孔に差し込まれ、半田付けパッドと端子が接着される。シールドボックスを電子回路基板に載置した状態で全体をリフロー炉の中に通し、適当な温度で加熱する。リフロー加熱により半田付けパッドは溶融し、電子回路基板上とシールドボックスは接合される。
【0005】
【特許文献1】
特開2002−64295公報(2頁、図1)。
【0006】
【発明が解決しようとする課題】
従来の電子回路基板は、以上のように構成されているため、以下に示すような課題があった。
半田付けパッドは、電子回路基板とシールドボックスとが接合されたとき、構造上の強度の保持に必要な程度の幅の広さが要求される。しかし、リフロー加熱時にパッド上のクリーム半田が溶融するので、パッドの幅が広いと実装位置にずれが生じてしまう。したがって、シールドボックスと電子回路基板との位置合わせを正確に行うために、位置決め用の突起と位置決め用の孔とが設けられていた。位置合わせを正確に行うためには位置決め用の孔の径ができる限り小さい方が良いが、位置合わせを正確に行うために十分小さい径にすると、位置決め用の突起が位置決め用の孔に挿入されずに、電子回路基板に干渉し、電子回路基板を破壊するおそれがあるという課題があった。
【0007】
また、電子回路基板の、パッドとパッドとの間隙であって位置決め用の突起に対応する位置に、位置決め用の孔が設けられていたため、電子回路基板に形成される配線パターンに制約が生じるという課題があった。
【0008】
この発明は、上記のような課題を解決するためになされたもので、位置決め用の突起の干渉による電子回路基板の破壊を防ぐために、位置決め用の孔を広く設けても、正確な位置合わせが可能な電子回路基板を得ることを目的とする。
また、位置決め用の突起および位置決め用の孔に依らなくても、正確な位置合わせができ、電子回路基板の配線パターンの自由度が広がる電子回路基板を得ることを目的とする。
【0009】
【課題を解決するための手段】
この発明に係る電子回路基板は、基板に搭載される電子部品を覆うシールドボックスを接合するために設けられた半田付けパッドが、シールドボックスが接合される四隅の位置に設けられ、シールドボックスとの接合強度確保用の接合強度確保部と、四隅以外の直線部分に設けられ、シールドボックスの位置合わせ用の位置合わせ部とを備え、位置合わせ部は、接合強度確保部よりも狭い幅であり、接合強度確保部と位置合わせ部とは、シールドボックスが接合される予定位置上に交互に設けられるようにしたものである。
【0010】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態1.
図1はこの発明の実施の形態1による電子回路基板の概略的な構成を示す説明図であり、電子回路基板と、これに搭載するシールドボックスとの分解斜視図で示す。図1の半田付けパッドは、その形成領域を概略的に示したものである。図2は実施の形態1の電子回路基板の、半田付けパッドの形状を説明するための平面図であり、シールドボックスを搭載した電子回路基板を上側から見て、シールドボックス内部の半田付けパッド部分を透視して示したものである。図3は図2をA−A線に沿って切ったときの断面図である。なお、断面を示すハッチングは、一部を除き省略してある。
【0011】
電子回路基板1は、基板1aと、これに搭載される電子部品1bと、電子部品1bを取り巻く半田付けパッド(以下、単にパッドともいう。)1cと、位置決め用の孔1dとで構成される。また、電子回路基板1に搭載されるシールドボックス2は、棒状の位置決め用の突起2aと、これを一部に備え、シールドボックス2の側面を構成する端子2bとを有する。位置決め用の孔1dに位置決め用の突起2aが差し込まれ、シールドボックス2の端子2bが、基板1aの半田付けパッド1c上に、半田3により半田付けされることにより、電子回路基板1とシールドボックス2とが接合されている。
【0012】
パッド1cは、シールドボックス2の端子2bを接合する予定位置に沿って、一定の間隔を持って複数形成されている。パッド1cは、幅の異なる位置合わせ部1caと接合強度確保部1cbとで構成され、ここでは位置合わせ部1caと接合強度確保部1cbとが連続して形成されている。具体的には、四隅では接合強度確保部1cbの両端に位置合わせ部1caが設けられており、四隅以外の直線部分においては、位置合わせ部1caの両端に接合強度確保部1cbが設けられている。
【0013】
接合強度確保部1cbは、シールドボックス2を接合した場合に、シールドボックス2と電子回路基板1との接合強度を確保するために十分な幅を有する。接合強度確保部1cbの幅は、端子幅、寸法公差、シールドボックスの大きさ、電子回路基板の大きさ等、様々な要件により好適なものに決定される。
位置合わせ部1caの幅は、接合強度確保部1cbよりも狭い幅であり、リフロー加熱時に、セルフアライメント効果によりシールドボックス2との位置合わせが可能な幅とする。例えば、シールドボックス2の端子2bの幅に近似する広さの幅であって、端子2bよりもやや広めの幅は、位置合わせ部1caとして好適である。
【0014】
以上のような半田付けパッド1cのパターン形状は、エッチング等の種々の好適な方法により形成することができる。
また、接合時のシールドボックス2の位置決め用の突起2aに対応する位置のパッド1cとパッド1cとの間隙の基板1aに、位置決め用の孔1dが設けられている。位置決め用の孔1dは、電子回路基板1とシールドボックス2との位置決め時に、位置決め用の突起2aが孔以外の位置の基板1aに干渉し、基板1aを破壊するおそれがない程度に十分な大きさの径を有する。
【0015】
次に、電子回路基板1上にシールドボックス2を接合する方法について説明する。
まず、基板1a上のシールドボックス2を搭載する予定位置にエッチング等の種々の好適な方法によりパッドを形成し、半田付けパッド1cとする。半田付けパッド1cは一定の間隔を持って複数形成される。パッド1cの数は、シールドボックス2搭載のための、位置合わせおよび接合強度確保の目的を満足する好適な数に決められ、形成される。また、パッド1c上にクリーム半田が供給される。また、接合時のシールドボックス2の位置決め用の突起2aに対応する位置の基板1aに、ドリル等を用いた穴あけ加工により、位置決め用の孔1dが形成される。
【0016】
次に、位置決め用の突起2aが位置決め用の孔1dに差し込まれるように、シールドボックス2の位置決め用の突起2aと電子回路基板1の位置決め用の孔1dとの位置合わせを行う。
シールドボックス2を電子回路基板1上に載置した状態で全体をリフロー炉の中に通し、適当な温度でリフロー加熱する。加熱により、クリーム半田が溶融するが、このとき、位置合わせ部1caによるセルフアライメント効果により、位置合わせ部1caの中心の位置に端子が引き寄せられ、搭載位置のばらつきを吸収し正規の位置に実装することができる。特に、位置合わせ部1caの幅は接合強度確保部1cbよりも狭く、シールドボックス2の端子2bの幅と近似しているため、搭載位置のばらつきもより少なくすることができる。
その後、クリーム半田は硬化して、クリーム半田は図3に示す半田3になり、シールドボックス2は電子回路基板1上に接合される。
【0017】
以上のように、この実施の形態1の電子回路基板1によれば、電子部品1bを覆うシールドボックス2を接合するために電子部品1bの周囲に設けられた半田付けパッド1cを、幅の異なる位置合わせ部1caと接合強度確保部1cbとで構成されるようにした。このように、半田付けパッド3の位置合わせ部1caにより、リフロー加熱時のセルフアライメント効果を利用して、電子回路基板1とシールドボックス2との位置合わせを行うことができるので、位置決め用の突起の干渉による電子回路基板の破壊を防ぐために、位置決め用の孔を広く設けても、正確な位置合わせが可能な電子回路基板を得ることができるという効果が得られる。
【0018】
に、参考例1の電子回路基板11について説明する。参考例1では、位置決め用の孔を形成しない場合について説明する。
図4は参考例1の電子回路基板11を説明するための平面図であり、シールドボックス12を搭載した電子回路基板11を上側から見て、シールドボックス12内部の半田付けパッド部分を透視して示したものである。図5は位置決め用の孔を設けた場合と設けない場合の、位置決め用の孔周辺における、電子回路基板上の配線パターンの例を比較して示したものである。図5(a)は実施の形態1における電子回路基板の位置決め用の孔とその周辺の配線パターンとを示す図であり、図5(b)は参考例1の電子回路基板の位置決め用の孔を除去した場合の配線パターンの一例を示す図である。
【0019】
電子回路基板11は、基板11aと、これに搭載される図示しない電子部品、電子部品を取り巻く半田付けパッド(以下、単にパッドともいう。)11cとで構成される。また、電子回路基板11に搭載されるシールドボックス12は、シールドボックス2の側面を構成する端子12bを有する。シールドボックス12の端子12bが、基板11aの半田付けパッド11c上に半田付けされることにより、電子回路基板11とシールドボックス12とが接合されている。
【0020】
パッド11cは、シールドボックス12の端子12bを接合する予定位置に沿って、一定の間隔を持って複数形成されている。パッド11cは、幅の異なる位置合わせ部11caと接合強度確保部11cbとで構成され、ここでは位置合わせ部11caと接合強度確保部11cbとが連続して形成されている。具体的には、四隅では接合強度確保部11cbの両端に位置合わせ部11caが設けられており、四隅以外の直線部分においては、位置合わせ部11caの両端に接合強度確保部11cbが設けられている。
【0021】
ここでは、実施の形態1とは異なり、電子回路基板13に位置決め用の孔が設けられていない。このため、シールドボックス12と電子回路基板13の位置合わせは半田付けパッド13のみによって行われる。
その他の構成要素は実施の形態1と同様であるため、詳細な説明を省略する。
【0022】
次に、電子回路基板11上にシールドボックス12を接合する方法について説明する。
まず、電子回路基板11上のシールドボックス12を搭載する予定位置に、エッチング等の種々の好適な方法によりパッドを形成し、半田付けパッド11cとする。半田付けパッド11cは一定の間隔を持って複数形成される。パッド11cの数は、シールドボックス12搭載のための、位置合わせおよび接合強度確保の目的を満足する好適な数に決められ、形成される。また、パッド11c上に図示しないクリーム半田が供給される。
【0023】
次に、シールドボックス12と電子回路基板11との位置合わせを行い、シールドボックス12を電子回路基板11上に載置する。
シールドボックス12を電子回路基板11上に載置した状態で全体をリフロー炉の中に通し、適当な温度でリフロー加熱する。加熱により、クリーム半田が溶融するが、このとき、位置合わせ部11caによるセルフアライメント効果により、位置合わせ部11caの中心の位置に端子が引き寄せられ、搭載位置のばらつきを吸収し正規の位置に実装することができる。特に、位置合わせ部11caの幅は接合強度確保部11cbよりも狭く、シールドボックス12の端子12bの幅と近似しているため、搭載位置のばらつきもより少なくすることができる。その後、クリーム半田は硬化し、シールドボックス12は電子回路基板11上に接合される。
【0024】
以上のように、この参考例1の電子回路基板11によれば、電子部品を覆うシールドボックス12を接合するために電子部品の周囲に設けられた半田付けパッド11cを、幅の異なる位置合わせ部11caと接合強度確保部11cbとで構成されるようにした。また、位置決め用の孔を設けず、電子回路基板11とシールドボックス12との位置合わせは、半田付けパッド11cの位置合わせ部11caのみに依るようにした。このため、従来は位置決め用の孔1dにより配線4のパターンが制限されていたが(図5(a))、位置決め用の孔を削除するとこれが設けられていた部分にも配線14を形成することができるため(図5(b))、配線パターン設計の効率化を図ることができるという効果が得られる。
【0025】
実施の形態1および参考例1の半田付けパッド1cおよび11cにおいては、位置合わせ部1caおよび11caと接合強度確保部1cbおよび11cbが連続して設けられた例につき説明したが、位置合わせ部および接合強度確保部はそれぞれ独立して形成されたものであっても良い。
【0026】
次に、参考例1の変形例の電子回路基板21について説明する。
図6は参考例1の変形例の電子回路基板21を説明するための平面図であり、シールドボックス22を搭載した電子回路基板21を上側から見て、シールドボックス22内部の半田付けパッド23部分を透視して示したものである。
【0027】
電子回路基板21は、基板21aと、これに搭載される図示しない電子部品、電子部品を取り巻く半田付けパッド(以下、単にパッドともいう。)21cとで構成される。パッド21cは、幅の異なる位置合わせ部21caと接合強度確保部21cbとがそれぞれ独立して形成されている。位置合わせ部21caと接合強度確保部21cbとは、パッド形成予定位置上に交互に設けられており、また、四隅には接合強度確保部21cbが設けられるようにしてある。
その他の構成要素は参考例1と同様であるため、詳細な説明を省略する。
【0028】
【発明の効果】
以上のように、この発明によれば、基板に搭載される電子部品を覆うシールドボックスを接合するために設けられた半田付けパッドを、シールドボックスが接合される四隅の位置に設けられ、シールドボックスとの接合強度確保用の接合強度確保部と、四隅以外の直線部分に設けられ、シールドボックスの位置合わせ用の位置合わせ部とを備え、位置合わせ部は、接合強度確保部よりも狭い幅であり、接合強度確保部と位置合わせ部とは、シールドボックスが接合される予定位置上に交互に設けられるように電子回路基板を構成したので、半田付けパッドの位置合わせ部により、リフロー加熱時のセルフアライメント効果を利用して、電子回路基板とシールドボックスとの位置合わせを行うことができる。このため、位置決め用の突起の干渉による電子回路基板の破壊を防ぐために、位置決め用の孔を広く設けても、正確な位置合わせが可能な電子回路基板が得られる効果がある。
【0029】
また、位置決め用の孔を設けず、電子回路基板とシールドボックスとの位置合わせは、半田付けパッドの位置合わせ部のみに依るようにすることができるため、従来は設けることができなかった部分にも配線を形成することができるため、配線パターン設計の効率化を図ることが可能な電子回路基板が得られる効果がある。
【図面の簡単な説明】
【図1】 この発明の実施の形態1による電子回路基板の概略的な構成を示す分解斜視図である。
【図2】 この発明の実施の形態1の電子回路基板の、半田付けパッドの形状を説明するための平面図である。
【図3】 図2をA−A線に沿って切ったときの断面図である。
【図4】 参考例1の電子回路基板を説明するための平面図である。
【図5】 位置決め用の孔を設けた場合と設けない場合の、位置決め用の孔周辺における、電子回路基板上の配線パターンの例を比較して示したものである。
【図6】 参考例1の変形例の電子回路基板を説明するための平面図である。

Claims (1)

  1. 位置決め用の孔が設けられた基板と、該基板に搭載される電子部品と、上記位置決め用の孔に差し込まれる位置決め用の突起が設けられ、上記電子部品を覆うシールドボックスと、該シールドボックスを接合するために設けられた半田付けパッドとを備えた電子回路基板において、
    上記半田付けパッドは、
    上記シールドボックスが接合される四隅の位置に設けられ、該シールドボックスとの接合強度確保用の接合強度確保部と、
    上記四隅以外の直線部分に設けられ、上記シールドボックスの位置合わせ用の位置合わせ部とを備え、
    上記位置合わせ部は、
    上記接合強度確保部よりも狭い幅であり、
    上記接合強度確保部と上記位置合わせ部とは、
    上記シールドボックスが接合される予定位置上に交互に設けられることを特徴とする電子回路基板。
JP2002354022A 2002-12-05 2002-12-05 電子回路基板 Expired - Fee Related JP4262970B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002354022A JP4262970B2 (ja) 2002-12-05 2002-12-05 電子回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002354022A JP4262970B2 (ja) 2002-12-05 2002-12-05 電子回路基板

Publications (2)

Publication Number Publication Date
JP2004186570A JP2004186570A (ja) 2004-07-02
JP4262970B2 true JP4262970B2 (ja) 2009-05-13

Family

ID=32755163

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002354022A Expired - Fee Related JP4262970B2 (ja) 2002-12-05 2002-12-05 電子回路基板

Country Status (1)

Country Link
JP (1) JP4262970B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4284136A4 (en) * 2021-02-24 2024-07-10 Samsung Electronics Co Ltd PCB ARRANGEMENT

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011165685A (ja) * 2008-06-03 2011-08-25 Sharp Corp シールドケース搭載基板
JP5126244B2 (ja) * 2010-02-12 2013-01-23 株式会社村田製作所 回路モジュール
JP2012023304A (ja) * 2010-07-16 2012-02-02 Fujitsu Toshiba Mobile Communications Ltd 回路基板ユニット

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4284136A4 (en) * 2021-02-24 2024-07-10 Samsung Electronics Co Ltd PCB ARRANGEMENT

Also Published As

Publication number Publication date
JP2004186570A (ja) 2004-07-02

Similar Documents

Publication Publication Date Title
US7084353B1 (en) Techniques for mounting a circuit board component to a circuit board
JP3468227B2 (ja) スイッチング電源モジュール
JP4262970B2 (ja) 電子回路基板
JP3792518B2 (ja) 電子回路部品のシールド構造
KR0166431B1 (ko) 회로 모듈 제조방법
JP3933852B2 (ja) シールド装置
JP4748455B2 (ja) 電子部品モジュール
JP7050718B2 (ja) はんだ付け用位置決め治具
JP2005235806A (ja) ケース付電子部品
JP2002290020A (ja) 表面実装部品実装用パターンおよびその実装用パターンをそなえた回路基板
JP3807874B2 (ja) 電子回路ユニット
JP3226147B2 (ja) 表面実装部品の接合構造
EP0996317A1 (en) Structure and method for mounting an electronic circuit unit to a printed board
JPH1167945A (ja) 電子回路モジュール
JP3872600B2 (ja) 電子回路ユニットの取付方法
JPH06334322A (ja) リフローはんだ付け方法およびメタルマスク
JPH0754978Y2 (ja) トランス
JPH04243187A (ja) プリント基板
JPH09205276A (ja) 部品取付構造
JPH0878839A (ja) プリント基板の接続装置
JP2003051664A (ja) チップ部品の取付構造
JPH07288378A (ja) プリント配線板
JP2000228574A (ja) チップ部品の取付構造、並びにチップ部品の取付方法
JPH0710969U (ja) プリント基板
JPH11204954A (ja) 電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050401

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20071026

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20071026

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080401

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080526

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080813

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080916

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081010

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081104

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090113

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090210

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130220

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130220

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140220

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees