JP4260395B2 - 多重化方法及び多重化装置並びにその多重化装置を含むネットワーク - Google Patents

多重化方法及び多重化装置並びにその多重化装置を含むネットワーク Download PDF

Info

Publication number
JP4260395B2
JP4260395B2 JP2001530247A JP2001530247A JP4260395B2 JP 4260395 B2 JP4260395 B2 JP 4260395B2 JP 2001530247 A JP2001530247 A JP 2001530247A JP 2001530247 A JP2001530247 A JP 2001530247A JP 4260395 B2 JP4260395 B2 JP 4260395B2
Authority
JP
Japan
Prior art keywords
address
control data
data
virtual
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001530247A
Other languages
English (en)
Inventor
伸一 土田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Application granted granted Critical
Publication of JP4260395B2 publication Critical patent/JP4260395B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04MTELEPHONIC COMMUNICATION
    • H04M3/00Automatic or semi-automatic exchanges
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q11/00Selecting arrangements for multiplex systems
    • H04Q11/04Selecting arrangements for multiplex systems for time-division multiplexing
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q2213/00Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13076Distributing frame, MDF, cross-connect switch
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q2213/00Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13097Numbering, addressing
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q2213/00Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13099Loop multiplexer
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q2213/00Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13103Memory
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q2213/00Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13292Time division multiplexing, TDM
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q2213/00Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13393Time slot switching, T-stage, time slot interchanging, TSI
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q2213/00Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13399Virtual channel/circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Description

技術分野
本発明は、多重化方法及び多重化装置並びにその多重化装置を含むネットワークに係り、特に複数のデータを多重化し、任意の回線を選択して出力する多重化方法及び多重化装置並びにその多重化装置を含むネットワークに関する。
背景技術
時分割スイッチ(以下、TSWという)は、複数のデータを多重化する多重化処理を行なうだけでなく、多重化されたデータを選択した任意の回線に出力するクロスコネクト処理を行なうことが多くなっている。
図1は、多重化装置10の一例の構成図を示す。従来の多重化装置10は、端末装置から供給される低速データを多重化して伝送路28に出力する低速多重化部20と、伝送路28を介して供給されるデータをクロスコネクト処理するクロスコネクト部30とを含む構成である。
低速多重化部20及びクロスコネクト部30は、端末装置,回線,及び伝送路28にアドレスを割り振り、そのアドレス間の対応関係を記述したアクセスコントロールメモリ(以下、ACMという)25,33を夫々有している。このACM25,33を利用してTSW24,32は多重化処理及びクロスコネクト処理を行なっていた。
また、近年の技術進歩により、高速,大容量のTSWが安価に実現できるようになってきている。したがって、図1のTSW24,32を一のTSWに置き換えた構成も可能である。
図2は、多重化装置12の他の一例の構成図を示す。図2の多重化装置12は、TSW24,32を一のTSW40に置き換えることにより低速多重化部20及びクロスコネクト部30を一の構成部分にまとめている。なお、ACM42は、端末装置及び回線にアドレスを割り振り、そのアドレス間の対応関係を記述していた。
しかしながら、図1の多重化装置10は、二つのTSW24,32が必要であるため、遅延が増加するという問題があった。また、二つのACM25,33が必要となるため、ACM25,33の連携が取れていなければ処理が正確に行なえないという問題があった。
一方、図2の多重化装置12は、一のTSW40及びACM42により構成されているため図1の多重化装置10で問題であった遅延及び連携の問題が生じない。しかし、回線運用上、多重化処理及びクロスコネクト処理を区別した方がユーザにとって管理しやすいという問題があった。つまり、ユーザが回線運用を行なう場合、二つのTSWにより多重化処理及びクロスコネクト処理を区別した方が管理がしやすかった。
発明の開示
本発明は、上記の点に鑑みてなされたもので、時分割スイッチの処理を制御するデータを仮想的に2段構成とし、時分割スイッチの処理の管理を容易にすることができる多重化方法及び多重化装置並びにその多重化装置を含むネットワークを提供することを目的とする。
そこで、上記課題を解決するため、本発明の多重化装置は、入力されるデータを多重化し、選択した一の回線に前記多重化したデータを出力する時分割スイッチと、前記時分割スイッチの実際の接続動作を制御するための実制御データ及び仮想的な接続動作を制御するための仮想制御データを記録しているメモリとを有するように構成される。
このように、メモリに記録しているデータを実制御データ及び仮想制御データの2段構成とすることにより、2つの時分割スイッチを設定するように1つの時分割スイッチを設定することが可能となる。したがって、時分割スイッチの処理の管理が容易になると共に、経済的な多重化装置が実現できる。
また、本発明の多重化装置は、上記メモリは、入力されるデータを多重化するときに前記時分割スイッチの接続動作を制御するための第1制御データと、前記多重化したデータを出力するときに前記時分割スイッチの接続動作を制御するための第2制御データと、前記第1制御データと第2制御データとを仮想的に接続する仮想制御データとを有する構成としてもよい。
このように、メモリに記録する実制御データを第1制御データと第2制御データとに分離することにより、多重化処理を行なう第1の時分割スイッチと多重化されたデータを出力する第2の時分割スイッチとが存在するように多重化装置を制御することが可能となる。
また、本発明の多重化装置は、上記メモリは、データを供給する端末装置及び多重化したデータを出力する回線毎にアドレスを設定し、前記端末装置のアドレスと前記回線のアドレスとを仮想的に接続する仮想アドレスを設定する構成としてもよい。
このように、データを供給する端末装置及び多重化したデータを出力する回線毎にアドレスを設定し、更に、端末装備及び回線を仮想的に接続するための仮想アドレスを設定することにより、2つの時分割スイッチを設定するように1つの時分割スイッチを設定することが可能となる。
また、本発明の多重化装置は、上記メモリは、前記時分割スイッチの接続動作の設定をするとき、前記端末装置及び回線を仮想的に接続する仮想伝送路のアドレスを設定する構成としてもよい。
このように、データを供給する端末装置及び多重化したデータを出力する回線毎にアドレスを設定し、更に、端末装備及び回線を仮想的に接続するための仮想伝送路のアドレスを設定することにより、2つの時分割スイッチを設定するように1つの時分割スイッチを設定することが可能となる。
また、本発明の多重化装置は、上記メモリは、前記時分割スイッチの接続動作を制御するとき、仮想制御データを利用して前記仮想的に接続される実制御データを検出する構成としてもよい。
このように、仮想制御データを利用して仮想的に接続された実制御データを検出し、その検出された実制御データに従って時分割スイッチの接続動作を制御することにより、2つの時分割スイッチを設定するように1つの時分割スイッチを設定することが可能となる。
また、本発明の多重化装置は、前記実制御データ及び仮想制御データを設定する設定手段を更に有する構成としてもよい。
このように、設定手段を有することにより実制御データ及び仮想制御データを容易に設定することが可能である。
また、本発明の多重化方法は、入力されるデータを多重化し、選択した一の回線に前記多重化したデータを出力する時分割スイッチの実際の接続動作を制御するための実制御データを設定する段階と、前記時分割スイッチの仮想的な接続動作を制御するための仮想制御データを設定する段階と、前記実制御データ及び仮想制御データを仮想的に接続する段階と、前記仮想制御データを消去して接続された実制御データを検出する段階とを有するように構成される。
このように、設定する制御データを実制御データ及び仮想制御データの2段構成とすることにより、2つの時分割スイッチを設定するように1つの時分割スイッチを設定することが可能となる。したがって、時分割スイッチの処理の管理が容易になると共に、経済的な多重化装置が実現できる。
また、本発明の多重化方法は、データを供給する端末装置及び多重化したデータを出力する回線毎にアドレスを設定する段階と、前記端末装置のアドレスと前記回線のアドレスとを仮想的に接続する仮想アドレスを設定する段階と、前記仮想アドレスを利用して前記端末装置のアドレスと回線のアドレスとを仮想的に接続する段階と、前記仮想アドレスを消去して接続された端末装置のアドレス及び回線のアドレスを検出する段階とを有するように構成される。
このように、データを供給する端末装置及び多重化したデータを出力する回線毎にアドレスを設定し、その端末装置のアドレスと回線のアドレスとを仮想的に接続する仮想アドレスを設定することにより、2つの時分割スイッチを設定するように1つの時分割スイッチを設定することが可能となる。
また、本発明のネットワークは、入力されるデータを多重化し、選択した一の回線に前記多重化したデータを出力する時分割スイッチと、前記時分割スイッチの実際の接続動作を制御するための実制御データ及び仮想的な接続動作を制御するための仮想制御データを記録しているメモリとを有する多重化装置を含むように構成される。
このように、メモリに記録しているデータを実制御データ及び仮想制御データの2段構成とする多重化装置を有することにより、経済的な多重化装置が実現でき、結果として経済的なネットワークが実現できる。
また、本発明のネットワークは、上記メモリは、入力されるデータを多重化するときに前記時分割スイッチの接続動作を制御するための第1制御データと、前記多重化したデータを出力するときに前記時分割スイッチの接続動作を制御するための第2制御データと、前記第1制御データと第2制御データとを仮想的に接続する仮想制御データとを有する構成としてもよい。
このように、メモリに記録する実制御データを第1制御データと第2制御データとに分離することにより、多重化処理を行なう第1の時分割スイッチと多重化されたデータを出力する第2の時分割スイッチとが存在するように多重化装置を制御することが可能となり、経済的な多重化装置が実現できる。したがって、経済的なネットワークが実現できる。
また、本発明のネットワークは、上記メモリは、データを供給する端末装置及び多重化したデータを出力する回線毎にアドレスを設定し、前記端末装置のアドレスと前記回線のアドレスとを仮想的に接続する仮想伝送路のアドレスを設定することを特徴とする多重化装置を含む構成としてもよい。
このように、端末装置のアドレスと回線のアドレスとを仮想的に接続する仮想伝送路のアドレスを設定することにより、2つの時分割スイッチを設定するように1つの時分割スイッチを設定することが可能な多重化装置を実現でき、結果として経済的なネットワークが実現できる。
発明を実施するための最良の形態
以下、本発明の実施の形態について図面に基づいて説明する。
最初に、TSWの処理について簡単に説明する。図3は、TSW50の動作を説明する一例の図を示す。図3(A)において、1周期が4タイムスロットで構成されるデータが入力共通線からTSW50に供給されている。なお、TSW50に供給されるデータは、「A,B,C,D,A,B,C,D,・・」の順番に供給されているものとする。
図3(B)に示すように、TSW50に供給されたデータはアドレスカウンタ54に従ってスイッチングされてタイムスロット毎にデータメモリ52に書き込まれる。そして、データメモリ52に書き込まれたデータはアクセスコントロールメモリ(以下、ACMという)56に予め設定されているデータに従ってデータメモリ52から出力共通線に読み出される。
具体的には、TSW50に供給されたデータは、「A,B,C,D」の順番にデータメモリ52に書き込まれ、ACM56に設定されているデータに従って、「D,A,B,C」の順番に読み出される。このように、ACM56に予め設定されているデータに従ってデータメモリ52に書き込まれているデータを読み出すことによりタイムスロットの並び替えを実現している。
次に、本発明の多重化装置の構成について図4を参照して説明する。図4は、本発明の多重化装置100の一実施例の構成図を示す。
図4の多重化装置100は、チャネル盤101〜103,TSW110,ACM120,及び多重IF盤131,132を含む構成である。チャネル盤101〜103は、例えば電話,端末装置等と接続されており、音声,データ等の低速信号が供給される。また、多重IF盤131,132は、例えば他の多重化装置等と回線を介して接続されている。
TSW110は、チャネル盤101〜103から供給される低速信号を多重化処理後、クロスコネクト処理を行なって多重IF盤131,132に出力している。なお、TSW110の処理は、ACM120に記録されているアドレス等に従って行われる。
ACM120は、実際に端末装置及び回線に割り振られたアドレスを書き込む実アドレスエリアと、ダミーのアドレスを書き込むダミーアドレスエリアとを有する構成である。更に、実アドレスエリア及びダミーアドレスエリアは低速多重設定エリアと、クロスコネクト設定エリアとを含む構成である。つまり、低速多重設定エリアの実アドレスエリア及びクロスコネクト設定エリアの実アドレスエリアは、ダミーアドレスエリアを介して設定されている。
このように、ダミーエリアを設けることにより、ACMのアドレスエリアを仮想的に2段構成とすることができ、実際には1つのTSWを仮想的に2つのTSWが直列に接続されているようにすることができる。具体的には、図4のTSW110が二つに分割され、その間にダミーの伝送路があるとみなすことが可能である。
したがって、端末装置からダミーの伝送路までの低速多重設定エリアの設定と、ダミーの伝送路から回線までのクロスコネクト設定エリアの設定とを組み合わせることにより実際の回線設定を得ることができる。
なお、ダミーアドレスエリアを介さないで実アドレスエリア間を直接接続する設定もあり得る。また、端末装置と端末装置との設定、及び回線と回線との設定も当然可能である。
次に、TSWの構成について図5を参照して更に詳細に説明する。図5は、TSW110の一実施例の構成図を示す。TSW110は、バッファメモリ111,113と、高速メモリ112とを含む構成である。
チャネル盤101〜103とTSW110とは、高速のバスBで接続されていることが多く、バスBと高速メモリ112との間に同期を取るためのバッファメモリ111を設けている。また、多重IF盤131,132とTSW110とは、高速のバスBで接続されていることが多く、バスBと高速メモリ112との間に同期を取るためのバッファメモリ113を設けている。
高速メモリ112の書き込み及び読み出し処理は、ACM120に記録されている書き込みアドレス及び読み出しアドレスにより制御される。そして、ACM120に記載されている書き込みアドレス及び読み出しアドレスは、I/O部122を介して接続される外部コンソール124を利用して設定される。なお、外部コンソール124は、多重化装置100自体にキーボード及びディスプレイを有する構成としてもよいし、外部に別のメンテナンス用コンソールを有する構成としてもよい。
次に、図6及び図7を参照して多重化装置100の動作について説明する。図6は、ACM120に記録されるアドレスの一例の構成図を示す。図7は、本発明の多重化装置100の処理を説明する一実施例のフローチャートを示す。
図6に示すように、ACM120は低速多重エリア140と、仮想パッチエリア142と、クロスコネクトエリア144とを含む。低速多重エリア140とクロスコネクトエリア144とに設定されている内容は、図7のフローチャートの処理に従って実際に接続する実設定150に置き換えられる。
図7のフローチャートにおいて、ステップS10では例えば外部コンソール124から設定アドレスが入力される。ステップS10に続いてステップS20に進み、入力された設定アドレスが低速多重エリア140に対するものか否かを判定する。
低速多重エリア140に対するものであると判定すると(S20においてYES)、ステップS30に進む。なお、低速多重エリア140に対するものでないと判定すると(S20においてNO)、ステップS40に進む。
ステップS30では、入力された設定アドレスが端末−端末間の設定アドレスか否かを判定する。端末−端末間の設定アドレスであると判定すると(S30においてYES)、ステップS60に進む。また、端末−端末間の設定アドレスでないと判定すると(S30においてNO)、ステップS50に進む。
ステップS40では、入力された設定アドレスが回線−回線間の設定アドレスか否かを判定する。回線−回線間の設定アドレスであると判定すると(S40においてYES)、ステップS80に進む。また、回線−回線間の設定アドレスでないと判定すると(S40においてNO)、ステップS50に進む。
ステップS30において入力された設定アドレスが端末−端末間の設定アドレスでないと判定した場合、及びステップS40において入力された設定アドレスが回線−回線間の設定アドレスでないと判定した場合、ステップS50に進み、ACM120の低速多重エリア140,クロスコネクトエリア144に端末,回線の実アドレスが入力される。例えば、図6では端末DTE1にアドレス「aaa」,回線EEEにアドレス「bbb」が入力されている。
ステップS50に続いてステップS70に進み、仮想の伝送路に仮想アドレスを割り当てるための仮想パッチエリア情報が入力される。ステップS70に続いてステップS90に進み、低速多重エリア140,仮想パッチエリア142,及びクロスコネクトエリア144の設定アドレスを読み出す。
ステップS90に続いてステップS100に進み、S90の処理により読み出された設定アドレスから仮想アドレスの内容が取り除かれる。そして、ステップS100に続いてステップS120に進み、端末−回線間の実アドレスの設定がなされる。
なお、ステップS30において、端末−端末間の設定アドレスであると判定すると(S30においてYES)、ステップS60に進み、仮想アドレスを割り当てることなく端末の実アドレスが入力される。ステップS60に続いてステップS110に進み、端末−端末間の実アドレスの設定がなされる。
また、ステップS40において、回線−回線間の設定アドレスであると判定すると(S40においてYES)、ステップS80に進み、仮想アドレスを割り当てることなく回線の実アドレスが入力される。ステップS80に続いてステップS130に進み、回線−回線間の実アドレスの設定がなされる。
そして、ステップS110〜130に続いてステップS140に進み、実アドレスがACM120に書き込まれ、ステップS150において回線接続が行われる。
次に、本発明の多重化装置100を含むネットワークについて図8を参照して説明する。図8は、本発明の多重化装置100を含むネットワークの一例の構成図を示す。
回線管理上、音声やデータ端末から供給される低速信号を多重する低速多重化装置と、ディジタルパスを構成するクロスコネクト装置とは別構成としたほうが管理しやすい。特に、図8に示すようなメッシュ状のネットワークになると、クロスコネクト装置による回線設定が重要になり、クロスコネクト装置による回線設定を低速多重処理の回線設定と切り離して作成することが必要になる。
なお、ネットワークの集中局において、ネットワーク全体の回線設定のデータを保有して障害等による迂回切替を行なうネットワークマネージメントシステムNMSを設置する場合、同様にACMの設定データを分離することが可能である。
次に、本発明の多重化装置の構成について更に詳細に説明する。図9は、本発明の多重化装置200の一実施例の詳細な構成図を示す。
図9の多重化装置200は、ACM222に記録されている設定データの書き替えをRAM211,CPU212,及びROM213で構成される装置制御部により行なう。CPU212は、ACM222に記録されている設定データを演算して実設定データ221を作成し、その実設定データを利用してTSW215の回線切替を行なう。
また、I/O−IF部230を介して接続されるNMS240は大容量のディスク241を有しているため、ネットワーク全体の設定データを保有し、必要に応じて構成ノードに設定データを配信したり、障害や事故に対して迂回切替処理を行なう。
以上のように、本発明では1台の多重化装置で仮想的に2台の多重化装置の役目を果たすことができ、回線管理を容易にすることができる。また、TSWの段数が減少するために経済的なネットワークの構成が可能となり、遅延の減少,音声品質の向上,データ応答の改善,スループロットの増加等が実現できる。
【図面の簡単な説明】
本発明の特徴及び利点は添付の図面を参照しながら以下の詳細な説明を読むことにより一層明瞭となるであろう。
図1は、多重化装置の一例の構成図である。
図2は、多重化装置の他の一例の構成図である。
図3は、TSWの動作を説明する一例の図である。
図4は、本発明の多重化装置の一実施例の構成図である。
図5は、TSWの一実施例の構成図である。
図6は、ACMに記録されるアドレスの一例の構成図である。
図7は、本発明の多重化装置の処理を説明する一実施例のフローチャートである。
図8、本発明の多重化装置を含むネットワークの一例の構成図である。
図9、本発明の多重化装置の一実施例の詳細な構成図である。

Claims (11)

  1. 入力されるデータを多重化し、選択した一の回線に前記多重化したデータを出力する時分割スイッチと、
    前記時分割スイッチの実際の接続動作を制御するための実制御データ及び仮想的な接続動作を制御するための仮想制御データを記録しているメモリと
    を有する多重化装置。
  2. 前記メモリは、入力されるデータを多重化するときに前記時分割スイッチの接続動作を制御するための第1制御データと、
    前記多重化したデータを出力するときに前記時分割スイッチの接続動作を制御するための第2制御データと、
    前記第1制御データと第2制御データとを仮想的に接続する仮想制御データとを有する請求項1記載の多重化装置。
  3. 前記メモリは、データを供給する端末装置及び多重化したデータを出力する回線毎にアドレスを設定し、前記端末装置のアドレスと前記回線のアドレスとを仮想的に接続する仮想アドレスを設定することを特徴とする請求項1記載の多重化装置。
  4. 前記メモリは、前記時分割スイッチの接続動作の設定をするとき、前記端末装置及び回線を仮想的に接続する仮想伝送路のアドレスを設定することを特徴とする請求項3記載の多重化装置。
  5. 前記メモリは、前記時分割スイッチの接続動作を制御するとき、仮想制御データを利用して前記仮想的に接続される実制御データを検出することを特徴とする請求項1記載の多重化装置。
  6. 前記実制御データ及び仮想制御データを設定する設定手段を更に有する請求項1記載の多重化装置。
  7. 入力されるデータを多重化し、選択した一の回線に前記多重化したデータを出力する時分割スイッチの実際の接続動作を制御するための実制御データを設定する段階と、
    前記時分割スイッチの仮想的な接続動作を制御するための仮想制御データを設定する段階と、
    前記実制御データ及び仮想制御データを仮想的に接続する段階と、
    前記仮想制御データを消去して接続された実制御データを検出する段階と
    を有する多重化方法。
  8. データを供給する端末装置及び多重化したデータを出力する回線毎にアドレスを設定する段階と、
    前記端末装置のアドレスと前記回線のアドレスとを仮想的に接続する仮想アドレスを設定する段階と、
    前記仮想アドレスを利用して前記端末装置のアドレスと回線のアドレスとを仮想的に接続する段階と、
    前記仮想アドレスを消去して接続された端末装置のアドレス及び回線のアドレスを検出する段階と
    を有する多重化方法。
  9. 入力されるデータを多重化し、選択した一の回線に前記多重化したデータを出力する時分割スイッチと、
    前記時分割スイッチの実際の接続動作を制御するための実制御データ及び仮想的な接続動作を制御するための仮想制御データを記録しているメモリと
    を有する多重化装置を含むネットワーク。
  10. 前記メモリは、入力されるデータを多重化するときに前記時分割スイッチの接続動作を制御するための第1制御データと、
    前記多重化したデータを出力するときに前記時分割スイッチの接続動作を制御するための第2制御データと、
    前記第1制御データと第2制御データとを仮想的に接続する仮想制御データとを有する多重化装置を含む請求項9記載のネットワーク。
  11. 前記メモリは、データを供給する端末装置及び多重化したデータを出力する回線毎にアドレスを設定し、前記端末装置のアドレスと前記回線のアドレスとを仮想的に接続する仮想伝送路のアドレスを設定することを特徴とする多重化装置を含む請求項9記載のネットワーク。
JP2001530247A 1999-10-14 1999-10-14 多重化方法及び多重化装置並びにその多重化装置を含むネットワーク Expired - Fee Related JP4260395B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP1999/005682 WO2001028143A1 (fr) 1999-10-14 1999-10-14 Technique, dispositif de multiplexage et reseau dote de ce dispositif

Publications (1)

Publication Number Publication Date
JP4260395B2 true JP4260395B2 (ja) 2009-04-30

Family

ID=14236996

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001530247A Expired - Fee Related JP4260395B2 (ja) 1999-10-14 1999-10-14 多重化方法及び多重化装置並びにその多重化装置を含むネットワーク

Country Status (3)

Country Link
US (1) US7020134B2 (ja)
JP (1) JP4260395B2 (ja)
WO (1) WO2001028143A1 (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6079896A (ja) 1983-10-07 1985-05-07 Oki Electric Ind Co Ltd 通話路接続方式
JPH022299A (ja) * 1988-06-13 1990-01-08 Fujitsu Ltd 時間スイッチ回路
JPH0724396B2 (ja) * 1988-07-08 1995-03-15 富士通株式会社 同期多重変換装置
JPH04156197A (ja) 1990-10-19 1992-05-28 Fujitsu Ltd マルチポートtsw素子
JPH05199554A (ja) * 1992-01-20 1993-08-06 Fujitsu Ltd 回線設定装置
JPH0767154A (ja) * 1993-08-25 1995-03-10 Fujitsu Ltd タイムスイッチのアドレス変換装置
JPH1079740A (ja) * 1996-09-03 1998-03-24 Hitachi Ltd Atmスイッチを用いたルータ装置

Also Published As

Publication number Publication date
WO2001028143A1 (fr) 2001-04-19
US7020134B2 (en) 2006-03-28
US20020093958A1 (en) 2002-07-18

Similar Documents

Publication Publication Date Title
JP3478555B2 (ja) 加入者系ディジタル伝送装置
JPS588799B2 (ja) 交換ネットワ−ク
JP3053094B2 (ja) ディジタル信号の統計的多重化方法
US6714537B1 (en) Switch fabric architecture and techniques for implementing rapid hitless switchover
JP4260395B2 (ja) 多重化方法及び多重化装置並びにその多重化装置を含むネットワーク
JPH02290350A (ja) 切替え用スイッチとスイッチングサービスの中断を最少にする方法
US6894971B2 (en) Redundant structure control device for exchange
US6885663B2 (en) Time/space switching component with multiple functionality
JP2937666B2 (ja) クロスコネクト装置
JP3455474B2 (ja) ディジタル交換装置およびその装置のデータ交換方法
JP3433116B2 (ja) 同期伝送システム、この同期伝送システムで使用される伝送装置、監視制御装置および網同期管理方法
JP2671866B2 (ja) 時分割多重化装置ネットワークにおけるパス経路探索方法及びそれに適用される時分割多重化装置
JPH06104859A (ja) ネットワークシステムにおける回線多重化装置
JPH0334642A (ja) 回線接続方式
KR100630141B1 (ko) 동기식 디지털 계위 전송장비에서의 디에스3 신호 처리장치
JP3052903B2 (ja) 時分割多重化信号分離装置
JP3398678B2 (ja) スイッチング方式
JP3020582B2 (ja) データリンクパス形成保護方式
JP2684990B2 (ja) 時分割多重化装置ネットワークにおける経路探索方法及び時分割多重化装置
US20010019551A1 (en) TSSI monitoring device as well as appertaining method
JPH10224421A (ja) 伝送装置における回線構成方式
JPH03283735A (ja) 多重化方式
JP2002044767A (ja) サブレート多重装置
JPH1141679A (ja) 回線の相互接続方法および相互接続装置
JPH10271582A (ja) クロスコネクト装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060809

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090203

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090204

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130220

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130220

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140220

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees