JP3020582B2 - データリンクパス形成保護方式 - Google Patents
データリンクパス形成保護方式Info
- Publication number
- JP3020582B2 JP3020582B2 JP2265220A JP26522090A JP3020582B2 JP 3020582 B2 JP3020582 B2 JP 3020582B2 JP 2265220 A JP2265220 A JP 2265220A JP 26522090 A JP26522090 A JP 26522090A JP 3020582 B2 JP3020582 B2 JP 3020582B2
- Authority
- JP
- Japan
- Prior art keywords
- data link
- link path
- cpu
- data
- format
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Communication Control (AREA)
Description
【発明の詳細な説明】 目次 概要 産業上の利用分野 従来の技術 発明が解決しようとする課題 課題を解決するための手段 作用 実 施 例 発明の効果 概要 データリンクパス形成保護方式に関し、 人が２つの切替スイッチを切替設定することによっ
て、所望フォーマットのデータリンクパスを形成する場
合に、誤ったデータリンクパスが形成されないようにす
ることができるデータリンクパス形成保護方式を提供す
ることをを目的とし、 主局と多数の加入者装置が接続された端局とにそれぞ
れ同一構成の伝送装置を設置し、該主局と該多数の加入
者装置とで、異なる第１及び第２フォーマットの各フレ
ームデータによって、時分割多重通信を行う該第１及び
第２フォーマットに対応した各データリンクパスを形成
する場合、該伝送装置に、第1CPUの入出力データを、該
第１フォーマットのフレームデータのみが有する特定ビ
ット領域に収納するための変換を行う特定ビット変換手
段と、該第1CPUの入出力データを、該第１及び第２フォ
ーマットのフレームデータの共通ビット領域に収納する
ための変換を行う共通ビット変換手段と、前記各データ
リンクパス形成の設定を特定モード又は共通モードの何
れかに設定して行うデータリンクパス切替手段と、該デ
ータリンクパス切替手段の出力信号に基づく該第1CPUの
制御によって、該特定ビット変換手段、共通ビット変換
手段の何れか一方を該第1CPUに接続する接続手段と、該
第１及び第２フォーマットの設定を第１モード又は第２
モードの何れかに設定して行うフレームフォーマット切
替手段と、該フレームフォーマット切替手段の出力信号
に基づく第2CPUの制御によって、多数のチャネル部の情
報と該特定ビット変換手段又は共通ビット変換手段の出
力情報とを多重化処理し、該フレームフォーマット切替
手段で選択されたフォーマットによるフレームデータを
構成すると共に、該フレームデータの特定ビット領域又
は共通ビット領域に収納された情報と、該多数のチャネ
ル部へ出力する情報とを分離する多重分離処理手段とを
具備し、前記データリンクパス切替手段と前記フレーム
フォーマット切替手段とを任意に設定することによっ
て、前記第１又は第２フォーマットに対応したデータリ
ンクパスを形成するデータリンクパス形成保護方式にお
いて、前記伝送装置に、前記データリンクパス切替手段
の出力信号と前記フレームフォーマット切替手段の出力
信号との論理積を取って前記第1CPUに入力する論理積回
路を設け、前記フレームフォーマット切替手段が前記第
２モードを選択している場合に、前記論理積回路の出力
信号が、該フレームフォーマット切替手段の出力信号に
依存し、該論理積回路の出力信号に基づく前記第1CPUの
制御による前記接続手段の選択が、前記共通ビット変換
手段を選択してデータリンクパスを形成するようにし構
成する。
て、所望フォーマットのデータリンクパスを形成する場
合に、誤ったデータリンクパスが形成されないようにす
ることができるデータリンクパス形成保護方式を提供す
ることをを目的とし、 主局と多数の加入者装置が接続された端局とにそれぞ
れ同一構成の伝送装置を設置し、該主局と該多数の加入
者装置とで、異なる第１及び第２フォーマットの各フレ
ームデータによって、時分割多重通信を行う該第１及び
第２フォーマットに対応した各データリンクパスを形成
する場合、該伝送装置に、第1CPUの入出力データを、該
第１フォーマットのフレームデータのみが有する特定ビ
ット領域に収納するための変換を行う特定ビット変換手
段と、該第1CPUの入出力データを、該第１及び第２フォ
ーマットのフレームデータの共通ビット領域に収納する
ための変換を行う共通ビット変換手段と、前記各データ
リンクパス形成の設定を特定モード又は共通モードの何
れかに設定して行うデータリンクパス切替手段と、該デ
ータリンクパス切替手段の出力信号に基づく該第1CPUの
制御によって、該特定ビット変換手段、共通ビット変換
手段の何れか一方を該第1CPUに接続する接続手段と、該
第１及び第２フォーマットの設定を第１モード又は第２
モードの何れかに設定して行うフレームフォーマット切
替手段と、該フレームフォーマット切替手段の出力信号
に基づく第2CPUの制御によって、多数のチャネル部の情
報と該特定ビット変換手段又は共通ビット変換手段の出
力情報とを多重化処理し、該フレームフォーマット切替
手段で選択されたフォーマットによるフレームデータを
構成すると共に、該フレームデータの特定ビット領域又
は共通ビット領域に収納された情報と、該多数のチャネ
ル部へ出力する情報とを分離する多重分離処理手段とを
具備し、前記データリンクパス切替手段と前記フレーム
フォーマット切替手段とを任意に設定することによっ
て、前記第１又は第２フォーマットに対応したデータリ
ンクパスを形成するデータリンクパス形成保護方式にお
いて、前記伝送装置に、前記データリンクパス切替手段
の出力信号と前記フレームフォーマット切替手段の出力
信号との論理積を取って前記第1CPUに入力する論理積回
路を設け、前記フレームフォーマット切替手段が前記第
２モードを選択している場合に、前記論理積回路の出力
信号が、該フレームフォーマット切替手段の出力信号に
依存し、該論理積回路の出力信号に基づく前記第1CPUの
制御による前記接続手段の選択が、前記共通ビット変換
手段を選択してデータリンクパスを形成するようにし構
成する。
産業上の利用分野 本発明は、データリンクパス形成保護方式に関する。
情報化社会の発展と共に、通信ネットワークは広く会
社・経済活動の神経系統としての役割を果たすようにな
っており、その信頼性が特に重要視されるようになって
きている。これは、一般的な公衆通信においても言える
ことであり、主局側と多数の加入者側とで、PCM（Pulse
Dode Modulation）による時分割多重通信を行うデータ
リンクパスを形成し、所定フォーマットのフレームデー
タで通信を行う場合でも、その通信の信頼性が重要とな
る。
社・経済活動の神経系統としての役割を果たすようにな
っており、その信頼性が特に重要視されるようになって
きている。これは、一般的な公衆通信においても言える
ことであり、主局側と多数の加入者側とで、PCM（Pulse
Dode Modulation）による時分割多重通信を行うデータ
リンクパスを形成し、所定フォーマットのフレームデー
タで通信を行う場合でも、その通信の信頼性が重要とな
る。
しかし、このような通信を行う際に、加入者側にフォ
ーマットの異なる２種類の装置が存在する場合、それぞ
れのフォーマットに対応したフレームデータで通信が行
えるようにしなければならない。つまり、各フォーマッ
トのフレームデータが伝送できるようにデータリンクパ
スを形成しなければならないが、このフォーマットに応
じたデータリンクパスの形成は、加入者側の装置で加入
者自身が、切替スイッチを切り替えることによって行っ
ている。このためスイッチの操作ミス等により適正なデ
ータリンクパスが形成できず、通信に支障を来すことが
あるので、このような操作ミスが生じないようなデータ
リンクパス形成保護方式が要望されている。
ーマットの異なる２種類の装置が存在する場合、それぞ
れのフォーマットに対応したフレームデータで通信が行
えるようにしなければならない。つまり、各フォーマッ
トのフレームデータが伝送できるようにデータリンクパ
スを形成しなければならないが、このフォーマットに応
じたデータリンクパスの形成は、加入者側の装置で加入
者自身が、切替スイッチを切り替えることによって行っ
ている。このためスイッチの操作ミス等により適正なデ
ータリンクパスが形成できず、通信に支障を来すことが
あるので、このような操作ミスが生じないようなデータ
リンクパス形成保護方式が要望されている。
従来の技術 第３図は主局側と多数の加入者側とで、PCMによる時
分割多重通信を行う通信システムの概略構成図である。
分割多重通信を行う通信システムの概略構成図である。
この図において、１は主局、２は無人の端局であり、
各局1,2には、それぞれ同一構成の加入者系伝送装置3a,
3bが設置されている。各加入者系伝送装置3a,3bは、電
話回線等の伝送路によって接続されており、主局１に設
置された遠隔端末装置４の操作命令に基づいた処理動作
を行う。また、各加入者系伝送装置3a,3bは、データリ
ンク制御部５と、多重分離部６と、多数のチャネル部
71,72,…,7nとを有して構成されており、端局２の加入
者系伝送装置3bのチャネル部71〜7nには、図示せぬ加入
者のTV等の通信装置（以下、加入者装置という）が接続
されている。
各局1,2には、それぞれ同一構成の加入者系伝送装置3a,
3bが設置されている。各加入者系伝送装置3a,3bは、電
話回線等の伝送路によって接続されており、主局１に設
置された遠隔端末装置４の操作命令に基づいた処理動作
を行う。また、各加入者系伝送装置3a,3bは、データリ
ンク制御部５と、多重分離部６と、多数のチャネル部
71,72,…,7nとを有して構成されており、端局２の加入
者系伝送装置3bのチャネル部71〜7nには、図示せぬ加入
者のTV等の通信装置（以下、加入者装置という）が接続
されている。
このような通信システムは、例えば北米の過疎地のよ
うな広大な地域において、加入者装置が主局から遠隔地
に存在する場合に適用されている。ところで、この通信
システムにおける主局１と、端局２を介した加入者装置
との通信は、PCMによる時分割多重で行われるが、この
場合、主局１と端局２の加入者系伝送装置3a,3b間でフ
レーム同期を取るために、所定フォーマットのフレーム
データが用いられている。このフレームデータのフォー
マットには、SFフォーマットとSLC−96フォーマットと
があり、双方の異なるフォーマットによるフレームデー
タが、同一通信システムに適用されている。
うな広大な地域において、加入者装置が主局から遠隔地
に存在する場合に適用されている。ところで、この通信
システムにおける主局１と、端局２を介した加入者装置
との通信は、PCMによる時分割多重で行われるが、この
場合、主局１と端局２の加入者系伝送装置3a,3b間でフ
レーム同期を取るために、所定フォーマットのフレーム
データが用いられている。このフレームデータのフォー
マットには、SFフォーマットとSLC−96フォーマットと
があり、双方の異なるフォーマットによるフレームデー
タが、同一通信システムに適用されている。
これは、当初、SFフォーマットによるフレームデータ
により通信を行っていたが、SFフォーマットを改良した
SLC−96フォーマットが開発実用化されたことにより、
このSLC−96フォーマットによるフレームデータで通信
が行える加入者装置と、以前からのSFフォーマットによ
る加入者装置とが混在するようになったためである。
により通信を行っていたが、SFフォーマットを改良した
SLC−96フォーマットが開発実用化されたことにより、
このSLC−96フォーマットによるフレームデータで通信
が行える加入者装置と、以前からのSFフォーマットによ
る加入者装置とが混在するようになったためである。
また、SLC−96フォーマットによるフレームデータの
データリンクビット中には、Ｃビットと呼ばれる領域が
あり、この領域に所望の通信情報を乗せて通信を行って
いる。その通信情報とは、例えば加入者装置設置の際の
設定情報、加入者装置のモニタ情報、或いはその実装情
報等であり、主局１が遠隔地にある加入者装置の状態を
把握する上で重要なものである。
データリンクビット中には、Ｃビットと呼ばれる領域が
あり、この領域に所望の通信情報を乗せて通信を行って
いる。その通信情報とは、例えば加入者装置設置の際の
設定情報、加入者装置のモニタ情報、或いはその実装情
報等であり、主局１が遠隔地にある加入者装置の状態を
把握する上で重要なものである。
SFフォーマットによるフレームデータには、Ｃビット
の領域が無いので、64Kビットの音声データが乗る領域
に、音声データの代わりに前記した通信情報を乗せて対
応している。なお、このように音声データの代わりに通
信情報を乗せて対応することは、SLC−96フォーマット
によるフレームデータにおいても可能である。つまり、
SLC−96フォーマットによるフレームデータにおいて
は、Ｃビットの領域又は64Kビットの領域に、通信情報
を乗せることができるが、SFフォーマットによるフレー
ムデータには、64Kビットの領域にしか通信情報を乗せ
ることができない。但し、各ビットの領域に通信情報を
乗せる場合、通信情報をその領域に乗せることができる
ように、ビット数及び速度を変換しなければならない。
即ち、通信情報を64Kビットの領域に乗るように変換し
た場合、この変換した通信情報をSF及びSLC−96フォー
マットによる双方のフレームデータに乗せることができ
るが、通信情報をＣビットの領域に乗せるように変換し
た場合は、この変換した通信情報をSLC−96フォーマッ
トによるフレームデータにしか乗せることができない。
の領域が無いので、64Kビットの音声データが乗る領域
に、音声データの代わりに前記した通信情報を乗せて対
応している。なお、このように音声データの代わりに通
信情報を乗せて対応することは、SLC−96フォーマット
によるフレームデータにおいても可能である。つまり、
SLC−96フォーマットによるフレームデータにおいて
は、Ｃビットの領域又は64Kビットの領域に、通信情報
を乗せることができるが、SFフォーマットによるフレー
ムデータには、64Kビットの領域にしか通信情報を乗せ
ることができない。但し、各ビットの領域に通信情報を
乗せる場合、通信情報をその領域に乗せることができる
ように、ビット数及び速度を変換しなければならない。
即ち、通信情報を64Kビットの領域に乗るように変換し
た場合、この変換した通信情報をSF及びSLC−96フォー
マットによる双方のフレームデータに乗せることができ
るが、通信情報をＣビットの領域に乗せるように変換し
た場合は、この変換した通信情報をSLC−96フォーマッ
トによるフレームデータにしか乗せることができない。
従って、このような異なるフォーマットのフレームデ
ータにより通信を行う場合、それぞれのフォーマットに
対応できるデータリンクパスを形成しなければならな
い。そこで、この通信システムにおいては、主局１と端
局２の加入者系伝送装置3a,3bに、各フォーマットに対
応したデータリンクパスが形成できるようにしてある。
ータにより通信を行う場合、それぞれのフォーマットに
対応できるデータリンクパスを形成しなければならな
い。そこで、この通信システムにおいては、主局１と端
局２の加入者系伝送装置3a,3bに、各フォーマットに対
応したデータリンクパスが形成できるようにしてある。
以下、このデータリンクパスの形成機能を第４図を参
照して説明する。第４図は従来の加入者系伝送装置3aの
構成を示すブロック図である。なお、加入者系伝送装置
3bは3aと同一構成なのでその説明を省略する。
照して説明する。第４図は従来の加入者系伝送装置3aの
構成を示すブロック図である。なお、加入者系伝送装置
3bは3aと同一構成なのでその説明を省略する。
第４図において、データリンク制御部５は、データリ
ンクパス切替スイッチ10と、CPU11と、セレクトスイッ
チ12と、Ｃビット変換部13と、64Kビット変換部14とか
ら構成されており、多重分離部６は、フレームフォーマ
ット切替スイッチ15と、CPU16と、多重分離処理部17と
から構成されている。
ンクパス切替スイッチ10と、CPU11と、セレクトスイッ
チ12と、Ｃビット変換部13と、64Kビット変換部14とか
ら構成されており、多重分離部６は、フレームフォーマ
ット切替スイッチ15と、CPU16と、多重分離処理部17と
から構成されている。
データリンクパス切替スイッチ10には、Ｃビットモー
ドと64Kビットモードがあり、人が何れかのモードに切
り替えて設定できるようになっている。例えば切替スイ
ッチ10をＣビットモードに設定したとすると、切替スイ
ッチ10から信号“1"がCPU11に入力され、信号“1"に基
づくCPU11の制御によって、セレクトスイッチ12がＣビ
ット変換部13側に切り替わる（図示の状態）。これによ
って、CPU11とＣビット変換部13とが接続状態となり、C
PU11から出力されるデータを、Ｃビット変換部13によっ
て、SLC−96フォーマットのフレームデータに対応する
ように変換することができる。また、切替スイッチ10を
64Kビットモードに切り替えると、信号“0"がCPU11に入
力され、信号“0"に基づくCPU11の制御によって、セレ
クトスイッチ12が64Kビット変換部14側に切り替わり、C
PU11と64Kビット変換部14とが接続状態となり、CPU11か
ら出力されるデータを、64Kビット変換部14によって、S
F又はSLC−96フォーマットのフレームデータに対応する
ように変換することができる。
ドと64Kビットモードがあり、人が何れかのモードに切
り替えて設定できるようになっている。例えば切替スイ
ッチ10をＣビットモードに設定したとすると、切替スイ
ッチ10から信号“1"がCPU11に入力され、信号“1"に基
づくCPU11の制御によって、セレクトスイッチ12がＣビ
ット変換部13側に切り替わる（図示の状態）。これによ
って、CPU11とＣビット変換部13とが接続状態となり、C
PU11から出力されるデータを、Ｃビット変換部13によっ
て、SLC−96フォーマットのフレームデータに対応する
ように変換することができる。また、切替スイッチ10を
64Kビットモードに切り替えると、信号“0"がCPU11に入
力され、信号“0"に基づくCPU11の制御によって、セレ
クトスイッチ12が64Kビット変換部14側に切り替わり、C
PU11と64Kビット変換部14とが接続状態となり、CPU11か
ら出力されるデータを、64Kビット変換部14によって、S
F又はSLC−96フォーマットのフレームデータに対応する
ように変換することができる。
つまり、この切替スイッチ10の設定によって、SF及び
SLC−96フォーマットにそれぞれ対応したデータリンク
パスを形成することができる。
SLC−96フォーマットにそれぞれ対応したデータリンク
パスを形成することができる。
但し、この場合、人が設定するもう一つのフレームフ
ォーマット切替スイッチ15を、切替スイッチ10の設定に
合わせて適正に設定しなければならない。これは、フレ
ームフォーマット切替スイッチ15に、SFモードとSLC−9
6モードとがあるので、切替スイッチ10がＣビットモー
ドに設定されてCPU11とＣビット変換部13とが接続状態
の時には、切替スイッチ15をSLC−96モードに設定し、
また、切替スイッチ10が64Kビットモードに設定されてC
PU11と64Kビット変換部14とが接続状態の時には、切替
スイッチ15をSFモードに設定する。なお、CPU11と64Kビ
ット変換部14とが接続状態の時には、切替スイッチ15を
SLC−96モードに設定してもかまわない。
ォーマット切替スイッチ15を、切替スイッチ10の設定に
合わせて適正に設定しなければならない。これは、フレ
ームフォーマット切替スイッチ15に、SFモードとSLC−9
6モードとがあるので、切替スイッチ10がＣビットモー
ドに設定されてCPU11とＣビット変換部13とが接続状態
の時には、切替スイッチ15をSLC−96モードに設定し、
また、切替スイッチ10が64Kビットモードに設定されてC
PU11と64Kビット変換部14とが接続状態の時には、切替
スイッチ15をSFモードに設定する。なお、CPU11と64Kビ
ット変換部14とが接続状態の時には、切替スイッチ15を
SLC−96モードに設定してもかまわない。
切替スイッチ15がSFモードに設定されると信号“0"が
CPU16に入力され、信号“0"に基づいてCPU16が多重分離
処理部17を制御し、また、切替スイッチ15がSLC−96モ
ードに切り替えられると信号“1"がCPU16に入力され、
信号“1"に基づいてCPU16が多重分離処理部17を制御す
る。
CPU16に入力され、信号“0"に基づいてCPU16が多重分離
処理部17を制御し、また、切替スイッチ15がSLC−96モ
ードに切り替えられると信号“1"がCPU16に入力され、
信号“1"に基づいてCPU16が多重分離処理部17を制御す
る。
次に、切替スイッチ10がＣビットモードで、かつ切替
スイッチ15がSLC−96モードに設定され、これによってS
LC−96フォーマットに対応するデータリンクパスが形成
されている場合の動作を説明する。
スイッチ15がSLC−96モードに設定され、これによってS
LC−96フォーマットに対応するデータリンクパスが形成
されている場合の動作を説明する。
この場合、例えば遠隔端末装置４の操作によってCPU1
1に命令が与えられると、この命令に基づいてCPU11から
出力されたデータが、Ｃビット変換部13によって変換さ
れ、多重分離処理部17に入力される。そして、多重分離
処理部17が、各チャネル部71〜7nの情報をSLC−96フォ
ーマットに基づいて多重化し、フレームのＣビットの領
域にＣビット変換部13からのデータを収納してフレーム
データを構成し、端局２へ伝送する。また、多重分離処
理部17に端局２からのフレームデータが入力されると、
そのフレームデータを分離し、各チャネル部71〜7nへデ
ータを出力すると共に、フレームデータのＣビットの領
域に収納された保守情報等の通信情報を、Ｃビット変換
部13、スイッチ12及びCPU11を介して遠隔端末装置４へ
出力する。これによって、遠隔端末装置４のモニタ（図
示せず）に通信情報が表示されるので、各加入者装置の
状態を把握することができる。
1に命令が与えられると、この命令に基づいてCPU11から
出力されたデータが、Ｃビット変換部13によって変換さ
れ、多重分離処理部17に入力される。そして、多重分離
処理部17が、各チャネル部71〜7nの情報をSLC−96フォ
ーマットに基づいて多重化し、フレームのＣビットの領
域にＣビット変換部13からのデータを収納してフレーム
データを構成し、端局２へ伝送する。また、多重分離処
理部17に端局２からのフレームデータが入力されると、
そのフレームデータを分離し、各チャネル部71〜7nへデ
ータを出力すると共に、フレームデータのＣビットの領
域に収納された保守情報等の通信情報を、Ｃビット変換
部13、スイッチ12及びCPU11を介して遠隔端末装置４へ
出力する。これによって、遠隔端末装置４のモニタ（図
示せず）に通信情報が表示されるので、各加入者装置の
状態を把握することができる。
また、切替スイッチ10が64Kビットモードで、かつ切
替スイッチ15がSFモードに設定された場合は、SFフォー
マットに対応するデータリンクパスが形成されるが、こ
の場合の動作は、CPU11からのデータが64Kビット変換部
14でSFフォーマットのフレームデータの64Kビットの領
域に収納できるように変換される。他の動作は前述のＣ
ビット変換の動作と同様である。
替スイッチ15がSFモードに設定された場合は、SFフォー
マットに対応するデータリンクパスが形成されるが、こ
の場合の動作は、CPU11からのデータが64Kビット変換部
14でSFフォーマットのフレームデータの64Kビットの領
域に収納できるように変換される。他の動作は前述のＣ
ビット変換の動作と同様である。
発明が解決しようとする課題 ところで、上述した端局２の加入者系伝送装置3bの切
替スイッチ10,15の設定は、加入者（顧客）が行うこと
になっているが、この場合に、顧客が誤って、フレーム
フォーマット切替スイッチ15をSFモードに設定し、デー
タリンクパス切替スイッチ10を、Ｃビットモードに設定
してデータリンクパスを形成したとすると、SFフォーマ
ットのフレームデータには、Ｃビット変換部13によって
変換されたデータを収納する領域が存在しないために、
通信が行えなくなる。即ち、誤ったデータリンクパス形
成が行われるといった問題があった。このような問題
は、実際にしばしば起こり、この場合、主局１と端局２
との距離が遠く離れているために、すぐに対応できない
といった不都合が生じている。
替スイッチ10,15の設定は、加入者（顧客）が行うこと
になっているが、この場合に、顧客が誤って、フレーム
フォーマット切替スイッチ15をSFモードに設定し、デー
タリンクパス切替スイッチ10を、Ｃビットモードに設定
してデータリンクパスを形成したとすると、SFフォーマ
ットのフレームデータには、Ｃビット変換部13によって
変換されたデータを収納する領域が存在しないために、
通信が行えなくなる。即ち、誤ったデータリンクパス形
成が行われるといった問題があった。このような問題
は、実際にしばしば起こり、この場合、主局１と端局２
との距離が遠く離れているために、すぐに対応できない
といった不都合が生じている。
本発明は、このような点に鑑みてなされたものであ
り、人が２つの切替スイッチを切替設定することによっ
て、所望フォーマットのデータリンクパスを形成する場
合に、誤ったデータリンクパスが形成されないようにす
ることができるデータリンクパス形成保護方式を提供す
ることを目的としている。
り、人が２つの切替スイッチを切替設定することによっ
て、所望フォーマットのデータリンクパスを形成する場
合に、誤ったデータリンクパスが形成されないようにす
ることができるデータリンクパス形成保護方式を提供す
ることを目的としている。
課題を解決するための手段 第１図は本発明の原理図である。
図中、20は本発明の方式を実現するために伝送装置に
設けられた論理積回路であり、データリンクパス切替手
段10の出力信号とフレームフォーマット切替手段15の出
力信号との論理積を取って第1CPU11に入力するものであ
る。
設けられた論理積回路であり、データリンクパス切替手
段10の出力信号とフレームフォーマット切替手段15の出
力信号との論理積を取って第1CPU11に入力するものであ
る。
また、伝送装置における他の構成は従来と同構成であ
る。
る。
作用 上述した本発明において、例えばフレームフォーマッ
ト切替手段15が第１フォーマットの設定を行う第１モー
ドに設定された場合、切替手段15が論理積回路20へ信号
“1"を出力し、第２フォーマットの設定を行う第２モー
ドに設定された場合は信号“0"を出力し、また、データ
リンクパス切替手段10が特定モードに設定された場合、
切替手段10が論理積回路20へ信号“1"を出力し、共通モ
ードに設定された場合は信号“0"を出力するものとす
る。また、論理積回路20の出力信号“0"に基づく第1CPU
11の制御によって、切替手段12が、共通ビット変換部14
を第1CPU11に接続するように作動し、出力信号“1"に基
づく第1CPU11の制御によって、切替手段12が、特定ビッ
ト変換部14を第1CPU11に接続するように作動するものと
する。
ト切替手段15が第１フォーマットの設定を行う第１モー
ドに設定された場合、切替手段15が論理積回路20へ信号
“1"を出力し、第２フォーマットの設定を行う第２モー
ドに設定された場合は信号“0"を出力し、また、データ
リンクパス切替手段10が特定モードに設定された場合、
切替手段10が論理積回路20へ信号“1"を出力し、共通モ
ードに設定された場合は信号“0"を出力するものとす
る。また、論理積回路20の出力信号“0"に基づく第1CPU
11の制御によって、切替手段12が、共通ビット変換部14
を第1CPU11に接続するように作動し、出力信号“1"に基
づく第1CPU11の制御によって、切替手段12が、特定ビッ
ト変換部14を第1CPU11に接続するように作動するものと
する。
このような条件において、フレームフォーマット切替
手段15が第２モードに設定されると、信号“0"が論理積
回路に供給されるので、データリンクパス切替手段10
が、特定モード、共通モードの何れに設定されても、論
理積回路20からは信号“0"が出力される。この場合、第
1CPU11に共通ビット変換部14が接続されるデータリンク
パスが形成されることになり、多重分離処理手段17で構
成される第２フォーマットのフレームデータの共通ビッ
ト領域に、共通ビット変換手段14で変換された情報を収
納することができるので、適正な通信を行うことができ
る。
手段15が第２モードに設定されると、信号“0"が論理積
回路に供給されるので、データリンクパス切替手段10
が、特定モード、共通モードの何れに設定されても、論
理積回路20からは信号“0"が出力される。この場合、第
1CPU11に共通ビット変換部14が接続されるデータリンク
パスが形成されることになり、多重分離処理手段17で構
成される第２フォーマットのフレームデータの共通ビッ
ト領域に、共通ビット変換手段14で変換された情報を収
納することができるので、適正な通信を行うことができ
る。
これによって、従来における問題点が解消されてい
る。従来では、例えばフレームフォーマット切替手段15
が第２モードに設定され、データリンクパス切替手段10
が特定モードに設定された場合、特定ビット領域を所有
しない第２フォーマットのフレームデータが構成される
にも係わらず、選択手段12は第1CPU11と特定ビット変換
手段13との接続によるデータリンクパスを形成するの
で、特定ビット変換手段13で変換された情報をフレーム
データに収納することができなくなり、適正な通信を行
うことができなかった。
る。従来では、例えばフレームフォーマット切替手段15
が第２モードに設定され、データリンクパス切替手段10
が特定モードに設定された場合、特定ビット領域を所有
しない第２フォーマットのフレームデータが構成される
にも係わらず、選択手段12は第1CPU11と特定ビット変換
手段13との接続によるデータリンクパスを形成するの
で、特定ビット変換手段13で変換された情報をフレーム
データに収納することができなくなり、適正な通信を行
うことができなかった。
実 施 例 以下、図面を参照して本発明の一実施例について説明
する。
する。
第２図は本発明の一実施例のデータリンクパス形成保
護方式による加入者系伝送装置の構成を示すブロック図
であり、この図において第４図に示す従来例の各部に対
応する部分には同一の符号を付し、その説明を省略す
る。
護方式による加入者系伝送装置の構成を示すブロック図
であり、この図において第４図に示す従来例の各部に対
応する部分には同一の符号を付し、その説明を省略す
る。
第２図に示す実施例の加入者系伝送装置3a1が、第４
図に示す従来例の加入者系伝送装置3aと異なる点は、デ
ータリンク制御部５に２入力アンドゲート20を設け、デ
ータリンクパス切替スイッチ10の出力信号とフレームフ
ォーマット切替スイッチ15の出力信号との論理積を取っ
て、CPU11へ出力するようにしたことである。
図に示す従来例の加入者系伝送装置3aと異なる点は、デ
ータリンク制御部５に２入力アンドゲート20を設け、デ
ータリンクパス切替スイッチ10の出力信号とフレームフ
ォーマット切替スイッチ15の出力信号との論理積を取っ
て、CPU11へ出力するようにしたことである。
このようにした場合、例えばフレームフォーマット切
替スイッチ15をSFモードに設定したとすると、切替スイ
ッチ15からは信号“0"が出力され、アンドゲート20の一
方の入力端に、その信号“0"が供給された状態となる。
この状態においては、アンドゲート20の他方の入力端に
信号“0"又は“1"が供給されても、その論理積は“0"と
なり、アンドゲート20の出力信号は“0"となる。即ちデ
ータリンクパス切替スイッチ10をＣビットモード、64K
ビットモードの何れかに設定しても、アンドゲートから
は信号“0"が出力され、この信号“0"がCPU11に供給さ
れることになる。この場合、信号“0"に基づくCPU11の
制御によって、セレクトスイッチ12が64Kビット変換部1
4側に設定される。
替スイッチ15をSFモードに設定したとすると、切替スイ
ッチ15からは信号“0"が出力され、アンドゲート20の一
方の入力端に、その信号“0"が供給された状態となる。
この状態においては、アンドゲート20の他方の入力端に
信号“0"又は“1"が供給されても、その論理積は“0"と
なり、アンドゲート20の出力信号は“0"となる。即ちデ
ータリンクパス切替スイッチ10をＣビットモード、64K
ビットモードの何れかに設定しても、アンドゲートから
は信号“0"が出力され、この信号“0"がCPU11に供給さ
れることになる。この場合、信号“0"に基づくCPU11の
制御によって、セレクトスイッチ12が64Kビット変換部1
4側に設定される。
また、フレームフォーマット切替スイッチ15をSLC−9
6モードに設定したとすると、切替スイッチ15からは信
号“1"が出力され、アンドゲート20の一方の入力端に、
その信号“1"が供給された状態となる。この状態におい
て、切替スイッチ10をＣビットモードにすると、アンド
ゲート20の他入力端に信号“1"が供給されるので、アン
ドゲート20の出力信号は、その論理積を取った“1"とな
り、この信号“1"がCPU11に供給されることになる。こ
の場合、信号“1"に基づくCPU11の制御によって、セレ
クトスイッチ12がＣビット変換部13側に設定される。ま
た、切替スイッチ10を64Kビットモードにすると、アン
ドゲート20の他入力端に信号“0"が供給され、アンドゲ
ート20からCPU11に信号“0"が供給される。そして、セ
レクトスイッチ12が64Kビット変換部13側に設定され
る。
6モードに設定したとすると、切替スイッチ15からは信
号“1"が出力され、アンドゲート20の一方の入力端に、
その信号“1"が供給された状態となる。この状態におい
て、切替スイッチ10をＣビットモードにすると、アンド
ゲート20の他入力端に信号“1"が供給されるので、アン
ドゲート20の出力信号は、その論理積を取った“1"とな
り、この信号“1"がCPU11に供給されることになる。こ
の場合、信号“1"に基づくCPU11の制御によって、セレ
クトスイッチ12がＣビット変換部13側に設定される。ま
た、切替スイッチ10を64Kビットモードにすると、アン
ドゲート20の他入力端に信号“0"が供給され、アンドゲ
ート20からCPU11に信号“0"が供給される。そして、セ
レクトスイッチ12が64Kビット変換部13側に設定され
る。
このような構成においては、フレームフォーマット切
替スイッチ15をSFモードに設定すれば、セレクトスイッ
チ12は、必ず64Kビット変換部13側に設定されることに
なる。従って、SFフォーマットに対応するデータリンク
パス形成時に、切替スイッチ15をSFモードに設定してお
けば、従来のように、データリンクパス切替スイッチ10
を、誤ってＣビットモードに設定したとしても、セレク
トスイッチ12がＣビット変換部13側に設定され、誤った
データリンクパスが形成されるといったことはないの
で、適正な通信を行うことができる。
替スイッチ15をSFモードに設定すれば、セレクトスイッ
チ12は、必ず64Kビット変換部13側に設定されることに
なる。従って、SFフォーマットに対応するデータリンク
パス形成時に、切替スイッチ15をSFモードに設定してお
けば、従来のように、データリンクパス切替スイッチ10
を、誤ってＣビットモードに設定したとしても、セレク
トスイッチ12がＣビット変換部13側に設定され、誤った
データリンクパスが形成されるといったことはないの
で、適正な通信を行うことができる。
発明の効果 以上説明したように、本発明によれば、人が２つの切
替スイッチを切替設定することによって、所望フォーマ
ットのデータリンクパスを形成する場合に、誤ったデー
タリンクパスが形成されないようにすることができる効
果がある。
替スイッチを切替設定することによって、所望フォーマ
ットのデータリンクパスを形成する場合に、誤ったデー
タリンクパスが形成されないようにすることができる効
果がある。
第１図は本発明の原理図、 第２図は本発明の一実施例のデータリンクパス形成保護
方式による加入者系伝送装置の構成を示すブロック図、 第３図は主局側と多数の加入者側とで、PCMによる時分
割多重通信を行う通信システムの概略構成図、 第４図は第３図に示す従来の加入者系伝送装置の構成を
示すブロック図である。 71〜7n……チャネル部、 10……データリンクパス切替手段、 11……第1CPU、 12……接続手段、 13……特定ビット変換手段、 14……共通ビット変換手段、 15……フレームフォーマット切替手段、 16……第2CPU、 17……多重分離処理手段、 20……論理積回路。
方式による加入者系伝送装置の構成を示すブロック図、 第３図は主局側と多数の加入者側とで、PCMによる時分
割多重通信を行う通信システムの概略構成図、 第４図は第３図に示す従来の加入者系伝送装置の構成を
示すブロック図である。 71〜7n……チャネル部、 10……データリンクパス切替手段、 11……第1CPU、 12……接続手段、 13……特定ビット変換手段、 14……共通ビット変換手段、 15……フレームフォーマット切替手段、 16……第2CPU、 17……多重分離処理手段、 20……論理積回路。
Claims (1)
- 【請求項１】主局と多数の加入者装置が接続された端局
とにそれぞれ同一構成の伝送装置を設置し、該主局と該
多数の加入者装置とで、異なる第１及び第２フォーマッ
トの各フレームデータによって、時分割多重通信を行う
該第１及び第２フォーマットに対応した各データリンク
パスを形成する場合、 該伝送装置に、第1CPU（11）の入出力データを、該第１
フォーマットのフレームデータのみが有する特定ビット
領域に収納するための変換を行う特定ビット変換手段
（13）と、該第1CPU（11）の入出力データを、該第１及
び第２フォーマットのフレームデータの共通ビット領域
に収納するための変換を行う共通ビット変換手段（14）
と、前記各データリンクパス形成の設定を特定モード又
は共通モードの何れかに設定して行うデータリンクパス
切替手段（10）と、該データリンクパス切替手段（10）
の出力信号に基づく該第1CPU（11）の制御によって、該
特定ビット変換手段（13）、共通ビット変換手段（14）
の何れか一方を該第1CPU（11）に接続する接続手段（1
2）と、該第１及び第２フォーマットの設定を第１モー
ド又は第２モードの何れかに設定して行うフレームフォ
ーマット切替手段（15）と、該フレームフォーマット切
替手段（15）の出力信号に基づく第2CPU（16）の制御に
よって、多数のチャネル部（71〜7n）の情報と該特定ビ
ット変換手段（13）又は共通ビット変換手段（14）の出
力情報とを多重化処理し、該フレームフォーマット切替
手段（15）で選択されたフォーマットによるフレームデ
ータを構成すると共に、該フレームデータの特定ビット
領域又は共通ビット領域に収納された情報と、該多数の
チャネル部（71〜7n）へ出力する情報とを分離する多重
分離処理手段（17）とを具備し、 前記データリンクパス切替手段（10）と前記フレームフ
ォーマット切替手段（15）とを任意に設定することによ
って、前記第１又は第２フォーマットに対応したデータ
リンクパスを形成するデータリンクパス形成保護方式に
おいて、 前記伝送装置に、前記データリンクパス切替手段（10）
の出力信号と前記フレームフォーマット切替手段（15）
の出力信号との論理積を取って前記第1CPU（11）に入力
する論理積回路（20）を設け、 前記フレームフォーマット切替手段（15）が前記第２モ
ードを選択している場合に、前記論理積回路（20）の出
力信号が、該フレームフォーマット切替手段（15）の出
力信号に依存し、該論理積回路（20）の出力信号に基づ
く前記第1CPU（11）の制御による前記接続手段（12）の
選択が、前記共通ビット変換手段（14）を選択してデー
タリンクパスを形成するようにしたことを特徴とするデ
ータリンクパス形成保護方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2265220A JP3020582B2 (ja) | 1990-10-04 | 1990-10-04 | データリンクパス形成保護方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2265220A JP3020582B2 (ja) | 1990-10-04 | 1990-10-04 | データリンクパス形成保護方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04142827A JPH04142827A (ja) | 1992-05-15 |
| JP3020582B2 true JP3020582B2 (ja) | 2000-03-15 |
Family
ID=17414195
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2265220A Expired - Lifetime JP3020582B2 (ja) | 1990-10-04 | 1990-10-04 | データリンクパス形成保護方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3020582B2 (ja) |
-
1990
- 1990-10-04 JP JP2265220A patent/JP3020582B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04142827A (ja) | 1992-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS588799B2 (ja) | 交換ネットワ−ク | |
| US6560202B1 (en) | Control architecture using a multi-layer embedded signal status protocol | |
| US4575839A (en) | Centralized supervisory system | |
| JPH0225318B2 (ja) | ||
| CA2121404C (en) | In-service upgrade for a telecommunication system | |
| JP3357295B2 (ja) | 制御情報提供装置 | |
| EP0796548B1 (en) | Non-blocking switching network | |
| JP3020582B2 (ja) | データリンクパス形成保護方式 | |
| US4835766A (en) | Monitoring system capable of monitoring a sequence of digital signals flowing through a subscriber line | |
| EP1117190B1 (en) | Dual transmission spread processing system for a CDMA communication apparatus | |
| JPS60160734A (ja) | ライン保護スイツチの制御信号二重化方法 | |
| JPH07107105A (ja) | 二重化ループｌａｎの従属同期制御方法 | |
| JPH05292111A (ja) | 伝送路切替方法及び装置 | |
| JPH0813023B2 (ja) | 無線送受信装置 | |
| US20100272113A1 (en) | Switching unit and method for a telecommunication network | |
| JP3267190B2 (ja) | リングネットワークシステムにおけるラインプロテクション方式 | |
| JP2828417B2 (ja) | 電話交換機におけるアナログ回線関連情報信号とｉｓｄｎ回線関連情報信号との統一スイッチング方式 | |
| JP2844753B2 (ja) | Ｉｓｄｎ回線モニタ方式 | |
| JP2689668B2 (ja) | 制御パスバックアップ方式 | |
| JPS6257399A (ja) | 回線設定方式 | |
| JPS62261246A (ja) | 画像伝送制御方式 | |
| JPS595796A (ja) | 遠隔局制御交換方式 | |
| JPH04135353A (ja) | Ｉｓｄｎ回線モニタ方式 | |
| JPS6390237A (ja) | デ−タ転送回線制御方式 | |
| JPH0522244A (ja) | 架間通信システム |