JPH04142827A - データリンクパス形成保護方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 目　　　　次 ヰ既　　　　　要 産業上の利用分野 従来の技術 発明が解決しようとする課題 課題を解決するための手段 作　　　用 実　　施　　例 発明の効果 概要 データリンクパス形成保護方式に関し、人が２つの切替
スイッチを切替設定することによって、所望フォーマッ
トのデータリンクパスを形成する場合に、誤ったデータ
リンクパスが形成されないようにすることができるデー
タリンクパス形成保護方式を提供することをを目的とし
、主局と多数の加入者装置が接続された端局とにそれぞ
れ同一構成の伝送装置を設置し、該主局と該多数の加入
者装置とて、異なる第１及び第２フォーマットの各フレ
ームデータによって、時分割多重通信を行う該第１及び
第２フオーマ・ソトに対応した各データリンクパスを形
成する場合、該伝送装置に、第１ＣＰＵの入出力データ
を、該第１フォーマットのフレームデータのみが有する
特定ビット領域に収納するための変換を行う特定ビ・ン
ト変換手段と、該第１ｃｐｕの人出力データを、該第１
及び第２フォーマットのフレームデータの共通ビット領
域に収納するための変換を行う共通ビット変換手段と、
前記各データリンクツ（ス形成の設定を特定モード又は
共通モードの何れかに設定して行うデータリンクパス切
替手段と、該データリンクパス切替手段の出力信号に基
づく該第１ＣＰＵの制御によって、該特定ビット変換手
段、共通ビット変換手段の何れか一方を該第１　ＣＰＵ
に接続する接続手段と、該第１及び第２フォーマットの
設定を第１モード又は第２モードの何れかに設定して行
うフレームフォーマット切替手段と、該フレームフォー
マット切替手段の出力信号に基づく第２ＣＰＵの制御に
よって、多数のチャネル部の情報と該特定ビット変換手
段又は共通ビ・ソト変換手段の出力情報とを多重化処理
し、該フレームフォーマット切替手段で選択されたフォ
ーマットによるフレームデータを構成すると共に、該フ
レームデータの特定ビット領域又は共通ビット領域に収
納された情報と、該多数のチャネル部へ出力する情報と
を分離する多重分離処理手段とを具備し、前記データリ
ンクパス切替手段と前記フレームフォーマット切替手段
とを任意に設定することによって、前記第１又は第２フ
ォーマットに対応したデータリンクパスを形成するデー
タリンクパス形成保護方式において、前記伝送装置に、
前記データリンクパス切替手段の出力信号と前記フレー
ムフォーマット切替手段の出力信号との論理積を取って
前記第１ＣＰＵに入力する論理積回路を設け、前記フレ
ームフォーマット切替手段が前記第２モードを選択して
いる場合に、前記論理積回路の出力信号が、該フレーム
フォーマット切替手段の出力信号に依存し、該論理積回
路の出力信号に基づく前記第１　ＣＰＵの制御による前
記接続手段の選択が、前記共通ビット変換手段を選択し
てデータリンクパスを形成するようにし構成する。

産業上の利用分野 本発明は、データリンクパス形成保護方式に関する。

情報化社会の発展と共に、通信ネットワークは広く社会
・経済活動の神経系統としての役割を果たすようになっ
ており、その信頼性が特に重要視されるようになってき
ている。これは、−船釣な公衆通信においても言えるこ
とであり、主局側と多数の加入者側とで、Ｐ　ＣＭ（Ｐ
ｕｌｓｅ　Ｄｏｄｅ　Ｍｏｄｕｌａｔｉｏｎ）　　によ
る時分割多重通信を行うデータリンクパスを形成し、所
定フォーマットのフレームデータで通信を行う場合でも
、その通信の信頼性が重要となる。

しかし、このような通信を行う際に、加入者側にフォー
マットの異なる２種類の装置が存在する場合、それぞれ
のフォーマットに対応したフレームデータで通信が行え
るようにしなければならない。つまり、各フォーマット
のフレームデータが伝送できるようにデータリンクパス
を形成しなければならないが、このフォーマットに応じ
たデータリンクパスの形成は、加入者側の装置で加入者
自身が、切替スイッチを切り替えることによって行って
いる。このためスイッチの操作ミス等により適正なデー
タリンクパスが形成できず、通信に支障を来すことがあ
るので、このような操作ミスが生じないようなデータリ
ンクパス形成保護方式が要望されている。

従来の技術 第３図は主局側と多数の加入者側とで、ＰＣＭによる時
分割多重通信を行う通信システムの概略構成図である。

この図において、１は主局、２は無人の端局であり、各
局１．２には、それぞれ同一構成の加入者系伝送装置３
ａ、３ｂが設置されている。各加入者系伝送装置３ａ、
３ｂは、電話回線等の伝送路によって接続されており、
主局１に設置された遠隔端末装置４の操作命令に基づい
た処理動作を行う。また、各加入者系伝送装置３ａ、３
ｂは、データリンク制御部５と、多重分離部６と、多数
のチャネル部７ｎ　、　７２．・・・、７ｈ　とを有し
て構成されており、端局２の加入者系伝送装置３ｂのチ
ャネル部７１〜７ｏ　には、図示せぬ加入者のＴＶ等の
通信装置（以下、加入者装置という）が接続されている
。

このような通信システムは、例えば北米の過疎地のよう
な広大な地域において、加入者装置が主局から遠隔地に
存在する場合に適用されている。

ところで、この通信システムにおける主局１と、端局２
を介した加入者装置との通信は、ＰＣＭによる時分割多
重で行われるが、この場合、主局１と端局２の加入者系
伝送装置３ａ、３ｂ間でフレーム同期を取るために、所
定フォーマットのフレームデータが用いられている。こ
のフレームデータのフォーマットには、ＳＦフォーマッ
トと５ＬＣ−９６フォーマットとがあり、双方の異なる
フォーマットによるフレームデータが、同一通信システ
トに適用されている。

これは、当初、ＳＦフォーマットによるフレームデータ
により通信を行っていたが、ＳＦフォーマットを改良し
た５ＬＣ−９６フォーマットが開発実用化されたことに
より、この５ＬＣ−９６フォーマットによるフレームデ
ータで通信が行える加入者装置と、以前からのＳＦフォ
ーマットによる加入者装置とが混在するようになったた
めである。

また、５ＬＣ−９６フォーマットによるフレームチ′−
夕のデータリンクピント中には、Ｃビットと呼ばれる領
域があり、この領域に所望の通信情報を乗せて通信を行
っている。その通信情報とは、例えば加入者装置設置の
際の設定情報、加入者装置のモニタ情報、或いはその実
装情報等であり、主局１が遠隔地にある加入者装置の状
態を把握する上で重要なものである。

ＳＦフォーマットによるフレームデータには、Ｃビット
の領域が無いので、６４にビン）の音声データが乗る領
域に、音声データの代わりに前記した通信情報を乗せて
対応している。なお、このように音声データの代わりに
通信情報を乗せて対応することは、ＳＬＣ，−９６フォ
ーマットによるフレームデータにおいても可能である。

つまり、５ＬＣ−９６フォーマットによるフレームデー
タにおいては、Ｃビットの領域又は６４にビットの領域
に、通信情報を乗せることができるが、ＳＦフォーマッ
トによるフレームデータには、６４にビットの領域にし
か通信情報を乗せることができない。但し、各ビットの
領域に通信情報を乗せる場合、通信情報をその領域に乗
せることができるように、ビット数及び速度を変換しな
ければならない。即ち、通信情報を６４にビットの領域
に乗るように変換した場合、この変換した通信情報をＳ
Ｆ及びＳＬＣ，−９６フォーマットによる双方のフレー
ムデータに乗せることができるが、通信情報をＣビット
の領域に乗るように変換した場合は、この変換した通信
情報を５ＬＣ−９６フォーマットによるフレームデータ
にしか乗せることができない。

従って、このような異なるフォーマットのフレームデー
タにより通信を行う場合、それぞれのフォーマットに対
応できるデータリンクパスを形成しなければならない。

そこで、この通信システムにおいては、主局１と端局２
の加入者系伝送装置３ａ、３ｂに、各フォーマットに対
応したデータリンクパスが形成できるようにしである。

以下、このデータリンクパスの形成機能を第４図を参照
して説明する。第４図は従来の加入者系伝送装置ｆｆ３
ａの構成を示すブロック図である。なお、加入者系伝送
装置３ｂは３ａと同一構成なのでその説明を省略する。

第４図において、データリンク制御部５は、データリン
クパス切替スイッチ１０と、ＣＰＵ１１と、セレクトス
イッチ１２と、Ｃビット変換部１３と、６４にピント変
換部１４とから構成されており、多重分離部６は、フレ
ームフォーマット切替スイッチ１５と、ＣＰＵ１６と、
多重分離処理部１７とから構成されている。

データリンクパス切替スイッチ１０には、Ｃビットモー
ドと６４にビットモードがあり、人が何れかのモードに
切り替えて設定できるようになっている。例えば切替ス
イッチ１０をＣビットモードに設定したとすると、切替
スイッチ１０から信号″′１′′がＣＰＵＩＩに入力さ
れ、信号″１′″に基づ＜ＣＰＵＩＩの制御によって、
セレクトスイッチ１２がＣビット変換部１３側に切り替
わる（図示の状態）。これによって、ＣＰＵＩＩとＣビ
ット変換部１３とが接続状態となり、ｃｐｕｉｌから出
力されるデータを、Ｃビット変換部１３によって、５Ｌ
Ｃ−９６フォーマットのフレームデータに対応するよう
に変換することができる。

また、切替スイッチ１０を６４にビットモードに切り替
えると、信号”ｏ”がＣＰＵＩＩに入力され、信号”ｏ
”に基づ＜ｃｐｕｚの制御によって、セレクトスイッチ
１２が６４にビット変換部１４側に切り替わり、ＣＰＵ
ＩＩと６４にビット変換部１４とが接続状態となり、Ｃ
ＰＵＩＩから出力されるデータを、６４にビット変換部
１４によって、ＳＦ又は５ＬＣ−９６フォーマットのフ
レームデータに対応するように変換することができる。

つまり、この切替スイッチ１０の設定によって、ＳＦ及
び５ＬＣ−９６フォーマットにそれぞれ対応したデータ
リンクパスを形成することができる。

但し、この場合、人が設定するもう一つのフレームフォ
ーマット切替スイッチ１５を、切替スイッチ１０の設定
に合わせて適正に設定しなければならない。これは、フ
レームフォーマット切替スイッチ１５に、ＳＦモードと
５ＬＣ−９６モードとがあるので、切替スイッチ１０が
Ｃビットモードに設定されてＣＰＵＩＩとＣビット変換
部１３とが接続状態の時には、切替スイッチ１５を５Ｌ
Ｃ−９６モードに設定し、また、切替スイッチ１０が６
４にビットモードに設定されてＣＰＵＩＩと６４にビッ
ト変換部１４とが接続状態の時には、切替スイッチ１５
をＳＦモードに設定する。なお、ＣＰＵＩ　１と６４に
ビット変換部１４とが接続状態の時には、切替スイッチ
１５を５ＬＣ−９６モードに設定してもかまわない。

切替スイッチ１５がＳＦモードに設定されると信号”ｏ
”がＣＰＵ１６に入力され、信号”０”に基づいてＣＰ
Ｕ１６が多重分離処理部１７を制御し、また、切替スイ
ッチ１５が５ＬＣ−９６モードに切り替えられると信号
”　１″がＣＰＵ　１６に人力され、信号”１″に基づ
いてＣＰＵ１６が多重分離処理部１７を制御する。

次に、切替スイッチ１０がＣビットモードで、かつ切替
スイッチ１５が５ＬＣ−９６モードに設定され、これに
よって５ＬＣ−９６フォーマットに対応するデータリン
クパスが形成されている場合の動作を説明する。

この場合、例えば遠隔端末装置４の操作によってＣＰＵ
ＩＩに命令が与えられると、この命令に基づいてＣＰＵ
ＩＩから出力されたデータが、Ｃビット変換部１３によ
って変換され、多重分離処理部１７に人力される。そし
て、多重分離処理部１７が、各チャネル部７ｎ〜７ｈ　
の情報を５ＬＣ−９６フォーマットに基づいて多重化し
、フレームのＣビットの領域にＣビット変換部１３から
のデータを収納してフレームデータを構成し、端局２へ
伝送する。また、多重分離処理部１７に端局２からのフ
レームデータが入力されると、そのフレームデータを分
離し、各チャネル部７ｎ〜７ｎ。

ヘデータを出力すると共に、フレームデータのＣビット
の領域に収納された保守情報等の通信情報を、Ｃビット
変換部１３、スイッチ１２及びＣＰＵ１ｌを介して遠隔
端末装置４へ出力する。これによって、遠隔端末装置４
のモニタ（図示せず）に通信情報が表示されるので、各
加入者装置の状態を把握することができる。

また、切替スイッチ１０が６４にビットモードで、かつ
切替スイッチ１５がＳＦモードに設定された場合は、Ｓ
Ｆフォーマットに対応するデータリンクパスが形成され
るが、この場合の動作は、ＣＰＵＩＩからのデータが６
４にビット変換部１４でＳＦフォーマットのフレームデ
ータの６４にビットの領域に収納できるように変換され
る。他の動作は前述のＣビット変換の動作と同様である
。

発明が解決しようとする課題 ところで、上述した端局２の加入者系伝送装置３ｂの切
替スイッチ１０．１５の設定は、加入者（顧客）が行う
ことになっているが、この場合に、顧客が誤って、フレ
ームフォーマット切替スイッチ１５をＳＦモードに設定
し、データリンクパス切替スイッチ１０を、Ｃビットモ
ードに設定してデータリンクパスを形成したとすると、
ＳＦフォーマットのフレームデータには、Ｃビット変換
部１３によって変換されたデータを収納する領域が存在
しないために、通信が行えなくなる。即ち、誤ったデー
タリンクパス形成が行われるといった問題があった。こ
のような問題は、実際にしばしば起こり、この場合、主
局１と端局２との距離が遠く離れているために、すぐに
対応できないといった不都合が生じている。

本発明は、このような点に鑑みてなされたものであり、
人が２つの切替スイッチを切替設定することによって、
所望フォーマットのデータリンクパスを形成する場合に
、誤ったデータリンクパスが形成されないようにするこ
とができるデータリンクパス形成保護方式を提供するこ
とを目的としている。

課題を解決するための手段 第１図は本発明の原理図である。

図中、２０は本発明の方式を実現するために伝送装置に
設けられた論理積回路であり、データリンクパス切替手
段１０の出力信号とフレームフォーマット切替手段１５
の出力信号との論理積を取って第１ＣＰＵ１１に人力す
るものである。

また、伝送装置における他の構成は従来と同構成である
。

作　　　用 上述した本発明において、例えばフレームフォーマ７）
切替手段１５が第１フォーマットの設定を行う第１モー
ドに設定された場合、切替手段１５が論理積回路２０へ
信号”１”を出力し、第２フォーマットの設定を行う第
２モードに設定された場合は信号′″０″を出力し、ま
た、データリンクパス切替手段１０が特定モードに設定
された場合、切替手段１０が論理積回路２０へ信号′″
１′″を出力し、共通モードに設定された場合は信号″
０′″を出力するものとする。また、論理積回路２０の
出力信号”０”に基づく第１ＣＰＵＩＩの制御によって
、切替手段１２が、共通ビット変換部１４を第１ＣＰＵ
ＩＩに接続するように作動し、出力信号″′１”に基づ
く第１ＣＰＵＩＩの制御によって、切替手段１２が、特
定ビット変換部１４を第１ＣＰｔＪ１１に接続するよう
に作動するものとする。

このような条件において、フレームフォーマット切替手
段１５が第２モードに設定されると、信号″′０′°が
論理積回路に供給されるので、データリンクパス切替手
段１０が、特定モード、共通モードの何れに設定されて
も、論理積回路２０からは信号”０°゛が出力される。

この場合、第１ＣＰＵｌｌに共通ビット変換部１４が接
続されるデータリンクパスが形成されることになり、多
重分離処理手段１７で構成される第２フォーマットのフ
レームデータの共通ビット領域に、共通ビット変換手段
１４で変換された情報を収納することができるので、適
正な通信を行うことができる。

これによって、従来における問題点が解消されている。

従来では、例えばフレームフォーマット切替手段１５が
第２モードに設定され、データリンクパス切替手段１０
が特定モードに設定された場合、特定ビット領域を所有
しない第２フォーマットのフレームデータが構成される
にも係わらず、選択手段１２は第１ＣＰＵｌｌと特定ビ
ット変換手段１３との接続によるデータリンクパスを形
成するので、特定ビット変換手段１３で変換された情報
をフレームデータに収納することができなくなり、適正
な通信を行うことができなかった。

実　　施　　例 以下、図面を参照して本発明の一実施例について説明す
る。

第２図は本発明の一実施例のデータリンクパス形成保護
方式による加入者系伝送装置の構成を示すブロック図で
あり、この図において第４図に示す従来例の各部に対応
する部分には同一の符号を付し、その説明を省略する。

第２図に示す実施例の加入者系伝送装置３ａｌが、第４
図に示す従来例の、加入者系伝送装置３ａと異なる点は
、データリンク制御部５に２人カアンドゲート２０を設
け、データリンクパス切替スイッチ１０の出力信号とフ
レームフォーマット切替スイッチ１５の出力信号との論
理積を取って、ＣＰＵＩＩへ出力するようにしたことで
ある。

このようにした場合、例えばフレームフォーマット切替
スイッチ１５をＳＦモードに設定したとすると、切替ス
イッチ１５からは信号”０″が出力され、アントゲ−）
２０の一方の入力端に、その信号”ｏ”が供給された状
態となる。この状態においては、アンドゲート２０の他
方の入力端に信号′°０”又はｎ１″が供給されても、
その論理積は′０″となり、アンドゲート２０の出力信
号は″　０′″となる。即ちデータリンクパス切替スイ
ッチ１０をＣビットモード、６４にビットモードの何れ
に設定しても、アンドゲートからは信号”０″が出力さ
れ、この信号″０“がＣＰＵＩＩに供給されることにな
る。この場合、信号″０”に基づ（Ｃ，ＰＵｌｌの制御
によって、セレクトスイッチ１２が６　’４　Ｋビット
変換部１４側に設定される。

また、フレームフォーマット切替スイッチ１５を５ＬＣ
＝９６モードに設定したとすると、切替スイッチＸ５か
らは信号”１”が出力され、アンドゲート２０の一方の
入力端に、その信号”１″が供給された状態となる。こ
の状態において、切替スイッチ１０をＣビットモードに
すると、アンドゲート２０の他入力端に信号”１”が供
給されるので、アンドゲート２０の出力信号は、その論
理積を取った”１”となり、この信号″１”がＣＦｕｌ
ｌに供給されることになる。この場合、信号″１′′に
基づ＜ＣＰＵＩＩの制御によって、セレクトスイッチ１
２がＣビット変換部１３側に設定される。また、切替ス
イッチ１０を６４にピットモードにすると、アンドゲー
ト２０の他入力端に信号”ｏ”が供給され、アンドゲー
ト２０からＣＰＵＩＩに信号”Ｏ”が供給される。そし
て、セレクトスイッチ１２が６４にビット変換部１３側
に設定される。

このような構成においては、フレームフォーマット切替
スイッチ１５をＳＦモードに設定すれば、セレクトスイ
ッチ１２は、必ず６４にビット変換部１３側に設定され
ることになる。従って、ＳＦフォーマットに対応するデ
ータリンクパス形成時に、切替スイッチ１５をＳＦモー
ドに設定しておけば、従来のように、データリンクパス
切替スイッチ１０を、誤ってＣビットモードに設定した
としても、セレクトスイッチ１２がＣビット変換部１３
側に設定され、誤ったデータリンクパスが形成されると
いったことはないので、適正な通信を行うことができる
。

発明の詳細 な説明したように、本発明によれば、人が２つの切替ス
イッチを切替設定することによって、所望フォーマット
のデータリンクパスを形成する場合に、誤ったデータリ
ンクパスが形成されないようにすることができる効果が
ある。

【図面の簡単な説明】

第１図は本発明の原理図、 第２図は本発明の一実施例のデータリンクパス形成保護
方式による加入者系伝送装置の構成を示すブロック図、 第３図は主局側と多数の加入者側とて、ＰＣＭによる時
分割多重通信を行う通信ンステムの概略構成図、 第４図は第３図に示す従来の加入者系伝送装置の構成を
示すブロック図である。 ７、〜７ｎ．・・・チャネル部、 １０・・データリンクパス切替手段、 １１・・・第１ＣＰＵ、 １２・・・接続手段、 ３・・・特定ビット変換手段、 ４・・・共通ビット変換手段、 ５・・・フレームフォーマット切替手段、６・・・第２
ＣＰＵ。 ７・・・多重分離処理手段、 ０・・・論理積回路。

Claims (1)

1. 【特許請求の範囲】 主局と多数の加入者装置が接続された端局とにそれぞれ
   同一構成の伝送装置を設置し、該主局と該多数の加入者
   装置とで、異なる第１及び第２フォーマットの各フレー
   ムデータによって、時分割多重通信を行う該第１及び第
   ２フォーマットに対応した各データリンクパスを形成す
   る場合、該伝送装置に、第１ＣＰＵ（１１）の入出力デ
   ータを、該第１フォーマットのフレームデータのみが有
   する特定ビット領域に収納するための変換を行う特定ビ
   ット変換手段（１３）と、該第１ＣＰＵ（１１）の入出
   力データを、該第１及び第２フォーマットのフレームデ
   ータの共通ビット領域に収納するための変換を行う共通
   ビット変換手段（１４）と、前記各データリンクパス形
   成の設定を特定モード又は共通モードの何れかに設定し
   て行うデータリンクパス切替手段（１０）と、該データ
   リンクパス切替手段（１０）の出力信号に基づく該第１
   ＣＰＵ（１１）の制御によって、該特定ビット変換手段
   （１３）、共通ビット変換手段（１４）の何れか一方を
   該第１ＣＰＵ（１１）に接続する接続手段（１２）と、
   該第１及び第２フォーマットの設定を第１モード又は第
   ２モードの何れかに設定して行うフレームフォーマット
   切替手段（１５）と、該フレームフォーマット切替手段
   （１５）の出力信号に基づく第２ＣＰＵ（１６）の制御
   によって、多数のチャネル部（７＿１〜７＿ｎ）の情報
   と該特定ビット変換手段（１３）又は共通ビット変換手
   段（１４）の出力情報とを多重化処理し、該フレームフ
   ォーマット切替手段（１５）で選択されたフォーマット
   によるフレームデータを構成すると共に、該フレームデ
   ータの特定ビット領域又は共通ビット領域に収納された
   情報と、該多数のチャネル部（７＿１〜７＿ｎ）へ出力
   する情報とを分離する多重分離処理手段（１７）とを具
   備し、 前記データリンクパス切替手段（１０）と前記フレーム
   フォーマット切替手段（１５）とを任意に設定すること
   によって、前記第１又は第２フォーマットに対応したデ
   ータリンクパスを形成するデータリンクパス形成保護方
   式において、 前記伝送装置に、前記データリンクパス切替手段（１０
   ）の出力信号と前記フレームフォーマット切替手段（１
   ５）の出力信号との論理積を取って前記第１ＣＰＵ（１
   １）に入力する論理積回路（２０）を設け、前記フレー
   ムフォーマット切替手段（１５）が前記第２モードを選
   択している場合に、前記論理積回路（２０）の出力信号
   が、該フレームフォーマット切替手段（１５）の出力信
   号に依存し、該論理積回路（２０）の出力信号に基づく
   前記第１ＣＰＵ（１１）の制御による前記接続手段（１
   ２）の選択が、前記共通ビット変換手段（１４）を選択
   してデータリンクパスを形成するようにしたことを特徴
   とするデータリンクパス形成保護方式。