WO2001028143A1 - Technique, dispositif de multiplexage et reseau dote de ce dispositif - Google Patents

Technique, dispositif de multiplexage et reseau dote de ce dispositif Download PDF

Info

Publication number
WO2001028143A1
WO2001028143A1 PCT/JP1999/005682 JP9905682W WO0128143A1 WO 2001028143 A1 WO2001028143 A1 WO 2001028143A1 JP 9905682 W JP9905682 W JP 9905682W WO 0128143 A1 WO0128143 A1 WO 0128143A1
Authority
WO
WIPO (PCT)
Prior art keywords
address
control data
data
virtual
multiplexing
Prior art date
Application number
PCT/JP1999/005682
Other languages
English (en)
French (fr)
Inventor
Shinichi Tsuchida
Original Assignee
Fujitsu Limited
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Limited filed Critical Fujitsu Limited
Priority to PCT/JP1999/005682 priority Critical patent/WO2001028143A1/ja
Priority to JP2001530247A priority patent/JP4260395B2/ja
Publication of WO2001028143A1 publication Critical patent/WO2001028143A1/ja
Priority to US10/092,964 priority patent/US7020134B2/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M3/00—Automatic or semi-automatic exchanges
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13076—Distributing frame, MDF, cross-connect switch
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13097—Numbering, addressing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13099—Loop multiplexer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13103—Memory
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13292—Time division multiplexing, TDM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13393—Time slot switching, T-stage, time slot interchanging, TSI
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13399—Virtual channel/circuits

Definitions

  • Multiplexing method and network including multiplexing equipment and multiple i-units thereof
  • the present invention relates to a multiplexing method, a multiplexing device, and a network including the multiplexing device, and more particularly to a multiplexing method, a multiplexing device, and a multiplexing device for multiplexing a plurality of data and selecting and outputting an arbitrary line.
  • a network including a device Related to a network including a device. Background art
  • a time-division switch performs not only multiplex processing to multiplex multiple data but also cross-connect processing to output multiplexed data to a selected line. There are many.
  • FIG. 1 shows a configuration diagram of the multiplexing device 10.
  • the conventional multiplexer 10 multiplexes low-speed data supplied from the terminal device and outputs the multiplexed data to the feit path 28, and performs a cross-connect process on the data supplied via the path 28.
  • the cross connection unit 30 is included.
  • the low-speed multiplexing unit 20 and the cross-connect unit 30 include a terminal device, a line, and a transmission line.
  • Addresses are allocated to address 28, and access control memories (hereinafter, ACM) 25 and 33 are described, which describe the correspondence between the addresses.
  • ACM access control memories
  • FIG. 2 is a configuration diagram of another example of the multiplexer 12.
  • the multiplexing device 12 in FIG. 2 integrates the low-speed multiplexing unit 20 and the cross-connect unit 30 into one component by replacing the TSWs 24 and 32 with one TSW 40.
  • the ACM42 assigned addresses to terminal devices and lines, and described the correspondence between the addresses.
  • the multiplex I ⁇ 10 in FIG. 1 has a problem that the delay force increases because two TSWs 24 and 32 are required.
  • two ACMs 25 and 33 become the following, there was a problem that the processing could not be performed accurately unless the ACMs 25 and 33 could cooperate.
  • the multiplexer 12 in FIG. 2 is composed of one TSW 40 and the ACM 42, the problems of delay and cooperation that were problems in the multiplexer 10 of FIG. 1 do not occur. Les ,.
  • line operation there is a problem that it is easier for the user to manage the multiplexing process and the cross-connect process if they are distinguished. In other words, when the user operates the line, it was easier to manage the multiplexing process and the cross-connect process by using the two TSWs. Disclosure of the invention
  • the present invention has been made in view of the above points, and has a virtual two-stage configuration of data for controlling the processing of a time-division switch, and a multiplex that can easily manage the processing of the time-division switch. It is an object of the present invention to provide a network including a multiplexing method and multiplexing and its multiplexing ib configuration.
  • a multiplexing apparatus includes a time division switch for multiplexing input data and outputting the multiplexed data to a selected one line, and a realization of the time division switch. It is configured to have real control data for controlling the connection operation and a memory for recording virtual control data for controlling the virtual connection.
  • one time-division switch is set so that two time-division switches are set. It becomes possible. Therefore, the management of the processing of the time-division switch becomes easy, and an economical multiplexing device can be realized.
  • the memory includes: a first control data for controlling a connection operation of the time-division switch when multiplexing input data; and the multiplexed data.
  • the second control data for controlling the connection operation of the time-division switch when outputting the data, and the IUI first control data and the second control data are virtually connected. And a virtual control date and time.
  • the first time-division switch for performing the multiplexing process and the second control unit for outputting the multiplexed data are output.
  • the multiplexing device can be controlled so that there are two time-division switches.
  • the memory sets an address for each of a terminal device for supplying data and a line for outputting multiplexed data, and (ii) sets an address of the own terminal device and an address of the line.
  • a configuration in which a virtual address to be virtually connected may be set.
  • the memory may be configured to set an address of a virtual transmission line that virtually connects the knitting terminal device and the line when setting the connection operation of the ri self-time-division switch. It may be.
  • the multiplex ik device of the present invention is configured such that, when controlling the connection operation of the time-division switch, the memory detects ii the actual control data that is virtually connected using the virtual control data. Is also good.
  • the virtual control data is used to detect a virtually connected real control data, and the connection operation of the time-division switch is controlled in accordance with the detected real control data. It is possible to set one time-division switch like setting a time-division switch.
  • the multiplexing device of the present invention may further include a setting unit for setting the real control data and the virtual control data.
  • a setting unit for setting the real control data and the virtual control data.
  • the multiplexing method of the present invention multiplexes input data and controls the actual connection operation of a time-division switch that outputs self-multiplexed data to one selected line.
  • a step of erasing the virtual control data and detecting the connected real control data is a step of erasing the virtual control data and detecting the connected real control data.
  • one time-division switch can be set so as to set two time-division switches. It becomes possible. Therefore, the management of the processing of the time-division switch becomes easy and an economical multiplexing device can be realized.
  • the multiplexing method of the present invention comprises the steps of: setting an address for each terminal device for supplying data and a line for outputting multiplexed data; and setting the address of the lifl terminal device and the address of the line to virtual. Setting a virtual address to be connected to the IUI, connecting the address of the terminal device itself and the address of the line using the virtual address, and erasing the IUI self-virtual address and connecting. Detecting the address of the terminal device and the address of the line.
  • the network of the present invention includes a time division switch for multiplexing input data and outputting the multiplexed data to one selected line, and a real-time switch for controlling an actual connection operation of the time division switch. It is configured to include a multiplexing device having a control data and a memory for describing virtual control data for controlling a virtual connection operation.
  • the provision of the multiplexing device having the data described in the memory in two stages of the real control data and the virtual control data provides an economical multiplexing device. As a result, an economic network can be realized.
  • the memory outputs first control data for controlling connection of the time-division switch when multiplexing input data, and the multiplexed data.
  • the multiplexing device can be controlled so that the second time-division switch for outputting the overnight signal exists, and an economical multiplexing device can be realized. Therefore, economic network power can be realized.
  • the memory sets an address for each of a terminal device for supplying data and a line for outputting multiplexed data, and stores an address of the terminal device itself and an address of the line.
  • the configuration may include a multiplexing device that sets the address of a virtual circuit to be virtually connected.
  • FIG. 1 is a configuration diagram of the U of the multiplexer.
  • FIG. 2 is a configuration diagram of another example of the multiplexer.
  • FIG. 3 is a diagram illustrating an example of the operation of the TSW.
  • FIG. 4 is a configuration diagram of an embodiment of the multiplexing device of the present invention.
  • FIG. 5 is a configuration diagram of one embodiment of the TSW.
  • FIG. 6 is a configuration diagram of the U of the address used in the ACM.
  • FIG. 7 is a flowchart of one embodiment for explaining the processing of the multiplexing device of the present invention.
  • FIG. 8 is a configuration diagram of an example of a network including a multiplex device according to the present invention.
  • FIG. 9 is a detailed configuration diagram of an embodiment of the multiplexing device of the present invention. BEST MODE FOR CARRYING OUT THE INVENTION
  • FIG. 3 shows an example diagram illustrating the operation of TSW50.
  • data in which one cycle is composed of four time slots is supplied to the TSW 50 from both inputs. It is assumed that the data supplied to the TSW50 is supplied in the order of “ ⁇ , ⁇ , C, D, A, B, C, D,.
  • the data supplied to the TSW 50 is switched according to the address counter 54 and written into the data memory 52 for each time slot. Then, the data written in the data memory 52 is read out from the data memory 52 to an output terminal in accordance with data set in an access control memory (hereinafter referred to as ACM) 56 in advance.
  • ACM access control memory
  • the data supplied to the TSW 50 is written to the data memory 52 in the order of “ ⁇ , ⁇ , C, D”, and “D, A, B, (:
  • the time slots are rearranged by reading the data written in the data memory 52 in accordance with the data set in the ACM 56 in advance.
  • FIG. 4 shows a configuration diagram of an embodiment of the multiplex apparatus 100 of the present invention.
  • the multiplexing apparatus 100 of FIG. 4 has a configuration including channel boards 101 to 103, TSW110, AC Ml20, and multiplex IF boards 131,132.
  • the channel boards 101 to 103 are connected to, for example, telephones, terminal devices, and the like, and are supplied with low-speed signals such as voice and data.
  • the multiplex IF boards 131, 132 are connected to, for example, other multiplexing devices via a line.
  • the TSW110 multiplexes the low-speed signals supplied from the channel boards 101 to 103, performs cross-connect processing, and outputs the resulting signals to the multiplex IF boards 131 and 132.
  • the processing of the TSW 110 is performed according to the address and the like described in the ACM 120.
  • the ACM 120 has a configuration having an actual address area in which addresses actually allocated to terminal devices and lines are written, and a dummy address area in which dummy addresses are written. Further, the real address area and the dummy address area include a low-speed multiplex setting area and a cross-connect setting area. In other words, the real address area of the low-speed multi-level measurement area and the real address area of the cross-connect setting area are set via the dummy address area.
  • the address area of the ACM can be made into a virtual two-stage configuration, and in practice, one TSW is virtually connected to two TSWs in series. You can do so. Specifically, it can be considered that TSW 110 in FIG. 4 is divided into two, and there is a dummy i ⁇ i path between them.
  • the actual line setting can be obtained by combining the setting of the low-speed multi-level connection from the terminal device to the dummy transmission line and the setting of the cross-connect setting error from the dummy connection to the line. it can.
  • FIG. 5 shows a configuration diagram of one embodiment of T SW110.
  • the TSW 110 has a configuration including a buffer memory 111, 113 and a high-speed memory 112.
  • the channel boards 101 to 103 and the TSW 110 are often connected by a high-speed bus B, and a buffer memory 111 for synchronizing the bus B with the high-speed memory 112 is provided.
  • the multiplex IF boards 131 and 132 and the TSW 110 are often connected by a high-speed bus B, and a buffer memory 113 is provided between the bus B and the high-speed memory 112 for synchronization. I have.
  • the write and read processing of the high-speed memory 112 is controlled by the write address and read address recorded in the ACM 120. Then, the write address and the read address described in the ACM 120 are set using the external console 124 connected via the 10 unit 122.
  • the external console 124 may have a configuration in which the multiplex device 100 itself has a keyboard and a display, or may have a configuration in which another maintenance console is provided outside.
  • FIG. 6 shows a configuration diagram of H # of the address referred to in ACM120.
  • FIG. 7 is a flowchart illustrating an example of a process performed by the multiplexer 100 according to the present invention.
  • the ACM 120 includes a low-speed multiplex area 140, a virtual patch area 144, and a cross-connect area 144.
  • the contents set in the low-speed multiplex area 144 and the cross-connect area 144 are replaced with the actual settings 150 actually connected according to the processing of the flowchart in FIG.
  • step S10 for example, a setting address is input from the external console 124. Proceeding to step S20 following step S10, it is determined whether or not the input set address is for the low-speed multiplex area 140.
  • step S30 If it is determined that the operation is for the low-speed multiplex rear 140 (YES at S20), the process proceeds to step S30. If it is determined that it is not for the low-speed multiplex area 140 (NO in S20), the process proceeds to step S40.
  • step S30 it is determined whether the input setting address is a setting address between terminals. If it is determined that the address is a set address between the terminals (Y 30 in S 30), the process proceeds to step S 60. If it is determined that the address is not a set address between terminals (NO in S30), the process proceeds to step S50.
  • step S40 it is determined whether or not the input configuration address is a configuration address between one line and another line. If it is determined that the set address is between one line and one line (YES in S40), the process proceeds to step S80. If it is determined that the address is not a set address between one line and one line (NO in S40), the process proceeds to step S50. If it is determined in step S30 that the input configuration address is not a terminal-to-terminal configuration address, and if it is determined in step S40 that the input address is not a line-to-line configuration address, step S30 is performed. Proceed to 50, and input the terminal and line address power to the low-speed multiplex area 140 and cross-connect area 144 of ACM120. For example, in FIG. 6, the address “aaa” is input to the terminal DTE 1 and the address “bbbj” is input to the line EEE.
  • step S70 virtual patch area information for assigning a virtual address to a virtual transmission path is input.
  • step S90 the set addresses of the low-speed multiplex area 140, the virtual patch area 142, and the cross-connect area 144 are read.
  • step S100 the contents of the virtual address are removed from the set address read out by the processing of S90. Then, proceeding to step S120 following step S100, the setting of the real address between the terminal and one line is performed.
  • step S30 If it is determined in step S30 that the address is a setting address between the terminals (YES in S30), the process proceeds to step S60, where the real address of the terminal is input without assigning a virtual address. You. After step S60, the process proceeds to step S110, where a real address between terminals is set.
  • step S40 If it is determined in step S40 that the address is a set address between one line and one line (YES in S40), the process proceeds to step S80, where the real address of the line is input without assigning a virtual address. . Proceeding to step S130 following step S80, a real address between lines is set.
  • step S140 the real address is written to ACM120, and line connection is performed in step S150.
  • FIG. 8 shows a configuration diagram of an example of a network including the multiplexer 100 of the present invention.
  • FIG. 9 shows a detailed configuration diagram of one embodiment of the multiplex ik device 200 of the present invention.
  • the multiplexing apparatus 200 in FIG. 9 rewrites the setting data described in the ACM 222 by the apparatus control unit including the RAM 211, the CPU 212, and the ROM 213.
  • the CPU 212 calculates the setting data stored in the ACM 222 to generate the actual setting data 221 and uses the actual setting data to switch the line of the TSW 215.
  • the NMS 240 connected via 1 ⁇ —IF unit 230 has a large-capacity disk 241, it holds the setting data of the entire network and distributes the setting data to the constituent nodes according to. Or perform detour switching processing for obstacles and accidents.
  • one multiplexing device can virtually fulfill the role of two multiplexing devices, and line management can be facilitated.
  • an economical network configuration can be realized, which can reduce delay, improve voice quality, improve data response, and increase the through plot.

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
  • Telephonic Communication Services (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Description

明細書
多重化方法及び多重化装 びにその多重 i ¾置を含むネットワーク 技術分野
本発明は、 多重化方法及び多重ィ 置並びにその多重化装置を含むネットヮ一 クに係り、 特に複数のデータを多重化し、 任意の回線を選択して出力する多重化 方法及び多重化装 びにその多重化装置を含むネットワークに関する。 背景技術
時分割スィッチ （以下、 TSWとレ、う） は、 複数のデータを多重化する多重化 処理を行なうだけでなく、 多重化されたデータを選択した任意の回線に出力する クロスコネクト処理を行なうことが多くなつている。
図 1は、 多重化装置 1 0の^ の構成図を示す。 従来の多重化装置 1 0は、 端 末装置から供給される低速データを多重化して feit路 28に出力する低速多重化 部 20と、 { 路28を介して供給されるデータをクロスコネクト処理するクロ スコネクト部 30とを含む構成である。
低速多重化部 20及びクロスコネクト部 30は、 端末装置， 回線， 及び伝送路
28にァドレスを割り振り、 その了ドレス間の対応関係を記述したアクセスコン トロールメモリ （以下、 ACMとレ、う） 25, 33を夫々有している。 この AC M25, 33を利用して TSW24， 32は多重化処理及びクロスコネクト処理 を行なっていた。
また、 近年の技称進歩により、 高速， 大容量の TSWが^ iffiに実現できるよう になってきている。 したがって、 図 1の TSW24, 32を一の TSWに置き換 えた構成も可能である。
図 2は、 多重化装置 1 2の他の一例の構成図を示す。 図 2の多重化装置 1 2は、 TSW24, 32を一の TSW40に置き換えることにより低速多重化部 20及 びクロスコネクト部 30を一の構成部分にまとめている。 なお、 ACM42は、 端末装置及び回線にァドレスを割り振り、 そのァドレス間の対応関係を記述して いた。 しかしながら、 図 1の多重ィ I ^置 1 0は、 二つの T S W 2 4 , 3 2が必要であ るため、 遅延力増加するという問題があった。 また、 二つの A CM 2 5 , 3 3が となるため、 A CM 2 5 , 3 3の連携力取れてレ、なければ処理が正確に行な えないという問題があつた。
一方、 図 2の多重化装置 1 2は、 一の T SW4 0及び A CM 4 2により構成さ れているため図 1の多重化装置 1 0で問題であつた遅延及び連携の問題が生じな レ、。 し力、し、 回線運用上、 多重化処理及びクロスコネクト処理を区別した方が ユーザにとって管理しやすいという問題があった。 つまり、 ユーザが回線運用を 行なう場合、 二つの TSWにより多重化処理及びクロスコネクト処理を区別した 方が管理がしゃすかった。 発明の開示
本発明は、 上記の点に鑑みてなされたもので、 時分割スィッチの処理を制御す るデータを仮想的に 2段構成とし、 時分割スィツチの処理の管理を容易にするこ とができる多重化方法及び多重ィ!^ びにその多重 ib¾置を含むネットワーク を提供することを目的とする。
そこで、 上記課題を解決するため、 本発明の多重 置は、 入力されるデータ を多重化し、 選択した一の回線に前記多重化したデータを出力する時分割スィッ チと、 前記時分割スィツチの実際の接続動作を制御するための実制御データ及び 仮想的な接 作を制御するための仮想制御デー夕を記録しているメモリとを有 するように構成される。
このように、 メモリに記録してレ、るデータを実制御データ及び仮想制御デ一夕 の 2段構成とすることにより、 2つの時分割スィッチを設定するように 1つの時 分割スィッチを設定することが可能となる。 したがって、 時分割スィッチの処理 の管理が容易になると共に、 経済的な多重化装置が実現できる。
また、 本発明の多重化装置は、 上記メモリは、 入力されるデータを多重化する ときに前記時分割スィツチの接続動作を制御するための第 1制御デ一夕と、 前記 多重化したデー夕を出力するときに前記時分割スィッチの接続動作を制御するた めの第 2制御デー夕と、 IUI己第 1制御デー夕と第 2制御デー夕とを仮想的に接続 する仮想制御デー夕とを有する構成としてもよい。
このように、 メモリに言 する実制御データを第 1制御データと第 2制御デー 夕とに分離することにより、 多重化処理を行なう第 1の時分割スィッチと多重化 されたデータを出力する第 2の時分割スィッチとが存在するように多重化装置を 制御することが可能となる。
また、 本発明の多重化装置は、 上記メモリは、 データを供給する端末装置及び 多重化したデータを出力する回線毎にァドレスを設定し、 ii己端末装置のァドレ スと前記回線のァドレスとを仮想的に接続する仮想ァドレスを設定する構成とし てもよい。
このように、 データを供給する端末装置及び多重化したデータを出力する回線 毎にアドレスを設定し、 更に、 端末装備及び回線を仮想的に接続するための仮想 ァドレスを設定することにより、 2つの時分割スィッチを設定するように 1つの 時分割スィッチを設定することが可能となる。
また、 本発明の多重 置は、 上記メモリは、 ri己時分割スィッチの接続動作 の設定をするとき、 編己端末装置及び回線を仮想的に接続する仮想伝送路のァド レスを設定する構成としてもよい。
このように、 データを供給する端末装置及び多重化したデータを出力する回線 毎にアドレスを設定し、 更に、 端末装備及び回線を仮想的に接続するための仮想 伝送路のァドレスを設定することにより、 2つの時分割スィッチを設定するよう に 1つの時分割スィッチを設定することが可能となる。
また、 本発明の多重 ik¾置は、 上記メモリは、 前記時分割スィッチの接続動作 を制御するとき、 仮想制御データを利用して ii己仮想的に接続される実制御デー 夕を検出する構成としてもよい。
このように、 仮想制御デー夕を利用して仮想的に接続された実制御デ一夕を検 出し、 その検出された実制御データに従って時分割スィッチの接続動作を制御す ることにより、 2つの時分割スィッチを設定するように 1つの時分割スィツチを 設定することが可能となる。
また、 本発明の多重化装置は、 前記実制御データ及び仮想制御データを設定す る設定手段を更に有する構成としてもょレヽ。 このように、 設定手段を有することにより実制御データ及び仮想制御デ一夕を 容易に設定することが可能である。
また、 本発明の多重化方法は、 入力されるデータを多重化し、 選択した一の回 線に Ιϊϊ己多重化したデー夕を出力する時分割スィッチの実際の接続動作を制御す るための実制御データを設定する段階と、 編己時分割スィッチの仮想的な接続動 作を制御するための仮想制御デ一夕を設定する段階と、 前記実制御デ一夕及び仮 想制御デー夕を仮想的に接続する段階と、 仮想制御デー夕を消去して接続さ れた実制御デー夕を検出する段階とを有するように構成される。
このように、 設定する制御デー夕を実制御データ及び仮想制御デー夕の 2段構 成とすることにより、 2つの時分割スィッチを設定するように 1つの時分割ス ィッチを設定することカヾ可能となる。 したがって、 時分割スィッチの処理の管理 カ瑢易になると共に、 経済的な多重化装置が実現できる。
また、 本発明の多重化方法は、 データを供給する端末装置及び多重化したデー 夕を出力する回線毎にァドレスを設定する段階と、 lifl己端末装置のァドレスと前 記回線のアドレスとを仮想的に接続する仮想アドレスを設定する段階と、 前記仮 想ァドレスを利用して it己端末装置のァドレスと回線のァドレスとを仮想的に接 続する段階と、 IUI己仮想ァドレスを消去して接続された端末装置のァドレス及び 回線のァドレスを検出する段階とを有するように構成される。
このように、 データを供給する端末装置及び多重化したデータを出力する回線 毎にアドレスを設定し、 その端末装置のアドレスと回線のアドレスとを仮想的に 接続する仮想ァドレスを設定することにより、 2つの時分割スィッチを設定する ように 1つの時分割スィッチを設定することが可能となる。
また、 本発明のネットワークは、 入力されるデータを多重化し、 選択した一の 回線に前記多重化したデータを出力する時分割スィツチと、 前記時分割スィツチ の実際の接続動作を制御するための実制御デ一夕及び仮想的な接続動作を制御す るための仮想制御データを言 £11しているメモリとを有する多重化装置を含むよう に構成される。
このように、 メモリに言£ しているデー夕を実制御データ及び仮想制御デー夕 の 2段構成とする多重化装置を有することにより、 経済的な多重化装置が実現で き、 結果として経済的なネットワークが実現できる。
また、 本発明のネットワークは、 上記メモリは、 入力されるデータを多重化す るときに前記時分割スィツチの接^ Si作を制御するための第 1制御データと、 前 記多重化したデータを出力するときに前記時分割スィツチの接続動作を制御する ための第 2制御データと、 編己第 1制御データと第 2制御データとを仮想的に接 続する仮想制御デ一夕とを有する構成としてもよレ、。
このように、 メモリに言 5 する実制御デー夕を第 1制御デー夕と第 2制御デ一 夕とに分離することにより、 多重化処理を行なう第 1の時分割スィッチと多重化 されたデ一夕を出力する第 2の時分割スィッチとが存在するように多重化装置を 制御することが可能となり、 経済的な多重化装置が実現できる。 したがって、 経 済的なネットワーク力実現できる。
また、 本発明のネットワークは、 上記メモリは、 データを供給する端末装置及 び多重化したデータを出力する回線毎にァドレスを設定し、 it己端末装置のァド レスと前記回線のァドレスとを仮想的に接続する仮想 ί 路のァドレスを設定す ることを特徴とする多重化装置を含む構成としてもよい。
このように、 端末装置のァドレスと回線のァドレスとを仮想的に接続する仮想 伝送路のァドレスを設定することにより、 2つの時分割スィッチを設定するよう に 1つの時分割スィッチを設定することが可能な多重 置を実現でき、 結果と して経済的なネットワークが実現できる。 図面の簡単な説明
本発明の特徴及び利点は添付の図面を参照しながら以下の詳細な説明を読む とにより一層明瞭となるであろう。
図 1は、 多重化装置の Uの構成図である。
図 2は、 多重化装置の他の一例の構成図である。
図 3は、 T SWの動作を説明する一例の図である。
図 4は、 本発明の多重化装置の一実施例の構成図である。
図 5は、 T SWの一実施例の構成図である。
図 6は、 ACMに されるアドレスの Uの構成図である。 図 7は、 本発明の多重化装置の処理を説明する一実施例のフローチヤ一トであ る。
図 8、 本発明の多重 (^置を含むネットワークの一例の構成図である。
図 9、 本発明の多重化装置の一実施例の詳細な構成図である。 発明を実施するための最良の形態
以下、 本発明の実施の形態にっレ、て図面に基づレ、て説明する。
最初に、 TSWの処理について簡単に説明する。 図 3は、 TSW50の動作を 説明する一例の図を示す。 図 3 (A) において、 1周期が 4タイムスロットで構 成されるデータが入力共 から TSW50に供給されている。 なお、 TSW5 0に供給されるデータは、 「Α, Β, C, D, A, B, C, D, · ·」 の順番に 供給されているものとする。
図 3 (B) に示すように、 TSW50に供給されたデータはアドレスカウンタ 54に従ってスイッチングされてタイムスロット毎にデータメモリ 52に書き込 まれる。 そして、 データメモリ 52に書き込まれたデータはアクセスコント口一 ルメモリ （以下、 ACMという） 56に予め設定されているデータに従ってデ一 夕メモリ 52から出力共 ®ϋに読み出される。
具体的には、 TSW50に供給されたデータは、 「Α， Β, C, D」 の順番に データメモリ 52に書き込まれ、 ACM56に設定されているデータに従って、 「D, A, B， （：」 の順番に読み出される。 このように、 ACM56に予め設定 されているデータに従ってデータメモリ 52に書き込まれているデータを読み出 すことによりタイムスロットの並び替えを実現している。
次に、 本発明の多重 i ¾置の構成について図 4を参照して説明する。 図 4は、 本発明の多重 ^¾置 1 00の一実施例の構成図を示す。
図 4の多重化装置 1 00は、 チャネル盤 1 01〜1 03, TSW1 1 0, AC Ml 20, 及び多重 I F盤 1 31, 1 32を含む構成である。 チャネル盤 1 01 〜1 03は、 例えば電話， 端末装置等と接続されており、 音声， データ等の低速 信号が供給される。 また、 多重 I F盤 1 31, 1 32は、 例えば他の多重化装置 等と回線を介して接続されている。 TSW1 10は、 チャネル盤 101〜103から供給される低速信号を多重化 処理後、 クロスコネクト処理を行なって多重 I F盤 131， 132に出力してい る。 なお、 TSW1 10の処理は、 ACM120に言 されているアドレス等に 従って行われる。
ACM 120は、 実際に端末装置及び回線に割り振られたァドレスを書き込む 実ァドレスエリアと、 ダミーのァドレスを書き込むダミーアドレスエリアとを有 する構成である。 更に、 実アドレスエリア及びダミーアドレスエリアは低速多重 設定エリアと、 クロスコネクト設定エリアとを含む構成である。 つまり、 低速多 £|¾定エリアの実ァドレスエリア及びクロスコネクト設定エリアの実ァドレスェ リアは、 ダミーアドレスエリアを介して設定されている。
このように、 ダミーエリアを設けることにより、 ACMのアドレスエリアを仮 想的に 2段構成とすることができ、 実際には 1つの TSWを仮想的に 2つの TS Wが直列に接続されているようにすることができる。 具体的には、 図 4の TSW 1 10が二つに分割され、 その間にダミーの i^i路があるとみなすことが可能で ある。
したがって、 端末装置からダミ一の伝送路までの低速多 ^定ェリァの設定と、 ダミ一の feit路から回線までのクロスコネクト設定ェリァの設定とを組み合わせ ることにより実際の回線設定を得ることができる。
なお、 ダミーアドレスエリアを介さないで実ァドレスエリア間を直接接続する 設定もあり得る。 また、 端末装置と端末装置との設定、 及び回線と回線との設定 も当然可能である。
次に、 TSWの構成について図 5を参照して更に詳細に説明する。 図 5は、 T SW1 10の一実施例の構成図を示す。 TSW1 10は、ノ'ッファメモリ 1 1 1, 1 13と、 高速メモリ 1 12とを含む構成である。
チャネル盤 101〜103と TSW1 10とは、 高速のバス Bで接続されてい ることが多く、 バス Bと高速メモリ 1 12との間に同期を取るためのバッファメ モリ 1 1 1を設けている。 また、 多重 I F盤 131, 132と TSW1 10とは、 高速のバス Bで接続されていること力多く、 バス Bと高速メモリ 1 12との間に 同期を取るためのバッファメモリ 1 13を設けている。 高速メモリ 1 1 2の書き込み及び読み出し処理は、 A CM 1 2 0に記録されて いる書き込みアドレス及び読み出しアドレスにより制御される。 そして、 A C M 1 2 0に記載されている書き込みアドレス及び読み出しアドレスは、 1 0部1 2 2を介して接続される外部コンソール 1 2 4を利用して設定される。 なお、 外 部コンソール 1 2 4は、 多重丫!^置 1 0 0自体にキーボード及びディスプレイを 有する構成としてもよいし、 外部に別のメンテナンス用コンソールを有する構成 としてもよい。
次に、 図 6及び図 7を参照して多重 ifc^置 1 0 0の動作について説明する。 図 6は、 A CM 1 2 0に言 されるアドレスの H¾の構成図を示す。 図 7は、 本発 明の多重化装置 1 0 0の処理を説明する一実施例のフローチヤ一トを示す。 図 6に示すように、 A CM 1 2 0は低速多重工リア 1 4 0と、 仮想パッチェリ ァ 1 4 2と、 クロスコネクトェリア 1 4 4とを含む。 低速多重エリア 1 4 0とク ロスコネクトエリア 1 4 4とに設定されている内容は、 図 7のフローチヤ一卜の 処理に従って実際に接続する実設定 1 5 0に置き換えられる。
図 7のフローチャートにおいて、 ステップ S 1 0では例えば外部コンソール 1 2 4から設定ァドレスが入力される。 ステップ S 1 0に続いてステップ S 2 0に 進み、 入力された設定アドレス力低速多重エリア 1 4 0に対するものか否かを判 定する。
低速多重工リア 1 4 0に対するものであると判定すると （ S 2 0におレ、て Y E S)、 ステップ S 3 0に進む。 なお、 低速多重エリァ 1 4 0に対するものでない と判定すると （S 2 0において NO)、 ステップ S 4 0に進む。
ステップ S 3 0では、 入力された設定ァドレスが端末一端末間の設定ァドレス か否かを判定する。端末—端末間の設定アドレスであると判定すると （S 3 0に おいて Y E S)、 ステップ S 6 0に進む。 また、 端末一端末間の設定アドレスで ないと判定すると （S 3 0において NO)、 ステップ S 5 0に進む。
ステップ S 4 0では、 入力された設定ァドレスが回線一回線間の設定ァドレス か否かを判定する。 回線一回線間の設定アドレスであると判定すると （S 4 0に おいて Y E S)、 ステップ S 8 0に進む。 また、 回線一回線間の設定アドレスで ないと判定すると （S 4 0において NO)、 ステップ S 5 0に進む。 ステップ S 30において入力された設定ァドレスが端末一端末間の設定ァドレ スでないと判定した場合、 及びステップ S 40において入力された設定アドレス が回線—回線間の設定アドレスでないと判定した場合、 ステップ S 50に進み、 ACM1 20の低速多重エリア 1 40， クロスコネクトエリア 1 44に端末， 回 線の実ァドレス力入力される。 例えば、 図 6では端末 DTE 1にアドレス 「a a a」 ， 回線 EE Eにアドレス 「bbbj が入力されている。
ステップ S 50に続いてステップ S 70に進み、 仮想の伝送路に仮想ァドレス を割り当てるための仮想パッチエリア情報が入力される。 ステップ S 70に続い てステップ S 90に進み、 低速多重エリア 1 40, 仮想パッチエリア 1 42, 及 びクロスコネクトエリア 1 44の設定アドレスを読み出す。
ステップ S 90に続いてステップ S 1 00に進み、 S 90の処理により読み出 された設定アドレスから仮想アドレスの内容が取り除かれる。 そして、 ステップ S 1 00に続いてステップ S 1 20に進み、 端末一回線間の実ァドレスの設定が なされる。
なお、 ステップ S 30において、 端末—端末間の設定ァドレスであると判定す ると （S 30において YES：)、 ステップ S 60に進み、 仮想アドレスを割り当 てることなく端末の実アドレス力入力される。 ステップ S 60に続いてステップ S 1 1 0に進み、 端末一端末間の実アドレスの設定がなされる。
また、 ステップ S 40において、 回線一回線間の設定アドレスであると判定す ると （S 40において YES)、 ステップ S 80に進み、 仮想アドレスを割り当 てることなく回線の実アドレスが入力される。 ステップ S 80に続いてステップ S 1 30に進み、 回線—回線間の実アドレスの設定がなされる。
そして、 ステップ S 1 1 0-1 30に続いてステップ S 1 40に進み、 実アド レスが ACM1 20に書き込まれ、 ステップ S 1 50において回線接続が行われ る。
次に、 本発明の多重^^置 1 00を含むネットワークについて図 8を参照して 説明する。 図 8は、 本発明の多重化装置 1 00を含むネットワークの一例の構成 図を示す。
回線管理上、 音声ゃデー夕端末から供給される低速信号を多重する低速多重化 装置と、 ディジタルパスを構成するクロスコネクト装置とは別構成としたほうが 管理しやすい。 特に、 図 8に示すようなメッシュ状のネットワークになると、 ク ロスコネクト装置による回線設定が重要になり、 クロスコネクト装置による回線 設定を低速多重処理の回線設定と切り離して作成することが になる。
なお、 ネットワークの集中局において、 ネットワーク全体の回線設定のデータ を保有して障害等による迂回切替を行なうネットワークマネージメントシステム NMSを設置する場合、 同様に ACMの設定データを分離すること力河能である。 次に、 本発明の多重丫 置の構成について更に詳細に説明する。 図 9は、 本発 明の多重 ik¾置 200の一実施例の詳細な構成図を示す。
図 9の多重化装置 200は、 ACM222に言 されている設定データの書き 替えを RAM21 1, CPU212, 及び ROM21 3で構成される装置制御部 により行なう。 CPU21 2は、 ACM222に^されている設定デ一夕を演 算して実設定データ 221を作成し、 その実設定データを利用して TSW21 5 の回線切替を行なう。
また、 1 〇— I F部 230を介して接続される NMS 240は大容量のディ スク 24 1を有しているため、 ネットワーク全体の設定データを保有し、 に 応じて構成ノードに設定データを配信したり、 障害や事故に対して迂回切替処理 を行なう。
以上のように、 本発明では 1台の多重化装置で仮想的に 2台の多重化装置の役 目を果たすことができ、 回線管理を容易にすることができる。 また、 TSWの段 数が減少するために経済的なネットワークの構成が可能となり、 遅延の減少， 音 声品質の向上， データ応答の改善， スループロットの増加等が実現できる。

Claims

請求の範囲
1 . 入力されるデータを多重化し、 選択した一の回線に編己多重化したデータ を出力する時分割スィッチと、
前記時分割スィッチの実際の接続動作を制御するための実制御データ及び仮想 的な接繞動作を制御するための仮想制御デ一タを記録しているメモリと を有する多重化装置。
2 . ni己メモリは、 入力されるデータを多重化するときに ri己時分割スィッチの 接続動作を制御するための第 1制御データと、
前記多重化したデー夕を出力するときに it己時分割スィッチの接続動作を制御 するための第 2制御デー夕と、
前記第 1制御データと第 2制御データとを仮想的に接続する仮想制御データと を有する請求項 1記載の多重 ί (^置。
3. 前記メモリは、 データを供給する端末装置及び多重化したデータを出力す る回線毎にァドレスを設定し、 前記端末装置のァドレスと前記回線のァドレスと を仮想的に接続する仮想ァドレスを設定することを特徴とする請求項 1記載の多
4. 前記メモリは、 ΙίΙ己時分割スィッチの接 «作の設定をするとき、 前記端 末装置及び回線を仮想的に接続する仮想伝送路のァドレスを設定することを特徴 とする請求項 3記載の多重 Yi^S置。
5. 輔己メモリは、 il己時分割スィッチの接^ il作を制御するとき、 仮想制御 デー夕を利用して WI己仮想的に接続される実制御デー夕を検出することを特徴と する請求項 1記載の多重 ib¾置。
6. 前記実制御データ及び仮想制御データを設定する設定手段を更に有する請 求項 1記載の多重化装置。
7. 入力されるデータを多重化し、 選択した一の回線に HTI己多重化したデータ を出力する時分割スィッチの実際の接続動作を制御するための実制御データを設 定する段階と、
前記時分割スィッチの仮想的な接続動作を制御するための仮想制御デー夕を設 定する段階と、
編己実制御データ及び仮想制御デ一夕を仮想的に接続する段階と、
前記仮想制御デ一夕を消去して接続された実制御デ一夕を検出する段階と を有する多重化方法。
8. データを供給する端末装置及び多重化したデータを出力する回線毎にァド レスを設定する段階と、
if己端末装置のァドレスと ΙίίΙ己回線のァドレスとを仮想的に接続する仮想ァド レスを設定する段階と、
ϋίϊ己仮想ァドレスを利用して l己端末装置のァドレスと回線のァドレスとを仮 想的に接続する段階と、
前記仮想ァドレスを消去して接続された端末装置のァドレス及び回線のァドレ スを検出する段階と
を有する多重化方法。
9. 入力されるデータを多重化し、 選択した一の回線に前記多重化したデータ を出力する時分割スィッチと、
前記時分割スィッチの実際の接続動作を制御するための実制御データ及び仮想 的な接続動作を制御するための仮想制御データを言 しているメモリと を有する多重化装置を含むネットワーク。
1 0. 前記メモリは、 入力されるデータを多重化するときに ΙίΠ己時分割スイツ チの接続動作を制御するための第 1制御データと、 前記多重化したデータを出力するときに ri己時分割スィッチの接続動作を制御 するための第 2制御データと、
Ιίίϊ己第 1制御データと第 2制御デ一夕とを仮想的に接続する仮想制御データと を有する多重 ik¾置を含む請求項 9記載のネットワーク。
1 1 . 編己メモリは、 データを供給する端末装置及び多重化したデータを出力 する回線毎にァドレスを設定し、 前 Ϊ己端末装置のァドレスと前記回線のァドレス とを仮想的に接続する仮想 ί 路のァドレスを設定することを特徴とする多重化 装置を含む請求項 9記載のネットワーク。
PCT/JP1999/005682 1999-10-14 1999-10-14 Technique, dispositif de multiplexage et reseau dote de ce dispositif WO2001028143A1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
PCT/JP1999/005682 WO2001028143A1 (fr) 1999-10-14 1999-10-14 Technique, dispositif de multiplexage et reseau dote de ce dispositif
JP2001530247A JP4260395B2 (ja) 1999-10-14 1999-10-14 多重化方法及び多重化装置並びにその多重化装置を含むネットワーク
US10/092,964 US7020134B2 (en) 1999-10-14 2002-03-05 Multiplexing method, a multiplexing apparatus and a network therewith

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP1999/005682 WO2001028143A1 (fr) 1999-10-14 1999-10-14 Technique, dispositif de multiplexage et reseau dote de ce dispositif

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US10/092,964 Continuation US7020134B2 (en) 1999-10-14 2002-03-05 Multiplexing method, a multiplexing apparatus and a network therewith

Publications (1)

Publication Number Publication Date
WO2001028143A1 true WO2001028143A1 (fr) 2001-04-19

Family

ID=14236996

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1999/005682 WO2001028143A1 (fr) 1999-10-14 1999-10-14 Technique, dispositif de multiplexage et reseau dote de ce dispositif

Country Status (3)

Country Link
US (1) US7020134B2 (ja)
JP (1) JP4260395B2 (ja)
WO (1) WO2001028143A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH022299A (ja) * 1988-06-13 1990-01-08 Fujitsu Ltd 時間スイッチ回路
JPH0220135A (ja) * 1988-07-08 1990-01-23 Fujitsu Ltd 同期多重変換装置
JPH05199554A (ja) * 1992-01-20 1993-08-06 Fujitsu Ltd 回線設定装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6079896A (ja) 1983-10-07 1985-05-07 Oki Electric Ind Co Ltd 通話路接続方式
JPH04156197A (ja) 1990-10-19 1992-05-28 Fujitsu Ltd マルチポートｔｓｗ素子
JPH0767154A (ja) * 1993-08-25 1995-03-10 Fujitsu Ltd タイムスイッチのアドレス変換装置
JPH1079740A (ja) * 1996-09-03 1998-03-24 Hitachi Ltd Ａｔｍスイッチを用いたルータ装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH022299A (ja) * 1988-06-13 1990-01-08 Fujitsu Ltd 時間スイッチ回路
JPH0220135A (ja) * 1988-07-08 1990-01-23 Fujitsu Ltd 同期多重変換装置
JPH05199554A (ja) * 1992-01-20 1993-08-06 Fujitsu Ltd 回線設定装置

Also Published As

Publication number Publication date
US20020093958A1 (en) 2002-07-18
US7020134B2 (en) 2006-03-28
JP4260395B2 (ja) 2009-04-30

Similar Documents

Publication Publication Date Title
JP3478555B2 (ja) 加入者系ディジタル伝送装置
JP3348265B2 (ja) 架間転送制御方式
JPH09139973A (ja) 多重セル通信システムのフレーム同期方法および回路装置
CN101159606B (zh) 解决地址冲突的方法和网络设备
WO2001028143A1 (fr) Technique, dispositif de multiplexage et reseau dote de ce dispositif
JPH02290350A (ja) 切替え用スイッチとスイッチングサービスの中断を最少にする方法
US5379298A (en) Multimedia multiplexer device having automatic parameter recognizing and setting function, and communications systems including multimedia multiplexer devices
JP3578060B2 (ja) 現用系予備系切替装置
GB2285725A (en) Data burst transfer
JP2924713B2 (ja) 二次群ディジタル回線収容装置
KR100208227B1 (ko) 프로세서와 디바이스간의 타임 슬롯 스위치
JP3361862B2 (ja) 画像伝送装置の多重分離制御装置
JP2002044767A (ja) サブレート多重装置
JP2001069584A (ja) ディジタル交換装置およびその装置のデータ交換方法
JP3507552B2 (ja) 構内交換機の網同期クロック選択回路
US6198740B1 (en) Technique for distributing highways in exchange
JPH06104859A (ja) ネットワークシステムにおける回線多重化装置
JPH1132022A (ja) 統合化伝送装置
JPH0821877B2 (ja) 冗長系を構成する現用、待機パッケージの切替制御方式
JP2507958B2 (ja) 時分割スイッチ構成方式
JPH02502599A (ja) スイッチにおける誤り訂正方法および誤り訂正手段付きのスイッチ
JPS6257399A (ja) 回線設定方式
KR100346181B1 (ko) 교환기에 있어서 타임스위치의 호처리회로
KR100380234B1 (ko) 통신시스템의 크로스 컨넥션 제어장치
JPH10271582A (ja) クロスコネクト装置

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP US

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
ENP Entry into the national phase

Ref country code: JP

Ref document number: 2001 530247

Kind code of ref document: A

Format of ref document f/p: F

WWE Wipo information: entry into national phase

Ref document number: 10092964

Country of ref document: US