JP4255953B2 - 半導体装置 - Google Patents

Description

本発明は、半導体装置に係り、詳しくはボード実装後に行われる導通試験のテストコマンドが入力されると該テストモードに移行する半導体装置に好適な半導体装置に関するものである。

一般に、半導体装置においては、製品出荷前に各種のテストが行われてテストに合格したものが製品となって出荷される。例えば、半導体記憶装置の出荷前のテストは、ある入力ピンに通常の値より高い値の電圧（いわゆるスーパー・ハイ電圧）を加えることによって、該半導体記憶装置をテストモードにし、各種のコマンドやデータ等を該装置に入力して各種のテストが実行されている。

しかしなから、高電圧回路が必要になること及び試験装置が高くなること等の理由で、スーパー・ハイ電圧を使用してテストモードにする方法に代えて、ユーザが使用しない特殊なアドレスを使ってテストモードにする方法が考えられている。例えば、事前にユーザに対して使用の禁止を提示しているコマンド（いわゆるイリーガルコマンド）をテストモードへのエントリーコマンドとし、そのイリーガルコマンドを使ってテストモードにするものである。

一方、近年、ボードの実装効率を上げるために半導体デバイスのパッケージも小型化が要求され、そのパッケージにおいてはチップサイズパッケージ（ＣＳＰ）が普及している。このＣＳＰ、例えばグリッドアレイ型ＣＳＰは、一般にパッケージの一側面に端子（はんだボール）が格子状に配列されていて、その端子が配列されている一側面をボード上の微細化された配線パターンに対して接続（実装）する。このＣＳＰの出現は、端子間隔が益々狭く多ピン化の一途をたどるパッケージをボード上の微細化された配線パターンに対して接続（実装）するのを可能している。

ところで、一般にボードに各半導体デバイスを実装した時、パッケージの端子とボード上の配線との間で確実に接続（導通）されているか否かの検査が行われている。この検査は導通試験ともいわれ、従来ではプローブを端子とボード上の配線に当てて導通の有無を検査している。

従って、このＣＳＰにおいてもボードに実装した時、ＣＳＰの端子とボード上の配線との間で確実に接続（導通）されているか否か検査する必要がある。

しかしながら、ＣＳＰをボードに実装した時、ＣＳＰの端子はＣＳＰとボードとの間に隠れてしまいプローブ等を当てて導通試験を行うことができなかった。
又、仮にプローブを当てて試験が行えたとしても、ＣＳＰは一般的に端子が多く多ピンであるため、一つ一つプローブを当てて導通試験を行うことは効率が非常に悪い。

そこで、ＣＳＰをボードに実装した状態で、同ＣＳＰに収容された半導体装置に対してボード上の配線から何らかの信号を送出し、その信号に対する応答を確認することによって、ＣＳＰの各端子がボード上の配線と接続（導通）されているかを検査する方法が考えられている。

このボードに実装した後に行われる試験は、前記した出荷前（ボードに実装される前）に半導体装置自身の性能及び耐久試験等の試験とその性質上相違することからテストモードへのエントリー方法を代えることが好ましい。

つまり、出荷前の試験におけるテストモードのエントリーでは、多数（例えば１５個）の信号の組み合わせからなるイリーガルコマンドを使用して通常使用中に誤エントリーされないようにしている。一方、実装後の導通試験におけるテストモードのエントリーでは、出荷前の試験のように多数の信号の組み合わせからなるイリーガルコマンドを使用したときエントリーされない場合が生じる。詳述すると、実装後の導通試験は、パッケージの各端子とボードの配線との接続を検査するものであるので、ボードの配線に接続されていない端子が存在することを考慮する必要がある。その結果、テストモードのためのイリーガルコマンドを多数（例えば１５個）の信号の組み合わせから構成すると、そのイリーガルコマンドを構成する信号を入力する端子が接続されていない場合が生じる。これは、イリーガルコマンドを構成する信号が多いほど確率が高くなる。

従って、実装後に行う導通試験のテストモードをエントリーする場合には、出荷前に行う各試験のテストモードのためのイリーガルコマンドを構成する信号の数より、少ないほど好ましいことがわかる。

しかしながら、信号の数が少ないと偶発的に導通試験のテストモードの組み合わせが発生する確率が高くなることを意味する。従って、通常使用時に導通試験のテストモードが誤エントリーされる確率が高くなるといった問題が生じる。

本発明は上記問題点を解消するためになされたものであって、その目的は通常使用中には該テストモードにエントリーされにくい半導体装置を提供することにある。

請求項１の発明によれば、テストモードエントリー回路は、電源投入信号によりテストモードへのエントリーを保持するラッチ回路が初期セットされ、その後前記テストモード認識部が一旦前記テストモードを検出した場合には前記ラッチ回路を初期セットした状態から反転し保持してテストモード信号を出力し、前記テストモード信号の出力後は前記テストモードの検出にかかわらず前記テストモード信号の出力を禁止し、前記初期セットした状態で通常動作モード認識部が一旦通常動作モードを検出した場合には以降テストモード認識部によるテストモードの検出にかかわらずテストモード信号の出力を禁止する。従って、通常の使用時の前に１度だけ、テストモードにエントリーされる可能性があるだけなので、通常の使用に障害になることはない。また、通常動作モード信号を検出した場合にはテストモード信号の出力が禁止される。

請求項２の発明によれば、テストモードエントリー回路は、外部信号の特定の論理レベルに応答してテストモード検出信号を出力し、次いで前記外部信号の論理レベルに応答して前記テストモード検出信号の出力を停止するための信号を出力するテストモード認識部と、特定の外部コマンドに応答して通常動作モード信号を出力する通常動作モード認識部と、前記テストモード検出信号と、前記テストモード検出信号の出力を停止するための信号および前記通常動作モード信号を入力するモード判定部とを有する。そして、当該モード判定部は、前記テストモード検出信号の出力が一旦検出されると前記テストモード検出信号の出力を停止するための信号により、また前記通常動作モード信号の出力が一旦検出されると前記通常動作モード信号により前記テストモード検出信号の出力停止状態を維持する。

本発明によれば、試験が可能なテストモードが通常の使用時の前に１度だけエントリーされる可能性があるだけなので、通常の使用に障害になることはない。

以下、本発明を半導体装置としての半導体記憶装置に具体化した実施形態を図１〜図６に従って説明する。
図１は、半導体記憶装置としてのＳＤＲＡＭ（Synchronous Dynamic Random Access Memory）に設けられたテストモードエントリー回路の回路図である。図１において、テストモードエントリー回路は、電源投入検出回路としてのスタータ回路１１、通常動作モード認識回路部１２、テストモード認識回路部１３及びテストモード判定回路部１４を備えている。

スタータ回路１１は、図３に示すように、ＮＭＯＳトランジスタT1と３個の抵抗R1〜R3とを有している。抵抗R1と抵抗R2とを直列に接続して分圧回路を形成しその分圧回路を外部電源電圧Vccが供給される電源線とグランド電圧が供給される電源線との間に接続させている。そして、その分圧回路からの分圧電圧は、ＮＭＯＳトランジスタT1のゲート端子に供給されている。ＮＭＯＳトランジスタT1のドレイン端子は抵抗R3を介して外部電源電圧Vccが供給される電源線に接続されている。ＮＭＯＳトランジスタT1のソース端子はグランド電圧が供給される電源線に接続されている。

従って、図５に示すように、外部装置からＳＤＲＡＭに外部電源電圧Vccが投入され、その外部電源電圧Vccが基準の電圧値まで上昇する過程において分圧回路の分圧電圧は相対的に上昇する。そして、外部電源電圧Vccが基準の電圧値のほぼ半分の値になった時、ＮＭＯＳトランジスタT1がオフ状態からオン状態となる。つまり、ＮＭＯＳトランジスタT1のドレイン端子の電位は、ＬレベルからＨレベル、続いてＨレベルからＬレベルに立ち下がり、以後Ｌレベルの状態が保持される。そして、ＮＭＯＳトランジスタT1のドレイン端子にかかる電位が電源投入信号φonとして出力される。つまり、スタータ回路１１は、外部電源Vccが投入されると、外部電源電圧Vccが基準の電圧値に到達する前までに、ＬレベルからＨレベルに立ち上がり、再びＨレベルからＬレベルに立ち下がる電源投入信号φonを通常動作モード認識回路部１２及びテストモード認識回路部１３に出力する。

通常動作モード認識回路部１２は、第２モードとしての通常動作モードであってオールプリチャージ（ＰＡＬＬ）モードを検出する回路である。通常動作モード認識回路部１２は、外部装置からクロック信号CLK、チップセレクト信号/CS、ロウアドレスストローブ信号/RAS、コラムアドレスストローブ信号/CAS及びライトイネーブル信号/WEを入力端子を介して入力し、その各信号に基づいて検出する。尚、各信号/CS、/RAS、/CAS、/WEの「／」は、負論理の信号を表し、その他は正論理の信号を表す。そして、通常動作モード認識回路部１２は、クロック信号CLKに基づいて、チップセレクト信号/CS、ロウアドレスストローブ信号/RAS、コラムアドレスストローブ信号/CAS及びライトイネーブル信号/WEを外部装置から取り込み、その取り込んだ各信号の組み合わせが予め定めたオールバンクプリチャージ（ＰＡＬＬ）コマンドの組み合わせかどうか判定するようになっている。

ＰＡＬＬコマンドは、ＳＤＲＡＭに出力される通常コマンドの１つであって、全てのバンクをプリチャージさせるためのコマンドである。そして、ＰＡＬＬコマンドは電源投入後、外部装置から出力されるリードコマンド、ライトコマンド等の前に発行するアクティブコマンドより前に発行される。そして、その取り込んだ各信号の組み合わせがＰＡＬＬコマンドの組み合わせであるとき、通常動作モード認識回路部１２はＰＡＬＬコマンドを外部装置から入力した旨の第２モード検出信号としてのＨレベルの通常動作モード検出信号φsxを出力する。又、通常動作モード認識回路部１２はＰＡＬＬコマンド以外の組み合わせの信号であるとき、ＰＡＬＬコマンドではない旨のＬレベルの通常動作モード検出信号φsxを出力する。

そして、本実施形態では、チップセレクト信号/CSがＬレベル、ロウアドレスストローブ信号/RASがＬレベル、コラムアドレスストローブ信号/CASがＨレベル及びライトイネーブル信号/WEがＬレベルのとき、ＰＡＬＬコマンドとしている。

図２は、通常動作モード認識回路部１２の回路構成を説明するための回路図である。図２において、通常動作モード認識回路部１２は、第１〜第４ラッチ回路２１〜２４を備えている。第１ラッチ回路２１は、ロウアドレスストローブ信号/RASをインバータ回路２５及びＮＭＯＳトランジスタよりなる第１ゲートトランジスタTG1を介して入力しラッチする。そのラッチしたロウアドレスストローブ信号/RASはインバータ回路２６を介してナンド回路２７に入力される。

第２ラッチ回路２２は、コラムアドレスストローブ信号/CASをインバータ回路２８及びＮＭＯＳトランジスタよりなる第２ゲートトランジスタTG2を介して入力しラッチする。そのラッチしたコラムアドレスストローブ信号/CASはナンド回路２７に入力される。

第３ラッチ回路２３は、ライトイネーブル信号/WEをインバータ回路２９及びＮＭＯＳトランジスタよりなる第３ゲートトランジスタTG3を介して入力しラッチする。そのラッチしたライトイネーブル信号/WEはインバータ回路２９ａを介してナンド回路２７に入力される。

第４ラッチ回路２４は、チップセレクト信号/CSをインバータ回路３０及びＮＭＯＳトランジスタよりなる第４ゲートトランジスタTG4を介して入力しラッチする。そのラッチしたチップセレクト信号/CSはインバータ回路３１を介してナンド回路２７に入力される。

ナンド回路２７は、ロウアドレスストローブ信号/RASを反転させた信号、コラムアドレスストローブ信号/CAS、ライトイネーブル信号/WE及びチップセレクト信号/CSを反転させた信号を入力し、各信号が全てＨレベルの時にＬレベルの信号を出力する。つまり、ロウアドレスストローブ信号/RAS、ライトイネーブル信号/WE及びチップセレクト信号/CSがＬレベル、コラムアドレスストローブ信号/CASがＨレベルの時（即ち、外部装置からＰＡＬＬコマンドが入力された時）、ナンド回路２７はＬレベルの信号SG1を出力する。尚、ナンド回路２７は、各信号のうち少なくとも１つの信号がＬレベルの時には、ナンド回路２７はＨレベルの信号を出力する。

ナンド回路２７の出力信号SG1は、インバータ回路３２を介して反転されて通常動作モード検出信号φsxとして出力される。従って、外部装置からＰＡＬＬコマンドが入力された時、通常動作モード検出信号φsxはＨレベルとなり、外部装置からＰＡＬＬコマンド以外のコマンドが入力された時、同検出信号φsxはＬレベルとなる。

ノア回路３３は、前記通常動作モード検出信号φsxを入力するとともに、外部装置からクロック信号CLKを入力する。ノア回路３３は、通常動作モード検出信号φsxがＬレベルの時には、クロック信号CLKを反転させて次段のノア回路３４に出力するとともに、３個のインバータ回路３５〜３７を介してノア回路３４に出力される。従って、ノア回路３４は、クロック信号CLKがＨレベルに立ち上がる毎に、パルス幅が３個のインバータ回路３５〜３７によって決まる遅延時間と一致するゲートパルス信号GPを前記第１〜第４ゲートトランジスタTG1〜TG4のゲート端子に出力する。

従って、第１〜第４ゲートトランジスタTG1〜TG4はゲートパルス信号GPに応答してチップセレクト信号/CS、ロウアドレスストローブ信号/RAS、コラムアドレスストローブ信号/CAS及びライトイネーブル信号/WEをそれぞれ取り込み、それぞれの第１〜第４ラッチ回路２１〜２４にラッチさせる。

尚、ノア回路３３は、通常動作モード検出信号φsxがＨレベルの時には、クロック信号CLKを出力せず、常にＨレベルの信号を出力する。従って、次段のノア回路３４は、ゲートパルス信号GPを出力しない。

つまり、通常動作モード認識回路部１２は外部装置からＰＡＬＬコマンド以外のコマンドが入力されている間は、ゲートパルス信号GPに基づいてその時々の外部コマンドを取り込む。そして、通常動作モード認識回路部１２は外部装置から初めてＰＡＬＬコマンドが入力されると、Ｈレベルの通常動作モード検出信号φsxを出力し、以後の外部コマンドを取り込みを行わないようになっている。言い換えれば、通常動作モード認識回路部１２は、ＰＡＬＬコマンドが入力されるまで判定動作を続け、ＰＡＬＬコマンドが入力されると、Ｈレベルの通常動作モード検出信号φsxを出力し続けた状態で認識動作を終了する。

前記第４ゲートトランジスタTG4と第４ラッチ回路２４とを結ぶ信号線は、ＮＭＯＳトランジスタT2を介してグランド電圧が供給される電源線に接続されている。ＮＭＯＳトランジスタT2のゲートには、前記スタータ回路１１からの電源投入信号φonを入力する。即ち、外部電源Vccの投入とともにＨレベルに立ち上がり続いてＬレベルに立ち下がる電源投入信号φonに基づいてＮＭＯＳトランジスタT2は一瞬オンする。このＮＭＯＳトランジスタT2のオンに基づいて第４ラッチ回路２４はＨレベルをラッチさせる。言い換えれば、外部電源Vccの投入時に基づいて偶発的に、ＰＡＬＬコマンドと同じ組み合わせの信号がラッチされないようにラッチ回路２４は初期セットされる。

次に、テストモード認識回路部１３について説明する。
図１において、テストモード認識回路部１３は、第１モードとしての導通試験モードを検出する回路であって、本実施形態では、外部装置から出力されてくるチップセレクト信号/CS、コラムアドレスストローブ信号/CAS及びクロックイネーブル信号CKEを入力端子を介して入力し、その各信号に基づいて検出する。そして、本実施形態では、チップセレクト信号/CS、コラムアドレスストローブ信号/CAS及びクロックイネーブル信号CKEが共にＬレベルの時、導通試験モードにエントリーされるものとする。

コラムアドレスストローブ信号/CASは、４個のインバータ回路４１〜４４を介してナンド回路４５に入力される。ナンド回路４５は２入力端子のナンド回路であって、もう一方の入力端子はインバータ回路４１を介してコラムアドレスストローブ信号/CASを入力する。従って、ナンド回路４５の出力端子に接続されたインバータ回路４６は、コラムアドレスストローブ信号/CASがＨレベルからＬレベルに立ち下がると、３個のインバータ回路４２〜４４によって決まる遅延時間だけ、Ｈレベルに立ち上がる１ショットパルス信号S1を出力する。

インバータ回路４６はＮＭＯＳトランジスタT3のゲートに接続されている。従って、ＮＭＯＳトランジスタT3は、コラムアドレスストローブ信号/CASがＨレベルからＬレベルに立ち下がると、１ショットパルス信号S1に基づいて３個のインバータ回路４２〜４４によって決まる遅延時間だけオン状態になる。

ＮＭＯＳトランジスタT3はラッチ回路４７に接続されている。そして、ＮＭＯＳトランジスタT3がオンすると（コラムアドレスストローブ信号/CASがＨレベルからＬレベルに立ち下がると）、出力信号がＨレベルとなる信号をラッチする。

ラッチ回路４７のＨレベル出力信号は検出信号SGXとして出力される。そして、このＨレベルの検出信号SGXは、以後、前記コラムアドレスストローブ信号/CASがＨレベルに立ち上がり再度Ｌレベルに立ち下がって１ショットパルス信号S1が生成されてもＨレベルが保持される。

尚、ラッチ回路４７の出力端子はＮＭＯＳトランジスタT4を介してグランド電圧が供給される電源線に接続されている。ＮＭＯＳトランジスタT4のゲート端子には、前記スタータ回路１１からの電源投入信号φonが入力される。即ち、外部電源Vccの投入とともにＨレベルに立ち上がり続いてＬレベルに立ち下がる電源投入信号φonに基づいてＮＭＯＳトランジスタT4は一瞬オンする。このＮＭＯＳトランジスタT4のオンに基づいてラッチ回路４７は出力信号がＬレベルとなる信号をラッチする。言い換えれば、外部電源Vccの投入時に、ラッチ回路４７は初期セットされる。

ラッチ回路４７の検出信号SGXは、ナンド回路４８に出力される。ナンド回路４８は３入力端子のナンド回路であって、検出信号SGXの他にインバータ回路４９を介してチップセレクト信号/CSを入力するとともに、インバータ回路５０を介してクロックイネーブル信号CKEを入力する。従って、ナンド回路４８の出力は、３入力信号が共にＨレベルの時、即ち検出信号SGXがＨレベル、チップセレクト信号/CSがＬレベル、クロックイネーブル信号CKEがＬレベルの時、Ｌレベルのとなる。そして、ナンド回路４８のＬレベルの出力信号は、第１モード検出信号としてのテストモード検出信号φ1となってノア回路７２に出力される。

又、前記ラッチ回路４７の検出信号SGXは、７個のインバータ回路５１〜５７を介してナンド回路５８に出力される。ナンド回路５８は２入力端子のナンド回路であって、もう一方の入力端子には４個のインバータ回路５１〜５４を介して検出信号SGXを入力する。従って、ナンド回路５８の出力端子に接続されたインバータ回路５９は、検出信号SGXがＨレベルからＬレベルに立ち下がると、３個のインバータ回路５５〜５７によって決まる遅延時間だけ、Ｈレベルに立ち上がる１ショットパルス信号S2を出力する。

又、前記ラッチ回路４７の検出信号SGXは、ナンド回路６０に出力される。ナンド回路６０は、検出信号SGXの他にコラムアドレスストローブ信号/CASを入力する。そして、ナンド回路５１は、両信号SGX，/CASが共にＨレベルになった時、ＨレベルからＬとなる出力信号を出力する。つまり、ラッチ回路４７からＨレベルの検出信号SGXが出力された後にコラムアドレスストローブ信号/CASがＬレベルからＨレベルに立ち上がると、ナンド回路６０の出力はＨレベルからＬに立ち下がる。

ナンド回路６０の出力は、３個のインバータ回路６１〜６３を介してノア回路６４に入力される。ノア回路６４は２入力端子のノア回路であって、もう一方の入力端子には直接ナンド回路６０の出力信号を入力する。従って、ノア回路６４は、ナンド回路６０の出力信号がＨレベルからＬに立ち下がると、３個のインバータ回路６１〜６３によって決まる遅延時間だけ、Ｈレベルに立ち上がる１ショットパルス信号S3を出力する。

１ショットパルス信号S3は、ラッチ回路６５の入力端子に接続されたＮＭＯＳトランジスタT5のゲート端子に入力される。そして、１ショットパルス信号S3に応答してＮＭＯＳトランジスタT5がオンすると、ラッチ回路６５の出力がＨレベルとなる内容をラッチする。又、ラッチ回路６５の入力端子には、前記電源投入信号φonに応答してオンされるＮＭＯＳトランジスタT6が接続されている。従って、電源投入信号φonに応答してＮＭＯＳトランジスタT6がオンされると、ラッチ回路６５の出力がＨレベルとなる内容をラッチする。

又、ラッチ回路６５の出力端子には、前記１ショットパルス信号S2に応答してオンされるＮＭＯＳトランジスタT7が接続されている。従って、１ショットパルス信号S2に応答してＮＭＯＳトランジスタT7がオンされると、ラッチ回路６５の出力がＬレベルとなる内容をラッチする。

つまり、ラッチ回路６５の出力信号SGYは、電源投入時の電源投入信号φonに基づいてＨレベルとなり、続いて出力される１ショットパルス信号S2に基づいてＬレベルとなり、その１ショットパルス信号S2の後に出力される１ショットパルス信号S3に基づいてＨレベルとなる。

前記ラッチ回路６５の出力信号SGYは、３個のインバータ回路６６〜６８を介してナンド回路６９に出力される。ナンド回路６９は２入力端子のナンド回路であって、もう一方の入力端子には出力信号SGYが直接入力される。従って、ナンド回路６９の出力端子に接続されたインバータ回路７０は、出力信号SGYがＬレベルからＨレベルに立ち上がると、３個のインバータ回路６６〜６８によって決まる遅延時間だけ、Ｈレベルに立ち上がる１ショットパルス信号S4を出力する。

１ショットパルス信号S4は、ラッチ回路７１の入力端子に接続されたＮＭＯＳトランジスタT8のゲート端子に入力される。そして、１ショットパルス信号S4に応答してＮＭＯＳトランジスタT8がオンすると、ラッチ回路７１の出力がＨレベルとなる内容をラッチする。又、ラッチ回路７１の出力端子には、前記電源投入信号φonに応答してオンされるＮＭＯＳトランジスタT9が接続されている。従って、電源投入信号φonに応答してＮＭＯＳトランジスタT9がオンされると、ラッチ回路７１は初期セットされその出力がＬレベルとなる内容をラッチする。

つまり、ラッチ回路７１の出力信号は、電源投入時の電源投入信号φonに基づいてＬレベルとなり、その後出力される１ショットパルス信号S4に基づいてＨレベルとなる。このラッチ回路７１のＨレベル出力信号は、導通試験終了信号φextとしてノア回路７２に出力される。

つまり、ラッチ回路７１は、最初のコラムアドレスストローブ信号/CASの立ち下がりに基づいて生成されるＨレベルの検出信号SGXが出力された後であって、そのＬレベルに立ち下がったコラムアドレスストローブ信号/CASの立ち上がりに基づいてＨレベルの導通試験終了信号φextをノア回路７２に出力する。そして、このＨレベルの導通試験終了信号φextは、電源投入信号φonが再度入力され初期セットされるまで保持される。

次に、テストモード判定回路部１４について説明する。モード判定回路部１４はノア回路７２から構成されている。ノア回路７２は３入力端子のノア回路であって、前記テストモード検出信号φ1、導通試験終了信号φext及び通常動作モード認識回路部１２からの通常動作モード検出信号φsxを入力する。ノア回路７２の出力は、各信号φ1，φext，φsxが共にＬレベルの時にＨレベルとなり、各信号φ1，φext，φsxのうち少なくとも１つがＨレベルの時にＬレベルとなる。ノア回路７２の出力は、テストモード信号φtsとして出力される。そして、ノア回路７２のテストモード信号φtsがＨレベルのとき、ＳＤＲＡＳＭが導通試験モードとなり導通試験が実行される。又、テストモード信号φtsがＬレベルのときには導通試験モードとならい。

従って、図５に示すように、外部電源電圧Vccが投入された後であって通常動作モード認識回路部１２がＰＡＬＬコマンドを判定する前に、コラムアドレスストローブ信号/CAS、チップセレクト信号/CS及びクロックイネーブル信号CKEが初めて共にＨレベルになった時、ノア回路７２は、Ｈレベルのテストモード信号φtsを出力する。

その後、Ｈレベルの導通試験終了信号φextが出力された時、ノア回路７２は、ＨレベルからＬレベルのテストモード信号φtsを出力する。つまり、Ｈレベルの導通試験終了信号φextは、導通試験を終了する信号であって、コラムアドレスストローブ信号/CASをＬレベルからＨレベルに立ち上げることによって導通試験が終了することになる。しかも、Ｈレベルの導通試験終了信号φextは、電源投入に出力される電源投入信号φonを入力されるまでＨレベルのままなので、以後ＳＤＲＡＭは、外部電源電圧Vccが切られるまで導通試験モードとなることはない。

また、Ｈレベルの通常動作モード検出信号φsxが出力された時も同様に、ノア回路７２はＨレベルからＬレベルのテストモード信号φtsを出力する。従って、この場合にも導通試験は終了される。しかも、Ｈレベルの通常動作モード検出信号φsxは、前記したように電源投入に出力される電源投入信号φonを入力されるまでＨレベルのままなので、以後ＳＤＲＡＭは、外部電源電圧Vccが切られるまで導通試験モードとなることはない。

一方、図６に示すように、外部電源電圧Vccが投入された後であってコラムアドレスストローブ信号/CAS、チップセレクト信号/CS及びクロックイネーブル信号CKEが初めて共にＨレベルになる前に、通常動作モード認識回路部１２がＰＡＬＬコマンドを判定した時、テストモード信号φtsはＬレベルのままである。つまり、テストモード信号φtsがＨレベルからＬレベルになる前に、Ｈレベルの通常動作モード検出信号φsxが出力された時には、導通試験モードとなることはない。

ところで、このテストモード信号φtsは、ＳＤＲＡＭに設けた導通試験を実行するための各内部回路に供給される。図４は、その内部回路の一つであって外部電源電圧Vccからアクティブ電源電圧Vssを生成するアクティブ電源発生回路７５を示す。アクティブ電源発生回路７５は通常の動作において動作される各内部回路部の動作電源（アクティブ電源電圧Vss）を供給回路である。

図４において、アクティブ電源発生回路７５はノア回路７６を備えている。ノア回路７６は、前記テストモード信号φtsと通常動作モード検出信号φsxを入力する。
従って、ノア回路７６の出力端子に接続されたインバータ回路７７の出力は、テストモード信号φtsと通常動作モード検出信号φsxが共にＬレベルの時、Ｌレベルとなる。又、インバータ回路７７の出力は、テストモード信号φts及び通常動作モード検出信号φsxの少なくともいずれか一方がＨレベルになると、Ｈレベルとなる。

インバータ回路７７の出力信号は、ＮＭＯＳトランジスタT10に接続されている。ＮＭＯＳトランジスタT10のドレインには差動増幅部を構成するＮＭＯＳトランジスタT11，T12のソース端子が接続され、その各ＮＭＯＳトランジスタT11，T12のドレイン端子にはカレントミラー回路を構成するＰＭＯＳトランジスタT13，T14を介して外部電源電圧Vccが供給される電源線に接続されている。又、カレントミラー回路を構成するＰＭＯＳトランジスタT13，T14に対してそれぞれＰＭＯＳトランジスタT15，T16が並列に接続され、そのＰＭＯＳトランジスタT15，T16のゲート端子には、前記インバータ回路７７の出力端子に接続されている。

前記差動増幅部の一方のＮＭＯＳトランジスタT11のゲート端子には予め設定された基準電圧Vrefが印加されている。又、同ＮＭＯＳトランジスタT11のドレイン端子には、出力部を構成するＰＭＯＳトランジスタT17のゲート端子に接続されている。ＰＭＯＳトランジスタT17のソース端子は外部電源電圧Vccが供給される電源線に接続されている。又、ＰＭＯＳトランジスタT17のドレイン端子は前記ＮＭＯＳトランジスタT12のゲート端子に接続されているとともに、抵抗R4を介してグランド電圧が供給される電源線に接続されている。

従って、ＮＭＯＳトランジスタT10がオンすると、増幅部のＮＭＯＳトランジスタT11，T12が動作し、出力部のＰＭＯＳトランジスタT17のオン抵抗と抵抗R4の分圧比で決まる電圧をアクティブ電源電圧Vssとして各内部回路に供給する。

アクティブ電源電圧VssはＮＭＯＳトランジスタT12のゲート端子に出力され、基準電圧Vrefとで差動増幅され、出力部のＰＭＯＳトランジスタT17を制御する。
従って、アクティブ電源電圧Vssは基準電圧Vrefと同じ値になるように制御されている。

従って、アクティブ電源発生回路７５は、ＰＡＬＬコマンドが発生して通常動作モード検出信号φsxがＨレベルになると、通常の動作を行うために各内部回路にアクティブ電源電圧Vssを生成し供給する。

又、アクティブ電源発生回路７５は、テストモード信号φtsがＨレベルになると、導通試験の動作を行うために各内部回路にアクティブ電源電圧Vssを生成し供給する。つまり、導通試験モードとなった時でも、アクティブ電源発生回路７５は、アクティブ電源電圧Vssを生成することができるようになっている。

次に上記のように構成したＳＤＲＡＭの特徴を以下に記載する。
（１）ＳＤＲＡＭに設けられたテストモードエントリー回路は、テストモード認識回路部１３において、コラムアドレスストローブ信号/CAS、チップセレクト信号/CS及びクロックイネーブル信号CKEの３個の信号、即ち、３個という非常に少ない数の信号の組み合わせで導通試験モードをエントリーすることができる。

しかも、電源投入後のＨレベルのテストモード信号φtsを生成し導通試験モードをエントリーされた後に、Ｈレベルの導通試験終了信号φext又はＨレベルの検出信号φsxが出力されると、導通試験モードが停止される。

つまり、Ｈレベルの導通試験終了信号φext又はＨレベルの通常動作モード検出信号φsxは電源が切られるまではそのＨレベルの状態が保持されるため、ＳＤＲＡＭは電源が切られるまで、導通試験モードにならない。従って、誤エントリーされる確率が高い３個という非常に少ない数の信号の組み合わせでエントリーされる導通試験モードはであっても、確実に通常使用時には誤エントリーされることはない。

しかも、通常の使用時の前に１度だけ、ＳＤＲＡＭは導通試験モードにエントリーされる可能性があるだけなので、通常の使用に障害になることはない。
また、導通試験モード信号φtsがＨレベルになる前にＨレベルの通常動作モード検出信号φsxが発生した時には、導通試験モードにならないように構成した。

従って、直ちに通常の動作に移ることができ、通常に使用する際には無用な導通試験モードが省略されてスムースに通常動作を実行することができる。
（２）さらに、電源投入後において他の通常コマンドより先だって外部装置から出力されるＰＡＬＬコマンドを検出してＨレベルの通常動作モード検出信号φsxを得るようにした。従って、導通試験モードに入る確率は極めて低くすることができ、直ちにＰＡＬＬコマンド及びそれに続く種々のコマンドに基づく通常の動作を直ちに実行することができる。

（３）又、本実施形態では、通常動作のときに使用されるアクティブ電源発生回路７５を、導通試験の場合にも使用することができるようにした。従って、導通試験のためだけのアクティブ電源発生回路を設ける必要がなく、回路規模の拡大を抑えることかできる。

発明の実施の形態は、上記実施形態に限定されるものでなく、以下のように実施してもよい。
○前記実施形態では、ＰＡＬＬコマンドが発生した時、Ｈレベルの検出信号φsxを得るようにしたが、これに限定されるものではなく、通常のコマンド、例えば、シングルバンクプリチャージコマンド、バンクアクティブコマンド、モードレジスタセットコマンド、リフレッシュコマンド、リードコマンド、ライトコマンド等の各種の通常コマンドを用いてもよい。特に、電源立ち上げ後により早く出力されるコマンドがより効果的である。

○前記実施形態では、通常動作モード認識回路部１２はテストモードのためだけに設けられているように説明したが、ＳＤＲＡＭに設けられているコマンドデコーダのから検出信号φsxを得るようにしてもよい。

○前記実施形態では、コラムアドレスストローブ信号/CAS、チップセレクト信号/CS及びクロックイネーブル信号CKEの３個の信号の組み合わせで導通試験モードをエントリーするようにした。これを、この３個の信号の一部とこの３個以外の信号の組み合わせで導通試験モードをエントリーするようにしたり、４個以外の信号の組み合わせで導通試験モードをエントリーするようにしたりしてもよい。尚、４個以上の組み合わせの場合、数が少ないほうが実際に導通試験を行う場合に都合がよい。

○前記実施形態では、３個の信号の組み合わせで導通試験モードをエントリーするようにした。これを、２個、又は、４個以上の信号の組み合わせでもよい。勿論、１個の信号で導通試験モードをエントリーするようにしてもよい。

○前記実施形態では、通常の動作のためのアクティブ電源Vssを生成するために設けられたアクティブ電源発生回路７５を導通試験の時にも使用できるように構成したが、導通試験のためだけの電源発生回路を設けて実施してもよい。

○前記実施形態では、ＳＤＲＡＭに具体化したが、試験が可能な第１モードと、それ以外の動作を行う第２モードとを備えるものがあるならばその他の半導体記憶装置や、半導体記憶装置以外の半導体装置に具体化してもよい。

○第１モードの試験は上記実施形態で示した導通試験に限定されるものではなく、通常の動作時には行われない試験であれば何でもよい。

テストモードエントリー回路の回路図 通常動作モード認識回路部の回路図 スタート回路の回路図 アクティブ電源発生回路の回路図 導通試験モード信号が生成される場合の動作波形図 導通試験モード信号が生成されない場合の動作波形図

符号の説明

１１ スタータ回路
１２ 通常動作モード認識回路部
１３ テストモード認識回路部
１４ テストモード判定回路部
７５ アクティブ電源発生回路
φts テストモード信号
φ1 テストモード検出信号
φsx 通常動作モード検出信号

Claims (2)

1. 外部コマンドに応答してテストモードを検出するテストモード認識部と、
   前記外部コマンドに応答して前記テストモードとは異なる通常動作モードを検出する通常動作モード認識部を含み、
   電源投入信号によりテストモードへのエントリーを保持するラッチ回路が初期セットされ、その初期セットした状態で前記テストモード認識部が一旦前記テストモードを検出した場合には前記ラッチ回路を初期セットした状態から反転し保持してテストモード信号を出力し、前記テストモード信号の出力後は前記テストモードの検出にかかわらず前記テストモード信号の出力を禁止し、前記初期セットした状態で前記通常動作モード認識部が一旦前記通常動作モードを検出した場合には以降前記テストモードの検出にかかわらずテストモード信号の出力を禁止するテストモードエントリー回路
   を有することを特徴とする半導体装置。
2. 外部信号の特定の論理レベルに応答してテストモード検出信号を出力し、次いで前記外部信号の論理レベルに応答して前記テストモード検出信号の出力を停止するための信号を出力するテストモード認識部と、
   特定の外部コマンドに応答して通常動作モード信号を出力する通常動作モード認識部と、
   前記テストモード検出信号と、前記テストモード検出信号の出力を停止するための信号および前記通常動作モード信号を入力するモード判定部とを有し、
   当該モード判定部は、前記テストモード検出信号の出力が一旦検出されると前記テストモード検出信号の出力を停止するための信号により、また前記通常動作モード信号の出力が一旦検出されると前記通常動作モード信号により前記テストモード検出信号の出力停止状態を維持するテストモードエントリー回路
   を有することを特徴とする半導体装置。

Images