JP4254592B2

JP4254592B2 - 半導体装置

Info

Publication number: JP4254592B2
Application number: JP2004089349A
Authority: JP
Inventors: 俊彦鈴木
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 2004-03-25
Filing date: 2004-03-25
Publication date: 2009-04-15
Anticipated expiration: 2024-03-25
Also published as: JP2005277157A

Description

本発明は、半導体チップとこれを封印するパッケージからなる半導体装置に関し、特には、複数のＰＷＭ（ＰｕｌｓｅＷｉｄｔｈＭｏｄｕｌａｔｉｏｎ）信号発生器を内蔵する半導体装置に関する。

現在では、オーディオ関連機器等にて、いわゆるデジタルアンプがよく利用されるようになってきている。このデジタルアンプは、ＰＷＭ信号発生器とパワーデバイスより構成されるが、このＰＷＭ信号発生器とパワーデバイスは、プロセス的に１パッケージ化が困難で通常２チップ構成とされている。また、ＰＷＭ信号発生器は、通常、他のデジタル回路と統合される傾向にあり（図５参照）、デバイスの規模が大きくなり、それに伴いパッケージの多ピン化が進んでいる。また、一方で、オーディオの多チャンネル化の傾向があり、多ピン化に拍車をかけている。また、デジタルアンプでは、互いに逆相である２チャンネルの出力をスピーカーにバランス接続して、これをモノラルアンプとして使用するＢＴＬ（ＢｒｉｄｇｅｄＴｒａｎｓｆｏｒｍｅｒｌｅｓｓ）接続が利用されることが多い。
特開平１１−３１７６２９号公報

上記のようにパッケージの多ピン化が進むことによりピン間が狭くなり、ＬＳＩ内部のワイヤーボンディングの間隔が狭くなっている。また、ワイヤーボンディングは、通常、ほぼ並行して、出力信号に対し相対的に長い距離を結ぶため、ＰＷＭ信号発生器から出力されるような高周波成分を含む信号は相互干渉を起こしやすい。したがって、各ＰＷＭ信号発生器の出力信号線が近接して配線されると、その影響が大きい。例えば、上記ＢＴＬ接続では、構成上出力信号線の数が倍となるので、より相互干渉の影響が出やすいものとなっている。このことから、相互干渉を避けるため、バランス接続された出力信号線の組間で出力信号の位相をずらす制御を行っている。しかし、ＰＷＭ変調よる波形の幅の変化が大きくなると上記出力信号線の組間で各信号のエッジが重なるようになり、位相制御だけでは相互干渉を抑えきれなくなる。このように、デジタルアンプにおけるＢＴＬ接続を含む多チャンネル化された信号間の相互干渉は、オーディオ関連機器等において大きな問題となっている。
また、デジタルアンプのＰＷＭ信号発生器の出力は、高周波のＰＷＭ信号でノイズを出しやすい一方、ＰＷＭ信号が乱れるとＳ／Ｎが悪化するため、非常にノイズに弱いものとなっている（特許文献１参照）。

本発明は、上記の点に鑑みてなされたもので、複数のＰＷＭ信号発生器を内蔵する半導体装置において、各ＰＷＭ信号発生器の出力信号の相互干渉を防ぎ、Ｓ／Ｎの悪化を低減できる半導体装置を提供するものである。

上記課題を解決するため、本発明の半導体装置は、複数のＰＷＭ信号発生器を、再配線層を有する１つのＣＳＰに収納したことを特徴としている。
また、前記複数のＰＷＭ信号発生器の各出力信号線を引き出すための各パッド及びバンプ間のＣｕ再配線長が最短となるように配線したことを特徴としている。
また、各ＰＷＭ信号発生器の出力に使用するパッドは、所定距離以上離れたパッドを用いることを特徴としている。

また、最外周のバンプを使用して、各ＰＷＭ信号発生器の出力をすることを特徴としている。
また、各ＰＷＭ信号発生器の最寄りのパッドからＣｕ再配線長が最短となるバンプへ出力信号線を配線し、かつ、各ＰＷＭ信号発生器が使用するパッド間は所定距離以上空けることを特徴としている。

本発明によれば、複数のＰＷＭ信号発生器をＣＳＰ（ＣｈｉｐＳｉｚｅＰａｃｋａｇｅ）パッケージに収納するので、出力信号に対し相対的に長い距離を並行に近接して結ぶワイヤーがないため、各ＰＷＭ信号発生器の出力信号の相互干渉を防ぐことができ、Ｓ／Ｎの悪化を低減できる。

以下、本発明の実施の形態を、図面を参照して説明する。
はじめに、本実施の形態にて用いるＣＳＰの構造について、図１（図２におけるＡ−Ａ’間の側断面図）及び図２（Ｃｕ再配線層の平断面図）を参照し説明する。
半導体チップ全面にはパッシベーション（保護膜）が形成され、さらにポリイミド（誘電体素子）が形成されており、パッド部分とバンプ部分を接続するためのＣｕ再配線層が形成され、外部に露出される部分以外は、エポキシ樹脂により封止されている。
このＣＳＰでは、内蔵される半導体チップは、当該半導体チップと直結するパッドと、
当該ＣＳＰの入出力端子となるバンプとを、Ｃｕ再配線層におけるＣｕ配線により接続することで、いわゆるワイヤーボンディングに依らず、外部デバイスと内蔵の半導体チップ間の信号の入出力を行えるように構成されている。

本発明の半導体装置は、複数のＰＷＭ信号発生器を、上記ＣＳＰのような再配線層（Ｃｕ再配線層）を有するＣＳＰに内蔵した半導体装置（ＬＳＩ）である。
特に、下記のいずれかのようにパッド及びバンプ間を配線することが望ましい。
（１）内蔵された複数のＰＷＭ信号発生器の各出力信号線を引き出すための各パッド及びバンプ間のＣｕ再配線長が最短となるように配線する。
（２）各ＰＷＭ信号発生器の出力に使用するパッドは、所定距離以上離れたパッドを用いる。
（３）最外周のバンプを使用して、各ＰＷＭ信号発生器の出力をする。
（４）各ＰＷＭ信号発生器の最寄りのパッドからＣｕ再配線長が最短となるバンプへ出力信号線を配線し、かつ、各ＰＷＭ信号発生器が使用するパッド間は所定距離以上空ける。

ここで、図５に示すような４つのＰＷＭ信号発生器を内蔵するＬＳＩにて、本発明を適用した場合のパッド及びバンプ間の配線例を図３に示している。
この図の例では、最外周のバンプを使用して、各ＰＷＭ信号発生器の出力を出すようにしており（上記（４））、これによりパッド及びバンプ間のＣｕ再配線長が最短となっている（上記（１））。また、使用するパッドが、所定距離以上離れるように、同図例では、パッドを１つおきに使用している（上記（２））。なお、集積度が高くパッド間が狭くなる場合には、もちろん、使用するパッドが所定距離以上離れるように、２つおきあるいは３つおきというように間隔を空ける。

また、内蔵されるＰＷＭ信号発生器が、半導体チップ上に分散して配置される場合、その１例として半導体チップの四隅にＰＷＭ信号発生器が配置されている場合では、図４に示すように、パッド及びバンプ間を配線する。
この図の例では、各ＰＷＭ信号発生器の最寄りのパッドからＣｕ再配線長が最短となる最外周のバンプへ出力信号線が配線されており、かつ、各ＰＷＭ信号発生器が使用するパッド間は所定距離以上空いている（上記（４）、（１）、（２）、（３））。

以上のように、再配線層を有するＣＳＰを利用し、複数のＰＷＭ信号発生器を収納することで、ワイヤーボンディングによる場合の様な出力信号に対し相対的に長い距離を並行に近接して結ぶワイヤーがないため、各ＰＷＭ信号発生器の出力信号の相互干渉を防ぐことができ、Ｓ／Ｎの悪化を低減できる。
特に、それぞれのＰＷＭ信号発生器がＢＴＬ接続による出力をするものでは、より相互干渉が起こりやすく、本発明を適用することによる効果が顕著となる。

以上、この発明の実施形態を、図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の構成等も含まれることは言うまでもない。前述した実施形態では、再配線層をＣｕ（銅）として説明したが、これに限られるものではない。

本実施の形態にて用いるＣＳＰの構造を示す図（図２におけるＡ−Ａ’間の側断面図）である。本実施の形態にて用いるＣＳＰの構造を示す図（Ｃｕ再配線層の平断面図）である。本実施の形態におけるパッド及びバンプ間の配線例を示す図である。本実施の形態におけるパッド及びバンプ間の配線例を示す図である。デジタルアンプを利用したオーディオ機器における、ＰＷＭ信号発生器（ＰＷＭ）のＬＳＩ化例を示す図である。

Claims

多チャンネルのオーディオ信号を処理する複数のＰＷＭ信号発生器を有し、そのチップ表面に複数のパッドを形成してなる半導体チップと、
前記半導体チップの出力端子となるバンプと、
前記パッドと前記バンプとを接続する再配線と、
を備え、前記半導体チップと前記バンプと前記再配線とを１つのＣＳＰに収納した半導体装置であって、
前記ＰＷＭ信号発生器は、半導体チップの四隅に配置されるとともに、その出力信号線が、該ＰＷＭ信号発生器の最寄りのパッドであって他のＰＷＭ信号発生器の出力信号線を接続するパッドと所定距離以上離れたパッド、及びチップの最外周のバンプを用いてＢＴＬ接続され、
前記再配線は、前記パッド及びバンプ間の再配線長が最短となるように配線されている
ことを特徴とする半導体装置。