JP4253324B2 - 高周波電力増幅器モジュール - Google Patents

高周波電力増幅器モジュール Download PDF

Info

Publication number
JP4253324B2
JP4253324B2 JP2005500728A JP2005500728A JP4253324B2 JP 4253324 B2 JP4253324 B2 JP 4253324B2 JP 2005500728 A JP2005500728 A JP 2005500728A JP 2005500728 A JP2005500728 A JP 2005500728A JP 4253324 B2 JP4253324 B2 JP 4253324B2
Authority
JP
Japan
Prior art keywords
wiring layer
transistor
disposed
power amplifier
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005500728A
Other languages
English (en)
Other versions
JP2006527508A (ja
Inventor
政幸 杉浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of JP2006527508A publication Critical patent/JP2006527508A/ja
Application granted granted Critical
Publication of JP4253324B2 publication Critical patent/JP4253324B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/665—Bias feed arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01031—Gallium [Ga]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Microwave Amplifiers (AREA)
  • Amplifiers (AREA)

Description

本発明は、例えば携帯電話や携帯端末において高周波電力を増幅する高周波電力増幅器に係り、特に、小型の高周波電力増幅器モジュールに関する。
携帯端末の信号送信部の最終段に位置する高周波電力増幅器は、端末の小型化、長時間通話といった要求により、小型化、高効率化が求められている。特に、近年小型化の要求が強い。これに応えるため、電力増幅部は増幅器を構成するトランジスタや周辺部品を一つの小型のパッケージに納め、入出力インピーダンスを５０Ωに整合させたモジュール化が進められている。また、そのモジュール自体の大きさは、１辺の長さが４乃至５ｍｍの大きさになってきている。
このモジュールに要求される性能の一つに使い易さがある。具体的には、入出力が所定のインピーダンスに整合していること、サージ耐性、温度特性、電圧の変動に対する安定性などが優れていることが必要とされている。さらに、外部回路の変動に対する安定性が要求されている。すなわち、電力増幅器はスイッチやデュプレクサなどの受動部品を介して外界に近い場所に設けられている。このため、予想される外部状況の変動、例えばアンテナの破損や、変形といった負荷変動に対して、電力増幅器が破壊したり、発振したりといった不具合が生じないことが要求されている。
このような不具合の代表的な例としてｆ０／２発振がある。この発振は周波数ｆ０の送信信号を入力した状態において、負荷を大きく変動させた場合、送信周波数ｆ０の半分の周波数が生じる発振現象である。この発振の原因は幾つか考えられる。以下、その１つの原因について説明する。
図１は、電力増幅器モジュールを構成する２段増幅器の回路を概略的に示している。この電力増幅器モジュールは、増幅部としてのＧａＡｓチップ１１と、入力整合回路１２と、出力整合回路１３と、例えばインダクタンス成分Ｌ１、Ｌ２を有する電流供給用の線路（給電線路）ＭＬ１、ＭＬ２と、チップ部品からなるキャパシタＣ１、Ｃ２とにより構成されている。ＧａＡｓチップ１１は、ヘテロ接合されたバイポーラトランジスタ（ＨＢＴ）からなり、前段トランジスタＱ１、後段トランジスタＱ２、ＭＩＭ（Metal Insulator Metal）キャパシタＣ３、及びバイアス回路１４により構成されている。
前記入力整合回路１２は、入力ピンＰｉｎと前段トランジスタＱ１のベースとの間に接続されている。前記出力整合回路１３は、後段トランジスタＱ２のコレクタと出力ピンＰｏｕｔとの間に接続されている。前記インダクタンス成分Ｌ１を有する線路ＭＬ１は電源ピンＶｃｃ１と前段トランジスタＱ１のコレクタとの間に接続されている。前記インダクタンス成分Ｌ２を有する線路ＭＬ２は電源ピンＶｃｃ２と後段トランジスタＱ２のコレクタとの間に接続されている。コンデンサＣ１は、電源ピンＶｃｃ１と接地間に接続され、コンデンサＣ２は、電源ピンＶｃｃ２と接地間に接続されている。負荷Ｚｏｕｔは、出力ピンＰｏｕｔと接地間に接続されている。
後段トランジスタＱ２の負荷インピーダンスは、本来、線形あるいは僅かに飽和した領域で動作するように設計されている。しかし、例えばこの電力増幅器モジュールに接続された図示せぬアンテナが破損した場合等において、負荷Ｚｏｕｔの値が大きく変動する。負荷Ｚｏｕｔの変動によりトランジスタの負荷インピーダンスは設計値とは異なった値となってしまう。この条件下で出力ピンＰｏｕｔから信号を出力すると、負荷Ｚｏｕｔから反射波が発生し、後段トランジスタＱ２に大きな電流が流れたり、あるいは、大きな電圧振幅が生じたりする。このため、後段トランジスタＱ２は、波形の歪んだ非線形動作をすることになる。この時、トランジスタＱ２は所謂ミキサーと同等の動作をすることとなり、トランジスタＱ１，Ｑ２は周波数の変換利得を持つようになる。
図１に示すように、電力増幅器モジュール内にフィードバックループＬＰ１を形成する回路があると、トランジスタＱ１，Ｑ２の持つ変換利得によってｆ０／２の周波数の信号に対してループ利得が“１”を超えることがある。この状態において、ｆ０／２の周波数に雑音レベル程度でも信号が存在していると、その信号レベルは徐々に増大し、ついには発振に至ることになる。これがｆ０／２発振である。
小型化されてない大型のモジュールの場合、図１に示すインダクタンス成分Ｌ１、Ｌ２を有する線路ＭＬ１、ＭＬ２の相互間隔が十分大きくできる。このため、ループＬＰ１を形成するインダクタンス成分Ｌ１、Ｌ２の電磁気的な結合は、存在しないか、あるいは、非常に弱い結合しか存在しない。したがって、大型のモジュールの場合、ループ利得が“１”を超えることはなく、ｆ０／２発振が起こることは無かった。
しかし、上述したようにモジュールの小型化が進められている。このため、モジュール内の狭い領域に信号線路が高い密度で配置されるようになっている。したがって、線路間の電磁気的な結合が強くなり、ループ利得が“１”を超え、ｆ０／２発振が生じ易くなった。
特に、トランジスタＱ２の給電線路ＭＬ２は、出力整合回路１３に対して無視できるよう、大きなインピーダンスに設計されている。大きなインピーダンスを得るため、線路ＭＬ２は、極めて長い線路長が必要である。線路ＭＬ２の代表的な例としては、λ／４の長さを持つλ／４線路である。ここで、λは周波数ｆ０の信号の波長である。この長い線路をチップ部品が配置されたモジュールの表面内に形成することは困難である。このため、モジュール基板を多層構造とし、複数の配線層を利用して長い線路を実現していた。
一方、前段トランジスタＱ１の給電線路ＭＬ１は、図１に示す回路において、整合回路も兼ねている。このため、ある程度の長さを必要とする線路である。特に周波数が低い場合、長い線路が必要となるため、小型モジュールにおいて、この線路を基板の表層のみに形成することは困難である。このため、線路ＭＬ２と同様に基板内部の層に形成していた。
このように、従来、多層構造のモジュール基板において、トランジスタＱ１，Ｑ２の給電線路ＭＬ１，ＭＬ２は、同一の層内において複雑に引き回されていた。このため、両線路ＭＬ１、ＭＬ２の電磁気的な結合は避けられない状況にあった。その結果、図１に示すループＬＰ１が形成され、上述したような負荷変動において、ｆ０／２発振が生じるという問題があった。
また、図１に示すようなループＬＰ１とは別に、ループＬＰ２が生じる可能性がある。このループＬＰ２は、入力整合回路１２を形成する線路ＭＬ３と、トランジスタＱ１の給電線路ＭＬ１との電磁気的な結合によって形成される。入力整合回路１２を形成する線路もある程度の長さを必要とする。このため、これらの線路も内部の層に形成されることがある。したがって、この場合においても、ｆ０／２発振が発生する。
このように、従来の多層構造の基板を用いた小型モジュールは、負荷変動などの外乱によって、トランジスタの非線形動作をした場合、ループ利得が“１”を超え、ｆ０／２発振を誘発してしまうという問題があった。
なお、この種の技術に関連する特許文献として特開２０００−３５７７７１号公報がある。この特許文献において、能動素子へ直流電源を供給するための電源供給ライン２５は、グランド層３９とグランド層４０の間の層に配置されている。しかし、この特許文献に開示された技術は高周波回路に起因する交流ノイズ成分が直流電源に混入することを防止するものである。したがって、この特許文献は、ループ利得の低減、及びｆ０／２発振の防止については示唆していない。
したがって、ｆ０／２発振を防止することが可能な高周波電力増幅器モジュールが望まれている。
本発明の高周波電力増幅器の第１の態様は、少なくとも第１、第２の配線層、及び前記第１、第２の配線層の相互間に配置された少なくとも１つのグランド層を含む基板と、前記第１の配線層に配置され、供給された高周波信号を増幅する第１のトランジスタと、前記第１の配線層に配置され、前記第１のトランジスタの出力信号を増幅する第２のトランジスタと、前記第１のトランジスタの出力信号を出力する側に電源を供給し、前記第１の配線層に配置された第１の給電線路と、前記第２のトランジスタの出力信号を出力する側に電源を供給し、前記第２の配線層に配置された第２の給電線路とを具備している。
本発明の高周波電力増幅器の第２の態様は、少なくとも第１、第２、第３の配線層、及び前記第２の配線層と第３の配線層との間に配置された第１のグランド層を含む基板と、前記第１の配線層に配置され、供給された高周波信号を増幅する第１のトランジスタと、前記第１の配線層に配置され、前記第１のトランジスタの出力信号を増幅する第２のトランジスタと、前記第１のトランジスタの出力信号を出力する側に電源を供給し、前記第３の配線層に配置された第１の給電線路と、前記第２のトランジスタの出力信号を出力する側に電源を供給し、前記第２の配線層に配置された第２の給電線路とを具備している。
本発明の高周波電力増幅器の第３の態様は、第１、第２の配線層、及び前記第１の配線層と第２の配線層との間に配置された第１のグランド層を含む基板と、前記第１の配線層に配置され、供給された高周波信号を増幅する第１のトランジスタと、前記第１の配線層に配置され、前記第１のトランジスタの出力信号を増幅する第２のトランジスタと、前記第１のトランジスタの出力信号を出力する側に電源を供給し、前記第１の配線層に配置される第１の給電線路と、前記第２のトランジスタの出力信号を出力する側に電源を供給し、前記第２の配線層に配置された第２の給電線路とを具備している。
本発明の高周波電力増幅器の第４の態様は、第１、第２、第３の配線層と、前記第１の配線層と第２の配線層との間に配置された第１のグランド層と、前記第２の配線層と第３の配線層の相互間に配置された第２のグランド層とを含む基板と、前記第１の配線層に配置され、供給された高周波信号を増幅する第１のトランジスタと、前記第１の配線層に配置され、前記第１のトランジスタの出力信号を増幅する第２のトランジスタと、前記第１のトランジスタの出力信号を出力する側に電源を供給し、前記第３の配線層に配置された第１の給電線路と、前記第２のトランジスタの出力信号を出力する側に電源を供給し、前記第２の配線層に配置された第２の給電線路とを具備している。
本発明によれば、トランジスタの給電線路を含むフィードバックループが形成されること回避でき、外乱によってトランジスタが非線形動作してもｆ０／２発振を抑制できる。
以下、本発明の実施の形態について、図面を参照して説明する。
以下、この発明の実施の形態を図面を参照して説明する。
（第１の実施形態）
図２乃至図４Ｅは、第１の実施形態を示している。
第１の実施形態に適用される回路は、図１に示す回路と同様であり、例えば１９００ＭＨｚ帯のＣＤＭＡ信号用の電力増幅器である。図２乃至図４Ｅにおいて、図１と同一部分には同一符号を付している。
図２、図３において、高周波電力増幅器モジュール２１は、多層の誘電体層と配線層を含んでいる。すなわち、モジュール２１は、例えばアルミナを主成分としたセラミック製の複数の薄層基板２１Ａが積層された構造であり、各基板２１Ａの正面及び裏面に配線層が形成されている。すなわち、モジュール２１の最上部から下方に向かって第１、第２、第３の配線層ＬＹ１、ＬＹ２、ＬＹ３が順次配置されている。第１、第２の配線層ＬＹ１、ＬＹ２の相互間には第１のグランド層ＧＮＤ１が配置されている。第２、第３の配線層ＬＹ２、ＬＹ３の相互間には、第２のグランド層ＧＮＤ２が配置されている。最下層の基板の裏面には第３のグランド層ＧＮＤ３が配置されている。第１、第２、第３のグランド層ＧＮＤ１、ＧＮＤ２、ＧＮＤ３は、図４Ａ、図４Ｃ、図４Ｅに斜線で示すように、その表面の殆どが導電膜、例えば金属のグランドパターンにより覆われている。また、各基板間の配線は、ヴィアホールＶＨにより接続されている。
第１の実施形態において、モジュール２１の各辺の長さは例えば５ｍｍである。最下層の基板に配置された第３のグランド層ＧＮＤ３及びランドパターンは、モジュール２１が実装される図示せぬ基板に接続される。
最上層（第１の配線層ＬＹ１）には、図１に示すＧａＡｓチップ１１と、入力整合回路１２、出力整合回路１３、インダクタンス成分Ｌ１を有する線路ＭＬ１、制御信号などをＧａＡｓチップに供給するための配線（ＤＣ回路）、及び各種チップ部品が配置されている。前記線路ＭＬ１は、電源ピンＶｃｃ１とＧａＡｓチップ１１内の前段トランジスタＱ１のコレクタとの間に接続されている。１９００ＭＨｚ帯の電力増幅器の場合、所定のインピーダンスを得るための線路長は短くてよい。このため、線路ＭＬ１は、第１の配線層ＬＹ１に形成することができる。また、線路ＭＬ１は、入力整合回路１２及び出力整合回路１３から離れた位置に形成されている。したがって、線路ＭＬ１は、入力整合回路１２や出力整合回路１３とともに、ループを形成しない。なお、ＧａＡｓチップ１１と基板の配線とは、金ワイヤ（ボンディングワイヤ）によって接続されている。
一方、後段トランジスタＱ２へ電流を供給する線路ＭＬ２は、図３、図４Ｂに示すように、第１の配線層より下方の第２の配線層ＬＹ２に配置されている。この第２の配線層ＬＹ２は、第１の配線層ＬＹ１の配線を下方の配線に接続するためのヴィアホールＶＨ用の領域を有している。しかし、それ以外の領域は殆んど後段トランジスタＱ２に給電するための線路ＭＬ２によって占有されている。すなわち、第２の配線層ＬＹ２は、高いインピーダンスを実現するために必要な長い線路を形成可能とされている。
さらに、第２の配線層ＬＹ２の下方に位置する第３の配線層ＬＹ３には、ランドパターンへの引き回し用の線路が主として形成されている。また、第１層配線ＬＹ１と第２の配線層ＬＹ２の相互間には、図４Ａに示すように、第１のグランド層ＧＮＤ１が配置されている。さらに、第２の配線層ＬＹ２と第３の配線層ＬＹ３の相互間には、図４Ｃに示すように、第２のグランド層ＧＮＤ２が配置されている。
上記構造とすることにより、前段トランジスタＱ１の給電線路ＭＬ１と後段トランジスタＱ２の給電線路ＭＬ２は、これらの間に設けられた第１のグランド層ＧＮＤ１によって完全に分離されている。このため、線路ＭＬ１と線路ＭＬ２の電磁気的な結合は皆無となる。その結果、線路ＭＬ１、ＭＬ２、及び前段トランジスタＱ１、後段トランジスタＱ２はループを形成しない。したがって、ｆ０／２発振を抑制することができる。
さらに、上記説明は、後段トランジスタＱ２が非線形動作する場合について説明した。しかし、前段トランジスタＱ１についても、インピーダンスの変動によって、後段トランジスタＱ２と同様な非線形動作が生じることがある。この場合、図１に破線で示すように、ループＬＰ２は、前段トランジスタＱ１の給電線路ＭＬ１、入力信号用の線路ＭＬ３、及び入力整合回路１２とにより形成される。このような場合においても、第１の実施形態によれば、図４Ｂに示すように、入力信号用の線路ＭＬ３を線路ＭＬ１より下層の第２の配線層ＬＹ２に形成し、これら線路ＭＬ１、ＭＬ３の間にグランド層ＧＮＤ１を配置している。このため、前段トランジスタＱ１の給電線路ＭＬ１と入力信号用の線路ＭＬ３との電磁気的な結合を抑制できる。その結果、入力端側のループＬＰ２が形成されることを防止できる。したがって、出力端のインピーダンスの変動だけでなく、入力端のインピーダンス変動により前段トランジスタＱ１が非線形動作状態に陥った場合においても、ｆ０／２発振を抑制できる。
（第２の実施形態）
図５乃至図６Ｅは、本発明の第２の実施形態を示している。第２の実施形態は、第１の実施形態より低い周波数帯、例えば９００ＭＨｚ帯のＣＤＭＡ信号の電力増幅器に本発明を適用した場合を示している。第２の実施形態において、主な構成は第１の実施形態と同様である。しかし、周波数が第１の実施形態の半分以下である。このため、第１の実施形態と同じインピーダンスを実現するために、第１の実施形態の線路長より長くする必要がある。そのため、第１の実施形態のように、第１の配線層ＬＹ１としての最上層の領域だけでは、前段トランジスタＱ１の給電線路ＭＬ１を形成することができない。
そこで、第２の実施形態は、図６、図７Ｄに示すように、前段トランジスタＱ１の給電線路ＭＬ１を第３の配線層ＬＹ３に形成している。後段トランジスタＱ２の給電線路ＭＬ２は、図７Ｂに示すように、第２の配線層ＬＹ２に形成されている。前段トランジスタＱ１の給電線路ＭＬ１と後段トランジスタＱ２の給電線路ＭＬ２の相互間には、第２のグランド層ＧＮＤ２が形成されている。このため、給電線路ＭＬ１と給電線路ＭＬ２は、第２のグランド層ＧＮＤ２により遮断されているため、これら線路ＭＬ１とＭＬ２の間の電磁気的な結合はない。したがって、これら線路ＭＬ１とＭＬ２を含むループが形成されないため、ｆ０／２発振を抑制できる。
また、第２の実施形態によれば、さらなるループの原因となり得る出力整合回路１３と前段トランジスタＱ１の給電線路ＭＬ３との電磁気的な結合を回避できる。すなわち、出力整合回路１３は、図５、図６に示す第１層配線ＬＹ１に形成されている。これに対して、前段トランジスタＱ１の給電線路ＭＬ１は、図６、図７Ｄに示す第３の配線層ＬＹ３に形成されている。第１の配線層ＬＹ１と第３の配線層ＬＹ３の間には、第１のグランド層ＧＮＤ１及び第２のグランド層ＧＮＤ２が形成されている。このため、出力整合回路１３と前段トランジスタＱ１の給電線路ＭＬ３との電磁気的な結合を回避できる。したがって、出力整合回路１３と前段トランジスタＱ１の給電線路ＭＬ３とを含むループの形成を防止でき、ｆ０／２発振を抑制できる。
従来のような給電線路が同一の配線層上に形成されている構造において、最大定格出力時（２８ｄＢｍ出力時）にモジュールの出力端のインピーダンスを大きく変動させた場合、ｆ０／２発振が観測された。これに対して、第１、第２の実施形態によれば、従来と同一条件において、ｆ０／２発振を観測できなくなった。具体的には、従来の構造において、ＶＳＷＲ＝５：１を超えて出力端のインピーダンスを変動させた場合、ｆ０／２発振が観測された。しかし、第１、第２の実施形態によれば、ＶＳＷＲをＶＳＷＲ＝７：１まで変動させても発振は観測されなかった。
なお、この発明は上記第１、第２の実施形態に限定されるものではない。例えば給電線路ＭＬ１と給電線路ＭＬ２との間には、１つのグランド層が形成されていた。しかし、給電線路ＭＬ１と給電線路ＭＬ２との間に、２つ以上のグランド層を形成してもよい。
その他、発明の要旨を変えない範囲で変形実施可能なことは勿論である。
以上説明したようにこの発明は、モジュールが小型化された場合において、外乱によってトランジスタが非線形動作してもｆ０／２発振を抑制できるため、高周波電力増幅器モジュールの技術分野に有効である。
高周波増幅器のループの形成場所の一例を示す回路図。 本発明の第１の実施形態に係る高周波電力増幅器モジュールの基板表面を示す平面図。 図２の３−３線に沿った断面図。 図３の各層を示す平面図。 図３の各層を示す平面図。 図３の各層を示す平面図。 図３の各層を示す平面図。 図３の各層を示す平面図。 本発明の第２の実施形態を示すものであり、高周波電力増幅器モジュールの第１の配線層を示す平面図。 図５の６−６線に沿った断面図。 図６の各層を示す平面図。 図６の各層を示す平面図。 図６の各層を示す平面図。 図６の各層を示す平面図。 図６の各層を示す平面図。
符号の説明
ＧＮＤ１…グランド層、

Claims (20)

  1. 少なくとも第１、第２の配線層、及び前記第１、第２の配線層の相互間に配置された少なくとも１つのグランド層を含む基板と、
    前記第１の配線層に配置され、供給された高周波信号を増幅する第１のトランジスタと、
    前記第１の配線層に配置され、前記第１のトランジスタの出力信号を増幅する第２のトランジスタと、
    前記第１のトランジスタの出力信号を出力する側に電源を供給し、前記第１の配線層に配置された第１の給電線路と、
    前記第２のトランジスタの出力信号を出力する側に電源を供給し、前記第２の配線層に配置された第２の給電線路と
    を具備する高周波電力増幅器。
  2. 前記少なくとも１つのグランド層は、その表面の殆どが導電膜により覆われている請求項１記載の高周波電力増幅器。
  3. 前記第１のトランジスタに高周波信号を導き、前記第２の配線層に形成された第３の線路をさらに具備する請求項１記載の高周波電力増幅器。
  4. 前記第３の線路と前記第１のトランジスタの間に接続され、前記第１の配線層において、前記第１の線路から離れた位置に形成された入力整合回路をさらに具備する請求項３記載の高周波電力増幅器。
  5. 前記第２のトランジスタの出力端に接続され、前記第１の配線層において、前記第１の線路から離れた位置に形成された出力整合回路をさらに具備する請求項３記載の高周波電力増幅器。
  6. 少なくとも第１、第２、第３の配線層、及び前記第２の配線層と第３の配線層との間に配置された第１のグランド層を含む基板と、
    前記第１の配線層に配置され、供給された高周波信号を増幅する第１のトランジスタと、
    前記第１の配線層に配置され、前記第１のトランジスタの出力信号を増幅する第２のトランジスタと、
    前記第１のトランジスタの出力信号を出力する側に電源を供給し、前記第３の配線層に配置された第１の給電線路と、
    前記第２のトランジスタの出力信号を出力する側に電源を供給し、前記第２の配線層に配置された第２の給電線路と
    を具備することを特徴とする高周波電力増幅器。
  7. 前記少なくとも１つのグランド層は、その表面の殆どが導電膜により覆われている請求項６記載の高周波電力増幅器。
  8. 前記第１のトランジスタに高周波信号を導き、前記第２の配線層に形成された第３の線路をさらに具備する請求項６記載の高周波電力増幅器。
  9. 前記第１のトランジスタに高周波信号を導く前記第３の線路と前記第１のトランジスタの間に接続され、前記第１の配線層に形成された入力整合回路と、
    前記第１の配線層と前記第２の配線層の間に配置された第２のグランド層と
    をさらに具備する請求項６記載の高周波電力増幅器。
  10. 前記第２のトランジスタの出力端に接続され、前記第１の配線層に形成された出力整合回路と、
    前記第１の配線層と前記第２の配線層の間に配置された第２のグランド層と
    を具備する請求項６記載の高周波電力増幅器。
  11. 第１、第２の配線層、及び前記第１の配線層と第２の配線層との間に配置された第１のグランド層を含む基板と、
    前記第１の配線層に配置され、供給された高周波信号を増幅する第１のトランジスタと、
    前記第１の配線層に配置され、前記第１のトランジスタの出力信号を増幅する第２のトランジスタと、
    前記第１のトランジスタの出力信号を出力する側に電源を供給し、前記第１の配線層に配置される第１の給電線路と、
    前記第２のトランジスタの出力信号を出力する側に電源を供給し、前記第２の配線層に配置された第２の給電線路と
    を具備することを特徴とする高周波電力増幅器。
  12. 前記第１のグランド層は、その表面の殆どが導電膜により覆われている請求項１１記載の高周波電力増幅器。
  13. 前記第１のトランジスタに高周波信号を導き、前記第２の配線層に形成された第３の線路をさらに具備する請求項１１記載の高周波電力増幅器。
  14. 前記第３の線路と前記第１のトランジスタの間に接続され、前記第１の配線層において、前記第１の線路から離れた位置に形成された入力整合回路をさらに具備する請求項１３記載の高周波電力増幅器。
  15. 前記第２のトランジスタの出力端に接続され、前記第１の配線層において、前記第１の線路から離れた位置に形成された出力整合回路をさらに具備する請求項１３記載の高周波電力増幅器。
  16. 第１、第２、第３の配線層と、前記第１の配線層と第２の配線層との間に配置された第１のグランド層と、前記第２の配線層と第３の配線層の相互間に配置された第２のグランド層とを含む基板と、
    前記第１の配線層に配置され、供給された高周波信号を増幅する第１のトランジスタと、
    前記第１の配線層に配置され、前記第１のトランジスタの出力信号を増幅する第２のトランジスタと、
    前記第１のトランジスタの出力信号を出力する側に電源を供給し、前記第３の配線層に配置された第１の給電線路と、
    前記第２のトランジスタの出力信号を出力する側に電源を供給し、前記第２の配線層に配置された第２の給電線路と
    を具備することを特徴とする高周波電力増幅器。
  17. 前記第１、第２のグランド層は、その表面の殆どが導電膜により覆われている請求項１６記載の高周波電力増幅器。
  18. 前記第１のトランジスタに高周波信号を導き、前記第２の配線層に形成された第３の線路をさらに具備する請求項１６記載の高周波電力増幅器。
  19. 前記第１のトランジスタに高周波信号を導く第３の線路と前記第１のトランジスタの間に接続され、前記第１の配線層に形成された入力整合回路をさらに具備する請求項１６記載の高周波電力増幅器。
  20. 前記第２のトランジスタの出力端に接続され、前記第１の配線層に形成された出力整合回路をさらに具備する請求項１６記載の高周波電力増幅器。
JP2005500728A 2003-06-10 2003-06-10 高周波電力増幅器モジュール Expired - Fee Related JP4253324B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2003/007355 WO2004112241A1 (en) 2003-06-10 2003-06-10 High-frequency power amplifier module

Publications (2)

Publication Number Publication Date
JP2006527508A JP2006527508A (ja) 2006-11-30
JP4253324B2 true JP4253324B2 (ja) 2009-04-08

Family

ID=33548978

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005500728A Expired - Fee Related JP4253324B2 (ja) 2003-06-10 2003-06-10 高周波電力増幅器モジュール

Country Status (4)

Country Link
US (1) US7088186B2 (ja)
JP (1) JP4253324B2 (ja)
CN (1) CN100421352C (ja)
WO (1) WO2004112241A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7769355B2 (en) * 2005-01-19 2010-08-03 Micro Mobio Corporation System-in-package wireless communication device comprising prepackaged power amplifier
JP5865275B2 (ja) * 2013-01-25 2016-02-17 株式会社東芝 高周波半導体スイッチ
DE112018000380T5 (de) * 2017-01-13 2019-09-26 Semiconductor Energy Laboratory Co., Ltd. Speichervorrichtung, Halbleitervorrichtung, elektronisches Bauelement und elektronisches Gerät
JP6914731B2 (ja) * 2017-05-26 2021-08-04 京セラ株式会社 移動体および無線通信モジュール
JP2019054216A (ja) * 2017-09-19 2019-04-04 東芝メモリ株式会社 半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03278701A (ja) * 1990-03-28 1991-12-10 Tdk Corp 高周波増幅器
JPH10197662A (ja) 1996-12-28 1998-07-31 Casio Comput Co Ltd 受信装置
JP3668610B2 (ja) * 1998-04-10 2005-07-06 太陽誘電株式会社 高周波電力増幅回路
US6172567B1 (en) * 1998-08-31 2001-01-09 Hitachi, Ltd. Radio communication apparatus and radio frequency power amplifier
JP3407694B2 (ja) * 1999-06-17 2003-05-19 株式会社村田製作所 高周波多層回路部品
JP2002141756A (ja) 2000-10-31 2002-05-17 Kyocera Corp 高周波部品

Also Published As

Publication number Publication date
US20050174874A1 (en) 2005-08-11
CN100421352C (zh) 2008-09-24
WO2004112241A1 (en) 2004-12-23
CN1685607A (zh) 2005-10-19
US7088186B2 (en) 2006-08-08
JP2006527508A (ja) 2006-11-30

Similar Documents

Publication Publication Date Title
EP1573813B1 (en) Rf power transistor with internal bias feed
US7149496B2 (en) High-frequency module and radio communication apparatus
EP0949754B1 (en) High-frequency power amplifier circuit and high-frequency power amplifier module
JP2005143079A (ja) 高周波電力増幅器
US20230006609A1 (en) Amplification circuit
US8912865B2 (en) Power combiner, power amplifying module having the same, and signal transceiving module
JP2004096379A (ja) 高周波電力増幅器
US20070268073A1 (en) Electronic device
JP2005516444A6 (ja) 補償されたｒｆ増幅器デバイス
JP2005311852A (ja) 高周波増幅装置
US20020186088A1 (en) High-frequency amplifier and radio transmission device with circuit scale and current consumption reduced to achieve high efficiency
JP2009182277A (ja) 高周波モジュール
US7088186B2 (en) High-frequency power amplifier module
US6127894A (en) High frequency shunt feedback amplifier topology
US20060076673A1 (en) Power amplifier module
JP3850325B2 (ja) マイクロ波集積回路
JP4744786B2 (ja) 高周波電力増幅モジュール
JP2719067B2 (ja) 電力用モジュール
WO2011104774A1 (ja) 半導体装置
JP2007208671A (ja) マイクロ波モジュール用パッケージ
JP4671225B2 (ja) 高周波電力増幅装置
KR100693321B1 (ko) 고주파 전력증폭기 모듈
JPWO2005093948A1 (ja) 増幅器
US20220278652A1 (en) Doherty amplifier
JPH11112249A (ja) 高周波電力増幅器モジュール

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080722

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080918

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081014

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090120

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090123

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120130

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130130

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130130

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140130

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees