JP4253096B2 - データ転送装置、データ転送方法、カメラモジュール、カメラ - Google Patents
データ転送装置、データ転送方法、カメラモジュール、カメラ Download PDFInfo
- Publication number
- JP4253096B2 JP4253096B2 JP36330199A JP36330199A JP4253096B2 JP 4253096 B2 JP4253096 B2 JP 4253096B2 JP 36330199 A JP36330199 A JP 36330199A JP 36330199 A JP36330199 A JP 36330199A JP 4253096 B2 JP4253096 B2 JP 4253096B2
- Authority
- JP
- Japan
- Prior art keywords
- direct memory
- data
- image data
- data transfer
- dmac
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Bus Control (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、データ転送装置およびデータ転送方法に関し、特に、画像入力装置における画像データのＤＭＡ（ダイレクトメモリアクセス）転送制御に適用して好適なものである。
【０００２】
【従来の技術】
従来の画像入力装置における画像データのＤＭＡ転送制御では、ＣＣＤカメラやＣＭＯＳ画像センサなどの画像入力装置から出力された同一の画像データを主メモリおよび表示バッファの両方に記憶させる場合があった。この場合、まず、画像入力装置から定期的に出力される画像データを、ＤＭＡにより主メモリに転送し、主メモリへの書き込みを行う。そして、画像データが主メモリに書き込まれた後、その画像データを主メモリから読み出し、主メモリから表示バッファに転送して、表示バッファへの書き込みを行うようになっていた。
【０００３】
【発明が解決しようとする課題】
しかしながら、従来の画像入力装置における画像データのＤＭＡ転送制御では、同一の画像データを主メモリおよび表示バッファの両方に記憶させる場合、画像入力装置から定期的に出力される画像データをＤＭＡ転送して、主メモリへの書き込みを行い、さらに、その画像データを主メモリから読み出して、表示バッファへの書き込みを行う必要があった。このため、同一の画像データを主メモリおよび表示バッファの両方に記憶させるために時間がかかるという問題があった。
【０００４】
また、主メモリでは、同一の画像データの読み出しと書き込みの両方が行われるため、一定時間内のアクセス回数が増加し、消費電力が大きくなるという問題もあった。
【０００５】
さらに、主メモリへの書き込みと読み出しの同期が取れていないと、読み出し中の画像データが途中から書き換えられてしまう場合があり、このことを回避するためには、書き込みエリアと読み出しエリアの２つの画像エリアを主メモリ中に設ける必要があった。このため、主メモリの記憶領域の使用効率が悪化するという問題があった。
【０００６】
そこで、本発明の目的は、同一のデータを複数の記憶領域に同期させて転送することが可能なデータ転送装置およびデータ転送方法を提供することである。
【０００７】
【課題を解決するための手段】
上述した課題を解決するために、本発明の一つの態様に係るデータ転送装置は、入力の受け入れが可能な場合に第１の確認信号を出力する第１のダイレクトメモリコントローラと、入力の受け入れが可能な場合に第１の確認信号とは異なる第２の確認信号を出力する第２のダイレクトメモリコントローラと、第１および第２の確認信号の両方を受け取った場合に、第１および第２の確認信号のいずれか遅い方を受け取ったタイミングで、第１および第２のダイレクトメモリコントローラの両方にデータを転送するダイレクトメモリアクセス同期部とを備えたことを特徴とする。
【０００８】
これにより、複数の記憶領域に同一のデータを同時に記憶させることが可能となり、複数の記憶領域にデータを記憶させるための時間を短縮することが可能となる。
【００１０】
また、第１または第２のダイレクトメモリコントローラへのデータの転送タイミングを第２または第１のダイレクトメモリコントローラへのデータの転送タイミングで制御することが可能となり、複数のデータ転送処理を同期させて行うことが可能となる。
【００１２】
そして、１つのデータ転送タイミングで複数のデータ転送処理を行わせることが可能となるとともに、データ転送の状況に応じてデータ転送タイミングを切り換えることが可能となり、データ転送を効率的に行うことが可能となる。
【００１４】
また、読み取りタイミングの遅い方のデータの読み取りが行われる前に既にデータの転送が行われ、読み取りタイミングの遅い方でのそのデータの読み取りが不可能となることを防止することが可能となり、複数の記憶領域に同一のデータを同時に転送する際に、データの欠落が発生することを防止することが可能となる。
【００２３】
また、本発明によれば、データの転送状況に基づいて、前記第１および第２のデータ転送手段へのクロックの出力制御を行うクロック出力制御手段を備えることができる。
【００２４】
これにより、データの転送が行われていない間は、クロックの供給を停止することが可能となり、消費電力を低減することが可能となる。
【００２５】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しながら説明する。
【００２６】
図１は、本発明の一実施形態に係わるデータ転送装置の構成を示すブロック図である。図１において、１は撮影した画像データを定期的に出力するＣＭＯＳセンサ、２はＣＭＯＳセンサ１から出力された画像データを主メモリ４および表示バッファ５に転送するデータ転送装置、３はシステムの制御を行うマイクロコンピュータ（以下、マイコンと称す。）、４はデータやプログラムなどを記憶する主メモリ、５は画像データを記憶する表示バッファ、６は液晶表示装置（ＬＣＤ）、７はデジタル画像処理を行うためのＤＳＰ（デジタルシグナルプロセッサ）、１１はＣＭＯＳセンサ１から出力される画像データを取り込み、モード設定に応じてその画像データのフォーマットを主メモリ４で扱うフォーマットに変換するカメラインターフェース、１２はＦＩＦＯ（Ｆｉｒｓｔ ｉｎ Ｆｉｒｓｔ ｏｕｔ）、１３はカメラインターフェース１１から出力された画像データを主メモリ４に転送するＤＭＡＣ（ダイレクトメモリアクセスコントローラ）、１４はＤＭＡＣ１３およびＤＭＡＣ１５の同期制御を行うＤＭＡ同期制御部、１５はカメラインターフェース１１から出力された画像データを表示バッファ５に転送するＤＭＡＣ、１６は主メモリ４の制御信号の生成などを行う主メモリインターフェース、１７は主メモリ４に記憶されている画像データを表示バッファ５に転送するＤＭＡＣ、１８はモード設定に応じてカメラインターフェース１１から出力される画像データのフォーマットを液晶表示装置６の表示用フォーマットに変換する表示データ変換部、１９は表示バッファ５の制御信号の生成などを行う表示バッファインターフェース、２０は液晶表示装置６の表示制御を行うＬＣＤインターフェースである。なお、主メモリ４および表示バッファ５は、例えば、ＤＲＡＭ、ＳＲＡＭ、ＥＥＰＲＯＭなどを用いることができる。
【００２７】
ここで、ＤＭＡ同期制御部１４は、例えば、ＤＭＡＣ１３からのデータ読み取りタイミングおよびＤＭＡＣ１５からのデータ読み取りタイミングのいずれか遅い方を選択し、遅い方のデータ読み取りタイミングに合わせて、カメラインターフェース１１から出力されるデータが、ＤＭＡＣ１３およびＤＭＡＣ１５の両方に出力されるようにすることができる。また、カメラインターフェース１１および表示データ変換部１８により行われるデータ形式の変換モードは、マイコン３により設定することができる。
【００２８】
ＣＭＯＳセンサ１により撮像された画像は、ＣＭＯＳセンサ１のモジュールに内蔵されたＤＳＰ７で補正された後、ＲＧＢ形式やＹＵＶ形式の画像データとして数枚〜数十枚／秒の一定間隔で出力する。カメラインターフェース１１は、ＣＭＯＳセンサ１から出力された画像データを読み取ると、ＦＩＦＯ１２に順次記憶する。
【００２９】
ここで、カメラインターフェース１１は、モード設定に応じてＣＭＯＳセンサ１から出力された画像データのフォーマットをシステムで扱う画像データのフォーマットに変換する。例えば、ＣＭＯＳセンサ１から出力される画像データのフォーマットがＹＵＶ形式であり、システムで扱う画像データのフォーマットがＲＧＢ形式である場合、カメラインターフェース１１の変換モードを「ＹＵＶ形式からＲＧＢ形式への変換モード」に設定することができる。一方、ＣＭＯＳセンサ１から出力される画像データのフォーマットがＲＧＢ形式であり、システムで扱う画像データのフォーマットもＲＧＢ形式である場合、カメラインターフェース１１の変換モードを「オフ」に設定することができる。
【００３０】
システムで扱うデータ形式に変換された画像データは、転送するバス幅のデータとして、ＦＩＦＯ１２に順次記憶される。
【００３１】
ここで、ＤＭＡ同期制御部１４は、例えば、ＤＭＡＣ１３から主メモリ４へのデータ転送速度が、ＤＭＡＣ１５から表示バッファ５へのデータ転送速度よりも遅い場合、ＤＭＡＣ１３からのデータ要求に基づいて、ＤＭＡＣ１３およびＤＭＡＣ１５にデータ転送を行わせる制御を行う。
【００３２】
この場合、カメラインターフェース１１は、ＦＩＦＯ１２にデータが記憶されると、ＤＭＡＣ１３からのデータ要求に基づいて、ＤＭＡＣ１３およびＤＭＡＣ１５の両方に同時にＦＩＦＯ１２に記憶されているデータを出力する。
【００３３】
ＤＭＡＣ１３は、カメラインターフェース１１からデータが出力されると、そのデータを主メモリインターフェース１６を介して主メモリ４にＤＭＡ転送する。
【００３４】
一方、ＤＭＡＣ１５は、カメラインターフェース１１からデータが出力されると、そのデータを表示データ変換部１８に出力する。そして、カメラインターフェース１１から出力されたデータのデータ形式が、液晶表示装置６で表示されるデータ形式に変換され、表示バッファインターフェース１９を介して表示バッファ５にＤＭＡ転送される。
【００３５】
ここで、表示データ変換部１８は、例えば、カメラインターフェース１１から出力される画像データのフォーマットがＹＵＶ形式であり、液晶表示装置６で表示される画像データのフォーマットがＲＧＢ形式である場合、カメラインターフェース１１から出力される画像データのフォーマットを、液晶表示装置６で表示される画像データのフォーマットに変換することができる。一方、カメラインターフェース１１から出力される画像データのフォーマットがＲＧＢ形式であり、液晶表示装置６で表示される画像データのフォーマットもＲＧＢ形式である場合、カメラインターフェース１１から出力される画像データのフォーマットの変換を行うことなく、カメラインターフェース１１から出力される画像データをそのまま出力することができる。
【００３６】
主メモリ４に画像データが記憶されると、その画像データをマイコン３により処理することにより、その画像データを編集したり、圧縮したりすることができる。
【００３７】
一方、表示バッファ５に画像データが記憶されると、その画像データが表示バッファインターフェース１９を介して読み出され、ＬＣＤインターフェース２０を介して液晶表示装置６で表示される。
【００３８】
図２は、ＤＭＡＣ１３からのデータ要求に基づいて、ＤＭＡＣ１３、１５の両方にデータ転送を行わせる場合の構成例を示すブロック図である。図２において、ＣＭＯＳセンサ１は、カメラインターフェース１１にＲＥＡＤＹ信号を出力し、カメラインターフェース１１がデータを受け取れる状態にあると、カメラインターフェース１１に画像データを出力する。カメラインターフェース１１は、ＣＭＯＳセンサ１から画像データを受け取ると、その画像データをＦＩＦＯ１２に記憶する。そして、カメラインターフェース１１は、ＦＩＦＯ１２にデータが１つでも溜まっている場合は、ＲＥＱ信号をＤＭＡＣ１３およびＤＭＡＣ１５に出力する。ＤＭＡＣ１３は、カメラインターフェース１１からのデータの受け取りが可能となると、ＡＣＫ信号をカメラインターフェース１１に出力するとともに、ＤＭＡＣ１５にも出力する。カメラインターフェース１１は、ＤＭＡＣ１３からＡＣＫ信号を受け取ると、１サイクル分の画像データをそのタイミングでＤＭＡＣ１３およびＤＭＡＣ１５の両方に出力する。ＤＭＡＣ１３およびＤＭＡＣ１５は、ＡＣＫ信号のタイミングに基づいて、カメラインターフェース１１から出力された画像データを受け取り、受け取ったデータをＤＭＡ転送する。
【００３９】
図３は、図１のデータ転送装置２のデータ転送方法の一例を示すタイミングチャートである。図３（ａ）において、ＦＩＦＯ１２にデータが１つでも蓄積されると、カメラインターフェース１１からＲＥＱ信号が出力される。そして、カメラインターフェース１１からＲＥＱ信号が出力されている状態で、ＤＭＡＣ１３のデータ受け取り準備が完了すると、ＤＭＡＣ１３は、図３（ｂ）に示すように、ＡＣＫ信号Ａ０をカメラインターフェース１１およびＤＭＡＣ１５に出力する。カメラインターフェース１１はＡＣＫ信号Ａ０を受け取ると、１サイクル分の画像データＤ１をＤＭＡＣ１３およびＤＭＡＣ１５に出力する。カメラインターフェース１１から１サイクル分の画像データＤ１が出力されると、ＤＭＡＣ１３およびＤＭＡＣ１５はその画像データＤ１を取り込む。そして、ＤＭＡＣ１３は、次のデータの受け取り準備が完了すると、ＡＣＫ信号Ａ１をカメラインターフェース１１およびＤＭＡＣ１５に出力する。カメラインターフェース１１はＡＣＫ信号Ａ１を受け取ると、次の１サイクル分の画像データＤ２をＤＭＡＣ１３およびＤＭＡＣ１５に出力する。カメラインターフェース１１から次の１サイクル分の画像データＤ２が出力されると、ＤＭＡＣ１３およびＤＭＡＣ１５はその画像データＤ２を取り込む。
【００４０】
このように、ＤＭＡＣ１３は、データの受け取り準備が完了するごとに、ＡＣＫ信号Ａ０、Ａ１、・・をカメラインターフェース１１に順次出力する。そして、カメラインターフェース１１がＡＣＫ信号Ａ０、Ａ１、・・をＤＭＡＣ１３から受け取ると、ＡＣＫ信号Ａ０、Ａ１、・・のタイミングに合わせて画像データＤ０、Ｄ１、・・をＤＭＡＣ１３およびＤＭＡＣ１５の両方に出力する。
【００４１】
ここで、主メモリ４へアクセスするバスは、データ転送装置２とマイコン３とで共有されている。このため、ＤＭＡＣ１３の主メモリ４へのデータ転送が、マイコン３の主メモリ４へのアクセスと競合する場合があり、ＤＭＡＣ１３から主メモリ４へのデータ転送が、ＤＭＡＣ１５から表示バッファ５へのデータ転送より遅れる場合がある。このため、ＤＭＡＣ１５から表示バッファ５へのデータ転送に合わせて、ＦＩＦＯ１２から画像データを読み出すと、主メモリ４への画像データの書き込みが終わらないうちに、次の画像データが送られてくるため、主メモリ４に記憶される画像データの一部が欠落する。
【００４２】
そこで、図２の実施形態では、ＤＭＡＣ１３から出力されるＡＣＫ信号をカメラインターフェース１１およびＤＭＡＣ１５に供給し、ＤＭＡＣ１３から出力されるＡＣＫ信号に合わせてＦＩＦＯ１２から画像データを読み出すようにしている。これにより、ＤＭＡＣ１３から主メモリ４へのデータ転送に合わせてＦＩＦＯ１２から画像データを読み出すことが可能となり、主メモリ４に記憶される画像データの一部が欠落することを防止することが可能となる。
【００４３】
なお、図２の実施形態では、ＤＭＡＣ１３から主メモリ４へのデータ転送に合わせてＦＩＦＯ１２から画像データを読み出す場合について説明したが、ＤＭＡＣ１５から表示バッファ５へのデータ転送に合わせてＦＩＦＯ１２から画像データを読み出すようにしてもよい。例えば、表示データ変換部１８におけるデータ変換処理に時間がかかるため、ＤＭＡＣ１３から主メモリ４へのデータ転送よりも、ＤＭＡＣ１５から表示バッファ５へのデータ転送の方が遅れる場合には、ＤＭＡＣ１３から主メモリ４へのデータ転送に合わせてＦＩＦＯ１２から画像データを読み出すと、表示バッファ５に記憶される画像データの一部が欠落する。そこで、このような場合には、ＤＭＡ同期制御部１４は、ＡＣＫ信号の出力元の切り替えを行い、ＤＭＡＣ１５から出力されるＡＣＫ信号が、カメラインターフェース１１およびＤＭＡＣ１３に供給されるようにする。これにより、ＤＭＡＣ１５から表示バッファ５へのデータ転送に合わせてＦＩＦＯ１２から画像データを読み出すことが可能となり、表示バッファ５に記憶される画像データの一部が欠落することを防止することが可能となる。
【００４４】
ここで、マイコン３は、ＤＭＡＣ１３、１５、１７に対してイネーブル信号を供給し、ＤＭＡＣ１３、１５、１７のどれを動作させるかを設定することができる。例えば、カメラインターフェース１１から出力されるデータを主メモリ４および表示バッファ５の両方に記憶させる場合には、ＤＭＡＣ１３、１５にイネーブル信号を供給してＤＭＡＣ１３、１５を動作させるとともに、ＤＭＡＣ１７にアンイネーブル信号を供給し、ＤＭＡＣ１７の動作を停止させる。
【００４５】
また、カメラインターフェース１１から出力されるデータを主メモリ４のみに記憶させる場合には、ＤＭＡＣ１３にイネーブル信号を供給してＤＭＡＣ１３を動作させるとともに、ＤＭＡＣ１５、１７にアンイネーブル信号を供給し、ＤＭＡＣ１５、１７の動作を停止させる。
【００４６】
また、カメラインターフェース１１から出力されるデータを表示バッファ５のみに記憶させる場合には、ＤＭＡＣ１５にイネーブル信号を供給してＤＭＡＣ１５を動作させるとともに、ＤＭＡＣ１３、１７にアンイネーブル信号を供給し、ＤＭＡＣ１３、１７の動作を停止させる。
【００４７】
また、主メモリ４に記憶されている画像データを表示バッファ５に転送する場合には、ＤＭＡＣ１７にイネーブル信号を供給してＤＭＡＣ１７を動作させるとともに、ＤＭＡＣ１３、１５にアンイネーブル信号を供給し、ＤＭＡＣ１３、１５の動作を停止させる。
【００４８】
ここで、ＤＭＡＣ１７を動作させる場合、主メモリ４に記憶されている画像データが、表示データ変換部１８を介して表示バッファ５にＤＭＡ転送される。この祭、表示データ変換部１８は、主メモリ４に記憶されている画像データのデータ形式を、液晶表示装置６で表示されるデータ形式に変換することができる。例えば、主メモリ４に記憶されている画像データのフォーマットがＹＵＶ形式であり、液晶表示装置６で表示される画像データのフォーマットがＲＧＢ形式である場合、主メモリ４に記憶されている画像データのフォーマットを、液晶表示装置６で表示される画像データのフォーマットに変換することができる。一方、主メモリ４に記憶されている画像データのフォーマットがＲＧＢ形式であり、液晶表示装置６で表示される画像データのフォーマットもＲＧＢ形式である場合、主メモリ４に記憶されている画像データのフォーマットの変換を行うことなく、主メモリ４に記憶されている画像データをそのまま出力することができる。
【００４９】
次に、主メモリ４にアクセスするバスに負荷がかかっている場合のデータ転送の高速化方法について説明する。
【００５０】
図４は、図１のデータ転送装置２のバス占有時の動作を説明するためのブロック図である。図４において、主メモリ４にアクセスするバスには、データ転送装置２だけでなくマイコン３も接続され、マイコン３が主メモリ４にアクセス３１を行っている場合、ＣＭＯＳセンサ１から画像データが出力されても、データ転送装置２は、主メモリ４にアクセスを行うことができない。このため、ＣＭＯＳセンサ１から画像データが出力されると、その画像データはＦＩＦＯ１２に蓄積され、ＦＩＦＯ１２が満杯になると、画像データの行き場を失って、画像データが溢れることになる。
【００５１】
そこで、データ転送装置２は、データ転送３２を行う場合、主メモリ４のバスを占有するためのＲＥＱ信号をマイコン３に対して出力する。そして、データ転送装置２は、バスの占有を許可するＧＮＴ信号をマイコン３から受け取ると、主メモリ４のバスを占有してデータ転送３２を行う。
【００５２】
これにより、データ転送装置２は、マイコン３とのバスの争奪による待ち時間をなくすことが可能となり、主メモリ４および表示バッファ５へのデータ転送速度を向上させることが可能となる。また、ＣＭＯＳセンサ１のデータ転送速度が速い場合においても、データの取りこぼしを防止して、主メモリ４および表示バッファ５に記憶される画像データの欠落を防止することが可能となる。
【００５３】
次に、ＤＭＡ転送時におけるクロックの供給方法について説明する。
【００５４】
ＤＭＡ転送時にクロックを供給する場合、一画面分のＤＭＡの開始および終了を検出し、ＤＭＡ実行中にのみＤＭＡＣ１３、１５、１７にクロックを供給し、それ以外にはクロックを停止させるようにする。
【００５５】
これにより、画像データが間欠的に送られる場合において、画像データが送信されない期間には、クロックを停止することが可能となり、データ転送時の消費電力を低減することが可能となる。
【００５６】
図５は、図１のデータ転送装置のクロック供給方法を示すタイムチャートである。図５において、ＣＭＯＳセンサ１からデータの入力が開始されると（ｔ１）、クロックの供給を開始し、ＤＭＡ転送が終了すると（ｔ２）、クロックの供給を停止する。さらに、ＣＭＯＳセンサ１からデータの入力が再び開始されると（ｔ３）、クロックの供給を開始し、ＤＭＡ転送が終了すると（ｔ４）、クロックの供給を停止する。この結果、ｔ２〜ｔ３の間は、クロックの供給が停止したたままになり、消費電力を低減することが可能となる。
なお、ＤＭＡの開始は、ＣＭＯＳセンサ１から出力されるスタートトリガ信号を利用することができ、ＤＭＡの終了は、ＤＭＡＣ１３、１５、１７から出力されるＥＮＤ信号を利用することができる。
【００５７】
以上説明したように、上述した実施形態によれば、ＣＭＯＳセンサ１から出力された画像データを主メモリ４および表示バッファ５の両方に一度に転送することが可能となり、主メモリ４および表示バッファ５に同一の画像データを記憶する際の時間を節約することが可能となる。
【００５８】
なお、上述した実施形態では、映像入力装置としてＣＭＯＳセンサ１を例にとって説明したが、映像入力装置はＣＣＤ（電荷結合素子）や撮像管などを用いたものであってもよい。また、表示装置として液晶表示装置６を例にとって説明したが、表示装置はＣＲＴやプラズマディスプレイ装置などでもよい。また、画像データを記憶するための記憶領域として、主メモリ４および表示バッファ５を例にとって説明したが、記憶領域は印刷バッファ、バックアップ用メモリ、またはキャッシュメモリなどでもよい。
【００５９】
【発明の効果】
以上説明したように、本発明によれば、複数の記憶領域に同一のデータを同時に記憶させることが可能となり、複数の記憶領域にデータを記憶させるための時間を短縮することが可能となる。
【００６０】
また、複数の記憶領域に同一のデータを記憶させる場合の記憶領域へのアクセス回数を減らすことが可能となることから、記憶領域を有効利用することが可能となるとともに、消費電力の低減も実現することが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係わる係わるデータ転送装置の構成を示すブロック図である。
【図２】図１のデータ転送装置のＤＭＡＣの具体的な構成例を示すブロック図である。
【図３】図１のデータ転送装置の動作の一例を示すタイミングチャートである。
【図４】図１のデータ転送装置のバス占有時の動作を説明するためのブロック図である。
【図５】図１のデータ転送装置のクロック供給方法を示すタイムチャートである。
【符号の説明】
１ ＣＭＯＳセンサ
２ データ転送装置
３ マイクロコンピュータ
４ 主メモリ
５ 表示バッファ
６ 液晶表示装置
７ ＤＳＰ
１１ カメラインターフェース
１２ ＦＩＦＯ
１３、１５、１７ ＤＭＡＣ
１４ ＤＭＡ同期部
１６ 主メモリインターフェース
１８ 表示データ変換部
１９ 表示バッファインターフェース
２０ ＬＣＤインターフェース
【発明の属する技術分野】
本発明は、データ転送装置およびデータ転送方法に関し、特に、画像入力装置における画像データのＤＭＡ（ダイレクトメモリアクセス）転送制御に適用して好適なものである。
【０００２】
【従来の技術】
従来の画像入力装置における画像データのＤＭＡ転送制御では、ＣＣＤカメラやＣＭＯＳ画像センサなどの画像入力装置から出力された同一の画像データを主メモリおよび表示バッファの両方に記憶させる場合があった。この場合、まず、画像入力装置から定期的に出力される画像データを、ＤＭＡにより主メモリに転送し、主メモリへの書き込みを行う。そして、画像データが主メモリに書き込まれた後、その画像データを主メモリから読み出し、主メモリから表示バッファに転送して、表示バッファへの書き込みを行うようになっていた。
【０００３】
【発明が解決しようとする課題】
しかしながら、従来の画像入力装置における画像データのＤＭＡ転送制御では、同一の画像データを主メモリおよび表示バッファの両方に記憶させる場合、画像入力装置から定期的に出力される画像データをＤＭＡ転送して、主メモリへの書き込みを行い、さらに、その画像データを主メモリから読み出して、表示バッファへの書き込みを行う必要があった。このため、同一の画像データを主メモリおよび表示バッファの両方に記憶させるために時間がかかるという問題があった。
【０００４】
また、主メモリでは、同一の画像データの読み出しと書き込みの両方が行われるため、一定時間内のアクセス回数が増加し、消費電力が大きくなるという問題もあった。
【０００５】
さらに、主メモリへの書き込みと読み出しの同期が取れていないと、読み出し中の画像データが途中から書き換えられてしまう場合があり、このことを回避するためには、書き込みエリアと読み出しエリアの２つの画像エリアを主メモリ中に設ける必要があった。このため、主メモリの記憶領域の使用効率が悪化するという問題があった。
【０００６】
そこで、本発明の目的は、同一のデータを複数の記憶領域に同期させて転送することが可能なデータ転送装置およびデータ転送方法を提供することである。
【０００７】
【課題を解決するための手段】
上述した課題を解決するために、本発明の一つの態様に係るデータ転送装置は、入力の受け入れが可能な場合に第１の確認信号を出力する第１のダイレクトメモリコントローラと、入力の受け入れが可能な場合に第１の確認信号とは異なる第２の確認信号を出力する第２のダイレクトメモリコントローラと、第１および第２の確認信号の両方を受け取った場合に、第１および第２の確認信号のいずれか遅い方を受け取ったタイミングで、第１および第２のダイレクトメモリコントローラの両方にデータを転送するダイレクトメモリアクセス同期部とを備えたことを特徴とする。
【０００８】
これにより、複数の記憶領域に同一のデータを同時に記憶させることが可能となり、複数の記憶領域にデータを記憶させるための時間を短縮することが可能となる。
【００１０】
また、第１または第２のダイレクトメモリコントローラへのデータの転送タイミングを第２または第１のダイレクトメモリコントローラへのデータの転送タイミングで制御することが可能となり、複数のデータ転送処理を同期させて行うことが可能となる。
【００１２】
そして、１つのデータ転送タイミングで複数のデータ転送処理を行わせることが可能となるとともに、データ転送の状況に応じてデータ転送タイミングを切り換えることが可能となり、データ転送を効率的に行うことが可能となる。
【００１４】
また、読み取りタイミングの遅い方のデータの読み取りが行われる前に既にデータの転送が行われ、読み取りタイミングの遅い方でのそのデータの読み取りが不可能となることを防止することが可能となり、複数の記憶領域に同一のデータを同時に転送する際に、データの欠落が発生することを防止することが可能となる。
【００２３】
また、本発明によれば、データの転送状況に基づいて、前記第１および第２のデータ転送手段へのクロックの出力制御を行うクロック出力制御手段を備えることができる。
【００２４】
これにより、データの転送が行われていない間は、クロックの供給を停止することが可能となり、消費電力を低減することが可能となる。
【００２５】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しながら説明する。
【００２６】
図１は、本発明の一実施形態に係わるデータ転送装置の構成を示すブロック図である。図１において、１は撮影した画像データを定期的に出力するＣＭＯＳセンサ、２はＣＭＯＳセンサ１から出力された画像データを主メモリ４および表示バッファ５に転送するデータ転送装置、３はシステムの制御を行うマイクロコンピュータ（以下、マイコンと称す。）、４はデータやプログラムなどを記憶する主メモリ、５は画像データを記憶する表示バッファ、６は液晶表示装置（ＬＣＤ）、７はデジタル画像処理を行うためのＤＳＰ（デジタルシグナルプロセッサ）、１１はＣＭＯＳセンサ１から出力される画像データを取り込み、モード設定に応じてその画像データのフォーマットを主メモリ４で扱うフォーマットに変換するカメラインターフェース、１２はＦＩＦＯ（Ｆｉｒｓｔ ｉｎ Ｆｉｒｓｔ ｏｕｔ）、１３はカメラインターフェース１１から出力された画像データを主メモリ４に転送するＤＭＡＣ（ダイレクトメモリアクセスコントローラ）、１４はＤＭＡＣ１３およびＤＭＡＣ１５の同期制御を行うＤＭＡ同期制御部、１５はカメラインターフェース１１から出力された画像データを表示バッファ５に転送するＤＭＡＣ、１６は主メモリ４の制御信号の生成などを行う主メモリインターフェース、１７は主メモリ４に記憶されている画像データを表示バッファ５に転送するＤＭＡＣ、１８はモード設定に応じてカメラインターフェース１１から出力される画像データのフォーマットを液晶表示装置６の表示用フォーマットに変換する表示データ変換部、１９は表示バッファ５の制御信号の生成などを行う表示バッファインターフェース、２０は液晶表示装置６の表示制御を行うＬＣＤインターフェースである。なお、主メモリ４および表示バッファ５は、例えば、ＤＲＡＭ、ＳＲＡＭ、ＥＥＰＲＯＭなどを用いることができる。
【００２７】
ここで、ＤＭＡ同期制御部１４は、例えば、ＤＭＡＣ１３からのデータ読み取りタイミングおよびＤＭＡＣ１５からのデータ読み取りタイミングのいずれか遅い方を選択し、遅い方のデータ読み取りタイミングに合わせて、カメラインターフェース１１から出力されるデータが、ＤＭＡＣ１３およびＤＭＡＣ１５の両方に出力されるようにすることができる。また、カメラインターフェース１１および表示データ変換部１８により行われるデータ形式の変換モードは、マイコン３により設定することができる。
【００２８】
ＣＭＯＳセンサ１により撮像された画像は、ＣＭＯＳセンサ１のモジュールに内蔵されたＤＳＰ７で補正された後、ＲＧＢ形式やＹＵＶ形式の画像データとして数枚〜数十枚／秒の一定間隔で出力する。カメラインターフェース１１は、ＣＭＯＳセンサ１から出力された画像データを読み取ると、ＦＩＦＯ１２に順次記憶する。
【００２９】
ここで、カメラインターフェース１１は、モード設定に応じてＣＭＯＳセンサ１から出力された画像データのフォーマットをシステムで扱う画像データのフォーマットに変換する。例えば、ＣＭＯＳセンサ１から出力される画像データのフォーマットがＹＵＶ形式であり、システムで扱う画像データのフォーマットがＲＧＢ形式である場合、カメラインターフェース１１の変換モードを「ＹＵＶ形式からＲＧＢ形式への変換モード」に設定することができる。一方、ＣＭＯＳセンサ１から出力される画像データのフォーマットがＲＧＢ形式であり、システムで扱う画像データのフォーマットもＲＧＢ形式である場合、カメラインターフェース１１の変換モードを「オフ」に設定することができる。
【００３０】
システムで扱うデータ形式に変換された画像データは、転送するバス幅のデータとして、ＦＩＦＯ１２に順次記憶される。
【００３１】
ここで、ＤＭＡ同期制御部１４は、例えば、ＤＭＡＣ１３から主メモリ４へのデータ転送速度が、ＤＭＡＣ１５から表示バッファ５へのデータ転送速度よりも遅い場合、ＤＭＡＣ１３からのデータ要求に基づいて、ＤＭＡＣ１３およびＤＭＡＣ１５にデータ転送を行わせる制御を行う。
【００３２】
この場合、カメラインターフェース１１は、ＦＩＦＯ１２にデータが記憶されると、ＤＭＡＣ１３からのデータ要求に基づいて、ＤＭＡＣ１３およびＤＭＡＣ１５の両方に同時にＦＩＦＯ１２に記憶されているデータを出力する。
【００３３】
ＤＭＡＣ１３は、カメラインターフェース１１からデータが出力されると、そのデータを主メモリインターフェース１６を介して主メモリ４にＤＭＡ転送する。
【００３４】
一方、ＤＭＡＣ１５は、カメラインターフェース１１からデータが出力されると、そのデータを表示データ変換部１８に出力する。そして、カメラインターフェース１１から出力されたデータのデータ形式が、液晶表示装置６で表示されるデータ形式に変換され、表示バッファインターフェース１９を介して表示バッファ５にＤＭＡ転送される。
【００３５】
ここで、表示データ変換部１８は、例えば、カメラインターフェース１１から出力される画像データのフォーマットがＹＵＶ形式であり、液晶表示装置６で表示される画像データのフォーマットがＲＧＢ形式である場合、カメラインターフェース１１から出力される画像データのフォーマットを、液晶表示装置６で表示される画像データのフォーマットに変換することができる。一方、カメラインターフェース１１から出力される画像データのフォーマットがＲＧＢ形式であり、液晶表示装置６で表示される画像データのフォーマットもＲＧＢ形式である場合、カメラインターフェース１１から出力される画像データのフォーマットの変換を行うことなく、カメラインターフェース１１から出力される画像データをそのまま出力することができる。
【００３６】
主メモリ４に画像データが記憶されると、その画像データをマイコン３により処理することにより、その画像データを編集したり、圧縮したりすることができる。
【００３７】
一方、表示バッファ５に画像データが記憶されると、その画像データが表示バッファインターフェース１９を介して読み出され、ＬＣＤインターフェース２０を介して液晶表示装置６で表示される。
【００３８】
図２は、ＤＭＡＣ１３からのデータ要求に基づいて、ＤＭＡＣ１３、１５の両方にデータ転送を行わせる場合の構成例を示すブロック図である。図２において、ＣＭＯＳセンサ１は、カメラインターフェース１１にＲＥＡＤＹ信号を出力し、カメラインターフェース１１がデータを受け取れる状態にあると、カメラインターフェース１１に画像データを出力する。カメラインターフェース１１は、ＣＭＯＳセンサ１から画像データを受け取ると、その画像データをＦＩＦＯ１２に記憶する。そして、カメラインターフェース１１は、ＦＩＦＯ１２にデータが１つでも溜まっている場合は、ＲＥＱ信号をＤＭＡＣ１３およびＤＭＡＣ１５に出力する。ＤＭＡＣ１３は、カメラインターフェース１１からのデータの受け取りが可能となると、ＡＣＫ信号をカメラインターフェース１１に出力するとともに、ＤＭＡＣ１５にも出力する。カメラインターフェース１１は、ＤＭＡＣ１３からＡＣＫ信号を受け取ると、１サイクル分の画像データをそのタイミングでＤＭＡＣ１３およびＤＭＡＣ１５の両方に出力する。ＤＭＡＣ１３およびＤＭＡＣ１５は、ＡＣＫ信号のタイミングに基づいて、カメラインターフェース１１から出力された画像データを受け取り、受け取ったデータをＤＭＡ転送する。
【００３９】
図３は、図１のデータ転送装置２のデータ転送方法の一例を示すタイミングチャートである。図３（ａ）において、ＦＩＦＯ１２にデータが１つでも蓄積されると、カメラインターフェース１１からＲＥＱ信号が出力される。そして、カメラインターフェース１１からＲＥＱ信号が出力されている状態で、ＤＭＡＣ１３のデータ受け取り準備が完了すると、ＤＭＡＣ１３は、図３（ｂ）に示すように、ＡＣＫ信号Ａ０をカメラインターフェース１１およびＤＭＡＣ１５に出力する。カメラインターフェース１１はＡＣＫ信号Ａ０を受け取ると、１サイクル分の画像データＤ１をＤＭＡＣ１３およびＤＭＡＣ１５に出力する。カメラインターフェース１１から１サイクル分の画像データＤ１が出力されると、ＤＭＡＣ１３およびＤＭＡＣ１５はその画像データＤ１を取り込む。そして、ＤＭＡＣ１３は、次のデータの受け取り準備が完了すると、ＡＣＫ信号Ａ１をカメラインターフェース１１およびＤＭＡＣ１５に出力する。カメラインターフェース１１はＡＣＫ信号Ａ１を受け取ると、次の１サイクル分の画像データＤ２をＤＭＡＣ１３およびＤＭＡＣ１５に出力する。カメラインターフェース１１から次の１サイクル分の画像データＤ２が出力されると、ＤＭＡＣ１３およびＤＭＡＣ１５はその画像データＤ２を取り込む。
【００４０】
このように、ＤＭＡＣ１３は、データの受け取り準備が完了するごとに、ＡＣＫ信号Ａ０、Ａ１、・・をカメラインターフェース１１に順次出力する。そして、カメラインターフェース１１がＡＣＫ信号Ａ０、Ａ１、・・をＤＭＡＣ１３から受け取ると、ＡＣＫ信号Ａ０、Ａ１、・・のタイミングに合わせて画像データＤ０、Ｄ１、・・をＤＭＡＣ１３およびＤＭＡＣ１５の両方に出力する。
【００４１】
ここで、主メモリ４へアクセスするバスは、データ転送装置２とマイコン３とで共有されている。このため、ＤＭＡＣ１３の主メモリ４へのデータ転送が、マイコン３の主メモリ４へのアクセスと競合する場合があり、ＤＭＡＣ１３から主メモリ４へのデータ転送が、ＤＭＡＣ１５から表示バッファ５へのデータ転送より遅れる場合がある。このため、ＤＭＡＣ１５から表示バッファ５へのデータ転送に合わせて、ＦＩＦＯ１２から画像データを読み出すと、主メモリ４への画像データの書き込みが終わらないうちに、次の画像データが送られてくるため、主メモリ４に記憶される画像データの一部が欠落する。
【００４２】
そこで、図２の実施形態では、ＤＭＡＣ１３から出力されるＡＣＫ信号をカメラインターフェース１１およびＤＭＡＣ１５に供給し、ＤＭＡＣ１３から出力されるＡＣＫ信号に合わせてＦＩＦＯ１２から画像データを読み出すようにしている。これにより、ＤＭＡＣ１３から主メモリ４へのデータ転送に合わせてＦＩＦＯ１２から画像データを読み出すことが可能となり、主メモリ４に記憶される画像データの一部が欠落することを防止することが可能となる。
【００４３】
なお、図２の実施形態では、ＤＭＡＣ１３から主メモリ４へのデータ転送に合わせてＦＩＦＯ１２から画像データを読み出す場合について説明したが、ＤＭＡＣ１５から表示バッファ５へのデータ転送に合わせてＦＩＦＯ１２から画像データを読み出すようにしてもよい。例えば、表示データ変換部１８におけるデータ変換処理に時間がかかるため、ＤＭＡＣ１３から主メモリ４へのデータ転送よりも、ＤＭＡＣ１５から表示バッファ５へのデータ転送の方が遅れる場合には、ＤＭＡＣ１３から主メモリ４へのデータ転送に合わせてＦＩＦＯ１２から画像データを読み出すと、表示バッファ５に記憶される画像データの一部が欠落する。そこで、このような場合には、ＤＭＡ同期制御部１４は、ＡＣＫ信号の出力元の切り替えを行い、ＤＭＡＣ１５から出力されるＡＣＫ信号が、カメラインターフェース１１およびＤＭＡＣ１３に供給されるようにする。これにより、ＤＭＡＣ１５から表示バッファ５へのデータ転送に合わせてＦＩＦＯ１２から画像データを読み出すことが可能となり、表示バッファ５に記憶される画像データの一部が欠落することを防止することが可能となる。
【００４４】
ここで、マイコン３は、ＤＭＡＣ１３、１５、１７に対してイネーブル信号を供給し、ＤＭＡＣ１３、１５、１７のどれを動作させるかを設定することができる。例えば、カメラインターフェース１１から出力されるデータを主メモリ４および表示バッファ５の両方に記憶させる場合には、ＤＭＡＣ１３、１５にイネーブル信号を供給してＤＭＡＣ１３、１５を動作させるとともに、ＤＭＡＣ１７にアンイネーブル信号を供給し、ＤＭＡＣ１７の動作を停止させる。
【００４５】
また、カメラインターフェース１１から出力されるデータを主メモリ４のみに記憶させる場合には、ＤＭＡＣ１３にイネーブル信号を供給してＤＭＡＣ１３を動作させるとともに、ＤＭＡＣ１５、１７にアンイネーブル信号を供給し、ＤＭＡＣ１５、１７の動作を停止させる。
【００４６】
また、カメラインターフェース１１から出力されるデータを表示バッファ５のみに記憶させる場合には、ＤＭＡＣ１５にイネーブル信号を供給してＤＭＡＣ１５を動作させるとともに、ＤＭＡＣ１３、１７にアンイネーブル信号を供給し、ＤＭＡＣ１３、１７の動作を停止させる。
【００４７】
また、主メモリ４に記憶されている画像データを表示バッファ５に転送する場合には、ＤＭＡＣ１７にイネーブル信号を供給してＤＭＡＣ１７を動作させるとともに、ＤＭＡＣ１３、１５にアンイネーブル信号を供給し、ＤＭＡＣ１３、１５の動作を停止させる。
【００４８】
ここで、ＤＭＡＣ１７を動作させる場合、主メモリ４に記憶されている画像データが、表示データ変換部１８を介して表示バッファ５にＤＭＡ転送される。この祭、表示データ変換部１８は、主メモリ４に記憶されている画像データのデータ形式を、液晶表示装置６で表示されるデータ形式に変換することができる。例えば、主メモリ４に記憶されている画像データのフォーマットがＹＵＶ形式であり、液晶表示装置６で表示される画像データのフォーマットがＲＧＢ形式である場合、主メモリ４に記憶されている画像データのフォーマットを、液晶表示装置６で表示される画像データのフォーマットに変換することができる。一方、主メモリ４に記憶されている画像データのフォーマットがＲＧＢ形式であり、液晶表示装置６で表示される画像データのフォーマットもＲＧＢ形式である場合、主メモリ４に記憶されている画像データのフォーマットの変換を行うことなく、主メモリ４に記憶されている画像データをそのまま出力することができる。
【００４９】
次に、主メモリ４にアクセスするバスに負荷がかかっている場合のデータ転送の高速化方法について説明する。
【００５０】
図４は、図１のデータ転送装置２のバス占有時の動作を説明するためのブロック図である。図４において、主メモリ４にアクセスするバスには、データ転送装置２だけでなくマイコン３も接続され、マイコン３が主メモリ４にアクセス３１を行っている場合、ＣＭＯＳセンサ１から画像データが出力されても、データ転送装置２は、主メモリ４にアクセスを行うことができない。このため、ＣＭＯＳセンサ１から画像データが出力されると、その画像データはＦＩＦＯ１２に蓄積され、ＦＩＦＯ１２が満杯になると、画像データの行き場を失って、画像データが溢れることになる。
【００５１】
そこで、データ転送装置２は、データ転送３２を行う場合、主メモリ４のバスを占有するためのＲＥＱ信号をマイコン３に対して出力する。そして、データ転送装置２は、バスの占有を許可するＧＮＴ信号をマイコン３から受け取ると、主メモリ４のバスを占有してデータ転送３２を行う。
【００５２】
これにより、データ転送装置２は、マイコン３とのバスの争奪による待ち時間をなくすことが可能となり、主メモリ４および表示バッファ５へのデータ転送速度を向上させることが可能となる。また、ＣＭＯＳセンサ１のデータ転送速度が速い場合においても、データの取りこぼしを防止して、主メモリ４および表示バッファ５に記憶される画像データの欠落を防止することが可能となる。
【００５３】
次に、ＤＭＡ転送時におけるクロックの供給方法について説明する。
【００５４】
ＤＭＡ転送時にクロックを供給する場合、一画面分のＤＭＡの開始および終了を検出し、ＤＭＡ実行中にのみＤＭＡＣ１３、１５、１７にクロックを供給し、それ以外にはクロックを停止させるようにする。
【００５５】
これにより、画像データが間欠的に送られる場合において、画像データが送信されない期間には、クロックを停止することが可能となり、データ転送時の消費電力を低減することが可能となる。
【００５６】
図５は、図１のデータ転送装置のクロック供給方法を示すタイムチャートである。図５において、ＣＭＯＳセンサ１からデータの入力が開始されると（ｔ１）、クロックの供給を開始し、ＤＭＡ転送が終了すると（ｔ２）、クロックの供給を停止する。さらに、ＣＭＯＳセンサ１からデータの入力が再び開始されると（ｔ３）、クロックの供給を開始し、ＤＭＡ転送が終了すると（ｔ４）、クロックの供給を停止する。この結果、ｔ２〜ｔ３の間は、クロックの供給が停止したたままになり、消費電力を低減することが可能となる。
なお、ＤＭＡの開始は、ＣＭＯＳセンサ１から出力されるスタートトリガ信号を利用することができ、ＤＭＡの終了は、ＤＭＡＣ１３、１５、１７から出力されるＥＮＤ信号を利用することができる。
【００５７】
以上説明したように、上述した実施形態によれば、ＣＭＯＳセンサ１から出力された画像データを主メモリ４および表示バッファ５の両方に一度に転送することが可能となり、主メモリ４および表示バッファ５に同一の画像データを記憶する際の時間を節約することが可能となる。
【００５８】
なお、上述した実施形態では、映像入力装置としてＣＭＯＳセンサ１を例にとって説明したが、映像入力装置はＣＣＤ（電荷結合素子）や撮像管などを用いたものであってもよい。また、表示装置として液晶表示装置６を例にとって説明したが、表示装置はＣＲＴやプラズマディスプレイ装置などでもよい。また、画像データを記憶するための記憶領域として、主メモリ４および表示バッファ５を例にとって説明したが、記憶領域は印刷バッファ、バックアップ用メモリ、またはキャッシュメモリなどでもよい。
【００５９】
【発明の効果】
以上説明したように、本発明によれば、複数の記憶領域に同一のデータを同時に記憶させることが可能となり、複数の記憶領域にデータを記憶させるための時間を短縮することが可能となる。
【００６０】
また、複数の記憶領域に同一のデータを記憶させる場合の記憶領域へのアクセス回数を減らすことが可能となることから、記憶領域を有効利用することが可能となるとともに、消費電力の低減も実現することが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係わる係わるデータ転送装置の構成を示すブロック図である。
【図２】図１のデータ転送装置のＤＭＡＣの具体的な構成例を示すブロック図である。
【図３】図１のデータ転送装置の動作の一例を示すタイミングチャートである。
【図４】図１のデータ転送装置のバス占有時の動作を説明するためのブロック図である。
【図５】図１のデータ転送装置のクロック供給方法を示すタイムチャートである。
【符号の説明】
１ ＣＭＯＳセンサ
２ データ転送装置
３ マイクロコンピュータ
４ 主メモリ
５ 表示バッファ
６ 液晶表示装置
７ ＤＳＰ
１１ カメラインターフェース
１２ ＦＩＦＯ
１３、１５、１７ ＤＭＡＣ
１４ ＤＭＡ同期部
１６ 主メモリインターフェース
１８ 表示データ変換部
１９ 表示バッファインターフェース
２０ ＬＣＤインターフェース
Claims (10)
- 入力の受け入れが可能な場合に第１の確認信号を出力する第１のダイレクトメモリコントローラと、
入力の受け入れが可能な場合に前記第１の確認信号とは異なる第２の確認信号を出力する第２のダイレクトメモリコントローラと、
前記第１および第２の確認信号の両方を受け取った場合に、前記第１および第２の確認信号のいずれか遅い方を受け取ったタイミングで、前記第１および第２のダイレクトメモリコントローラの両方にデータを転送するダイレクトメモリアクセス同期部と
を備えたことを特徴とするデータ転送装置。 - 前記ダイレクトメモリアクセス同期部が、前記データを転送する前に転送要求信号を前記第１および第２のダイレクトメモリコントローラに出力し、
前記第１および第２のダイレクトメモリコントローラが、前記転送要求信号に応じて、入力の受け入れが可能な場合に前記第１および第２の確認信号を出力すること
を特徴とする請求項１記載のデータ転送装置。 - 前記第１および第２のダイレクトメモリコントローラは、それぞれ異なる第１および第２のメモリと接続されており、前記第１および第２のメモリへのデータ転送が可能の場合に、それぞれ前記第１および第２の確認信号を出力すること
を特徴とする請求項１記載のデータ転送装置。 - 前記データを記憶する第３のメモリをさらに備え、
前記ダイレクトメモリアクセス同期部が、前記第３のメモリに記憶されたデータを転送すること
を特徴とする請求項１記載のデータ転送装置。 - 入力の受け入れが可能な場合に第１の確認信号を出力する第１のダイレクトメモリコントローラと、
入力の受け入れが可能な場合に前記第１の確認信号とは異なる第２の確認信号を出力する第２のダイレクトメモリコントローラと、
画像データを出力するセンサと、
前記第１および第２の確認信号の両方を受け取った場合に、前記第１および第２の確認信号のいずれか遅い方を受け取ったタイミングで、前記第１および第２のダイレクトメモリコントローラの両方に前記画像データを転送するダイレクトメモリアクセス同期部と
を備えたことを特徴とするカメラモジュール。 - 前記ダイレクトメモリアクセス同期部が、前記画像データを転送する前に転送要求信号を前記第１および第２のダイレクトメモリコントローラに出力し、
前記第１および第２のダイレクトメモリコントローラが、前記転送要求信号に応じて、入力の受け入れが可能な場合に前記第１および第２の確認信号を出力すること
を特徴とする請求項５記載のカメラモジュール。 - 前記第１のダイレクトメモリコントローラが受け入れたデータを記憶する第１のメモリと、
前記第２のダイレクトメモリコントローラが受け入れたデータを記憶する第２のメモリとをさらに備え、
前記第１および第２のダイレクトメモリコントローラは、前記第１および第２のメモリへのデータ転送が可能の場合に、それぞれ前記第１および第２の確認信号を出力すること
を特徴とする請求項５記載のカメラモジュール。 - 請求項５記載のカメラモジュールと、
前記カメラモジュールを制御する演算部と、
前記第１のダイレクトメモリコントローラが受け入れた画像データおよび前記演算部が実行するプログラムを記憶するメインメモリと、
前記第２のダイレクトメモリコントローラが受け入れた画像データを記憶する表示バッファと
を備えたことを特徴とするカメラ。 - データの転送状況に基づいて、前記第１および前記第２のダイレクトメモリコントローラへのクロックの出力制御を行うクロック出力制御手段を備えること特徴とする請求項１ないし４のいずれか１項に記載のデータ転送装置。
- 入力の受け入れが可能な場合に第１のダイレクトメモリコントローラが第１の確認信号を出力し、
入力の受け入れが可能な場合に第２のダイレクトメモリコントローラが前記第１の確認信号とは異なる第２の確認信号を出力し、
前記第１および第２の確認信号の両方が出力された場合に、前記第１および第２の確認信号のいずれか遅い方が出力されたタイミングで、前記第１および第２のダイレクトメモリコントローラの両方にデータを転送すること
を特徴とするデータ転送方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36330199A JP4253096B2 (ja) | 1999-12-21 | 1999-12-21 | データ転送装置、データ転送方法、カメラモジュール、カメラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36330199A JP4253096B2 (ja) | 1999-12-21 | 1999-12-21 | データ転送装置、データ転送方法、カメラモジュール、カメラ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001175585A JP2001175585A (ja) | 2001-06-29 |
| JP4253096B2 true JP4253096B2 (ja) | 2009-04-08 |
Family
ID=18478995
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36330199A Expired - Fee Related JP4253096B2 (ja) | 1999-12-21 | 1999-12-21 | データ転送装置、データ転送方法、カメラモジュール、カメラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4253096B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6157251B2 (ja) * | 2013-07-11 | 2017-07-05 | キヤノン株式会社 | データ転送装置及びデータ転送方法 |
-
1999
- 1999-12-21 JP JP36330199A patent/JP4253096B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001175585A (ja) | 2001-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003132006A (ja) | メモリ制御回路及びメモリバスの調停方法 | |
| JPH05165762A (ja) | Ｄｍａコントローラ | |
| JP2015126297A (ja) | 画像処理装置及びその制御方法、並びに撮像装置 | |
| JP4328906B2 (ja) | バス制御方法及び装置並びにデジタルカメラ | |
| JP4253096B2 (ja) | データ転送装置、データ転送方法、カメラモジュール、カメラ | |
| US20030142217A1 (en) | Digital camera | |
| KR100348545B1 (ko) | 통신 ｄｍａ 장치 | |
| JP3696895B2 (ja) | ビデオカメラ及び映像信号処理方法 | |
| JP3328246B2 (ja) | Ｄｍａ転送方法およびそのシステム | |
| JPH04323755A (ja) | Ｄｍａ装置 | |
| JP2002351815A (ja) | バス制御方法及び装置 | |
| JP2003116044A (ja) | データ変更方法及びそれを使った電子装置 | |
| US6154202A (en) | Image output apparatus and image decoder | |
| JP2004070851A (ja) | データ入出力装置 | |
| JP3204297B2 (ja) | Ｄｍａ転送制御装置 | |
| JP5224492B2 (ja) | 画像データ転送制御装置及び画像データ転送方法並びに該画像データ転送装置を有するカメラ | |
| JP4190969B2 (ja) | バスシステム及びａｍｂａにおけるバス調停システム | |
| JP4379964B2 (ja) | 電子カメラ | |
| JP4553998B2 (ja) | バス制御装置 | |
| JP2527335B2 (ja) | 高速転送方式 | |
| JP3094346B2 (ja) | 画像メモリ装置 | |
| JP3186247B2 (ja) | 通信用ｄｍａコントローラ | |
| JP2001243170A (ja) | データ転送装置 | |
| JPH118826A (ja) | 画像入力装置 | |
| JP3697258B2 (ja) | ビデオカメラ及び映像信号処理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060410 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081028 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081217 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090120 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090123 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120130 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |