JP4250146B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4250146B2 JP4250146B2 JP2005096944A JP2005096944A JP4250146B2 JP 4250146 B2 JP4250146 B2 JP 4250146B2 JP 2005096944 A JP2005096944 A JP 2005096944A JP 2005096944 A JP2005096944 A JP 2005096944A JP 4250146 B2 JP4250146 B2 JP 4250146B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- layer
- polycrystalline
- plug
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Description
本発明は半導体装置の製造方法に関するものであり、特に、高温熱処理工程を伴うプロセスの終了後に、多結晶シリコン配線層の任意の部分をアルミニウム等の低比抵抗の金属に置換する方法に特徴のある半導体装置の製造方法に関するものである。
近年、半導体装置の高集積化、大容量化に伴い設計ルール（ライン／スペース）が厳しくなって来ており、それに伴って半導体装置、例えば、ＤＲＡＭ（ダイナミック・ランダム・アクセス・メモリ）の配線層の幅が細くなり、且つ、上下の配線層間を接続するプラグを形成するためのビアホールの径が小さくなってきている。
この様に、配線層の幅が細くなると抵抗も高くなり、動作速度の遅延を招くという問題があり、また、ビアホールの径が小さくなるにしたがって、アスペクト比（深さ／径）が非常に大きくなり、スパッタリング法に比べてステップカヴァレッジの良好なＣＶＤ法を用いてもこの様なビアホールにＡｌを完全に埋め込むことはできず、ビアホールの内部に鬆（ｖｏｉｄ）が形成され、鬆の形成された部分の断面積が小さくなる結果、抵抗が高くなったり、場合によっては断線してしまうと言う問題がある。
この様な、微細ビアホールの問題を解決するために、ポリシリコン−アルミニウム置換法（Ｐｏｌｙｓｉｌｉｃｏｎ−Ａｌｕｍｉｎｉｕｍ Ｓｕｂｓｔｉｔｕｔｅ：ＰＡＳ）が提案されているので（必要ならば、非特許文献１参照）、図１１を参照して説明する。
図１１（ａ）参照
まず、シリコン基板２０１上にＣＶＤ法により厚さ２．４μｍのＳｉＯ２膜２０２を堆積させたのち、ＲＩＥ（反応性イオンエッチング）によって、底部の直径が０．２５μｍとなるビアホール、即ち、コンタクトホール２０３を形成し、次いで、減圧化学気相成長法（ＬＰＣＶＤ法）によって、Ａｌより回り込みの非常に良好な多結晶Ｓｉ層２０４を堆積させ、コンタクトホール２０３の内部を埋め込む。
まず、シリコン基板２０１上にＣＶＤ法により厚さ２．４μｍのＳｉＯ２膜２０２を堆積させたのち、ＲＩＥ（反応性イオンエッチング）によって、底部の直径が０．２５μｍとなるビアホール、即ち、コンタクトホール２０３を形成し、次いで、減圧化学気相成長法（ＬＰＣＶＤ法）によって、Ａｌより回り込みの非常に良好な多結晶Ｓｉ層２０４を堆積させ、コンタクトホール２０３の内部を埋め込む。
図１１（ｂ）参照
次いで、ＣＭＰ法（化学機械研磨法）を用いて、ＳｉＯ２膜２０２の表面が露出するまで研磨してコンタクトホール２０３の内部に埋め込まれた多結晶Ｓｉ層により多結晶Ｓｉプラグ２０５を形成したのち、スパッタリング法によって厚さ０．５μｍのＡｌ層２０６を堆積させる。
次いで、ＣＭＰ法（化学機械研磨法）を用いて、ＳｉＯ２膜２０２の表面が露出するまで研磨してコンタクトホール２０３の内部に埋め込まれた多結晶Ｓｉ層により多結晶Ｓｉプラグ２０５を形成したのち、スパッタリング法によって厚さ０．５μｍのＡｌ層２０６を堆積させる。
図１１（ｃ）参照
次いで、窒素雰囲気中で５００℃でアニール処理を施すことによって、ＳｉとＡｌとの相互拡散により、多結晶Ｓｉプラグ２０５はＡｌに置換され、次いで、図示しないものの、ＳｉＯ２膜２０２の表面が露出するまで研磨することによってＡｌ置換プラグ２０７からなるコンタクト電極が形成される。
なお、この場合のＡｌ置換プラグ２０７におけるＳｉ含有量は底の部分でも約０．４％で、殆どＡｌに置換されている。
次いで、窒素雰囲気中で５００℃でアニール処理を施すことによって、ＳｉとＡｌとの相互拡散により、多結晶Ｓｉプラグ２０５はＡｌに置換され、次いで、図示しないものの、ＳｉＯ２膜２０２の表面が露出するまで研磨することによってＡｌ置換プラグ２０７からなるコンタクト電極が形成される。
なお、この場合のＡｌ置換プラグ２０７におけるＳｉ含有量は底の部分でも約０．４％で、殆どＡｌに置換されている。
なお、アニール工程において、Ａｌ層２０６の上に、厚さ０．２μｍのＴｉ層を堆積させておくことによって、このＴｉ層がＳｉ吸収層として機能し、Ａｌ置換のためのＡｌ層２０６をより薄く、また、アニール処理温度をより低く、且つ、アニール処理時間をより短くすることができる。
この様なポリシリコン−アルミニウム置換法（ＰＡＳ法）を用いることにより、最大アスペクト比が１０程度で、直径が０．１μｍ以下のビアホールを低抵抗のＡｌで埋め込むことができ、将来のＭＰＵ（Ｍｉｃｒｏｐｒｏｃｅｓｓｏｒ Ｕｎｉｔ）やＤＲＡＭのプラグ（コンタクト電極）として期待されているものである。
しかし、この様なポリシリコン−アルミニウム置換法を実際のＬＳＩの製造プロセスに適用する場合には、他のプロセスとの関係が生じ、上記の単体プロセスの単純な導入により種々の問題が発生することが予想される。
例えば、ＩＧＦＥＴ（絶縁ゲート型電界効果トランジスタ）のソース・ドレインコンタクト電極に適用した場合には、ソース・ドレイン領域が多結晶Ｓｉ層と同じＳｉで構成されているため、多結晶ＳｉプラグがＡｌに置換されたのち、ソース・ドレイン領域もＡｌに置換されることになる。
そうすると、シリコン基板中に形成されているｐｎ接合にＡｌが入り込めば、ｐｎ接合間にＡｌスパイクが延びるなどしてｐｎ接合が破壊されることになるが、これはＬＳＩにとって致命的な損傷となる。
そこで、本発明者は、この様なポリシリコン−アルミニウム置換法を実際のデバイスに応用する際に、ソース・ドレイン領域と多結晶Ｓｉプラグとの間にＡｌのストッパとなるストッパ膜或いはバリア膜を設けることを試みたので、この応用例を図１２を参照して説明する。
なお、一般論としては、拡散を防ぐためにストッパ膜或いはバリア膜を設けること自体は常套手段であるが、ポリシリコン−アルミニウム置換法の場合には、高温でもＡｌと反応しないか、或いは、反応しにくい物質を選択する必要があり、この様な物質としてはＴｉＮ、ＷＮ、或いは、ＳｉＣが適当であると判断した。
しかし、ＴｉＮ、ＷＮ、或いは、ＳｉＣはＳｉとの反応性が乏しく、電気的にコンタクトが取りにくいため、ソース・ドレイン領域とのコンタクト抵抗が非常に高くなるという問題があるので、この場合には、ストッパ膜或いはバリア膜とソース・ドレイン領域との界面にＳｉと反応しやすい膜、即ち、コンタクトメタルを薄く形成するようにした。
図１２（ａ）参照
まず、ｐ型シリコン基板２１１の所定領域に選択酸化によって素子分離酸化膜２１２を形成したのち、素子分離酸化膜２１２で囲まれたｐ型シリコン基板２１１の露出表面を熱酸化してゲート酸化膜２１３を形成し、次いで、ノン・ドープ多結晶Ｓｉ層を堆積させたのち、Ｐ（リン）等の不純物をイオン注入し、次いで、全面に、ＣＶＤ法により、保護膜２１５となるＳｉＯ２膜或いはＳｉ３Ｎ４膜を堆積させたのち、所定パターンにエッチングしてゲート電極２１４を形成する。
まず、ｐ型シリコン基板２１１の所定領域に選択酸化によって素子分離酸化膜２１２を形成したのち、素子分離酸化膜２１２で囲まれたｐ型シリコン基板２１１の露出表面を熱酸化してゲート酸化膜２１３を形成し、次いで、ノン・ドープ多結晶Ｓｉ層を堆積させたのち、Ｐ（リン）等の不純物をイオン注入し、次いで、全面に、ＣＶＤ法により、保護膜２１５となるＳｉＯ２膜或いはＳｉ３Ｎ４膜を堆積させたのち、所定パターンにエッチングしてゲート電極２１４を形成する。
次いで、ゲート電極２１４及び保護膜２１５をマスクとしてＡｓ或いはＰ等の不純物をイオン注入してｎ型ソース・ドレイン領域２１７を形成し、次いで全面に、ＣＶＤ法によりＳｉＯ２膜を堆積させ、異方性エッチングを施すことによってサイドウォール２１６を形成する。
次いで、ＣＶＤ法によって、全面にエッチング時のストッパ膜となるＳｉ３Ｎ４膜２１８を堆積させたのち、ＣＶＤ法によって全面にＳｉ３Ｎ４膜２１８とエッチング特性の異なるＳｉＯ２膜を堆積させて層間絶縁膜２１９とし、次いで、Ｓｉ３Ｎ４膜２１８をエッチングストッパ層として層間絶縁膜２１９に開口部を形成したのち、開口部に露出するＳｉ３Ｎ４膜２１８を選択的に除去する。
次いで、コンタクトメタルとなる厚さ２０ｎｍのＴｉ膜２２０及びバリアメタルとなる厚さ１０〜１００ｎｍのＴｉＮ膜２２１をスパッタリング法或いはＣＶＤ法により順次堆積させる。
次いで、ＬＰＣＶＤ法を用いて多結晶Ｓｉ膜を堆積させたのち、ＴｉＮ膜２２１が露出するまでＣＭＰ法によって研磨することによって多結晶Ｓｉプラグ２２２を形成し、次いで、スパッタリング法を用いて厚さ２μｍのＡｌ層２２３と厚さ２００ｎｍのＴｉ層２２４を堆積させる。
図１２（ｂ）参照
次いで、窒素雰囲気中で、４００〜６６０℃の温度において１時間程度熱処理を行うことによって多結晶Ｓｉプラグ２２２をＡｌに置換したのち、再び、ＣＭＰ法を用いて層間絶縁膜２１９の表面が露出するまで研磨することによってＡｌ置換プラグ２２５を形成する。
次いで、窒素雰囲気中で、４００〜６６０℃の温度において１時間程度熱処理を行うことによって多結晶Ｓｉプラグ２２２をＡｌに置換したのち、再び、ＣＭＰ法を用いて層間絶縁膜２１９の表面が露出するまで研磨することによってＡｌ置換プラグ２２５を形成する。
この様な構成、即ち、コンタクトメタルとバリアメタルからなるストッパ膜を採用することによって、ポリシリコン−アルミニウム置換法を実際のＬＳＩの製造工程に適用し得ることが分かった。
なお、この場合のコンタクトメタルとしては、Ｔｉ以外に、Ｗ、Ｃｏ、Ｎｉ、Ｔａ、或いは、これらのシリサイドを用いることができ、また、ｎ型ソース・ドレイン領域２１７の表面にすでにシリサイドが形成されている場合、或いは、コンタクトメタルとして機能する下地が形成されている場合には、コンタクトメタルの堆積工程は省略することができる。
Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ ｓ Ｍｅｅｔｉｎｇ ９６，ｐ．９４６−９４８
Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ ｓ Ｍｅｅｔｉｎｇ ９６，ｐ．９４６−９４８
しかし、上述の応用例において、アニール処理温度が４００℃〜４５０℃と比較的低温の場合には問題がないものの、それより高い温度、例えば、４５０℃〜８５０℃で熱処理を行った場合には問題が生ずる。
即ち、この様な高温でＡｌ置換のための熱処理を行った場合、コンタクトメタルのＴｉ自身がソース・ドレイン領域のＳｉと反応してしまい、ｐｎ接合中に進入して、ｐｎ接合を破壊するという場合が生ずるためである。
したがって、この様なコンタクトプラグの形成工程が最終工程であれば問題がないものの、製造工程の途中でストッパ層を介して多結晶Ｓｉプラグを設け、後の製造工程において高温処理工程を経たのちポリシリコン−アルミニウム置換法を行えば、Ａｌ置換プラグを形成することはできるが、高温処理工程においてＴｉが拡散してｐｎ接合を破壊するという問題や、Ｔｉの拡散によってＴｉとＳｉの共晶合金が形成され、この共晶化領域に不純物が異常偏析してコンタクト不良が発生するという問題もあるので、適用工程が限られてしまうという問題がある。
また、従来のポリシリコン−アルミニウム置換法は、多結晶Ｓｉプラグの置換しか想定していないので、ＬＳＩの導電通路を構成する下層の配線層はＡｌ（比抵抗：２．８μΩ・ｃｍ）より比抵抗の大きなドープト多結晶Ｓｉ（比抵抗：３００〜８００μΩ・ｃｍ）、高融点金属（Ｗの比抵抗：６μΩ・ｃｍ）、或いは、高融点金属シリサイド（Ｗシリサイドの比抵抗：７０μΩ・ｃｍ、Ｔｉシリサイドの比抵抗：１５μΩ・ｃｍ）等の耐高温材料のままであるので、ポリシリコン−アルミニウム置換法のメリットを十分に生かせるものではなかった。
例えば、ＤＲＡＭのビット線の場合には、ビット線の上部にメモリセルのキャパシタを構成する蓄積電極やキャパシタ絶縁膜が形成されることになるが、現在の技術では、このキャパシタ絶縁膜を６００℃程度の低温で形成して、高い信頼性を得ることは非常に難しいので、７００℃〜８５０℃の高温熱処理が必要となっている。
そして、この工程はビット線形成の後であるので、ビット線に融点が６６０℃のＡｌを用いることができないが、もし、Ａｌをビット線に使用することができれば、単にビット線の抵抗を低くすることができるだけではなく、ビット線を薄く形成することが許されることになるので、隣接するビット線間の寄生容量も小さくすることができ、高速・低消費電力のメモリＬＳＩを製造することが可能になる。
また、ビット線の抵抗や寄生容量を低減することができることにより、１本のビット線に接続されるセルの数も増やすことができるので、メモリの集積度を上げることが可能になり、したがって、ビット線のＡｌ化が待望されるところである。
また、通常の自己整合型のＩＧＦＥＴの場合には、ゲート電極をマスクとしてイオン注入を行い、活性化のためのアニールを行ってソース・ドレイン領域を形成しているが、このアニール温度は８００℃〜１１００℃程度であるので、ゲート電極としてＡｌは使用されていない。
しかし、Ａｌをゲート電極として用いることができるならば、ビット線の場合と同様に、ＬＳＩの高速化と低消費電力化に大きく貢献することができ、付加価値の高いＬＳＩを製造することができ、また、メモリのゲート電極、即ち、ワード線としてＡｌを用いることができるのならば、１本のワード線に接続できるセルの数を増やすことができ、メモリの集積度を上げることが可能になる。
また、自己整合バイポーラトランジスタの場合には、ドープト多結晶Ｓｉ層からなるベース引出電極及びエミッタ電極から不純物を固相拡散して外部ベース領域やエミッタ領域を形成しているが、この場合の拡散のための熱処理温度は８００℃〜１１００℃であるので、拡散源兼電極としてＡｌを用いることができない。
しかし、このベース引出電極及びエミッタ電極をＡｌに置き換えることができるのならば、著しい高速性化と低消費電力化を図ることができ、非常に望ましいものとなる。
そこで、この様な配線層或いは電極を低抵抗化するために、仮に、ポリシリコン−アルミニウム置換法の適用を考えても、上述のビット線、ゲート電極、或いは、ベース引出電極は、ＬＳＩの表面から奥まった部分、即ち、シリコン基板の表面近傍に形成されているため、ビット線、ゲート電極、或いは、ベース引出電極を多結晶Ｓｉ層で形成しておき、ポリシリコン−アルミニウム置換法でＡｌに置換しようとしても、ポリシリコン−アルミニウム置換法の単純な適用では置換に必要な厚いＡｌ層を置換すべき多結晶Ｓｉ層に接続できないという問題が生ずる。
また、最先端のＬＳＩでは、ワード線に対してソース・ドレイン電極が、また、ビット線に対してはキャパシタコンタクトが自己整合で形成される構造になっているため、ワード線及びビット線の上部は絶縁膜で覆われることが必須であり、その後の工程においてもこの絶縁膜を除去することは許されない状況にある。
したがって、セルの密集する部分では、ワード線或いはビット線の上部を露出させて、厚い置換用Ａｌ層と接触させることによってＡｌ置換を行うと言った従来のポリシリコン−アルミニウム置換法を適用できず、何らかの工夫が必要である。
例えば、ビット線をＡｌ置換する場合には、
ａ．ビット線自身が容易にＡｌに置換される構造と、Ａｌ置換の導入部の構造、
ｂ．ビット線をＡｌ置換したのち、Ａｌがさらに下層の多結晶Ｓｉプラグやソース・ドレイン領域に進入しないためのストッパ構造、
ｃ．Ａｌ置換が不所望な下部プラグとコンタクトしている上部プラグをＡｌ置換した場合のストッパ構造、
等を工夫する必要あり、且つ、これらの対策を別々に講じていたのでは工定数が増えてコストアップにつながるので、製造工程を増やさないための何等かの工夫も合わせて必要である。
ａ．ビット線自身が容易にＡｌに置換される構造と、Ａｌ置換の導入部の構造、
ｂ．ビット線をＡｌ置換したのち、Ａｌがさらに下層の多結晶Ｓｉプラグやソース・ドレイン領域に進入しないためのストッパ構造、
ｃ．Ａｌ置換が不所望な下部プラグとコンタクトしている上部プラグをＡｌ置換した場合のストッパ構造、
等を工夫する必要あり、且つ、これらの対策を別々に講じていたのでは工定数が増えてコストアップにつながるので、製造工程を増やさないための何等かの工夫も合わせて必要である。
特に、ＤＲＡＭにおいては、メーカ間の競争が激しく、コストの低減が非常に重要であるので、ポリシリコン−アルミニウム置換法を導入して高機能化が果たせるとしても、コストを削減することが最重要課題であり、Ａｌ置換自体の工程や、これに伴うストッパ形成工程もコストが高くならないようにすることが必要不可欠となる。
また、ゲート電極に対してポリシリコン−アルミニウム置換法を適用する場合には、ゲート絶縁膜は非常にデリケートな薄い絶縁膜であり、ささいな金属の拡散により信頼性を損ないやすいので、ゲート電極をＡｌ置換する場合には、ゲート絶縁膜の信頼性を損なわない工夫が必要である。
また、自己整合型のバイポーラトランジスタのベース引出電極やエミッタ引出電極に対してポリシリコン−アルミニウム置換法を適用する場合には、これらの引出電極は不純物の拡散源にもなっているため、これらの役割を果たせるように電極構造を工夫する必要がある。
したがって、本発明は、ポリシリコン−アルミニウム置換法を製造工程があまり増大せず、且つ、素子特性に悪影響を与えないように工夫して適用することによって、プラグ及び配線層を低抵抗化することを目的とする。
ここで、本発明における課題を解決するための手段を説明する。
（１）本発明は、半導体装置の製造方法において、多結晶シリコン層で構成された配線層を、４００℃以上の熱処理工程を経たのち、多結晶シリコンビアを介してＡｌからなる置換用金属で置換することを特徴とする。
（１）本発明は、半導体装置の製造方法において、多結晶シリコン層で構成された配線層を、４００℃以上の熱処理工程を経たのち、多結晶シリコンビアを介してＡｌからなる置換用金属で置換することを特徴とする。
この様に、従来、熱処理工程の関係から耐熱性のある多結晶シリコン層で構成せざるを得なかった配線層も、多結晶シリコンプラグを介してＡｌで金属置換することによって、低抵抗化することができ、それによって、半導体装置の動作速度を大幅に高めることができる。
（２）また、本発明は、上記（１）において、多結晶シリコン層で構成された配線層が、ダイナミック・ランダム・アクセス・メモリのビット線又はワード線であるとともに、ダイナミック・ランダム・アクセス・メモリの周辺回路を構成する回路素子のプラグ或いは配線層の内、非置換部分における置換用金属の進入部分にストッパ用パッドを設けることを特徴とする。
この様に、非置換部分、例えば、金属置換によるＶｔｈの変動を極力避けたいゲート電極等における置換用金属の進入部分にストッパ用パッドを設けることによって、所望の箇所のみの金属置換が可能になる。
本発明によれば、その後の工程において高温処理工程を伴うため、Ａｌを使用できなかった部分の配線層及び電極を、高温処理工程を終えたのちにポリシリコン−アルミニウム置換法を用いてＡｌ置換して低抵抗化しているので、各種半導体装置の動作速度を大幅に高めることができ、且つ、低消費電力化に寄与するところが大きい。
本発明は、多結晶シリコン層で構成された配線層を、例えば、ダイナミック・ランダム・アクセス・メモリのビット線又はワード線で４００℃以上の熱処理工程を経たのち、多結晶シリコンビアを介してＡｌからなる置換用金属で置換するものである。
ここで、実施例１を説明する前に図１を参照して、本発明の前提となる参考例１の工程を説明する。
図１（ａ）参照
従来と同様に、まず、ｐ型シリコン基板１１の所定領域に選択酸化によって素子分離酸化膜１２を形成したのち、素子分離酸化膜１２で囲まれたｐ型シリコン基板１１の露出表面を熱酸化してゲート酸化膜１３を形成し、次いで、ノン・ドープ多結晶Ｓｉ層を堆積させたのち、Ｐをイオン注入してドープト多結晶Ｓｉ層とし、次いで、全面に、ＣＶＤ法によって保護膜１５となるＳｉＯ２膜を堆積させたのち、所定パターンにエッチングしてゲート電極１４を形成する。
図１（ａ）参照
従来と同様に、まず、ｐ型シリコン基板１１の所定領域に選択酸化によって素子分離酸化膜１２を形成したのち、素子分離酸化膜１２で囲まれたｐ型シリコン基板１１の露出表面を熱酸化してゲート酸化膜１３を形成し、次いで、ノン・ドープ多結晶Ｓｉ層を堆積させたのち、Ｐをイオン注入してドープト多結晶Ｓｉ層とし、次いで、全面に、ＣＶＤ法によって保護膜１５となるＳｉＯ２膜を堆積させたのち、所定パターンにエッチングしてゲート電極１４を形成する。
次いで、ゲート電極１４及び保護膜１５をマスクとしてＡｓをイオン注入してｎ型ソース・ドレイン領域１７を形成し、次いで、ＣＶＤ法によって全面にＳｉＯ２膜を堆積させ、異方性エッチングを施すことによってサイドウォール１６を形成する。
次いで、ＣＶＤ法によって、全面にエッチング時のストッパ膜となる厚さ１０〜１００ｎｍのＳｉ３Ｎ４膜１８を堆積させたのち、ＣＶＤ法によって全面にＳｉ３Ｎ４膜１８とエッチング特性の異なる厚さ１００〜５００ｎｍのＳｉＯ２膜を堆積させて層間絶縁膜１９とし、次いで、Ｓｉ３Ｎ４膜１８をエッチングストッパ層として層間絶縁膜１９に開口部を形成したのち、開口部に露出するＳｉ３Ｎ４膜１８を選択的に除去することによってｎ型ソース・ドレイン領域１７に達するビアホールを形成する。
次いで、ＬＰＣＶＤ法によって不純物をドープした多結晶Ｓｉ層を堆積させたのち、第１層間絶縁膜１９が露出するまでＣＭＰ法によって研磨することによって導電性を有する多結晶Ｓｉプラグ２０を形成する。
次いで、コンタクトメタルとなる厚さ１０〜１００ｎｍ、例えば、２０ｎｍのＴｉ膜２１、次いで、バリアメタルとなる厚さ１０〜２００ｎｍ、例えば、５０ｎｍのＴｉＮ膜２２をスパッタリング法により順次堆積させたのち、多結晶Ｓｉプラグ２０上に残存するようにエッチングして、Ａｌに対するストッパ用パッドを形成する。
次いで、再び、ＣＶＤ法を用いて全面に厚さ０．０５〜５．０μｍ、例えば、０．５μｍのＳｉＯ２膜を堆積させて第２層間絶縁膜２３としたのち、ストッパ用パッドに達するビアホールを設け、次いで、再び、ＬＰＣＶＤ法によってノン・ドープの多結晶Ｓｉ層を堆積させたのち、第２層間絶縁膜２３が露出するまでＣＭＰ法によって研磨することによって多結晶Ｓｉプラグ２４を形成する。
次いで、スパッタリング法を用いて厚さ０．１〜１０μｍ、例えば、２μｍのＡｌ層２５と厚さ５０ｎｍ〜２０００ｎｍ、例えば、２００ｎｍのＴｉ層２６を堆積させる。
図１（ｂ）参照
次いで、窒素雰囲気中で、４００〜６６０℃、例えば、５００℃において、１．０〜４８時間、例えば、６時間熱処理を行うことによって多結晶Ｓｉプラグ２４をＡｌに置換したのち、再び、ＣＭＰ法を用いて第２層間絶縁膜２３の表面が露出するまで研磨することによってＡｌ置換プラグ２７を形成する。
次いで、窒素雰囲気中で、４００〜６６０℃、例えば、５００℃において、１．０〜４８時間、例えば、６時間熱処理を行うことによって多結晶Ｓｉプラグ２４をＡｌに置換したのち、再び、ＣＭＰ法を用いて第２層間絶縁膜２３の表面が露出するまで研磨することによってＡｌ置換プラグ２７を形成する。
この様に、本発明の前提となる参考例１においては、下部に設けた多結晶Ｓｉプラグ２０と上部の多結晶Ｓｉプラグ２４との間にストッパ用パッドを設けているので、上部の多結晶Ｓｉプラグ２４をＡｌに置換する際に、Ａｌが下部の多結晶Ｓｉプラグ２０に拡散することがなく、したがって、ｎ型ソース・ドレイン領域１７を構成するｐｎ接合が破壊されることがない。
また、ポリシリコン−アルミニウム置換工程に伴う熱処理工程、或いは、他の製造工程において、４５０℃以上の高温工程が施されたとしても、ストッパ用パッドを構成するコンタクトメタルとしてのＴｉの拡散は生ずるが、下部の多結晶Ｓｉプラグ２０の存在によりｎ型ソース・ドレイン領域１７との距離が離れるので、接合破壊に至ることはない。
また、同じ理由によって、Ｔｉとｎ型ソース・ドレイン領域１７のＳｉとが共晶合金を形成することがなく、共晶合金に伴う不純物の異常偏析が生ずることがないので、コンタクト不良が発生することがなく、それによって、微小ビアホールを低比抵抗化することができると共に、素子の信頼性を高めることができる。
以上を前提として、次に、図２を参照して、本発明の実施例１の工程を説明する。なお、下部の多結晶Ｓｉプラグの製造工程までは上述の参考例１と全く同様であるので説明を省略する。
図２（ａ）参照
参考例１と同様に導電性を有する多結晶Ｓｉプラグ２０を形成したのち、コンタクトメタルとなる厚さ１０〜１００ｎｍ、例えば、２０ｎｍのＴｉ膜２１及びバリアメタルとなる厚さ１０〜２００ｎｍ、例えば、５０ｎｍのＴｉＮ膜２２をスパッタリング法により順次堆積させ、次いで、ＬＰＣＶＤ法を用いて厚さ１０〜１０００ｎｍ、例えば、３００ｎｍのノン・ドープの多結晶Ｓｉ層を堆積させたのち、多結晶Ｓｉプラグ２０上に残存するようにエッチングして、多結晶Ｓｉパッド３１を形成すると共に、多結晶Ｓｉ配線層３２を形成する。
参考例１と同様に導電性を有する多結晶Ｓｉプラグ２０を形成したのち、コンタクトメタルとなる厚さ１０〜１００ｎｍ、例えば、２０ｎｍのＴｉ膜２１及びバリアメタルとなる厚さ１０〜２００ｎｍ、例えば、５０ｎｍのＴｉＮ膜２２をスパッタリング法により順次堆積させ、次いで、ＬＰＣＶＤ法を用いて厚さ１０〜１０００ｎｍ、例えば、３００ｎｍのノン・ドープの多結晶Ｓｉ層を堆積させたのち、多結晶Ｓｉプラグ２０上に残存するようにエッチングして、多結晶Ｓｉパッド３１を形成すると共に、多結晶Ｓｉ配線層３２を形成する。
次いで、再び、ＣＶＤ法を用いて全面に厚さ０．０５〜５．０μｍ、例えば、０．５μｍのＳｉＯ２膜を堆積させて第２層間絶縁膜２３としたのち、多結晶Ｓｉパッド３１及び多結晶Ｓｉ配線層３２に達するビアホールを設け、次いで、再び、ＬＰＣＶＤ法によってノン・ドープの多結晶Ｓｉ層を堆積させたのち、第２層間絶縁膜２３が露出するまでＣＭＰ法によって研磨することによって多結晶Ｓｉプラグ２４，３３を形成する。
次いで、スパッタリング法を用いて厚さ０．１〜１０μｍ、例えば、２μｍのＡｌ層２５と厚さ５０ｎｍ〜２０００ｎｍ、例えば、２００ｎｍのＴｉ層２６を堆積させる。
図２（ｂ）参照
次いで、窒素雰囲気中で、４００〜６６０℃、例えば、５００℃において、１〜４８時間、例えば、６時間熱処理を行うことによって多結晶Ｓｉプラグ２４，３３、及び、多結晶Ｓｉプラグ２４，３３に接続する多結晶Ｓｉパッド３１及び多結晶Ｓｉ配線層３２をＡｌに置換したのち、再び、ＣＭＰ法を用いて第２層間絶縁膜２３の表面が露出するまで研磨することによってＡｌ置換プラグ２７，３０、Ａｌ置換パッド３４、及び、Ａｌ置換配線層３５を形成する。
次いで、窒素雰囲気中で、４００〜６６０℃、例えば、５００℃において、１〜４８時間、例えば、６時間熱処理を行うことによって多結晶Ｓｉプラグ２４，３３、及び、多結晶Ｓｉプラグ２４，３３に接続する多結晶Ｓｉパッド３１及び多結晶Ｓｉ配線層３２をＡｌに置換したのち、再び、ＣＭＰ法を用いて第２層間絶縁膜２３の表面が露出するまで研磨することによってＡｌ置換プラグ２７，３０、Ａｌ置換パッド３４、及び、Ａｌ置換配線層３５を形成する。
この様に、本発明の実施例１においては、配線層の形成工程を用いてＡｌに対するバリアとなるストッパ用パッドを形成しているので、ストッパ用パッドの形成のためのパターニング工程が不要になり、且つ、後の製造工程に伴う６００℃以上の高温熱処理のためにＡｌを用いることができなかった配線層を、低比抵抗のＡｌに置換することができるので、半導体装置の動作速度を高速化することができる。
この様な多結晶Ｓｉ配線層３２のＡｌ置換は、本発明者の実験によって明らかになった事項であり、多結晶Ｓｉ配線層３２の全上面を露出させなくとも、多結晶Ｓｉプラグ３３を接続するだけで、多結晶Ｓｉプラグ３３の接触部から１００μｍまでの長さは確実にＡｌ置換することができるものであり、多結晶Ｓｉプラグ自体のみのＡｌ置換技術からは予想できない程の相互固相拡散が生じていることが明らかになった。
特に、この実施例１においては、製造工程の途中の段階では、配線層として導電性が非常に低く、従来の配線層としては用いられることのなかったノン・ドープの多結晶Ｓｉ配線層３２を用いるという、従来の半導体装置の製造工程では出現しない構成を採用しており、この様なノン・ドープの多結晶Ｓｉ配線層３２を用いることによりＡｌ置換がより容易になり、多結晶Ｓｉプラグ３３から離れた位置の多結晶Ｓｉ配線層のＡｌ置換が可能になるものである。
次に、図３を参照して本発明の実施例２の工程を説明する。
なお、図３（ｂ）は、図３（ａ）のゲート引出配線層に沿った断面図である。
図３（ａ）及び（ｂ）参照
まず、ｐ型シリコン基板１１の所定領域に選択酸化によって素子分離酸化膜１２を形成したのち、素子分離酸化膜１２で囲まれたｐ型シリコン基板１１の露出表面を熱酸化してゲート酸化膜１３を形成し、次いで、厚さ１０〜３００ｎｍ、例えば、５０ｎｍのノン・ドープ多結晶Ｓｉ層を堆積させたのち、Ｐをイオン注入してドープト多結晶Ｓｉ層３６とする。
なお、始めからドープト多結晶Ｓｉ膜として成膜しても良い。
なお、図３（ｂ）は、図３（ａ）のゲート引出配線層に沿った断面図である。
図３（ａ）及び（ｂ）参照
まず、ｐ型シリコン基板１１の所定領域に選択酸化によって素子分離酸化膜１２を形成したのち、素子分離酸化膜１２で囲まれたｐ型シリコン基板１１の露出表面を熱酸化してゲート酸化膜１３を形成し、次いで、厚さ１０〜３００ｎｍ、例えば、５０ｎｍのノン・ドープ多結晶Ｓｉ層を堆積させたのち、Ｐをイオン注入してドープト多結晶Ｓｉ層３６とする。
なお、始めからドープト多結晶Ｓｉ膜として成膜しても良い。
次いで、コンタクトメタルとなる厚さ１０〜１００ｎｍ、例えば、２０ｎｍのＴｉ膜３７及びバリアメタルとなる厚さ１０〜２００ｎｍ、例えば、５０ｎｍのＴｉＮ膜３８をスパッタリング法により順次堆積させたのち、再びＬＰＣＶＤ法を用いて厚さ１０〜１０００ｎｍ、例えば、１５０ｎｍのノン・ドープの多結晶Ｓｉ層を堆積させ、次いで、全面に、ＣＶＤ法によって保護膜１５となるＳｉＯ２膜を１００ｎｍ堆積させたのち、所定パターンにエッチングしてゲート電極及びゲート引出配線層を形成する。
次いで、ゲート電極及び保護膜１５をマスクとしてＡｓをイオン注入してｎ型ソース・ドレイン領域１７を形成し、次いで全面にＳｉＯ２膜を堆積させ、異方性エッチングを施すことによってサイドウォール１６を形成する。
次いで、ＣＶＤ法によって、全面にエッチング時のストッパ膜となる厚さ１０〜１００ｎｍのＳｉ３Ｎ４膜１８を堆積させたのち、ＣＶＤ法によって全面にＳｉ３Ｎ４Ｓｉ3膜１８とエッチング特性の異なる厚さ１００〜５００ｎｍのＳｉＯ２膜を堆積させて層間絶縁膜１９とし、次いで、Ｓｉ３Ｎ４膜１８をエッチングストッパ層として層間絶縁膜１９に開口部を形成したのち、開口部に露出するＳｉ３Ｎ４膜１８を選択的に除去することによってｎ型ソース・ドレイン領域１７に達するビアホールを形成する。
次いで、ＬＰＣＶＤ法によって不純物をドープした多結晶Ｓｉ層を堆積させたのち、第１層間絶縁膜１９が露出するまでＣＭＰ法によって研磨することによって導電性を有する多結晶Ｓｉプラグ２０を形成する。
次いで、再び、ＣＶＤ法を用いて全面に厚さ０．０５〜５．０μｍ、例えば、０．５μｍのＳｉＯ２膜を堆積させて第２層間絶縁膜２３としたのち、ゲート引出配線層に達するビアホールを設け、次いで、再び、ＬＰＣＶＤ法によってノン・ドープの多結晶Ｓｉ層を堆積させたのち、第２層間絶縁膜２３が露出するまでＣＭＰ法によって研磨することによって多結晶Ｓｉプラグを形成する。
次いで、スパッタリング法を用いて厚さ０．１〜１０μｍ、例えば、２μｍのＡｌ層（図示せず）と厚さ５０ｎｍ〜２０００ｎｍ、例えば、２００ｎｍのＴｉ層（図示せず）を堆積させたのち、窒素雰囲気中で、４００〜６６０℃、例えば、５００℃において、１〜４８時間、例えば、６時間熱処理を行うことによって多結晶Ｓｉプラグ及びそれに連なるゲート引出電極及びゲート電極を構成する上層のノン・ドープ多結晶Ｓｉ層をＡｌ置換したのち、再び、ＣＭＰ法を用いて第２層間絶縁膜２３の表面が露出するまで研磨することによってＡｌ置換プラグ３９、Ａｌ置換配線層４０及びＡｌ置換ゲート電極４１を形成する。
この様に、本発明の実施例２においては、自己整合工程に伴う高温熱処理のためにＡｌを用いることができなかったゲート電極及びゲート引出配線層を、低比抵抗のＡｌに置換することができるので、絶縁ゲート型半導体装置の動作速度を高速化することができる。
この場合、ゲート電極は、ノン・ドープの多結晶Ｓｉ層／ストッパ／ドープト多結晶Ｓｉ層３６の多層構造であり、Ａｌの拡散はストッパで阻止されるので、Ａｌ置換はノン・ドープの多結晶Ｓｉ層だけであり、ドープト多結晶Ｓｉ層３６はそのままであるので、Ｖｔｈが変動することがなく、且つ、ゲート酸化膜１３及びチャネル領域４２にダメージを与えることないので信頼性を損なうことがなく、ゲート電極及びゲート引出配線層の低抵抗化が可能になる。
次に、図４を参照して本発明の実施例３の工程を説明する。
なお、図４はゲート引出電極に沿った断面図であり、ゲート絶縁膜及びゲート電極の構造以外は上述の実施例２と同様である。
図４参照
まず、ｐ型シリコン基板１１の所定領域に選択酸化によって素子分離酸化膜１２を形成したのち、素子分離酸化膜１２で囲まれたｐ型シリコン基板１１の露出表面を熱酸化してゲート酸化膜を形成し、次いで、アンモニア雰囲気中で熱処理することによってゲート酸化膜をオキシナイトライド膜４３に変換する。
なお、この場合のオキシナイトライド膜４３の組成は、表面ほど窒素含有率が高くなっている。
なお、図４はゲート引出電極に沿った断面図であり、ゲート絶縁膜及びゲート電極の構造以外は上述の実施例２と同様である。
図４参照
まず、ｐ型シリコン基板１１の所定領域に選択酸化によって素子分離酸化膜１２を形成したのち、素子分離酸化膜１２で囲まれたｐ型シリコン基板１１の露出表面を熱酸化してゲート酸化膜を形成し、次いで、アンモニア雰囲気中で熱処理することによってゲート酸化膜をオキシナイトライド膜４３に変換する。
なお、この場合のオキシナイトライド膜４３の組成は、表面ほど窒素含有率が高くなっている。
次いで、全面に、厚さ１０〜１０００ｎｍ、例えば、１５０ｎｍのノン・ドープ多結晶Ｓｉ層を堆積させたのち、ＣＶＤ法によって保護膜１５となるＳｉＯ２膜を堆積させ、所定パターンにエッチングしてゲート電極及びゲート引出配線層を形成する。
次いで、ゲート電極及び保護膜１５をマスクとしてＡｓをイオン注入してｎ型ソース・ドレイン領域（図示せず）を形成したのち、ＣＶＤ法によって全面にＳｉＯ２膜を堆積させ、異方性エッチングを施すことによってサイドウォール１６を形成する。
次いで、ＣＶＤ法によって、全面にエッチング時のストッパ膜となる厚さ１０〜１００ｎｍのＳｉ３Ｎ４膜１８を堆積させたのち、ＣＶＤ法によって全面にＳｉ３Ｎ４膜１８とエッチング特性の異なる厚さ１００〜５００ｎｍのＳｉＯ２膜を堆積させて層間絶縁膜１９とし、次いで、Ｓｉ３Ｎ４膜１８をエッチングストッパ層として層間絶縁膜１９に開口部を形成したのち、開口部に露出するＳｉ３Ｎ４膜１８を選択的に除去することによってｎ型ソース・ドレイン領域（図示せず）に達するビアホールを形成する。
次いで、ＬＰＣＶＤ法によって不純物をドープした多結晶Ｓｉ層を堆積させたのち、第１層間絶縁膜１９が露出するまでＣＭＰ法によって研磨することによって導電性を有する多結晶Ｓｉプラグ（図示せず）を形成する。
次いで、再び、ＣＶＤ法を用いて全面に厚さ０．０５〜５．０μｍ、例えば、０．５μｍのＳｉＯ２膜を堆積させて第２層間絶縁膜２３としたのち、ゲート引出配線層に達するビアホールを設け、次いで、再び、ＬＰＣＶＤ法によってノン・ドープの多結晶Ｓｉ層を堆積させたのち、第２層間絶縁膜２３が露出するまでＣＭＰ法によって研磨することによって多結晶Ｓｉプラグを形成する。
次いで、スパッタリング法を用いて厚さ０．１〜１０μｍ、例えば、２μｍのＡｌ層（図示せず）と厚さ５０ｎｍ〜２０００ｎｍ、例えば、２００ｎｍのＴｉ層（図示せず）を堆積させたのち、窒素雰囲気中で、４００〜６６０℃、例えば、５００℃において、１〜４８時間、例えば、６時間熱処理を行うことによって多結晶Ｓｉプラグ及びそれに連なるゲート引出電極及びゲート電極を構成するノン・ドープ多結晶Ｓｉ層をＡｌ置換したのち、再び、ＣＭＰ法を用いて第２層間絶縁膜２３の表面が露出するまで研磨することによってＡｌ置換プラグ３９及びＡｌ置換配線層４４を形成する。
この様に、本発明の実施例３においては、ゲート絶縁膜としてＡｌの拡散係数の小さなオキシナイトライド膜４３を用いているため、実施例２と同様に、自己整合工程に伴う高温熱処理のためにＡｌを用いることができなかったゲート電極及びゲート引出配線層を、低比抵抗のＡｌに置換することができるので、絶縁ゲート型半導体装置の動作速度を高速化することができる。
特に、この実施例３においては、ゲート電極及びゲート引出配線層全体をＡｌ置換しているので、ｎチャネル型ＩＧＦＥＴ及びｐチャネル型ＩＧＦＥＴの何方のゲート電極としても使用できるため、製造工定数の大幅な短縮が可能になる。
即ち、従来のＳｉゲートＩＧＦＥＴの場合には、短チャネル効果やホットキャリア効果の抑制に効果があると言われるサーフェイスチャネル型のＩＧＦＥＴを構成するためには、ｐチャネル型ＩＧＦＥＴに対してはｐ型Ｓｉゲート電極を設け、ｎチャネル型ＩＧＦＥＴに対してはｎ型Ｓｉゲート電極を設けるという作り分けが必要であったが、Ａｌ置換した場合にはその必要がなく、且つ、ＣＭＯＳ（相補型ＭＯＳＦＥＴ）においては、ｐ型Ｓｉゲート電極とｎ型Ｓｉゲート電極との接続部に形成されるダイオードを、Ａｌ置換によって消滅させることができる。
また、この実施例３においては、ゲート電極を構成する際に、Ｔｉ膜及びＴｉＮ膜とからなるストッパが不必要になるため、その分製造工程の短縮が可能になり、且つ、ゲート構造体に起因する段差を小さくできるので、表面の平坦化が容易になり、且つ、その分下部の多結晶Ｓｉプラグの高さを低くすることができるので、寄生容量を低減することができる。
次に、図５を参照して、本発明の実施例４の工程を説明する。
図５（ａ）参照
上部プラグとなる多結晶Ｓｉプラグ２４を形成したのち、スパッタリング法を用いて厚さ０．１〜１０μｍ、例えば、２μｍのＡｌ層２５と厚さ５０ｎｍ〜２０００ｎｍ、例えば、２００ｎｍのＴｉ層２６を堆積させる。
図５（ａ）参照
上部プラグとなる多結晶Ｓｉプラグ２４を形成したのち、スパッタリング法を用いて厚さ０．１〜１０μｍ、例えば、２μｍのＡｌ層２５と厚さ５０ｎｍ〜２０００ｎｍ、例えば、２００ｎｍのＴｉ層２６を堆積させる。
図５（ｂ）参照
次いで、窒素雰囲気中で、４００〜６６０℃、例えば、５００℃において、１〜４８時間、例えば、６時間熱処理を行うことによって多結晶Ｓｉプラグ２４をＡｌに置換したのち、再び、ＣＭＰ法を用いてＡｌ層２５が０．１〜２．０μｍ、例えば、０．７μｍの厚さになるまで研磨する。
次いで、窒素雰囲気中で、４００〜６６０℃、例えば、５００℃において、１〜４８時間、例えば、６時間熱処理を行うことによって多結晶Ｓｉプラグ２４をＡｌに置換したのち、再び、ＣＭＰ法を用いてＡｌ層２５が０．１〜２．０μｍ、例えば、０．７μｍの厚さになるまで研磨する。
次いで、通常のフォトエッチング工程を用いて、残存するＡｌ層２５をレジストマスク（図示せず）をマスクとして所定パターンにエッチングすることによってＡｌ置換プラグ２７に接続するＡｌ配線層４６を含む配線層を形成する。
この様に、本発明の実施例４においては、Ａｌ置換のためのＡｌ層２５を利用して配線層を形成しているので、配線層の成膜工程が不要になり、製造工定数の短縮が可能になる。
また、この実施例４においては、Ａｌ置換工程において、置換されたＳｉがＡｌ層２５に混入し、Ａｌ層２５におけるＳｉ含有量は０．１〜５％程度となり、エレクトロマイグレーション耐性が向上することになるので、配線層として好適なものとなる。
なお、置換されたＡｌ置換プラグ２７におけるＳｉ含有量も同様に０．１〜５％程度となる。
なお、置換されたＡｌ置換プラグ２７におけるＳｉ含有量も同様に０．１〜５％程度となる。
この場合のＳｉ含有量は、熱処理温度、熱処理時間、及び、置換部分の絶対量に依存するものであり、最終的なＳｉ含有量がＳｉ置換領域の末端部でも０．１〜５０％になるように、置換部分の絶対量に応じて熱処理時間等を設定すれば良い。
また、この実施例４の技術思想は、上述の実施例１にも適用されるものであり、Ｗ配線層２９に代わりにノン・ドープの多結晶Ｓｉ配線層を設け、この多結晶Ｓｉ配線層に達する多結晶Ｓｉプラグを多結晶Ｓｉプラグ２４と同時に形成して、多結晶Ｓｉプラグ２４のＡｌ置換と同時に多結晶Ｓｉ配線層をＡｌ置換しても良いものである。
次に、図６を参照して、本発明の実施例５の工程を説明する。
なお、多結晶Ｓｉプラグ２４の形成工程までは、上述の実施例４と同様であるので途中の製造工程の説明は省略する。
図６（ａ）参照
上述の実施例４と同様に、上部プラグとなる多結晶Ｓｉプラグ２４を形成したのち、ＣＶＤ法を用いて全面に厚さ０．０５〜５μｍ、例えば、０．５μｍのＳｉＯ２膜４７を堆積させ、通常のフォトエッチング工程を用いてＳｉＯ２膜４７をエッチングすることによって、少なくとも多結晶Ｓｉプラグ２４が露出する配線層用溝４８を形成したのち、スパッタリング法を用いて厚さ０．１〜１０μｍ、例えば、２μｍのＡｌ層２５と厚さ５０ｎｍ〜２０００ｎｍ、例えば、２００ｎｍのＴｉ層２６を堆積させる。
なお、多結晶Ｓｉプラグ２４の形成工程までは、上述の実施例４と同様であるので途中の製造工程の説明は省略する。
図６（ａ）参照
上述の実施例４と同様に、上部プラグとなる多結晶Ｓｉプラグ２４を形成したのち、ＣＶＤ法を用いて全面に厚さ０．０５〜５μｍ、例えば、０．５μｍのＳｉＯ２膜４７を堆積させ、通常のフォトエッチング工程を用いてＳｉＯ２膜４７をエッチングすることによって、少なくとも多結晶Ｓｉプラグ２４が露出する配線層用溝４８を形成したのち、スパッタリング法を用いて厚さ０．１〜１０μｍ、例えば、２μｍのＡｌ層２５と厚さ５０ｎｍ〜２０００ｎｍ、例えば、２００ｎｍのＴｉ層２６を堆積させる。
図６（ｂ）参照
次いで、窒素雰囲気中で、４００〜６６０℃、例えば、５００℃において、１〜４８時間、例えば、６時間熱処理を行うことによって多結晶Ｓｉプラグ２４をＡｌに置換したのち、再び、ＣＭＰ法を用いてＳｉＯ２膜４７の表面が露出するまでＡｌ層２５を研磨することによって、配線層用溝４８に埋め込まれたＡｌ配線層４６を形成する。
次いで、窒素雰囲気中で、４００〜６６０℃、例えば、５００℃において、１〜４８時間、例えば、６時間熱処理を行うことによって多結晶Ｓｉプラグ２４をＡｌに置換したのち、再び、ＣＭＰ法を用いてＳｉＯ２膜４７の表面が露出するまでＡｌ層２５を研磨することによって、配線層用溝４８に埋め込まれたＡｌ配線層４６を形成する。
この様に、本発明の実施例５においては、ＳｉＯ２膜４７の成膜工程は増えるものの、配線層の成膜工程が不要になり、且つ、配線層を被覆する絶縁膜の成膜工程及び絶縁膜の平坦化工程が不要になるので、全体の工程を考えると、上述の実施例４に比べて、配線層の成膜工程及び平坦化工程の２工程を短縮することができる。
また、この実施例５においては、Ａｌ配線層４６の膜厚は、ＳｉＯ２膜４７の成膜精度によって決定されるため、ＣＭＰの研磨精度で決定される実施例４に比べて精度良く均一な厚さにすることができる。
なお、この実施例５においても、Ａｌ置換工程において、置換されたＳｉがＡｌ層２５に混入し、Ａｌ層２５におけるＳｉ含有量は０．１〜５％程度となり、エレクトロマイグレーション耐性が向上することになるので、配線層として好適なものとなる。
また、この実施例５の技術思想も、上述の実施例１にも適用されるものであり、Ｗ配線層２９に代わりにノン・ドープの多結晶Ｓｉ配線層を設け、この多結晶Ｓｉ配線層に達する多結晶Ｓｉプラグを多結晶Ｓｉプラグ２４と同時に形成して、多結晶Ｓｉプラグ２４のＡｌ置換と同時に多結晶Ｓｉ配線層をＡｌ置換しても良いものである。
次に、図７を参照して、本発明の実施例６の工程を説明する。
図７（ａ）参照
まず、半導体基板に設けたｎ型領域５１を囲む素子分離酸化膜５２を設けたのち、ＬＰＣＶＤ法を用いて、全面に厚さ１０〜２００ｎｍ、例えば、５０ｎｍのノン・ドープの多結晶Ｓｉ層を堆積させたのち、Ｂをイオン注入することによってドープト多結晶Ｓｉ層５３に変換する。
図７（ａ）参照
まず、半導体基板に設けたｎ型領域５１を囲む素子分離酸化膜５２を設けたのち、ＬＰＣＶＤ法を用いて、全面に厚さ１０〜２００ｎｍ、例えば、５０ｎｍのノン・ドープの多結晶Ｓｉ層を堆積させたのち、Ｂをイオン注入することによってドープト多結晶Ｓｉ層５３に変換する。
次いで、全面に、コンタクトメタルとなる厚さ１０〜１００ｎｍ、例えば、２０ｎｍのＴｉ膜５４及びバリアメタルとなる厚さ１０〜２００ｎｍ、例えば、５０ｎｍのＴｉＮ膜５５をスパッタリング法により順次堆積させたのち、再びＬＰＣＶＤ法を用いて厚さ１０〜１０００ｎｍ、例えば、１００ｎｍのノン・ドープの多結晶Ｓｉ層５６を堆積させ、次いで、ベース電極の外周を決定するように所定パターンにエッチングする。
次いで、ＣＶＤ法を用いて厚さ、０．０５〜５μｍ、例えば、０．５μｍのＳｉＯ２膜を堆積して第１層間絶縁膜５７としたのち、内部ベース領域を画定するためのｎ型領域５１に達する開口を形成、次いで、熱処理を施すことによって、ドープト多結晶Ｓｉ層５３からＢを拡散してｐ型の外部ベース領域５８を形成する。
次いで、開口部にＢを低加速エネルギーでイオン注入し、熱処理を施すことによって内部ベース領域５９を形成したのち、ＣＶＤ法によって全面にＳｉＯ２膜を堆積させ、異方性エッチングを施すことによって、開口部の側壁にサイドウォール６０を形成する。
次いで、ＬＰＣＶＤ法を用いて、全面に厚さ１０〜５００ｎｍ、例えば、５０ｎｍのノン・ドープの多結晶Ｓｉ層を堆積させたのち、Ａｓをイオン注入することによってドープト多結晶Ｓｉ層６１に変換する。
次いで、全面に、コンタクトメタルとなる厚さ１０〜１００ｎｍ、例えば、２０ｎｍのＴｉ膜６２及びバリアメタルとなる厚さ１０〜２００ｎｍ、例えば、５０ｎｍのＴｉＮ膜６３をスパッタリング法により順次堆積させたのち、再びＬＰＣＶＤ法を用いて厚さ１０〜１０００ｎｍ、例えば、１００ｎｍのノン・ドープの多結晶Ｓｉ層６４を堆積させる。
次いで、エミッタ電極の外周部を画定するようにエッチングしたのち、ＣＶＤ法によって全面にＳｉＯ２膜を堆積させ、異方性エッチングを施すことによって、エミッタ電極の側壁にサイドウォール６５を形成し、熱処理を施すことによってドープト多結晶Ｓｉ層６１からＡｓを拡散させることによってｎ+ 型のエミッタ領域６６を形成する。
次いで、ＣＶＤ法を用いて、全面に厚さ、０．０５〜５μｍ、例えば、０．５μｍのＳｉＯ２膜を堆積して第２層間絶縁膜６７としたのち、多結晶Ｓｉ層５６及び多結晶Ｓｉ層６４に達するビアホールを形成し、次いで、全面にノン・ドープの多結晶Ｓｉ層を堆積させたのち、ＣＭＰ法を用いて第２層間絶縁膜６７の表面が露出するまで研磨することによって多結晶Ｓｉプラグ６８，６９を形成し、次いで、スパッタリング法を用いて厚さ０．１〜１０μｍ、例えば、２μｍのＡｌ層７０と厚さ５０〜２０００ｎｍ、例えば、２００ｎｍのＴｉ層７１を堆積させる。
図７（ｂ）参照
次いで、窒素雰囲気中で、４００〜６６０℃、例えば、５００℃において、１〜４８時間、例えば、６時間熱処理を行うことによって多結晶Ｓｉプラグ６８，６９及びそれらに連なる多結晶Ｓｉ層５６，６４をＡｌに置換したのち、再び、ＣＭＰ法を用いて第２層間絶縁膜６７の表面が露出するまで研磨することによって、Ａｌ置換プラグ７２，７３及びＡｌ置換プラグに連なるＡｌ置換ベース電極７４及びＡｌ置換エミッタ電極７５を形成する。
次いで、窒素雰囲気中で、４００〜６６０℃、例えば、５００℃において、１〜４８時間、例えば、６時間熱処理を行うことによって多結晶Ｓｉプラグ６８，６９及びそれらに連なる多結晶Ｓｉ層５６，６４をＡｌに置換したのち、再び、ＣＭＰ法を用いて第２層間絶縁膜６７の表面が露出するまで研磨することによって、Ａｌ置換プラグ７２，７３及びＡｌ置換プラグに連なるＡｌ置換ベース電極７４及びＡｌ置換エミッタ電極７５を形成する。
この様に、本発明の実施例６においては、電極が固相拡散源を兼ねており、高温処理工程を伴うためＡｌの使用が不可能であった自己整合型バイポーラトランジスタのベース電極及びエミッタ電極を置換Ａｌ層によって構成することができるので、バイポーラトランジスタの動作速度を向上することができ、且つ、低消費電力化が可能になる。
なお、この場合、エミッタ電極及びベース電極の両方をＡｌ置換する必要は必ずしもなく、何方か一方のみをＡｌ置換しても良いものである。
次に、図８乃至図１０を参照して、本発明の実施例７の工程を説明する。
図８参照
図８は、ＤＲＡＭのメモリセル領域の概略的平面図であり、まず、素子分離酸化膜１３７で囲まれたシリコン基板の露出表面に、ゲート絶縁膜を介して設けたドープト多結晶Ｓｉ層からなるワード線１３１をマスクとしてイオン注入することによって、ソース・ドレイン領域１３３を形成する。
図８参照
図８は、ＤＲＡＭのメモリセル領域の概略的平面図であり、まず、素子分離酸化膜１３７で囲まれたシリコン基板の露出表面に、ゲート絶縁膜を介して設けたドープト多結晶Ｓｉ層からなるワード線１３１をマスクとしてイオン注入することによって、ソース・ドレイン領域１３３を形成する。
次いで、第１層間絶縁膜を設けたのち、ソース・ドレイン領域１３３のコンタクト部１３４に達するビアホールを設け、このビアホール内にドープト多結晶Ｓｉからなる下部プラグ１３５を形成し、次いで、コンタクトメタルとなる厚さ１０〜１００ｎｍ、例えば、２０ｎｍのＴｉ膜（図示せず）、次いで、バリアメタルとなる厚さ１０〜２００ｎｍ、例えば、５０ｎｍのＴｉＮ膜（図示せず）をスパッタリング法により順次堆積させたのち、全面にノン・ドープの多結晶Ｓｉ層を堆積させ、パターニングすることによって各下部プラグと接続するビット線１３２を形成する。
次いで、第２層間絶縁膜を設けたのち、ビット線１３２に達するビアホールを形成し、このビアホールを多結晶Ｓｉからなる上部プラグ１３６で埋め込んだのち、全面にスパッタリング法を用いて厚さ０．１〜１０μｍ、例えば、２μｍのＡｌ層（図示せず）と厚さ５０〜２０００ｎｍ、例えば、２００ｎｍのＴｉ層（図示せず）を堆積させ、次いで、窒素雰囲気中で、４００〜６６０℃、例えば、５００℃において、１〜４８時間、例えば、６時間熱処理を行うことによって上部プラグ１３６及びそれに連なるビット線１３２をＡｌ置換したのち、ＣＭＰ法を用いて第２層間絶縁膜の表面が露出するまで研磨する。
図９（ａ）参照
なお、下部プラグ１３５をＡｌ置換する場合には、図に示すように、ビアホール１３９の表面にコンタクトメタルとなる厚さ１０〜１００ｎｍ、例えば、２０ｎｍのＴｉ膜１４０及びバリアメタルとなる厚さ１０〜２００ｎｍ、例えば、５０ｎｍのＴｉＮ膜１４１を設け、ビット線１３２と同時に下部プラグ１３５を設ければ良いが、この場合には、低温におけるＡｌ置換処理が必要になる。
なお、下部プラグ１３５をＡｌ置換する場合には、図に示すように、ビアホール１３９の表面にコンタクトメタルとなる厚さ１０〜１００ｎｍ、例えば、２０ｎｍのＴｉ膜１４０及びバリアメタルとなる厚さ１０〜２００ｎｍ、例えば、５０ｎｍのＴｉＮ膜１４１を設け、ビット線１３２と同時に下部プラグ１３５を設ければ良いが、この場合には、低温におけるＡｌ置換処理が必要になる。
図９（ｂ）参照
また、下部プラグ１３５をＡｌ置換しない場合には、実施例１のように、ビット線１３２自体を、コンタクトメタルとなる厚さ１０〜１００ｎｍ、例えば、２０ｎｍのＴｉ膜１４０及びバリアメタルとなる厚さ１０〜２００ｎｍ、例えば、５０ｎｍのＴｉＮ膜１４１からなるストッパを介して堆積させた、厚さ１０〜１０００ｎｍ、例えば、３００ｎｍのノン・ドープの多結晶Ｓｉ層１４２で構成すれば良い。
また、下部プラグ１３５をＡｌ置換しない場合には、実施例１のように、ビット線１３２自体を、コンタクトメタルとなる厚さ１０〜１００ｎｍ、例えば、２０ｎｍのＴｉ膜１４０及びバリアメタルとなる厚さ１０〜２００ｎｍ、例えば、５０ｎｍのＴｉＮ膜１４１からなるストッパを介して堆積させた、厚さ１０〜１０００ｎｍ、例えば、３００ｎｍのノン・ドープの多結晶Ｓｉ層１４２で構成すれば良い。
また、ワード線１３１のみ、或いは、ワード線１３１とビット線１３２の両方をＡｌ置換する場合には、ワード線１３１のＡｌ置換に際しては、ワード線１３１或いはゲート絶縁膜を上述の実施例２または実施例３と同様にして、ワード線１３１に対しても上部プラグを設け、ワード線１３１のＡｌ置換を行えば良い。
また、図８においては、説明を簡単にするためにキャパシタを構成する蓄積電極及び、蓄積電極とソース・ドレイン領域１３３とを接続するプラグは図示していないが、プラグを下部プラグと上部プラグとで構成し、両者の間にストッパ用パッドを設けることによって、ビット線１３２等のＡｌ置換と同時に蓄積電極及び上部プラグをＡｌ置換しても良いものである。
図１０（ａ）参照
図１０（ａ）は、ＤＲＡＭの周辺回路構成するＩＧＦＥＴを概略的に示すものであり、Ａｌ置換したくないゲート電極１４３及び下部プラグ１３５に対しては、ソース・ドレイン領域１３３及びゲートコンタクト領域１４４において、導電性を有する下部パッド１３５上に座蒲団状のストッパ用パッド１４５を介して上部パッド１３６を設け、上部パッド１３６のみをＡｌ置換すれば良い。
図１０（ａ）は、ＤＲＡＭの周辺回路構成するＩＧＦＥＴを概略的に示すものであり、Ａｌ置換したくないゲート電極１４３及び下部プラグ１３５に対しては、ソース・ドレイン領域１３３及びゲートコンタクト領域１４４において、導電性を有する下部パッド１３５上に座蒲団状のストッパ用パッド１４５を介して上部パッド１３６を設け、上部パッド１３６のみをＡｌ置換すれば良い。
図１０（ｂ）参照
図１０（ｂ）は、ビット線１３２の一部を用いた抵抗体の概略的構成を示すもので、ノン・ドープ多結晶Ｓｉ層或いはドープト多結晶Ｓｉ層からなる抵抗体の両端部のコンタクト領域１４６に導電性を有する下部プラグ１３５を設けたのち、座蒲団状のストッパ用パッド１４５を介して上部パッド１３６を設け、上部パッド１３６のみをＡｌ置換すれば良い。
図１０（ｂ）は、ビット線１３２の一部を用いた抵抗体の概略的構成を示すもので、ノン・ドープ多結晶Ｓｉ層或いはドープト多結晶Ｓｉ層からなる抵抗体の両端部のコンタクト領域１４６に導電性を有する下部プラグ１３５を設けたのち、座蒲団状のストッパ用パッド１４５を介して上部パッド１３６を設け、上部パッド１３６のみをＡｌ置換すれば良い。
この様に、本発明の実施例７においては、少なくとも、ビット線１３２或いはワード線１３１の一方をＡｌ置換しているので、ＤＲＡＭの高速動作が可能になり、また、従来、多結晶Ｓｉからなるビット線或いはワード線の高抵抗性に伴う信号遅延を回避するために設けていた、裏打ちコンタクトが不要になる。
この様なビット線１３２或いはワード線１３１のＡｌ置換は、集積度が向上するほど有効になるものである。
即ち、Ａｌ置換の距離は大凡１００μｍ程度であるが、集積度が向上すると、配線層の幅が狭くなるだけではなく、一つの連続した配線層の長さも短くなり、例えば、ＤＲＡＭでは、１つ１つのセルが小さくなる結果、ビット線１３２やワード線１３１の長さも短くなるので、この様なＡｌ置換によるビット線１３２或いはワード線１３１の低抵抗化は、２５６ＭｂｉｔＤＲＡＭ以降になって始めて可能になるものである。
即ち、Ａｌ置換の距離は大凡１００μｍ程度であるが、集積度が向上すると、配線層の幅が狭くなるだけではなく、一つの連続した配線層の長さも短くなり、例えば、ＤＲＡＭでは、１つ１つのセルが小さくなる結果、ビット線１３２やワード線１３１の長さも短くなるので、この様なＡｌ置換によるビット線１３２或いはワード線１３１の低抵抗化は、２５６ＭｂｉｔＤＲＡＭ以降になって始めて可能になるものである。
それ以前の世代のＤＲＡＭでは、ビット線１３２やワード線１３１の長さがあまりに長すぎて不可能であり、世代の進行、微細化の進行によって始めて可能になったものである。
また、ビット線１３２或いはワード線１３１の低抵抗化に伴って、ビット線１３２或いはワード線１３１の厚さを薄くすることができ、それによって隣接するビット線１３２間或いはワード線１３１間の寄生容量を低減することができる。
さらに、ビット線１３２或いはワード線１３１の低抵抗化に伴って、一本のビット線１３２或いはワード線１３１に接続することのできるセルの数を増やすことができるので、ＤＲＡＭ等のメモリ装置の集積度を向上することができる。
また、抵抗素子等のＡｌ置換が不所望な部分には、ストッパ用パッドを設けておくことによって、Ａｌが拡散していかないので、任意の特性の回路素子をストッパ用パッドによって作り分けることができる。
以上、本発明の各実施例を説明してきたが、本発明は各種の変更が可能であり、例えば、置換用のＡｌ層２５，７０上に設けるＴｉ層２６，７１は必ずしも必要なものではない。
また、上記各実施例における多結晶Ｓｉプラグ２０，２４等は、層間絶縁膜にビアホールを形成したのち、多結晶シリコン膜を堆積させ、ＣＭＰ法で除去することによりビアホールに埋め込まれたプラグを形成しているが、多結晶シリコン膜を円柱状にパターニングして、その周囲を絶縁膜で埋め込んでも良いものであり、本願明細書における「プラグ」は両方の電極を意味する。
また、プラグを形成する工程、及び、Ａｌ層を除去する工程において、ＣＭＰ法を用いているが、ＣＭＰ法に限られるものではなく、ドライ・エッチングによるエッチバックを用いても良いものである。
また、上記の実施例１乃至実施例５においては、説明を簡単にするために、単一構造のソース・ドレイン領域としているが、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造を採用しても良いものであり、その場合には、ゲート電極及び保護膜をマスクとしてイオン注入することによってＬＤＤ領域を形成したのち、サイドウォールをマスクとしてイオン注入することによってソース・ドレイン領域を形成すれば良い。
また、上記の実施例２、実施例４及び実施例５においては、下部の多結晶Ｓｉプラグ２０に接するように、Ｔｉ膜及びＴｉＮ膜からなるストッパ用パッドを設けているが、多結晶Ｓｉプラグ２０の表面が予めシリサイド化されている場合には、コンタクトメタルとしてのＴｉ膜２１は必要ではない。
また、上記の各実施例の説明においては、コンタクトメタルとしてＴｉを用いているが、Ｔｉに限られるものではなく、Ｗ、Ｃｏ、Ｎｉ、Ｔａ、或いは、Ｔｉを含めたこれらのシリサイドを用いることができる。
また、バリアメタルはＴｉＮに限られるものではなく、Ａｌの拡散を防止できる導電性膜であれば何でも良く、例えば、ＴａＮ、ＷＮ、或いは、ＳｉＣ等を用いることができる。
また、本発明の各実施例においては、Ａｌ置換を行う多結晶Ｓｉ層は殆どノン・ドープ層であるが、ドープト多結晶Ｓｉ層をＡｌ置換しても良いものである。
また、本発明の各実施例においては、低比抵抗特性及び汎用性等を考慮して、置換用金属としてはＡｌを用いているが、Ｃｕ、Ａｇ、Ｒｕ、Ｐｔ等を用いても良いものであり、Ｃｕを用いた場合には、Ａｌ配線層より低比抵抗でエレクトロマイグレーション耐性の大きな配線層を形成することができる。
また、本発明の各実施例の説明においては、置換される領域を多結晶シリコンで構成しているが、多結晶シリコンに限られるものではなく、微結晶シリコン、或いは、アモルファスシリコンでも良く、場合によっては、単結晶シリコンでも良い。
また、本発明の各実施例の説明においては、浅い拡散領域等を形成するために、イオン注入等によりＡｓを多結晶Ｓｉ層にドープしているが、Ｐを用いても良いものであり、且つ、導電型を反転させる場合にはＢをドープすれば良く、また、保護膜としてはＳｉＯ２膜を用いているがＳｉ３Ｎ４を用いても良いものである。
また、本発明の各実施例の説明においては、多結晶シリコン以外の導電体膜をスパッタリング法で堆積させているが、スパッタリング法に限られるものではなく、ＣＶＤ法或いは蒸着法を用いても良いものである。
また、本発明の各実施例の説明においては、ｎチャネル型ＩＧＦＥＴ或いはｎｐｎトランジスタで説明しているが、ｐチャネル型ＩＧＦＥＴ或いはｐｎｐトランジスタにも適用されることは言うまでもない。
また、本発明のＰＡＳ技術は、各実施例におけるコンタクトプラグ以外に、各種のコンタクトプラグやキャパシタプラグにも適用されるものである。
１ 半導体基板
２ ゲート絶縁膜
３ ゲート電極
４ ソース・ドレイン領域
５ 下部プラグ
６ ストッパ
７ 上部プラグ
８ 置換用金属
９ シリコン吸収材層
１０ 金属置換プラグ
１１ ｐ型シリコン基板
１２ 素子分離酸化膜
１３ ゲート酸化膜
１４ ゲート電極
１５ 保護膜
１６ サイドウォール
１７ ｎ型ソース・ドレイン領域
１８ Ｓｉ３Ｎ４膜
１９ 第１層間絶縁膜
２０ 多結晶Ｓｉプラグ
２１ Ｔｉ膜
２２ ＴｉＮ膜
２３ 第２層間絶縁膜
２４ 多結晶Ｓｉプラグ
２５ Ａｌ層
２６ Ｔｉ層
２７ Ａｌ置換プラグ
２８ Ｗパッド
２９ Ｗ配線層
３０ Ａｌ置換プラグ
３１ 多結晶Ｓｉパッド
３２ 多結晶Ｓｉ配線層
３３ 多結晶Ｓｉプラグ
３４ Ａｌ置換パッド
３５ Ａｌ置換配線層
３６ ドープト多結晶Ｓｉ層
３７ Ｔｉ膜
３８ ＴｉＮ膜
３９ Ａｌ置換プラグ
４０ Ａｌ置換配線層
４１ Ａｌ置換ゲート電極
４２ チャネル領域
４３ オキシナイトライド膜
４４ Ａｌ置換配線層
４５ 多結晶Ｓｉ配線層
４６ Ａｌ配線層
４７ ＳｉＯ２膜
４８ 配線層用溝
５１ ｎ型領域
５２ 素子分離酸化膜
５３ ドープト多結晶Ｓｉ層
５４ Ｔｉ膜
５５ ＴｉＮ膜
５６ 多結晶Ｓｉ層
５７ 第１層間絶縁膜
５８ 外部ベース領域
５９ 内部ベース領域
６０ サイドウォール
６１ ドープト多結晶Ｓｉ層
６２ Ｔｉ膜
６３ ＴｉＮ膜
６４ 多結晶Ｓｉ層
６５ サイドウォール
６６ エミッタ領域
６７ 第２層間絶縁膜
６８ 多結晶Ｓｉプラグ
６９ 多結晶Ｓｉプラグ
７０ Ａｌ層
７１ Ｔｉ層
７２ Ａｌ置換プラグ
７３ Ａｌ置換プラグ
７４ Ａｌ置換ベース電極
７５ Ａｌ置換エミッタ電極
１３１ ワード線
１３２ ビット線
１３３ ソース・ドレイン領域
１３４ コンタクト部
１３５ 下部プラグ
１３６ 上部プラグ
１３７ 素子分離酸化膜
１３８ 第１層間絶縁膜
１３９ ビアホール
１４０ Ｔｉ膜
１４１ ＴｉＮ膜
１４２ 多結晶Ｓｉ層
１４３ ゲート電極
１４４ ゲートコンタクト領域
１４５ ストッパ用パッド
１４６ コンタクト領域
２０１ シリコン基板
２０２ ＳｉＯ２膜
２０３ コンタクトホール
２０４ 多結晶Ｓｉ層
２０５ 多結晶Ｓｉプラグ
２０６ Ａｌ層
２０７ Ａｌ置換プラグ
２１１ ｐ型シリコン基板
２１２ 素子分離酸化膜
２１３ ゲート酸化膜
２１４ ゲート電極
２１５ 保護膜
２１６ サイドウォール
２１７ ｎ型ソース・ドレイン領域
２１８ Ｓｉ３Ｎ４膜
２１９ 層間絶縁膜
２２０ Ｔｉ膜
２２１ ＴｉＮ膜
２２２ 多結晶Ｓｉプラグ
２２３ Ａｌ層
２２４ Ｔｉ層
２２５ Ａｌ置換プラグ
２ ゲート絶縁膜
３ ゲート電極
４ ソース・ドレイン領域
５ 下部プラグ
６ ストッパ
７ 上部プラグ
８ 置換用金属
９ シリコン吸収材層
１０ 金属置換プラグ
１１ ｐ型シリコン基板
１２ 素子分離酸化膜
１３ ゲート酸化膜
１４ ゲート電極
１５ 保護膜
１６ サイドウォール
１７ ｎ型ソース・ドレイン領域
１８ Ｓｉ３Ｎ４膜
１９ 第１層間絶縁膜
２０ 多結晶Ｓｉプラグ
２１ Ｔｉ膜
２２ ＴｉＮ膜
２３ 第２層間絶縁膜
２４ 多結晶Ｓｉプラグ
２５ Ａｌ層
２６ Ｔｉ層
２７ Ａｌ置換プラグ
２８ Ｗパッド
２９ Ｗ配線層
３０ Ａｌ置換プラグ
３１ 多結晶Ｓｉパッド
３２ 多結晶Ｓｉ配線層
３３ 多結晶Ｓｉプラグ
３４ Ａｌ置換パッド
３５ Ａｌ置換配線層
３６ ドープト多結晶Ｓｉ層
３７ Ｔｉ膜
３８ ＴｉＮ膜
３９ Ａｌ置換プラグ
４０ Ａｌ置換配線層
４１ Ａｌ置換ゲート電極
４２ チャネル領域
４３ オキシナイトライド膜
４４ Ａｌ置換配線層
４５ 多結晶Ｓｉ配線層
４６ Ａｌ配線層
４７ ＳｉＯ２膜
４８ 配線層用溝
５１ ｎ型領域
５２ 素子分離酸化膜
５３ ドープト多結晶Ｓｉ層
５４ Ｔｉ膜
５５ ＴｉＮ膜
５６ 多結晶Ｓｉ層
５７ 第１層間絶縁膜
５８ 外部ベース領域
５９ 内部ベース領域
６０ サイドウォール
６１ ドープト多結晶Ｓｉ層
６２ Ｔｉ膜
６３ ＴｉＮ膜
６４ 多結晶Ｓｉ層
６５ サイドウォール
６６ エミッタ領域
６７ 第２層間絶縁膜
６８ 多結晶Ｓｉプラグ
６９ 多結晶Ｓｉプラグ
７０ Ａｌ層
７１ Ｔｉ層
７２ Ａｌ置換プラグ
７３ Ａｌ置換プラグ
７４ Ａｌ置換ベース電極
７５ Ａｌ置換エミッタ電極
１３１ ワード線
１３２ ビット線
１３３ ソース・ドレイン領域
１３４ コンタクト部
１３５ 下部プラグ
１３６ 上部プラグ
１３７ 素子分離酸化膜
１３８ 第１層間絶縁膜
１３９ ビアホール
１４０ Ｔｉ膜
１４１ ＴｉＮ膜
１４２ 多結晶Ｓｉ層
１４３ ゲート電極
１４４ ゲートコンタクト領域
１４５ ストッパ用パッド
１４６ コンタクト領域
２０１ シリコン基板
２０２ ＳｉＯ２膜
２０３ コンタクトホール
２０４ 多結晶Ｓｉ層
２０５ 多結晶Ｓｉプラグ
２０６ Ａｌ層
２０７ Ａｌ置換プラグ
２１１ ｐ型シリコン基板
２１２ 素子分離酸化膜
２１３ ゲート酸化膜
２１４ ゲート電極
２１５ 保護膜
２１６ サイドウォール
２１７ ｎ型ソース・ドレイン領域
２１８ Ｓｉ３Ｎ４膜
２１９ 層間絶縁膜
２２０ Ｔｉ膜
２２１ ＴｉＮ膜
２２２ 多結晶Ｓｉプラグ
２２３ Ａｌ層
２２４ Ｔｉ層
２２５ Ａｌ置換プラグ
Claims (2)
- 多結晶シリコン層で構成された配線層を、４００℃以上の熱処理工程を経たのち、多結晶シリコンプラグを介してＡｌからなる置換用金属で置換することを特徴とする半導体装置の製造方法。
- 上記多結晶シリコン層で構成された配線層がダイナミック・ランダム・アクセス・メモリのビット線又はワード線であるとともに、前記ダイナミック・ランダム・アクセス・メモリの周辺回路を構成する回路素子のプラグ或いは配線層の内、非置換部分における置換用金属の進入部分にストッパ用パッドを設けることを特徴とする請求項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005096944A JP4250146B2 (ja) | 2005-03-30 | 2005-03-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005096944A JP4250146B2 (ja) | 2005-03-30 | 2005-03-30 | 半導体装置の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25964897A Division JP4211014B2 (ja) | 1997-09-25 | 1997-09-25 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005244250A JP2005244250A (ja) | 2005-09-08 |
| JP4250146B2 true JP4250146B2 (ja) | 2009-04-08 |
Family
ID=35025575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005096944A Expired - Fee Related JP4250146B2 (ja) | 2005-03-30 | 2005-03-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4250146B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8072035B2 (en) | 2007-06-11 | 2011-12-06 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
| JP5280716B2 (ja) * | 2007-06-11 | 2013-09-04 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
-
2005
- 2005-03-30 JP JP2005096944A patent/JP4250146B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005244250A (ja) | 2005-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101366201B1 (ko) | 콘택 영역들에 금속 규화물 영역을 국부적으로 구비한 트랜지스터 및 그 트랜지스터를 제조하는 방법 | |
| JP3669919B2 (ja) | 半導体装置の製造方法 | |
| JP3626058B2 (ja) | 半導体装置の製造方法 | |
| JP3025478B2 (ja) | 半導体装置およびその製造方法 | |
| JP3563530B2 (ja) | 半導体集積回路装置 | |
| KR20000053397A (ko) | 반도체 집적 회로 장치 및 그 제조 방법 | |
| JP2003536259A (ja) | ダマシーンアーキテクチャーにおいて自己位置合わせされたソース・ドレイン・ゲートを有してなる電子素子の形成方法 | |
| JP2006041276A (ja) | 半導体装置およびその製造方法 | |
| JP4751705B2 (ja) | 半導体装置の製造方法 | |
| JP2925416B2 (ja) | 半導体集積回路装置の製造方法 | |
| CN101101890A (zh) | 制造半导体器件的方法及由此制造的半导体器件 | |
| JP4211014B2 (ja) | 半導体装置の製造方法 | |
| JP2006339558A (ja) | 半導体装置の製造方法 | |
| JP3367480B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP4250146B2 (ja) | 半導体装置の製造方法 | |
| US20020045309A1 (en) | Semiconductor integrated circuit device and process for manufacturing the same | |
| JP4342075B2 (ja) | 半導体装置およびその製造方法 | |
| US7709375B2 (en) | Semiconductor device including contact pattern and method for fabricating the same | |
| JP4077966B2 (ja) | 半導体装置の製造方法 | |
| JP2009164534A (ja) | 半導体装置およびその製造方法 | |
| JP2008131023A (ja) | 半導体装置およびその製造方法 | |
| JP4470182B2 (ja) | 半導体装置の製造方法 | |
| JP2006093649A (ja) | 半導体装置及びその製造方法 | |
| US20070145492A1 (en) | Semiconductor device and method of manufacture | |
| JP4159737B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080916 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081114 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081224 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090116 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120123 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130123 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130123 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140123 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |