JP4248998B2 - エンコーダ - Google Patents

エンコーダ Download PDF

Info

Publication number
JP4248998B2
JP4248998B2 JP2003387505A JP2003387505A JP4248998B2 JP 4248998 B2 JP4248998 B2 JP 4248998B2 JP 2003387505 A JP2003387505 A JP 2003387505A JP 2003387505 A JP2003387505 A JP 2003387505A JP 4248998 B2 JP4248998 B2 JP 4248998B2
Authority
JP
Japan
Prior art keywords
phase
output
voltage
resistor
comparator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003387505A
Other languages
English (en)
Other versions
JP2005147915A (ja
Inventor
正裕 徳江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Valeo Japan Co Ltd
Original Assignee
Niles Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Niles Co Ltd filed Critical Niles Co Ltd
Priority to JP2003387505A priority Critical patent/JP4248998B2/ja
Priority to US10/979,211 priority patent/US6989771B2/en
Publication of JP2005147915A publication Critical patent/JP2005147915A/ja
Application granted granted Critical
Publication of JP4248998B2 publication Critical patent/JP4248998B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10Calibration or testing
    • H03M1/1071Measuring or testing
    • H03M1/1076Detection or location of converter hardware failure, e.g. power supply failure, open or short circuit
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/22Analogue/digital converters pattern-reading type
    • H03M1/24Analogue/digital converters pattern-reading type using relatively movable reader and disc or strip
    • H03M1/28Analogue/digital converters pattern-reading type using relatively movable reader and disc or strip with non-weighted coding
    • H03M1/30Analogue/digital converters pattern-reading type using relatively movable reader and disc or strip with non-weighted coding incremental
    • H03M1/308Analogue/digital converters pattern-reading type using relatively movable reader and disc or strip with non-weighted coding incremental with additional pattern means for determining the absolute position, e.g. reference marks

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Transmission And Conversion Of Sensor Element Output (AREA)
  • Optical Transform (AREA)

Description

本発明は、回転角度等を検出するとともに電気的な異常発生の検知機能を備えたエンコーダに関する。
車両の操舵角を検出する舵角センサなどにエンコーダが用いられてきた。このようなエンコーダは、単に回転角度や回転速度、回転方向を検出するだけでなく、エンコーダ内部の断線やショートなどの異常の有無についての情報も得られないと、信頼性を求められる制御に用いることができない。
そこで従来は、エンコーダ内部に異常検出回路を設けて、その検出信号をエンコーダ出力とは別系統の信号線によって電子制御ユニットへ出力するようにしたものがある。
しかし、専用の信号線を必要とする問題があるため、その対策として、互いに所定角度の位相がずれたA相、B相および所定角度でZ相の各パルス信号を生じるエンコーダにおいて、異常検出信号をZ相に重畳させて、Z相の出力電圧から異常発生を識別するようにした技術が、例えば特開2002−357456号公報に提案されている。
特開2002−357456号公報
このエンコーダでは、A相およびB相用に2つのコンパレータを備え、その出力の論理和を得るOR回路と、該OR回路によって駆動される1つのトランジスタとを有して、トランジスタの出力をZ相に加えるようにしているので、電子制御ユニットへ異常検出信号を送る専用の信号線が不要となる。
しかしながら、上記トランジスタが故障した場合には、A相およびB相のいずれにおける異常も伝達できなくなり、信頼性を確保することが困難であるという問題がある。
したがって本発明は、上記の問題点に鑑み、A相およびB相のいずれの異常もまったく伝達できなくなるということのないようにしたエンコーダを提供することを目的とする。
このため、本発明は、回転円盤の回転に応じて互に位相のずれたA相、B相のパルス信号を出力するとともに、所定の回転位置でZ相のパルス信号を出力するエンコーダにおいて、A相およびB相にそれぞれ対応して設けられ、A相およびB相の出力ライン電圧がそれぞれ正常時の範囲を逸脱した状態を検知するコンパレータと、各コンパレータの出力に応じてON、OFF動作し、それぞれZ相の出力ラインとグラウンドの間を並列に接続する抵抗にそれぞれ直列に設けられたスイッチング素子とを有して、Z相の出力ラインへA相およびB相の異常情報を出力するようにしたものである。
本発明のエンコーダによれば、A相およびB相のそれぞれにコンパレータとスイッチング素子を設定して、A相とB相のスイッチング素子が互に独立してZ相の出力ラインに接続されているので、一方の相のスイッチング素子が故障しても、他方の相の異常は確実にZ相の出力ラインに出力されて検出され、信頼性が向上するという効果を有する。
以下、本発明の実施の形態について詳細に説明する。
図1は実装例を示す図、図2は回転検知部のレイアウトを示す説明図である。
エンコーダ10は車両のステアリングシャフトSTに付設され、ステアリングの操舵角等の検出に用いられる。
エンコーダ10は、回転検知部20と後述のセンサ回路30からなっている。
エンコーダ10の回転検知部20は、図2に示すように、円盤にスリットからなるトラックを設けたスリット板22と、発光素子としての発光ダイオードL1、L2、L3および受光素子としてのフォトトランジスタP1、P2、P3とからなる。スリット板22のトラックは、周方向に所定長さのスリット25を等間隔で並べた第1のトラック23と、周方向の所定位置に第1のトラックのスリット25より長い1つのスリット26を配置した第2のトラック24とからなっている。
発光ダイオードL1とフォトトランジスタP1とはスリット板22を挟んで第1のトラック23上に対向させて配置され、スリット板22の回転に伴ってA相のパルス信号を出力する。
発光ダイオードL2とフォトトランジスタP2もスリット板22を挟んで第1のトラック23上に対向させて配置され、スリット板22の回転に伴ってB相のパルス信号を出力する。
発光ダイオードL3とフォトトランジスタP3とはスリット板22を挟んで第2のトラック24上に対向させて配置され、Z相のパルス信号を出力する。
第1のトラック23のスリット25と、発光ダイオードL1、L2とフォトトランジスタP1、P2とは、図3に示すように、A相のパルス信号とB相のパルス信号が90°ずれるように設定されている。
Z相のパルス信号はスリット板22の1回転に1回出力される。
エンコーダ10は、回転検知部20によるA相、B相およびZ相の各パルス信号を後述するセンサ回路30を通して、図1に示すように、電子制御ユニット(ECU)40へ出力する。
電子制御ユニット40では、A相とB相のパルス信号の対比によりスリット板22、すなわちステアリングの回転速度と回転方向を求めることができる。また、Z相のパルス信号から回転の原点を知ることができる。
図4は、エンコーダの回路構成を示す。
回転検知部20では、発光ダイオードL1、L2、L3がそれぞれ抵抗R1、R11,R21と直列に電源Vccに接続されている。各発光ダイオードからの光を受けるフォトトランジスタP1、P2、P3がそれぞれ抵抗R2、R12、R22と直列接続され、各フォトトランジスタが電源Vccに、抵抗がグラウンド(GND)に接地されている。
A相のフォトトランジスタP1と抵抗R2の接続点は、回転検知部20の出力として、センサ回路30のコンパレータCP1の反転入力(−)に入力されている。コンパレータCP1の正入力(+)には電源Vccとグラウンド間に直列に設けられた分圧抵抗R3、R4による分圧電圧が基準電圧として入力されている。
コンパレータCP1の出力は、NPN型のトランジスタTR1のベースに接続されている。
トランジスタTR1のエミッタは接地され、コレクタは抵抗R5、出力ライン32Aを介して電子制御ユニット40への出力端子QAに接続されている。出力端子QAとグラウンド間には抵抗R9が設けられている。
電子制御ユニット40内では、出力端子QAに接続された信号線41A(A相入力ライン)がプルアップ抵抗R10を介して電源Vbに接続されている。
抵抗R5と出力端子QAとの接続点は異常検出用のコンパレータCP4の反転入力に入力されている。コンパレータCP4の正入力には電源Vccとグラウンド間に直列に設けられた分圧抵抗R6、R7による分圧電圧が異常判定電圧として入力されている。
コンパレータCP4の出力は、NPN型のトランジスタTR4のベースに接続されている。
同様に、B相のフォトトランジスタP2と抵抗R12の接続点はコンパレータCP2の反転入力に入力され、コンパレータCP2の正入力には電源Vccとグラウンド間に直列に設けられた分圧抵抗R13、R14による分圧電圧が基準電圧として入力されている。
コンパレータCP2の出力は、NPN型のトランジスタTR2のベースに接続されている。
トランジスタTR2のエミッタは接地され、コレクタは抵抗R15、出力ライン32Bを介して電子制御ユニット40への出力端子QBに接続されている。電子制御ユニット40内では、出力端子QBに接続された信号線41B(B相入力ライン)がプルアップ抵抗R20を介して電源Vbに接続されている。
出力端子QBとグラウンド間には抵抗R19が設けられている。
抵抗R15と出力端子QBとの接続点は異常検出用のコンパレータCP5の反転入力に入力され、コンパレータCP5の正入力には電源Vccとグラウンド間に直列に設けられた分圧抵抗R16、R17による分圧電圧が異常判定電圧として入力されている。
コンパレータCP5の出力は、NPN型のトランジスタTR5のベースに接続されている。
Z相のフォトトランジスタP3と抵抗R22の接続点はコンパレータCP3の反転入力に入力され、コンパレータCP3の正入力には電源Vccとグラウンド間に直列に設けられた分圧抵抗R23、R24による分圧電圧が基準電圧として入力されている。
コンパレータCP3の出力は、NPN型のトランジスタTR3のベースに接続されている。
トランジスタTR3のエミッタは接地され、コレクタは抵抗R25、出力ライン32Zを介して電子制御ユニット40への出力端子QZに接続されている。電子制御ユニット40内では、出力端子QZに接続された信号線41Z(Z相入力ライン)がプルアップ抵抗R29を介して電源Vbに接続されている。
Z相の出力端子QZは直列接続の抵抗28とNPN型のトランジスタTR6を介してグラウンドに接地されている。トランジスタTR6のベースには、電源Vccとグラウンド間に直列に設けられた分圧抵抗R26、R27による分圧電圧が入力されている。
A相のコンパレータCP4に接続されたトランジスタTR4のエミッタは接地され、コレクタは抵抗R8、出力ライン32Zを介してZ相の出力端子QZに接続されている。
また、B相のコンパレータCP5に接続されたトランジスタTR5も、エミッタは接地され、コレクタは抵抗R18、出力ライン32Zを介してZ相の出力端子QZに接続されている。
抵抗R8、R18はZ相に設けられた抵抗R25やR28に対して抵抗値を低く設定されている。
A相において、発光ダイオードL1とフォトトランジスタP1がスリット板22のスリット25位置に位置して、フォトトランジスタP1が発光ダイオードL1からの光を受光(ON)すると、抵抗R2に電流が流れて、フォトトランジスタP1と抵抗R2の接続点の電位が上昇する。抵抗R2および分圧抵抗R3、R4はこの上昇した接続点の電圧が分圧抵抗R3、R4による分圧電圧よりも大きくなるように設定されている。
したがって、フォトトランジスタP1が受光(ON)したときはコンパレータCP1の出力はLとなってトランジスタTR1がOFFする。これにより、出力端子QAの電位は電源Vbのプルアップ抵抗R10と抵抗R9による分圧電圧となる。
フォトトランジスタP1が受光していない(OFF)ときは、逆にトランジスタTR1がONして、出力端子QAの電位は電源Vbのプルアップ抵抗R10と抵抗R5、R9とによる分圧電圧となる。
例えば、電源電圧をVb=5Vとして、抵抗値をR5=200Ω、R9=4KΩ、R10=1KΩとすれば、フォトトランジスタP1がONのときに出力端子QAは4V、フォトトランジスタP1がOFFのときには0.8Vとなる。
B相における抵抗R12と分圧抵抗R13,R14の関係、ならびにプルアップ抵抗R20と抵抗R15、R19の関係も同様である。
Z相における抵抗R22と分圧抵抗R23,R24の関係も同様に設定されている。
また、B相における分圧抵抗R16、R17の設定についても分圧抵抗R6、R7と同様である。
Z相における分圧抵抗R26、R27およびトランジスタTR6はセンサ回路30における電源Vccまたはグラウンドの断線検知用で、断線していない場合はトランジスタTR6がONしている。すなわち、分圧抵抗R26、R27はその分圧電圧がトランジスタTR6をONさせるように設定されている。
この状態で、プルアップ抵抗29と抵抗R25、R28の関係も、A相におけるプルアップ抵抗10と抵抗R5、R9の関係と同様である。
したがって、電源Vccまたはグラウンドが断線していない場合において、B相、Z相の出力端子QB、QZも、フォトトランジスタP2、P3がONのときにはそれぞれ4V、フォトトランジスタP2、P3がOFFのときにはそれぞれ0.8Vとなる。
図5は、正常時の各相の出力端子に現れる電圧変化を示している。
A相、B相において各出力端子QA、QBと電子制御ユニット40間の信号線41A、41Bが断線すると、センサ回路30内では、プルアップ抵抗R10またはR20を介してのプルアップ電圧がなくなるので、当該相の出力端子QAまたはQBにつながる出力ライン32A、32Bの電圧は0Vとなる。また、出力端子QA、QBにつながる上記出力ラインがグラウンドにショートした場合も同じく0Vとなる。
なお、Z相の出力端子QZにつながる出力ライン32Zがグラウンドにショートした場合も0Vとなる。
A相のコンパレータCP4の正入力に接続された分圧抵抗R6、R7は、正常時の出力端子QAの電圧範囲ではコンパレータCP4の出力がトランジスタTR4をONさせないように、異常判定電圧として0.8Vよりも低い分圧電圧を発生するように設定されている。
B相のコンパレータCP5に接続された分圧抵抗R6、R7についても同一の異常判定電圧を発生するように設定されている。
A相の出力ライン32Aの電圧が、信号線41Aの断線あるいはセンサ回路30内の出力端子QAにつながる出力ライン32Aのグラウンドショートにより、図6にDaで示すように0Vになると、コンパレータCP4の出力によりトランジスタTR4がONして、Z相の出力端子QZが抵抗R8を介してグラウンドに接地される。
ここで、抵抗R8は抵抗R25やR28に対して抵抗値を低く設定されているので、Z相の出力端子QZの電圧は、図6にDz1で示すように、正常時にフォトトランジスタP3がOFFであるときの0.8Vよりも大幅に低下する。
同様に、B相の出力ライン32Bの電圧が、信号線41Bの断線あるいは出力端子QBにつながる出力ライン32Bのグラウンドショートにより、図6にDbで示すように0Vになると、コンパレータCP5の出力によりトランジスタTR5がONして、Z相の出力端子QZにつながる出力ライン32Zが抵抗R18を介してグラウンドに接地される。これにより、図6にDz2で示すように、Z相の出力端子QZの電圧は同じく大幅に低下する。
こうして、センサ回路30内では、A相、B相に信号線41A、41Bの断線あるいは出力端子QA、QBにつながる出力ライン32A、32Bのグラウンドショートが発生すると、該異常がZ相の出力ライン32Zに出力されることになる。
ここで、電源電圧の変動を見込んで、Vb=5.00±0.25Vとすると、正常時の各A、B、Z相の出力端子QA、QB、QZから電子制御ユニット40が受けるパルス信号は、0.6V〜4.4Vの範囲にある。
そこで、電子制御ユニット40では、上記正常時の信号範囲を考慮して、図7に破線S1で示すように、Z相の出力端子QZにつながる入力ラインの電圧が0.4V以下になった場合、A相またはB相の信号線41A、41Bの断線、出力端子QA、QBにつながる出力ライン32A、32Bのグラウンドショートによる異常、あるいはZ相の出力端子QZにつながる出力ライン32Zのグラウンドショートによる異常とする。
つぎにZ相においては、センサ回路30内で電源Vccまたはグラウンドが断線したとき、トランジスタTR6がOFFすることにより、出力端子QZは電源Vbと同じになる。
そこで、電子制御ユニット40では、上記正常時の信号範囲を考慮して、図7に破線S2で示すように、Z相からの入力電圧が4.6V以上を、電源Vccまたはグラウンド断線による異常として検知する。
またZ相の出力端子QZと電子制御ユニット40間の信号線41Cが断線したときも、電子制御ユニット40から見たZ相の入力ラインの電圧は電源Vbと同じになる。
さらに、センサ回路30内でZ相の出力端子QZにつながる出力ライン32Zが電源Vccとショートした場合も電子制御ユニット40から見たZ相の入力ラインの電圧は電源と同じになる。
したがって、電子制御ユニット40では、Z相からの入力ラインの電圧が4.6V以上であるとき、電源Vccまたはグラウンドの断線、Z相の断線、あるいはZ相の電源Vccとのショートの異常が発生していることを検知できる。
本実施の形態は以上のように構成され、A相およびB相それぞれに対応させて、出力ライン32A、32Bの電圧がそれぞれ正常時の範囲を逸脱した状態を検知するコンパレータCP4、CP5と、各コンパレータの出力に応じてON、OFF動作して、それぞれZ相の出力ライン32Zに接続されたトランジスタTR4、TR5とを有して、Z相の出力ライン32ZにA相およびB相の異常情報を出力するものとしたので、一方の相のトランジスタが故障しても、他方の相の異常は確実にZ相の出力に反映される。したがって、1つのトランジスタが故障しただけで両相の異常がまったく検出されなくなるということがなくなり、信頼性が向上する。
各トランジスタTR4、TR5には、それぞれ直列に抵抗R8、R18が接続されているので、トランジスタON時の当該抵抗における電圧降下分に対応してZ相の出力電圧が変動し、これにより、容易に異常発生が検出される。
なお、上記実施の形態では、トランジスタTR4とトランジスタTR5をそれぞれZ相の出力端子QZにつながる出力ライン32Zに接続する抵抗R8とR18の抵抗値を同じものとして、電子制御ユニット40においてZ相の入力ラインの電圧が所定値(0.4V)以下になることで、A相またはB相の信号線41A、41Bの断線あるいは出力端子QA、QBにつながる出力ライン32A、32Bのグラウンドショートによる異常、またはZ相の出力端子QZにつながる出力ライン32Zのグラウンドショートによる異常が発生していることを検出するが、変形例として、抵抗R8とR18の抵抗値を異ならせることにより、さらにA相、B相またはZ相のいずれの異常であるかまで識別可能となる。
抵抗R8とR18の抵抗値を異ならせると、A相における異常によってトランジスタTR4がONしたときのZ相の出力端子QZの電圧の低下幅と、B相における異常によってトランジスタTR5がONしたときのZ相の出力端子QZの電圧の低下幅とが相違する。
これにより、図8に破線で示すように、例えばA相の信号線41Aの断線あるいは出力端子QAにつながる出力ライン32Aのグラウンドショートが発生したときは、電子制御ユニット40のZ相の入力ラインの電圧が0.3Vより高く0.4V以下、B相の信号線41Bの断線あるいは出力端子QBにつながる出力ライン32Bのグラウンドショートが発生したときは、Z相の入力ラインの電圧が0.2Vより高く0.3V以下、Z相の出力端子QZにつながる出力ライン32Zのグラウンドショートが発生したときは、Z相の入力ラインの電圧が0.2V以下となるようにすることができる。
したがって、Z相の入力ラインの電圧のレベルによって、A相、B相またはZ相のいずれの異常であるかを識別することができる。
なお、実施の形態では、車両のステアリングの操舵角の検出に用いるエンコーダ例について説明したが、本発明はこれに限定されず、種々の回転角度検出用のエンコーダに適用できる。
また、スイッチング素子としてトランジスタTR4、TR5を用いることにより、とくにコストを低減できるという利点が得られるが、必要に応じて他のスイッチング素子を用いることができる。
さらに、実施の形態では回転検知部20の受光素子として、フォトトランジスタP1、P2、P3を用いたが、受光素子としてはこのほかフォトダイオードを用いることもできる。
実施の形態の実装例を示す図である。 回転検知部のレイアウトを示す説明図である。 回転検知部による各相のパルス信号列を示す図である。 エンコーダの回路構成を示す図である。 正常時の各相の出力端子に現れる電圧変化を示す図である。 異常発生時のセンサ回路における各相の電圧変化を示す図である。 各相の電圧レベルによる異常判断要領を示す説明図である。 変形例による異常判断要領を示す説明図である。
符号の説明
10 エンコーダ
20 回転検知部
22 スリット板(回転円盤)
23 第1のトラック
24 第2のトラック
25、26 スリット
30 センサ回路
32A、32B、32Z 出力ライン
40 電子制御ユニット
41A、41B、41Z 信号線
CP1、CP2、CP3 コンパレータ
CP4、CP5 コンパレータ(コンパレータ)
L1、L2、L3 発光ダイオード
P1、P2、P3 フォトトランジスタ
QA、QB、QZ 出力端子
R1、R2、R5、R9、R11、R15、R12 抵抗
R3、R4、R6、R7、R13、R14、R16 分圧抵抗
R8、R18 抵抗(抵抗)
R10、R20、R29 プルアップ抵抗
R17、R23、R24、R26、R27 分圧抵抗
R19、R21、R22、R25、R28 抵抗
ST ステアリングシャフト
TR1、TR2、TR3、TR6 トランジスタ
TR4、TR5 トランジスタ(スイッチング素子)
Vb、Vcc 電源

Claims (3)

  1. 回転円盤の回転に応じて互に位相のずれたA相、B相のパルス信号を出力するとともに、所定の回転位置でZ相のパルス信号を出力するエンコーダにおいて、
    A相およびB相にそれぞれ対応して設けられ、A相およびB相の出力ライン電圧がそれぞれ正常時の範囲を逸脱した状態を検知するコンパレータと、
    各コンパレータの出力に応じてON、OFF動作し、それぞれZ相の出力ラインとグラウンドの間を並列に接続する抵抗にそれぞれ直列に設けられたスイッチング素子とを有して、
    Z相の出力ラインへA相およびB相の異常情報を出力するようにしたことを特徴とするエンコーダ。
  2. 前記スイッチング素子はトランジスタであることを特徴とする請求項1記載のエンコーダ。
  3. 前記抵抗の抵抗値を互に異ならせて、A相とB相の異常を識別して検知可能としたことを特徴とする請求項1または2記載のエンコーダ。
JP2003387505A 2003-11-18 2003-11-18 エンコーダ Expired - Fee Related JP4248998B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003387505A JP4248998B2 (ja) 2003-11-18 2003-11-18 エンコーダ
US10/979,211 US6989771B2 (en) 2003-11-18 2004-11-03 Encoder

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003387505A JP4248998B2 (ja) 2003-11-18 2003-11-18 エンコーダ

Publications (2)

Publication Number Publication Date
JP2005147915A JP2005147915A (ja) 2005-06-09
JP4248998B2 true JP4248998B2 (ja) 2009-04-02

Family

ID=34567445

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003387505A Expired - Fee Related JP4248998B2 (ja) 2003-11-18 2003-11-18 エンコーダ

Country Status (2)

Country Link
US (1) US6989771B2 (ja)
JP (1) JP4248998B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4481137B2 (ja) * 2003-11-13 2010-06-16 アスモ株式会社 モータ、回転制御装置、及び回転検出回路
US8322214B2 (en) 2008-04-04 2012-12-04 Panasonic Corporation Sensor device
US8131508B2 (en) 2009-02-05 2012-03-06 Panasonic Corporation Sensor apparatus
JP4386143B1 (ja) 2009-02-05 2009-12-16 パナソニック株式会社 センサ装置
JP4900460B2 (ja) * 2009-12-14 2012-03-21 株式会社デンソー 操舵装置用車輪把持検出装置、プログラム
JP5971512B2 (ja) * 2011-12-02 2016-08-17 株式会社ジェイテクト 車両用操舵装置
JP2014144699A (ja) * 2013-01-29 2014-08-14 Sanyo Electric Co Ltd 電動自転車及び充電器、回路
TWI588450B (zh) * 2015-04-21 2017-06-21 Murata Manufacturing Co Encoder
CN109936356B (zh) * 2019-03-13 2023-08-04 深圳市路畅科技股份有限公司 编码开关的旋转方向确定方法、系统、装置及存储介质

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3967173A (en) * 1975-03-14 1976-06-29 Allis-Chalmers Corporation Transistor bridge inverter motor drive having reduced harmonics
JPS5928148B2 (ja) * 1978-12-30 1984-07-11 ファナック株式会社 誘導電動機の運転制御装置
JPS60113680A (ja) * 1983-11-22 1985-06-20 Victor Co Of Japan Ltd モ−タの回転制御装置
US4570214A (en) * 1984-03-29 1986-02-11 Tokyo Shibaura Denki Kabushiki Kaisha Reactive power control cycloconverter
JP3697610B2 (ja) 2001-05-31 2005-09-21 東洋電装株式会社 エンコーダ
US6906655B1 (en) * 2003-12-18 2005-06-14 Eaton Corporation Plural channel analog-to-digital converter, method and meter employing an input channel with a predetermined direct current bias

Also Published As

Publication number Publication date
US20050104749A1 (en) 2005-05-19
JP2005147915A (ja) 2005-06-09
US6989771B2 (en) 2006-01-24

Similar Documents

Publication Publication Date Title
US8207745B2 (en) Anomaly monitoring device
JP4248998B2 (ja) エンコーダ
JP5163963B2 (ja) 異常監視装置
JP2010226844A (ja) ホールセンサ異常検出装置及びモータ駆動装置
JP5053847B2 (ja) 回転電機装置の制御/電力モジュール
JP2009232261A (ja) ホールic
JP3748514B2 (ja) センサの状態検出装置
JP3047809B2 (ja) ロータリーエンコーダ
JP4862760B2 (ja) 検出信号処理回路
JP3239044B2 (ja) モータ駆動回路
JP3697610B2 (ja) エンコーダ
JP3824620B2 (ja) トルクセンサ
JP2643301B2 (ja) アブソリュートエンコーダ断線検出方法
JP4935241B2 (ja) データ保持装置、モータ制御装置及びモータ制御システム
JP3564550B2 (ja) パルスエンコーダの接続不良検出回路
JP3188806B2 (ja) 直流モータ回転不良検出装置および直流モータ駆動装置
EP1376810A1 (en) Fault sensing circuit for simple motor control
JP4419225B2 (ja) ロータリーエンコーダ
JPH0527355B2 (ja)
JP4462916B2 (ja) 基準電圧発生回路、誤出力防止回路、及び制御装置
JP7351214B2 (ja) モータ制御装置、電子機器、および故障検知方法
JP5096887B2 (ja) ロータリエンコーダ
KR0184564B1 (ko) 모터 보호 회로
KR100305563B1 (ko) 컴퓨터와의 인터페이싱기능을 구비한 팬모터 구동회로
KR100760854B1 (ko) 모터 보호 회로

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060510

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080905

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080930

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090106

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090114

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120123

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120123

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130123

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140123

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees