JP4462916B2

JP4462916B2 - 基準電圧発生回路、誤出力防止回路、及び制御装置

Info

Publication number: JP4462916B2
Application number: JP2003427272A
Authority: JP
Inventors: 和弘小松; 啓介木戸; 祐輔西田
Original assignee: Denso Ten Ltd
Current assignee: Denso Ten Ltd
Priority date: 2003-12-24
Filing date: 2003-12-24
Publication date: 2010-05-12
Anticipated expiration: 2023-12-24
Also published as: JP2005189927A

Description

本発明は基準電圧発生回路、誤出力防止回路、及び制御装置に関し、より詳細にはバン
ドギャップ電圧に基づく所定の基準電圧を出力する基準電圧発生回路、前記基準電圧の低
下による信号の誤出力を防止することのできる誤出力防止回路、及びこれらを含む制御装
置に関する。

従来から高精度で安定性の高い基準電圧を発生する基準電圧発生回路として、バンドギ
ャップ電圧に基づく基準電圧を出力するバンドギャップリファレンス回路（以下、ＢＧＲ
回路と記す）が知られている。

図８は、従来のＢＧＲ回路が接続された減電圧検知回路の概略構成を示した回路図であ
る。図中１１は、電源電圧からバンドギャップ電圧に基づく所定の基準電圧を生成して出
力するＢＧＲ回路を示しており、ＢＧＲ回路１１は電源電圧が供給される電源端子Ｖｉｎ
とグランド（ＧＮＤ）との間に接続され、生成された基準電圧が出力される出力端子Ｖｒ
ｅｆ１１ａがコンパレータ２の反転入力端子−に接続されている。コンパレータ２の非反
転入力端子＋は、電源端子ＶｉｎとＧＮＤとの間に直列に接続された抵抗Ｒ₁と抵抗Ｒ₂との接続点に接続されており、コンパレータ２の出力端子２ａから減電圧検知信号がマイコンや内部回路（図示せず）に出力されるようになっている。

次に、従来の減電圧検知回路１００の動作を説明する。図９（ａ）は、コンパレータ２
に入力されるＢＧＲ出力電圧（基準電圧）と抵抗分圧電圧との関係を示した図であり、（
ｂ）は、コンパレータ２の出力論理を示した図である。

図９（ａ）に示すようにＢＧＲ回路１１の出力端子Ｖｒｅｆ端子１１ａから出力され、
コンパレータ２の反転入力端子−に入力されるＢＧＲ出力電圧は、電源電圧がＶ₂（すなわち、ＢＧＲ回路１１の最低動作電圧）未満に低下するまで、約１．２５Ｖに維持され（
すなわち、一定の基準電圧が出力され）、電源電圧がＶ₂未満に低下すると、約１．２５Ｖの一定の基準電圧の出力が維持できずに急激に出力電圧が低下するようになっている。
一方、コンパレータ２の非反転入力端子＋に入力される抵抗分圧電圧は、電源電圧の低下
に伴ってリニアに低下するようになっている。

したがって、図９（ｂ）に示すように電源電圧がＶ₃（減電圧検知電圧）に低下するまでは、抵抗分圧電圧が基準電圧（約１．２５Ｖ）以上となっているためコンパレータ２か
らＨ信号が出力される。電源電圧がＶ₃未満に低下すると、抵抗分圧電圧が基準電圧（約１．２５Ｖ）より小さくなるためコンパレータ２からＬ信号が出力される。電源電圧がさ
らに低下してＶ₁（Ｖ₁＜Ｖ₂）未満に低下すると、ＢＧＲ出力電圧と抵抗分圧電圧との関係が逆転し、コンパレータ２からＨ信号が出力される。

減電圧検知回路１００では、減電圧検知後（すなわち、電源電圧がＶ₃未満に低下した後）、コンパレータ２からの出力信号の論理を保持（この場合、Ｌレベルに固定）することが重要であるが、上記したＢＧＲ回路１１は、電源電圧が最低動作電圧（図９ではＶ₂
）未満に低下すると正常な基準電圧が出力できなくなってしまうため、減電圧検知後、さ
らに電源電圧が低下した場合にコンパレータ２からＨ信号が誤出力される。

コンパレータ２の出力信号は、マイコンなどの制御回路のリセット信号などとして使用
されるため、電源電圧低下時にも誤出力がないように対策する必要があり、従来、このよ
うな電源電圧低下時の誤出力を防止するために、コンパレータ２とは別に電源電圧の低下
を検出するためのコンパレータ（図示せず）をさらに回路に組み込んで、これらコンパレ
ータの出力信号の論理をとって、コンパレータ２による誤出力をマスクする等の対策が行
われていた。

また、下記の特許文献１記載の減電圧検知回路には、減電圧検知信号を出力するコンパ
レータの出力が２度反転し減電圧検出を２度行ってしまうという上記と同様な課題に対し
て、分圧抵抗と電源との間に定電圧素子（ダイオード）を追加することにより、基準電圧
信号に基づいて作られる電圧と、分圧抵抗電圧とが同じになる条件を１回だけ成立させる
ようにして、誤作動を防止することが開示されている。

しかしながら、このような従来の減電圧検知回路では、電源電圧の低下を検出するため
のコンパレータ等の回路素子を別途組み込まなければならないため回路規模が大きくなっ
たり、回路素子の追加により消費電流が大きくなるといった問題があった。また、従来の
ＢＧＲ回路は、基準電圧を出力するだけのものであり、ＢＧＲ回路自身が異常な基準電圧
を出力しているかどうかを検出することができなかった。
特許第２６９０５２１号公報

課題を解決するための手段及びその効果

本発明は上記課題に鑑みなされたものであって、出力される基準電圧の低下を検出して
、基準電圧低下時の制御論理を固定させる信号を出力することのできる基準電圧発生回路
、回路規模や消費電流を大きくすることなく、電源電圧低下時における誤出力の発生を防
止することのできる誤出力防止回路、及びこれらを含む制御装置を提供することを目的と
している。

上記目的を達成するために本発明に係る基準電圧発生回路（１）は、バンドギャップ電圧に基づく所定の基準電圧を出力する出力段を含んで構成された基準電圧発生回路において、電源電圧の低下により所定の基準電圧が出力されなくなったことを検出し、該検出信号を基準電圧低下時の制御論理を固定するための信号として出力する論理固定信号出力手段を備え、該論理固定信号出力手段が、前記電源電圧の低下により所定の基準電圧が出力されなくなったことを、電流源から供給される前記出力段の駆動電流が該出力段に全て流されたことで検出するものであることを特徴としている。

上記基準電圧発生回路（１）によれば、前記電源電圧の低下により所定の基準電圧が出力されなくなったことを、電流源から供給される前記出力段の駆動電流が該出力段に全て流されたことで検出し、該検出信号が基準電圧低下時の制御論理を固定するための信号として出力されるので、前記所定の基準電圧を出力するのみならず、該所定の基準電圧が出力されなくなったことを検出して、論理固定信号を出力することができ、該論理固定信号を基準電圧低下時の誤論理の発生防止に役立てることができる。

また上記基準電圧発生回路（１）によれば、前記電流源から供給される前記出力段の駆動電流が該出力段に全て流されたことを検出することにより、前記所定の基準電圧が低下、すなわち前記電源電圧が最低動作電圧よりも低下したことを検出することができる。

また本発明に係る基準電圧発生回路（２）は、上記基準電圧発生回路（１）において、前記出力段に流れる駆動電流量を調整する電流量調整手段を備え、前記論理固定信号出力手段が、前記駆動電流が前記出力段に全て流されたことを、前記電流量調整手段に流れる電流を検出する電流検出手段で検出するものであることを特徴としている。

上記基準電圧発生回路（２）によれば、前記電流検出手段で前記電流量調整手段に流れる電流を検出することにより、前記駆動電流が前記出力段に全て流されたか否かを検出することができる。

また本発明に係る基準電圧発生回路（３）は、上記基準電圧発生回路（１）において、前記出力段に流れる駆動電流量を調整する電流量調整手段を備え、前記論理固定信号出力手段が、前記駆動電流が前記出力段に全て流されたことを、前記電流量調整手段に流れる電流値に基づいてスイッチング動作を行うスイッチ手段で検出するものであることを特徴としている。

上記基準電圧発生回路（３）によれば、トランジスタなどのスイッチ手段を用いることにより簡単な回路構成で前記駆動電流が前記出力段に全て流されたことを検出することができる。
また本発明に係る基準電圧発生回路（４）は、上記基準電圧発生回路（１）において、前記論理固定信号出力手段が、前記駆動電流が前記出力段に全て流されたことを、電流源から前記出力段へ供給される駆動電流の供給状態の変化に基づいて検出するものであることを特徴としている。
上記基準電圧発生回路（４）によれば、前記駆動電流が前記出力段に全て流されたことを、電流源から前記出力段へ供給される駆動電流の供給状態の変化に基づいて検出することができる。

また本発明に係る基準電圧発生回路（５）は、上記基準電圧発生回路（１）〜（４）のいずれかにおいて、前記論理固定信号出力手段が、ヒステリシス特性を有するものであることを特徴としている。

上記基準電圧発生回路（５）によれば、前記論理固定信号出力手段が、ヒステリシス特性を有するものであるので、論理固定信号の反転領域付近でのチャタリングを防止することができ、信号出力を安定させることができる。

また本発明に係る誤出力防止回路（１）は、上記基準電圧発生回路（１）〜（５）のいずれかから出力される基準電圧信号と電源電圧の抵抗分圧信号とを比較する比較手段と、前記基準電圧発生回路から出力される論理固定信号と前記比較手段から出力される減電圧検知信号とが入力され、減電圧時に論理固定された信号を出力する論理ゲート部とを備えていることを特徴としている。
また本発明に係る誤出力防止回路（２）は、バンドギャップ電圧に基づく所定の基準電圧を出力する出力段、及び電源電圧の低下により所定の基準電圧が出力されなくなったことを検出し、該検出信号を基準電圧低下時の制御論理を固定するための信号として出力する論理固定信号出力手段を含んで構成された基準電圧発生回路から出力される基準電圧信号と前記電源電圧の抵抗分圧信号とを比較する比較手段と、前記基準電圧発生回路から出力される論理固定信号と前記比較手段から出力される減電圧検知信号とが入力され、減電圧時に論理固定された信号を出力する論理ゲート部とを備えていることを特徴としている。

上記誤出力防止回路（１）、（２）によれば、前記基準電圧発生回路から出力される論理固定信号を用いることにより、減電圧時の出力論理を固定することができ、回路規模や消費電流を大きくすることなく、減電圧時における出力論理の異常、すなわち信号の誤出力を防止することができる。
また本発明に係る制御装置（１）は、バンドギャップ電圧に基づく所定の基準電圧を出
力する出力段と、電源電圧の低下により前記基準電圧が出力されなくなったことを検出し
、該検出信号を基準電圧低下時の制御論理を固定するための信号として出力する論理固定
信号出力手段とを有する基準電圧発生回路と、該基準電圧発生回路から出力される基準電
圧信号と前記電源電圧の抵抗分圧信号とを比較する比較手段と、前記基準電圧発生回路か
ら出力される論理固定信号と前記比較手段から出力される減電圧検知信号とが入力され、
減電圧時に論理固定された信号を出力する論理ゲート部とを有する誤出力防止回路と、前
記論理ゲート部から出力される前記論理固定された信号が入力される制御手段とを備えて
いることを特徴としている。
上記制御装置（１）によれば、前記基準電圧発生回路によって、前記電源電圧の低下に
より所定の基準電圧が出力されなくなったことが検出され、該検出信号が基準電圧低下時
の制御論理を固定するための信号として出力されるので、前記所定の基準電圧を出力する
のみならず、該所定の基準電圧が出力されなくなったことを検出して、論理固定信号を出
力することができ、該論理固定信号を基準電圧低下時の誤論理の発生防止に役立てること
ができる。
また、前記基準電圧発生回路から出力される論理固定信号を前記誤出力防止回路で用い
ることにより、減電圧時の出力論理を固定することができ、回路規模や消費電流を大きく
することなく、減電圧時における出力論理の異常、すなわち信号の誤出力を防止すること
ができ、前記制御手段における減電圧時の誤リセットを防止することができる。

以下、本発明に係る基準電圧発生回路及び誤出力防止回路の実施の形態を図面に基づい
て説明する。図１は、実施の形態（１）に係るＢＧＲ回路が接続された減電圧検知回路（
本発明に係る誤出力防止回路に相当）の概略構成を示した回路図である。但し、図８に示
した従来の減電圧検知回路１００と同一機能を有する構成部品には同一符号を付すことと
する。

図中１は、電源電圧からバンドギャップ電圧に基づく所定の基準電圧を生成して出力す
るＢＧＲ回路を示しており、ＢＧＲ回路１は電源電圧が供給される電源端子Ｖｉｎとグラ
ンド（ＧＮＤ）との間に接続され、生成された基準電圧が出力される出力端子Ｖｒｅｆ１
ａがコンパレータ２の反転入力端子−に接続され、コンパレータ２の非反転入力端子＋は
、電源端子ＶｉｎとＧＮＤとの間に直列に接続された抵抗Ｒ₁と抵抗Ｒ₂との接続点に接続されており、コンパレータ２の出力端子は、ＡＮＤゲート３の入力端子３ａに接続されている。

ＢＧＲ回路１に設けられた論理固定信号の出力端子１ｂがＡＮＤゲート３の入力端子３
ｂに接続されており、ＡＮＤゲート３の出力端子３ｃは、マイコンや内部回路（図示せず
）に接続されるようになっている。

図２は、実施の形態（１）に係るＢＧＲ回路１を示す回路図である。ＢＧＲ回路１は、
出力段を構成するＮＰＮ型トランジスタＴＲ１を備えている。ＴＲ１のコレクタは、電源
端子Ｖｉｎに接続されており、そのベースは定電流源１１を介して電源端子Ｖｉｎに接続
され、そのエミッタは出力端子Ｖｒｅｆ１ａと抵抗Ｒ１１とを介してＧＮＤに接続されて
いる。ＴＲ１のエミッタと抵抗Ｒ１１との接続点Ａには、ＮＰＮ型トランジスタＴＲ２、
ＮＰＮ型トランジスタＴＲ３のベースが共通接続されており、出力電圧がＴＲ２、ＴＲ３
のベースに帰還されるように構成されている。

ＴＲ２のエミッタは抵抗Ｒ１２、Ｒ１３を介してＧＮＤに接続されており、ＴＲ３のエ
ミッタは抵抗Ｒ１２と抵抗Ｒ１３との接続点Ｂに接続されている。これらＴＲ２、ＴＲ３
、抵抗Ｒ１２、抵抗Ｒ１３を含んでバンドギャップリファレンス部が構成されている。

ＴＲ２、ＴＲ３のコレクタは、ベースが共通接続されたＰＮＰ型トランジスタＴＲ４、
ＰＮＰ型トランジスタＴＲ５のコレクタにそれぞれ接続され、ＴＲ４、ＴＲ５のエミッタ
は、それぞれ抵抗Ｒ１４、抵抗Ｒ１５を介して電流源１１に接続されている。また、ＴＲ
４のベースとコレクタとが接続されており、これら抵抗Ｒ１４、ＴＲ４、抵抗Ｒ１５、Ｔ
Ｒ５を含んでカレントミラー回路が構成され、バンドギャップリファレンス部に定電流が
供給されるようになっている。

ＰＮＰ型トランジスタＴＲ６のベースはＴＲ３とＴＲ５との接続点Ｃに接続されるとと
もに、コンデンサＣ１を介してＧＮＤに接続されている。ＴＲ６のエミッタは、定電流源
１１とＴＲ１のベースとの間（Ｄ点）に接続され、そのコレクタは抵抗Ｒ１６を介してＧ
ＮＤに接続されている。ＮＰＮ型トランジスタＴＲ７のベースは、ＴＲ６のコレクタと抵
抗Ｒ１６との間（Ｅ点）に接続されており、そのエミッタはＧＮＤに接続され、またその
コレクタはインバータ１２を介して論理固定信号の出力端子１ｂに接続されるとともに、
定電流源１３を介して電源端子Ｖｉｎに接続されている。ＴＲ６を含んで電流調整手段が
構成されており、また抵抗Ｒ１６、ＴＲ７、インバータ１２を含んで論理固定信号出力手
段１ｃが構成されている。

次に実施の形態（１）に係るＢＧＲ回路１の動作について説明する。ＢＧＲ回路１は、
ＴＲ２、ＴＲ３のバンドギャップに応じてＴＲ２、ＴＲ３を流れるエミッタ電流Ｉ₂、Ｉ₃に基づいて、所定の基準電圧（約１．２５Ｖ）を生成し、ＴＲ１を介して出力端子Ｖｒｅｆ１ａから出力されるように制御されており、ＴＲ１の駆動電流は電流源１１から供給されるように構成されている。

電源電圧がＢＧＲ回路１の最低動作電圧以上である場合は、所定の基準電圧（１．２５
Ｖ）が出力端子Ｖｒｅｆ１ａから出力される。このとき電流源１１からＴＲ１のベースに
供給される電流の内、ＴＲ１の駆動に不要な余分なベース電流は、Ｄ点からＴＲ６、抵抗
Ｒ１６を介してＧＮＤに流される構成となっている。ＴＲ６、抵抗Ｒ１６に電流が流れる
ことにより、ＴＲ７を駆動させる電圧が確保され、ＴＲ７がＯＮされ、論理固定信号の出
力端子１ｂからＨ信号（基準電圧正常信号）が出力される。

一方、電源電圧がＢＧＲ回路１の最低動作電圧未満に低下した場合は、出力端子Ｖｒｅ
ｆ１ａから所定の基準電圧（１．２５Ｖ）より低い電圧が出力される。ＢＧＲ回路１は、
出力端子Ｖｒｅｆ１ａからの出力電圧がＴＲ２、ＴＲ３のベースに帰還される構成となっ
ているため、出力端子Ｖｒｅｆ１ａからの出力電圧が低下すると、ＴＲ１の飽和動作によ
り電流源１１から供給される駆動電流が全てＴＲ１のベースに供給される。そのため、Ｔ
Ｒ６に電流が流れなくなり、ＴＲ７を駆動させる電圧が確保できなくなり、ＴＲ７がＯＦ
Ｆされ、論理固定信号の出力端子１ｂからＬ信号（基準電圧異常信号）が出力される。

次に、減電圧検知回路１０の動作を説明する。図３（ａ）は、コンパレータ２に入力さ
れるＢＧＲ出力電圧（基準電圧）と抵抗分圧電圧との関係を示した図であり、図３（ｂ）
は、コンパレータ２、ＢＧＲ回路１の出力端子１ｂ、ＡＮＤゲート３の出力論理を示した
図である。なお、図３（ａ）に示したコンパレータ２に入力されるＢＧＲ出力電圧（基準
電圧）と抵抗分圧電圧との関係は、図９（ａ）に示した関係と同一であるので、ここでは
その説明を省略することとする。

図３（ｂ）に示すように電源電圧がＶ₃（減電圧検知電圧）に低下するまでは、抵抗分圧電圧が基準電圧（１．２５Ｖ）以上となっているためコンパレータ２からＨ信号が出力
される。また、ＢＧＲ回路１の論理固定信号の出力端子１ｂからは、Ｈ信号（基準電圧正
常信号）が出力され、その結果、ＡＮＤゲート３からＨ信号が出力される。

電源電圧がＶ₃未満（Ｖ₂−Ｖ₃区間）に低下すると、抵抗分圧電圧が基準電圧（１．２５Ｖ）より小さくなるためコンパレータ２からＬ信号が出力される。また、ＢＧＲ回路１の論理固定信号の出力端子１ｂからは、一定の基準電圧（１．２５Ｖ）が出力されている間（電源電圧がＶ₂に低下するまで）、Ｈ信号（基準電圧正常信号）が出力され、その結果、ＡＮＤゲート３からＬ信号が出力される。

電源電圧がさらに低下してＶ₂未満（Ｖ₁−Ｖ₂区間）に低下すると、出力端子Ｖｒｅｆ１ａからは一定の基準電圧が出力できなくなり、出力端子Ｖｒｅｆ１ａからの出力電圧が急激に低下し始める。抵抗分圧電圧は基準電圧（１．２５Ｖ）より小さいためコンパレータ２からＬ信号が出力されるが、ＢＧＲ回路１の論理固定信号の出力端子１ｂからは、Ｌ信号（基準電圧異常信号）が出力され、その結果、ＡＮＤゲート３からＬ信号が出力される。

電源電圧がさらに低下してＶ₁未満（Ｖ₁＜Ｖ₂）に低下すると、ＢＧＲ出力電圧と抵抗分圧電圧との関係が逆転し、コンパレータ２からＨ信号が出力されるが、ＢＧＲ回路１の論理固定信号の出力端子１ｂからは、Ｌ信号（基準電圧異常信号）が出力されるため、ＡＮＤゲート３からＬ信号が出力される。

上記実施の形態（１）に係るＢＧＲ回路１によれば、電源電圧の低下により所定の基準
電圧が出力されなくなったことを検出し、該検出信号が基準電圧低下時の制御論理を固定
するための信号として出力されるので、所定の基準電圧を出力するのみならず、該所定の
基準電圧が出力されなくなったことを検出して、論理固定信号を出力することができ、基
準電圧低下時の減電圧検知回路１０における誤論理の発生防止に役立てることができる。

また、電流源１１から供給されるＴＲ１の駆動電流がＴＲ１のベースに全て流されたこ
とをＴＲ７のＯＮ／ＯＦＦのスイッチング動作により検出することにより、所定の基準電
圧が低下、すなわち前記電源電圧がＢＧＲ回路１の最低動作電圧よりも低下したことを簡
単な回路構成で検出することができる。

また、ＢＧＲ回路１が接続された減電圧検知回路１０によれば、ＡＮＤゲート３でコン
パレータ２からの信号とＢＧＲ回路１の出力端子１ｂからの論理固定信号との論理積を取
っているので、コンパレータ２からＨ信号が出力されても、ＢＧＲ回路１の出力端子１ｂ
からＬ信号（基準電圧異常信号）が出力されている限り、ＡＮＤゲート３からＬ信号が出
力され、減電圧検知後（Ｖ₃以下）、確実に出力論理が固定され、誤論理の発生が防止される。ＡＮＤゲート３からの出力信号をマイコン等のリセット信号として使用すれば、低
電圧時の誤リセットを防止することができる。

次に実施の形態（２）に係るＢＧＲ回路が接続された減電圧検知回路について説明する
。但し実施の形態（２）に係る減電圧検知回路１０Ａの構成については、ＢＧＲ回路１を
除いて図１に示した減電圧検知回路１０の構成と略同様であるため、ＢＧＲ回路には異な
る符号を付し、その他の構成部品の説明をここでは省略する。

図４は実施の形態（２）に係るＢＧＲ回路１Ａの回路図である。なお、図２に示したＢ
ＧＲ回路１と同様の構成については、同一符号を付し、その説明を省略する。図４に示し
たＢＧＲ回路１Ａが、図２に示したＢＧＲ回路１と相違するのは、論理固定信号出力手段
１ｄの構成であり、以下、その相違点のみ説明することとする。

ＮＰＮ型トランジスタＴＲ８、ＴＲ９のエミッタはＧＮＤに接続されており、またそれ
らベースは共通接続され、さらにＴＲ８のベースとコレクタとが接続され、ＴＲ８、ＴＲ
９を含んでカレントミラー回路（電流検出手段）が構成されている。ＴＲ８のコレクタは
ＴＲ６のコレクタに接続され、ＴＲ９のコレクタは抵抗Ｒ１７を介して電源端子Ｖｉｎに
接続されている。

ＰＮＰ型トランジスタＴＲ１０のベースはＴＲ９のコレクタと抵抗Ｒ１７との間（Ｆ点
）に接続され、そのエミッタは電源端子Ｖｉｎに接続され、そのコレクタは論理固定信号
の出力端子１ｂに接続されるとともに、抵抗Ｒ１８を介してＧＮＤに接続されている。こ
れらＴＲ８、ＴＲ９、ＴＲ１０、抵抗Ｒ１８を含んで論理固定信号出力手段１ｄが構成さ
れている。

次に実施の形態（２）に係るＢＧＲ回路１Ａの動作について説明する。まず、電源電圧
がＢＧＲ回路１Ａの最低動作電圧以上である場合は、所定の基準電圧（１．２５Ｖ）が、
出力端子Ｖｒｅｆ１ａから出力される。このとき電流源１１からＴＲ１のベースに供給さ
れる電流の内、ＴＲ１の駆動に不要な余分なベース電流は、ＴＲ６を介してＴＲ８に流れ
る。ＴＲ８とＴＲ９とでカレントミラー回路を構成しているので、ＴＲ８に流れた電流と
同じ電流がＴＲ９に流れることにより、ＴＲ１０を駆動させる電圧が確保され、ＴＲ１０
がＯＮされ、論理固定信号の出力端子１ｂからＨ信号（基準電圧正常信号）が出力される
。

一方、電源電圧がＢＧＲ回路１Ａの最低動作電圧未満に低下した場合は、出力端子Ｖｒ
ｅｆ１ａから所定の基準電圧（１．２５Ｖ）より低い電圧が出力される。ＢＧＲ回路１は
、出力端子Ｖｒｅｆ１ａからの出力電圧がＴＲ２とＴＲ３とのベースに帰還される構成と
なっているため、出力電圧が低下すると、ＴＲ１の飽和動作により電流源１１から供給さ
れる駆動電流が全てＴＲ１のベースに供給される。そのため、ＴＲ６、ＴＲ８、ＴＲ９に
電流が流れなくなり、ＴＲ１０を駆動させる電圧が確保できなくなって、ＴＲ１０がＯＦ
Ｆとなり、論理固定信号の出力端子１ｂからＬ信号（基準電圧異常信号）が出力される。
なお、減電圧検知回路１０Ａの動作は、上記減電圧検知回路１０と略同様であるので、こ
こではその説明を省略する。

上記実施の形態（２）に係るＢＧＲ回路１Ａによれば、カレントミラー回路で構成され
た電流検出手段によりＴＲ６に流れる電流を検知することにより、出力端子Ｖｒｅｆ１ａ
から所定の基準電圧が出力できなくなった、すなわち、電源電圧がＢＧＲ回路１Ａの最低
動作電圧より低下したことを検出することができ、上記実施の形態（１）に係るＢＧＲ回
路１と略同様な効果を得ることができる。

なお、上記実施の形態（２）に係るＢＧＲ回路１Ａでは、論理固定信号出力手段１ｄに
カレントミラー回路からなる電流検出手段を設け、該電流検出手段に電流が流れなくなっ
たことをＴＲ１０で検出し、該検出信号を論理固定信号として出力するように構成されて
いるが、電流検出手段（この場合、ＴＲ８、ＴＲ９からなるカレントミラー回路）を用い
る別の実施の形態に係るＢＧＲ回路として、ＡＮＤゲートの回路構成を工夫した図６に示
すような回路構成を採用することもできる。図６に示したＢＧＲ回路１Ｂの回路構成によ
れば、論理固定信号出力手段１ｅを構成するカレントミラー回路での検出電流をＡＮＤゲ
ート３Ａの電流源とし、カレントミラー回路に電流が流れなくなったことでＡＮＤゲート
３Ａからの出力論理を固定することができる。

次に実施の形態（３）に係るＢＧＲ回路が接続された減電圧検知回路について説明する
。但し実施の形態（３）に係る減電圧検知回路１０Ｂの構成については、ＢＧＲ回路１を
除いて図１に示した減電圧検知回路１０と略同様であるため、異なる機能を有するＢＧＲ
回路には異なる符号を付し、その他の構成部品の説明をここでは省略する。

図６は実施の形態（３）に係るＢＧＲ回路１Ｃの回路図である。なお、図２に示したＢ
ＧＲ回路１と同一機能を有する構成部品については、同一符号を付し、その説明を省略す
る。図６に示したＢＧＲ回路１Ｃが、図２に示したＢＧＲ回路１と相違するのは、論理固
定信号出力手段１ｆの構成であり、以下、その相違点のみ説明することとする。

ＴＲ６のコレクタは、抵抗Ｒ１９と抵抗Ｒ２０とを介してＧＮＤに接続されている。Ｎ
ＰＮ型トランジスタＴＲ１１のベースはＴＲ６のコレクタと抵抗Ｒ１９との間（Ｇ点）に
接続され、そのエミッタはＧＮＤに接続されている。また、ＴＲ１１のコレクタは、抵抗
Ｒ２１を介して電源端子Ｖｉｎに接続されるとともに、インバータ１４を介して論理固定
信号の出力端子１ｂに接続されている。

ＮＰＮ型トランジスタＴＲ１２のベースは、ＴＲ１１のコレクタとインバータ１４との
接続点に接続されており、論理固定信号の出力端子１ｂへの出力電圧が帰還されるように
構成されている。また、ＴＲ１２のエミッタはＧＮＤに接続されており、そのコレクタは
抵抗Ｒ１９と抵抗２０との間（Ｈ点）に接続されている。これら抵抗Ｒ１９、抵抗Ｒ２０
、ＴＲ１１、ＴＲ１２、インバータ１４を含んでヒステリシス特性を有する論理固定信号
出力手段１ｆが構成されている。

次に実施の形態（３）に係るＢＧＲ回路１Ｃの動作について説明する。まず、電源電圧
がＢＧＲ回路１Ｃの最低動作電圧以上である場合は、所定の基準電圧（１．２５Ｖ）が、
出力端子Ｖｒｅｆ１ａから出力される。このとき電流源１１からＴＲ１のベースに供給さ
れる電流の内、ＴＲ１の駆動に不要な余分なベース電流はＴＲ６、抵抗Ｒ１９、Ｒ２０を
介してＧＮＤに流れる。したがって、Ｇ点では、ＴＲ１１を駆動させる電圧が確保され、
ＴＲ１１がＯＮされ、論理固定信号の出力端子１ｂからＨ信号（基準電圧正常信号）が出
力される。

一方、電源電圧がＢＧＲ回路１Ｃの最低動作電圧未満に低下した場合は、出力端子Ｖｒ
ｅｆ１ａから所定の基準電圧（１．２５Ｖ）より低い電圧が出力される。ＢＧＲ回路１Ｃ
は、出力端子Ｖｒｅｆ１ａからの出力電圧がＴＲ２とＴＲ３とのベースに帰還される構成
となっているため、出力電圧が低下すると、ＴＲ１の飽和動作により電流源１１から供給
される駆動電流が全てＴＲ１のベースに供給される。そのためＴＲ６に電流が流れなくな
り、ＴＲ１１を駆動させる電圧が確保できなくなって、ＴＲ１１がＯＦＦされ、論理固定
信号の出力端子１ｂからＬ信号（基準電圧異常信号）が出力される。

ＴＲ１１が一旦ＯＦＦされると、ＴＲ１２のベースに駆動電流が供給され、ＴＲ１２が
ＯＮされ、抵抗値が切り替えられる。したがって、例えば、抵抗Ｒ１９と抵抗Ｒ２０との
抵抗値が等しい場合、再度ＴＲ１１をＯＮさせるには、ＴＲ１１のＯＦＦ前の２倍の電流
値が必要になる。このように基準電圧が低下してＴＲ１１が一旦ＯＦＦされた場合、ＯＦ
Ｆ前の電流値よりも高い電流値が流れなければ、再度ＴＲ１１がＯＮされないようにヒス
テリシス特性を持たせている。

次に、減電圧検知回路１０Ｂの動作を説明する。図７（ａ）は、コンパレータ２に入力
されるＢＧＲ出力電圧（基準電圧）と抵抗分圧電圧との関係を示した図であり、（ｂ）は
、コンパレータ２、ＢＧＲ回路１Ｃの出力端子１ｂ、ＡＮＤゲート３の出力論理を示した
図である。なお、図７（ａ）に示したコンパレータ２に入力されるＢＧＲ出力電圧と抵抗
分圧電圧との関係は、図９（ａ）に示した関係と同一であるので、ここではその説明を省
略することとする。

実施の形態（３）に係る減電圧検知回路１０Ｂが、図３に示した減電圧検知回路１０の
動作と相違する点は、ＢＧＲ回路１Ｃの論理固定信号の出力端子１ｂからの出力論理の切
り替えがヒステリシス特性を有している点である。

図７（ｂ）に示すように電源電圧がＶ₃（減電圧検知電圧）に低下するまでは、抵抗分圧電圧が基準電圧（１．２５Ｖ）以上となっているためコンパレータ２からＨ信号が出力
される。また、ＢＧＲ回路１Ｃの論理固定信号の出力端子１ｂからは、Ｈ信号（基準電圧
正常信号）が出力され、その結果、ＡＮＤゲート３からＨ信号が出力されるようになって
いる。

電源電圧がＶ₃未満に低下すると、抵抗分圧電圧が基準電圧（１．２５Ｖ）より小さく
なるためコンパレータ２からＬ信号が出力される。また、ＢＧＲ回路１Ｃの論理固定信号
の出力端子１ｂからは、一定の基準電圧（１．２５Ｖ）が出力されている間（電源電圧が
Ｖ_TLに低下するまで）、Ｈ信号（基準電圧正常信号）が出力され、その結果、ＡＮＤゲート３からＬ信号が出力される。

電源電圧がさらに低下してＶ_TL未満に低下すると、出力端子Ｖｒｅｆ１ａから一定の基
準電圧が出力されなくなり、出力端子Ｖｒｅｆ１ａからの出力電圧が急激に低下し始める
。抵抗分圧電圧は基準電圧（１．２５Ｖ）より小さなためコンパレータ２からＬ信号が出
力されるが、ＢＧＲ回路１Ｃの論理固定信号の出力端子１ｂからは、Ｌ信号（基準電圧異
常信号）が出力され、その結果、ＡＮＤゲート３からＬ信号が出力されるようになってい
る。

電源電圧がさらに低下してＶ₁未満（Ｖ₁＜Ｖ_TL）に低下すると、ＢＧＲ出力電圧と抵抗分圧電圧との関係が逆転し、コンパレータ２からＨ信号が出力されるが、ＢＧＲ回路１Ｃの論理固定信号の出力端子１ｂからは、Ｌ信号（基準電圧異常信号）が出力されているため、ＡＮＤゲート３からＬ信号が出力される。

また、Ｖ_TL以下に低下した電源電圧が上昇した場合、ＢＧＲ回路１Ｃの論理固定信号の
出力論理の切り替えにヒステリシス特性を持たせているので、論理固定信号は、Ｖ_TLでは
ＬからＨに反転せずに、Ｖ_TH（＞Ｖ_TL）まで上昇した時点で、出力端子１ｂからの信号がＬからＨに反転される。

上記実施の形態（３）に係るＢＧＲ回路１Ｃによれば、論理固定信号出力手段１ｆが、
ヒステリシス特定を有しているので、基準電圧の異常を示す論理固定信号を出力した後、
該出力時（Ｖ_TL）よりも所定レベル高い電源電圧Ｖ_THに復帰するまでは、前記論理固定信号を反転させないようにして、論理固定信号の反転領域付近でのチャタリングを防止する
ことができ、信号出力を安定させることができる。

本発明の実施の形態（１）に係るＢＧＲ回路が接続された減電圧検知回路の概略構成を示す回路図である。実施の形態（１）に係るＢＧＲ回路の回路図である。（ａ）、（ｂ）は実施の形態（１）に係るＢＧＲ回路が接続された減電圧検知回路の動作を説明するための図である。実施の形態（２）に係るＢＧＲ回路を示す回路図である。別の実施の形態に係るＢＧＲ回路を示す回路図である。実施の形態（３）に係るＢＧＲ回路を示す回路図である。（ａ）、（ｂ）は実施の形態（３）に係るＢＧＲ回路が接続された減電圧検知回路の動作を説明するための図である。従来のＢＧＲ回路が接続された減電圧検知回路の概略構成を示す回路図である。（ａ）、（ｂ）は従来のＢＧＲ回路が接続された減電圧検知回路の動作を説明するための図である。

符号の説明

１、１Ａ、１Ｂ、１ＣＢＧＲ（バンドギャップリファレンス）回路
１ｃ、１ｄ、１ｅ、１ｆ論理固定信号出力手段
ＴＲ１〜ＴＲ１２トランジスタ
Ｒ１、Ｒ２、Ｒ１１〜Ｒ２１抵抗
２コンパレータ
３、３ＡＡＮＤゲート
１０、１０Ａ、１０Ｂ減電圧検知回路

Claims

バンドギャップ電圧に基づく所定の基準電圧を出力する出力段を含んで構成された基準電圧発生回路において、
電源電圧の低下により所定の基準電圧が出力されなくなったことを検出し、該検出信号を基準電圧低下時の制御論理を固定するための信号として出力する論理固定信号出力手段を備え、
該論理固定信号出力手段が、前記電源電圧の低下により所定の基準電圧が出力されなくなったことを、電流源から供給される前記出力段の駆動電流が該出力段に全て流されたことで検出するものであることを特徴とする基準電圧発生回路。
前記出力段に流れる駆動電流量を調整する電流量調整手段を備え、
前記論理固定信号出力手段が、前記駆動電流が前記出力段に全て流されたことを、前記電流量調整手段に流れる電流を検出する電流検出手段で検出するものであることを特徴とする請求項１記載の基準電圧発生回路。
前記出力段に流れる駆動電流量を調整する電流量調整手段を備え、
前記論理固定信号出力手段が、前記駆動電流が前記出力段に全て流されたことを、前記電流量調整手段に流れる電流量に基づいてスイッチング動作を行うスイッチ手段で検出するものであることを特徴とする請求項１記載の基準電圧発生回路。
前記論理固定信号出力手段が、前記駆動電流が前記出力段に全て流されたことを、電流源から前記出力段へ供給される駆動電流の供給状態の変化に基づいて検出するものであることを特徴とする請求項１記載の基準電圧発生回路。
前記論理固定信号出力手段が、ヒステリシス特性を有するものであることを特徴とする請求項１〜４のいずれかの項に記載の基準電圧発生回路。
請求項１〜５のいずれかの項に記載の基準電圧発生回路から出力される基準電圧信号と電源電圧の抵抗分圧信号とを比較する比較手段と、
前記基準電圧発生回路から出力される論理固定信号と前記比較手段から出力される減電圧検知信号とが入力され、減電圧時に論理固定された信号を出力する論理ゲート部とを備えていることを特徴とする誤出力防止回路。
バンドギャップ電圧に基づく所定の基準電圧を出力する出力段、及び電源電圧の低下により所定の基準電圧が出力されなくなったことを検出し、該検出信号を基準電圧低下時の制御論理を固定するための信号として出力する論理固定信号出力手段を含んで構成された基準電圧発生回路から出力される基準電圧信号と前記電源電圧の抵抗分圧信号とを比較する比較手段と、
前記基準電圧発生回路から出力される論理固定信号と前記比較手段から出力される減電圧検知信号とが入力され、減電圧時に論理固定された信号を出力する論理ゲート部とを備えていることを特徴とする誤出力防止回路。
バンドギャップ電圧に基づく所定の基準電圧を出力する出力段と、電源電圧の低下により前記基準電圧が出力されなくなったことを検出し、該検出信号を基準電圧低下時の制御論理を固定するための信号として出力する論理固定信号出力手段とを有する基準電圧発生回路と、
該基準電圧発生回路から出力される基準電圧信号と前記電源電圧の抵抗分圧信号とを比較する比較手段と、前記基準電圧発生回路から出力される論理固定信号と前記比較手段から出力される減電圧検知信号とが入力され、減電圧時に論理固定された信号を出力する論理ゲート部とを有する誤出力防止回路と、
前記論理ゲート部から出力される前記論理固定された信号が入力される制御手段とを備えていることを特徴とする制御装置。