JP3239044B2

JP3239044B2 - モータ駆動回路

Info

Publication number: JP3239044B2
Application number: JP13211695A
Authority: JP
Inventors: 武清奥村; 裕隆森田
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1995-05-30
Filing date: 1995-05-30
Publication date: 2001-12-17
Anticipated expiration: 2016-12-17
Also published as: JPH08331886A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、３相のホール素子から
の信号に応じてモータ駆動電流を制御するモータ駆動回
路に関する。

【０００２】

【従来の技術】従来より、ファン用のモータ等にホール
素子を利用した３相ブラシレスモータが利用されてい
る。この３相ブラシレスモータでは、ロータの位置を互
いに１２０゜位相が異なる交流信号を出力する３相のホ
ール素子によって検出し、この３相のホール素子の出力
に応じてステータコイルに対するモータ駆動電流供給を
制御する。

【０００３】このようなモータにおいて、ホール素子が
故障すると、その検出信号が異常なものになる。そこ
で、この検出信号に応じたモータ駆動電流の制御に支障
をきたし、所望の回転が行えなくなる。そこで、ホール
素子の故障を検出することが好ましい。通常の場合、こ
のホール素子の故障検出は、別に設けた回転検出部から
の出力と、各ホール素子からの出力の比較などによって
行う。

【０００４】

【発明が解決しようとする課題】しかし、各ホール素子
の出力毎に回路を設けると、それだけ回路が大きくなっ
てしまう。このため、より簡易な回路で、ホール素子の
異常を検出することが望まれていた。

【０００５】本発明は、上記課題に鑑みなされたもので
あり、簡易な回路で、ホール素子の異常を検出できるモ
ータ駆動回路を提供することを目的とする。

【０００６】

【課題を解決するための手段】本発明は、互いに１２０
゜位相が異なる交流信号を出力する３相のホール素子か
らの信号に応じて、モータ駆動電流を制御するモータ駆
動回路であって、上記３相のホール素子からの出力信号
の信号レベルを２値化する２値化部と、この２値化回路
の出力の論理演算により異常検出信号を出力する異常検
出部と、この異常検出部の出力を積分してノイズを除去
するコンデンサを含み、コンデンサの充放電状態によっ
てホール素子の異常を検出する異常信号処理部と、上記
ホール素子からの出力信号に対応する回転パルスに応じ
て、コンデンサへの充放電電流を生成すると共に、コン
デンサの充放電状態によってモータの回転数が所定以下
になったことを検出する回転検出部と、を有し、上記異
常信号処理部のコンデンサと、上記回転検出部のコンデ
ンサを兼用することで、このコンデンサを充放電状態に
よって、モータの回転数の低下とホール素子の異常とを
併せて検出することを特徴とする。

【０００７】また、上記コンデンサの充電状態の出力を
ラッチし、異常信号を出力するラッチ回路を有すること
を特徴とする。

【０００８】

【０００９】

【作用】このように、本発明によれば、２値化部におい
て３相のホール素子から信号を２値化する。そして、異
常検出部が２値化部の出力の論理演算によって異常を検
出する。

【００１０】そして、本発明では、回転検出部におい
て、回転パルスに応じて充放電されるコンデンサを用い
て、モータ回転数の低下を検出するとともに、このコン
デンサにより異常検出部からの異常検出信号の出力をフ
ィルタリングする。

【００１１】また、コンデンサの出力をラッチ回路でラ
ッチする。

【００１２】

【実施例】以下、本発明の実施例について、図面に基づ
いて説明する。

【００１３】「基本構成例」図１は、本発明の実施例の基本となる構成である基本構
成例の構成を示すブロック図であり、モータ駆動回路は
１つの半導体集積回路（ＩＣ）１００内に形成されてい
る。モータＭには、そのロータの位置を検出するため
に、３つのホール素子Ｈ１，Ｈ２，Ｈ３が設けられてい
る。なお、図においては、ホール素子Ｈ１，Ｈ２，Ｈ３
は、モータＭから離れて示したが、実際には、モータＭ
内に設けられている。そして、このホール素子Ｈ１，Ｈ
２，Ｈ３において、図２に示すように、１２０゜ずつ位
相が異なる３相のホール出力波形が得られる。ここで、
ホール素子Ｈ１の出力がＩＮ１、ホール素子Ｈ２の出力
がＩＮ２、ホール素子Ｈ３の出力がＩＮ３であり、これ
らＩＮ１、ＩＮ２、ＩＮ３は、それぞれホール素子Ｈ
１，Ｈ２，Ｈ３の両端電圧の差（ＩＮｎ＋とＩＮｎ−の
差：ｎ＝１，２，３）である。

【００１４】３つのホール素子Ｈ１、Ｈ２、Ｈ３には、
ＩＣ１００内のホールアンプ１２、１４、１６がそれぞ
れ接続されている。このホールアンプ１２、１４、１６
は、ホール素子Ｈ１、Ｈ２、Ｈ３の出力ＩＮ１、ＩＮ
２、ＩＮ３を大きなゲインで増幅して、２値化する。す
なわち、出力ＩＮ１、ＩＮ２、ＩＮ３が正の時にＨを出
力し、負の時にＬを出力する。なお、ホールアンプ１
２、１４、１６の出力が、それぞれＡ１、Ａ２、Ａ３で
ある。

【００１５】ホールアンプ１２、１４、１６の出力側
は、ロジック部２０に接続されており、ロジック部２０
に信号Ａ１、Ａ２、Ａ３が供給される。ロジック部２０
には、出力部２２が接続されており、この出力部２２に
ＩＣ１００の外部のモータＭが接続されている。出力部
２２は、複数の出力トランジスタを内蔵しており、この
出力トランジスタのＯＮ、ＯＦＦによって、モータＭに
おける界磁電流をモータＭのロータ位置に応じて制御
し、ロータを回転させる。すなわち、ロジック部２０
は、供給される信号Ａ１、Ａ２、Ａ３のＨ、Ｌの状況に
応じて、ロータ位置を検出し、これに応じて出力部２２
の出力トランジスタのＯＮ、ＯＦＦを制御して、ロータ
に回転力が生じるように、界磁電流を制御する。

【００１６】ここで、本基本構成例においては、ロジッ
ク部２０にホール素子異常検出部３０が接続されてお
り、ロジック部２０における信号の状態により、ホール
素子Ｈ１、Ｈ２、Ｈ３の異常を検出する。すなわち、ホ
ールアンプ１２、１４、１６の出力Ａ１、Ａ２、Ａ３
は、図３に示すように１２０°ずつ位相がずれてそれぞ
れＨ、Ｌを繰り返す。このため、２値化された信号Ａ
１、Ａ２、Ａ３は、図４に示すように、その全てがＨ、
またはＬになることはない。そこで、ホール素子異常検
出部３０は、信号Ａ１、Ａ２、Ａ３のＨ、Ｌの状況を判
定し、これらが全てＨまたは全てＬとなったことを検出
し、ホール素子Ｈ１，Ｈ２，Ｈ３の異常を検出する。

【００１７】ホール素子異常検出部３０には、ローパス
フィルタ３２が接続されており、このローパスフィルタ
３２は、ホール素子異常検出部３０の出力におけるノイ
ズを除去する。すなわち、ローパスフィルタ３２には、
ＩＣ１００の外部にあるコンデンサＣが接続されてお
り、ホール素子異常検出部３０の出力を積分する。これ
によってホール素子検出部３０の出力における瞬間的な
Ｈが除去される。

【００１８】ローパスフィルタ３２にはラッチ３４が接
続されており、ローパスフィルタ３２を通過した信号に
おいて、Ｈであった場合に、ホール素子が異常であると
の情報を保持する。そして、ホール素子の異常について
の出力が端子３６に現れる。なお、ホール素子異常検出
部３０は、ロジック部２０を介し、信号Ａ１、Ａ２、Ａ
３を受け入れたが、ロジック部２０を介さず直接受け入
れても良い。

【００１９】このように、本基本構成例によれば、ホー
ル素子異常検出部３０は、ホールアンプ１２、１４、１
６の出力信号の論理演算によってホール素子Ｈ１、Ｈ
２、Ｈ３の異常を検出する。従って、その回路が非常に
簡単であり、確実な検出が行える。なお、異常が検出さ
れた場合には、この検出信号（端子３６に現れる）によ
ってモータＭへの電力供給を停止したり、ホール素子が
異常であることの表示を行ったりする。

【００２０】「ロジック部２０の構成」図５にロジック
部２０の構成を示す。電源（５Ｖ）には、それぞれ抵抗
を介しトランジスタＱ１、Ｑ２、Ｑ５、Ｑ６、Ｑ９、Ｑ
１０のエミッタが接続されている。そして、トランジス
タＱ１とＱ２のベース同士が接続され、トランジスタＱ
５、Ｑ６のベース同士が接続され、トランジスタＱ９、
Ｑ１０のベース同士が接続されている。さらに、トラン
ジスタＱ２、Ｑ６、Ｑ１０は、そのベースコレクタ間が
短絡されている。従って、これらトランジスタＱ１、Ｑ
２、Ｑ５、Ｑ６、Ｑ９、Ｑ１０によって３つのカレント
ミラー回路が構成されている。このため、トランジスタ
Ｑ２に流れる電流に対応した電流がトランジスタＱ１の
コレクタから出力され、トランジスタＱ６に流れる電流
に対応した電流がトランジスタＱ５のコレクタから出力
され、トランジスタＱ１０に流れる電流に対応した電流
がトランジスタＱ９のコレクタから出力される。そし
て、トランジスタＱ１、Ｑ５、Ｑ９のコレクタが出力部
２２に接続されている。そこで、これらトランジスタＱ
１、Ｑ２、Ｑ３の出力が出力部２２に供給される。

【００２１】トランジスタＱ２のコレクタは、トランジ
スタＱ３及びトランジスタＱ８のコレクタに接続されて
いる。また、トランジスタＱ６のコレクタは、トランジ
スタＱ７及びトランジスタＱ１２のコレクタに接続され
ている。さらに、トランジスタＱ１０のコレクタは、ト
ランジスタＱ４及びトランジスタＱ１１のコレクタに接
続されている。また、トランジスタＱ３及びＱ４のエミ
ッタは定電流源Ｉ１を介しグランドに接続されており、
トランジスタＱ７及びＱ８のエミッタは、定電流源Ｉ２
を介しグランドに接続され、トランジスタＱ１１及びＱ
１２のエミッタは、定電流源Ｉ３を介しグランドに接続
されている。

【００２２】そして、トランジスタＱ３、Ｑ７、Ｑ１１
のベースには、所定の基準電圧Ｖｒｅｆが入力され、ト
ランジスタＱ４のベースには信号Ａ３が入力され、トラ
ンジスタＱ８のベースには信号Ａ２が入力され、トラン
ジスタＱ１２のベースには信号Ａ１が入力されている。
また、トランジスタＱ１及びＱ２の共通ベースと、トラ
ンジスタＱ５及びＱ６の共通ベースと、トランジスタＱ
９及びＱ１０の共通ベースがホール素子異常検出部３０
へ接続され、これらのベースの状態がホール素子異常検
出部３０に入力されている。なお、トランジスタＱ１，
Ｑ２，Ｑ５，Ｑ６，Ｑ９，Ｑ１０は、ＰＮＰ型であり、
トランジスタＱ３，Ｑ４，Ｑ７，Ｑ８，Ｑ１１，Ｑ１２
はＮＰＮ型である。

【００２３】このような回路において、信号Ａ１がＨで
あった場合には、トランジスタＱ１２がＯＮし、これに
よってトランジスタＱ６に電流が流れる。従って、トラ
ンジスタＱ５から出力部２２に所定の出力電流が流れる
と共に、トランジスタＱ５及びＱ６の共通ベースがＬと
なり、Ｓ２がＬになる。同様に信号Ａ２がＨであった場
合にはトランジスタＱ８がＯＮし、この電流がトランジ
スタＱ２、Ｑ１に流れ、Ｓ３がＬになる。さらに、信号
Ａ３がＨであった場合にはトランジスタＱ４がＯＮし、
トランジスタＱ１０、Ｑ９に電流が流れ、Ｓ１がＬにな
る。従って、信号Ａ１，Ａ２，Ａ３がすべてＨの場合に
出力Ｓ１，Ｓ２，Ｓ３がすべてＬとなる。

【００２４】一方、信号Ａ１がＬの場合には、トランジ
スタＱ１１がＯＮとなり、トランジスタＱ１０に電流が
流れ、Ｓ１がＬになる。同様に信号Ａ２がＬであればト
ランジスタＱ７に電流が流れトランジスタＱ６に電流が
流れ、Ｓ２がＬになる。さらに、信号Ａ３がＬであれば
トランジスタＱ３に電流が流れトランジスタＱ２にも電
流が流れ、Ｓ３がＬになる。従って、信号Ａ１，Ａ２，
Ａ３のすべてがＬになった場合にもＳ１，Ｓ２，Ｓ３が
すべてＬになる。

【００２５】そして、信号Ａ１、Ａ２、Ａ３が全てＨ、
または全てＬでない場合には、トランジスタＱ２、Ｑ
６、Ｑ１０のいずれか１つが２Ｉの電流を流し、いずれ
か１つのトランジスタがＯＦＦする。従って、この状態
ではＳ１、Ｓ２、Ｓ３のいすれか１つがＨとなる。

【００２６】従って、ホール素子の故障によって、信号
Ａ１、Ａ２、Ａ３の全てがＨまたはＬとなった場合に、
トランジスタＱ２、Ｑ６、Ｑ１０の全てが電流Ｉを流
し、Ｓ１、Ｓ２、Ｓ３の全てがＬになる。従って、この
ロジック部２０において、信号Ａ１，Ａ２，Ａ３がすべ
てＨまたはすべてＬという状態がＳ１，Ｓ２，Ｓ３がす
べてＬという信号に変換される。

【００２７】「ホール素子異常検出部３０の構成」次
に、図６にホール素子異常検出部３０の構成を示す。電
源（５Ｖ）には、抵抗を介しトランジスタＱ１３のエミ
ッタが接続されており、このトランジスタＱ１３のコレ
クタは抵抗を介しグランドに接続されている。トランジ
スタＱ１３のコレクタにはトランジスタＱ１４のベース
が接続されており、このトランジスタＱ１４のコレクタ
は抵抗を介し電源に接続され、そのエミッタはグランド
に接続されている。トランジスタＱ１４のコレクタには
トランジスタＱ１５のベースが接続され、トランジスタ
Ｑ１５のコレクタは出力トランジスタＱ２２のベースに
接続されている。そして、ロジック部２０の出力Ｓ３が
トランジスタＱ１３のベースに供給されている。同様
に、エミッタが抵抗を介し電源に接続されコレクタが抵
抗を介しグランドに接続されたトランジスタＱ１６と、
このトランジスタのＱ１６のコレクタにベースが接続さ
れコレクタが抵抗を介し電源に接続されエミッタがグラ
ンドに接続されたＱ１７と、このトランジスタＱ１７の
コレクタにベースに接続されエミッタがグランドに接続
されたＱ１８が設けられており、トランジスタＱ１６の
ベースに出力Ｓ２が供給され、トランジスタＱ１８のコ
レクタがトランジスタＱ２２のベースに接続されてい
る。さらに、同様の構成のＱ１９、Ｑ２０、Ｑ２１が設
けられ、Ｑ１９のベースに出力Ｓ１が供給され、トラン
ジスタＱ２１のコレクタが出力トランジスタＱ２２のベ
ースに接続されている。また、トランジスタＱ２２のベ
ースは抵抗Ｒを介し電源に接続されている。なお、トラ
ンジスタＱ１３，Ｑ１６，Ｑ１９はＰＮＰ型であり、ト
ランジスタＱ１４，Ｑ１５，Ｑ１７，Ｑ１８，Ｑ２０，
Ｑ２１，Ｑ２２はＮＰＮ型である。

【００２８】このような回路において、出力Ｓ３がＬで
あればトランジスタＱ１３がＯＮし、これによってトラ
ンジスタＱ１４がＯＮしトランジスタＱ１５はＯＦＦと
なる。一方、信号Ｓ３がＨであれば、トランジスタＱ１
３はＯＦＦし、トランジスタＱ１４もＯＦＦし、トラン
ジスタＱ１５がＯＮとなる。同様にＳ２がＬであればト
ランジスタＱ１８がＯＦＦし、Ｓ２がＨであればトラン
ジスタＱ１８がＯＮし、信号Ｓ１がＬであればトランジ
スタＱ２１がＯＦＦし、信号Ｓ１がＨであればトランジ
スタＱ２１がＯＮする。

【００２９】そして、トランジスタＱ１５、Ｑ１８、Ｑ
２１のいずれか１つでもＯＮしていれば、トランジスタ
Ｑ２２はＯＦＦとなっている。また、トランジスタＱ１
５、Ｑ１８、Ｑ２１の１つでもＯＮしていれば、抵抗Ｒ
に電流が流れ、トランジスタＱ２２のベースはＬとなる
ためトランジスタＱ２２はＯＦＦしている。しかし、出
力Ｓ１、Ｓ２、Ｓ３のいずれもがＬであった場合には、
トランジスタＱ１５、Ｑ１８、Ｑ２１の全てがＯＦＦと
なり、トランジスタＱ２２のベースがＨとなってこのト
ランジスタＱ２２がＯＮとなる。

【００３０】上述のように、ロジック部２０の出力Ｓ
１、Ｓ２、Ｓ３の全てがＬとなるのは、信号Ａ１、Ａ
２、Ａ３が全てＨまたは全てＬとなった場合、すなわち
ホール素子Ｈ１、Ｈ２、Ｈ３のいずれかが故障した時で
ある。そこで、このホール素子異常検出部３０におい
て、ホール素子の故障の場合に、トランジスタＱ２２が
ＯＮする。

【００３１】「ローパスフィルタ３２およびラッチ３４
の構成」次に、図７にローパスフィルタ３２及びラッチ
３４の構成を示す。ラッチ３４は、２つの抵抗と、ＮＰ
Ｎ型のトランジスタＱ２３と、外付のコンデンサＣから
なっている。トランジスタＱ２３のベースは抵抗を介し
電源に接続されており、このトランジスタＱ２３のコレ
クタは別の抵抗を介し電源に接続されている。さらにト
ランジスタＱ２３のエミッタはグランドに接続されてい
る。そして、トランジスタＱ２３のコレクタがコンデン
サＣに接続されている。また、コンデンサＣの他端はグ
ランドに接続されている。そして、ホール素子異常検出
部３０の出力であるトランジスタＱ２２のコレクタがト
ランジスタＱ２３のベースに接続されており、トランジ
スタＱ２３のコレクタが出力となっている。

【００３２】この回路において、トランジスタＱ２２が
ＯＮとなった場合に、トランジスタＱ２３のベースがＬ
となり、このトランジスタＱ２３がＯＦＦする。これに
よって、コンデンサＣ１に抵抗を介し充電電流が流れ、
トランジスタＱ２３のコレクタの電圧が上昇する。従っ
て、このトランジスタＱ２３のコレクタは、ホール素子
異常検出部３０の出力トランジスタＱ２２が所定時間以
上ＯＮした時にのみ十分高い電圧となる。

【００３３】ラッチ回路３４は、５つの抵抗と、３つの
ＮＰＮ型のトランジスタＱ２４、Ｑ２５、Ｑ２６と、２
つのダイオードＤ１、Ｄ２からなっている。フィルタ回
路３２の出力は、トランジスタＱ２４のベースに供給さ
れ、このトランジスタＱ２４はエミッタがグランドに接
続されコレクタが抵抗を介し電源に接続されている。ト
ランジスタＱ２４のコレクタには、エミッタがグランド
に接続されたトランジスタＱ２５のコレクタが接続され
ていると共に、エミッタがグランドに接続されたトラン
ジスタＱ２６のベースが抵抗を介し接続されている。ま
た、トランジスタＱ２５のベースは抵抗を介しトランジ
スタＱ２６のコレクタに接続されている。さらに、トラ
ンジスタＱ２６のコレクタは、抵抗と、トランジスタＱ
２６に向けて電流を流す２つの直列接続されたダイオー
ドＤ１、Ｄ２を介し電源に接続されている。そして、ト
ランジスタＱ２６のコレクタが抵抗を介し出力トランジ
スタＱ２８のベースに接続され、このトランジスタＱ２
８のエミッタはグランドに接続され、コレクタがラッチ
の出力となっている。従って、トランジスタＱ２４がＯ
ＦＦであった場合には、トランジスタＱ２６はＯＮし、
トランジスタＱ２５がＯＦＦし、トランジスタＱ２８の
ベースはＬとなっておりトランジスタＱ２８はＯＦＦ状
態である。一方、トランジスタＱ２４がＯＮすると、ト
ランジスタＱ２６がＯＦＦし、トランジスタＱ２５がＯ
Ｎとなる。これによって、トランジスタＱ２８のベース
がＨとなりトランジスタＱ２８がＯＮとなる。そして、
トランジスタＱ２４がＯＦＦとなった場合においても、
トランジスタＱ２５がＯＮしているため、トランジスタ
Ｑ２６のベースはＬであり、トランジスタＱ２８はＯＮ
したままとなる。従って、トランジスタＱ２４がＯＮす
ることによってトランジスタＱ２８をＯＮするというラ
ッチが機能する。なお、初期状態においては、コンデン
サＣ１が充電されていないため、トランジスタＱ２４は
必ずＯＦＦであり、トランジスタＱ２８はＯＦＦとなっ
ている。

【００３４】以上のように、本基本構成例により、ホー
ルアンプＨ１，Ｈ２，Ｈ３の出力信号であるＡ１、Ａ
２、Ａ３のいずれもがＨまたはＬとなった場合に、これ
を検出してラッチ出力に異常についての信号を得ること
ができる。そして、本基本構成例では、ロジック部２０
における回路の一部を利用して出力Ｓ１、Ｓ２、Ｓ３を
得ているため、ホール素子異常検出部３０の構成をより
簡略化することができる。

【００３５】「実施例」図８は実施例の構成を示すものであり、基本構成例のフ
ィルタ３２、ラッチ３４に代えて回転検出回路４０を有
している。なお、その他の構成は、基本構成例と同様で
ある。

【００３６】この回転検出回路４０は、ホールアンプ１
６の出力信号であるＡ３の状態からモータの回転状態を
検出する回路である。すなわち信号Ａ３がＨ、Ｌを繰り
返している場合には、正常と判定するが、信号Ａ３がＨ
またはＬの一方に固定されてしまった場合、すなわち回
転しない状態になった場合にこれを検出するものであ
る。そして、この非回転状態の検出の際にも、コンデン
サが必要となる。本実施例では、ホール素子異常検出部
３０の出力に対するフィルタリングを回転検出回路４０
のコンデンサＣ２によって兼用する。従って、外付コン
デンサの１つを省略することができ、またＩＣ１００の
端子の数も１つ少くすることができる。

【００３７】「回転検出部４０の構成」図９は、回転検
出回路４０の回路構成を示したものである。回転パル
ス、すなわちホールアンプ１６の出力信号Ａ３が入力さ
れるトランジスタＱ６６のコレクタは抵抗Ｒ１を介し電
源に接続され、エミッタはグランドに接続されている。
トランジスタＱ６６のコレクタは抵抗Ｒ３を介しエミッ
タが電源に接続されたＰＮＰ型トランジスタＱ５１のベ
ースに接続されている。このトランジスタＱ５１のコレ
クタは定電流源Ｉ５１を介しグランドに接続されてい
る。また、トランジスタＱ５１のコレクタには、エミッ
タが電源に接続されたトランジスタＱ５２のベースが接
続されている。トランジスタＱ５２のコレクタは定電流
源Ｉ５２を介しグランドに接続されていると共に抵抗Ｒ
４を介し電源に接続されている。また、トランジスタＱ
６６のコレクタは抵抗Ｒ２を介しエミッタが電源に接続
されたトランジスタＱ６３のベースに接続されており、
このトランジスタＱ５３のコレクタはトランジスタＱ５
２のコレクタに接続されている。さらに、トランジスタ
Ｑ５３のコレクタはトランジスタＱ５４のベースに接続
されており、このトランジスタＱ５４のエミッタは電源
に接続され、コレクタはＣＯＲＫ端子に接続されてい
る。また、トランジスタＱ５１のコレクタはＣ端子に接
続されており、このＣ端子には他端が電源に接続された
外付コンデンサＣ１が接続されている。なお、トランジ
スタＱ５１，Ｑ５２，Ｑ５３、Ｑ５４は、すべてＰＮＰ
型である。

【００３８】このような回路において回転パルスが入力
されると、そのＨによって、トランジスタＱ６６がＯＮ
する。これにより抵抗Ｒ１に電流が流れ、トランジスタ
Ｑ６６のコレクタはＬとなる。そこで、トランジスタＱ
５１及びＱ５３がＯＮする。一方、Ｃ端子と電源の間に
は、コンデンサＣ１があるため、この状態において、Ｃ
端子はＨとなっている。そこで、トランジスタＱ５２も
ＯＦＦとなっている。一方、回転パルスがＬとなると、
トランジスタＱ６６がＯＦＦとなり、トランジスタＱ５
１、Ｑ５３がＯＦＦとなる。しかしトランジスタＱ５２
は、Ｃ端子の電位が、Ｈから０．７Ｖ下がるまでの間
は、ＯＦＦしている。なお、定電流源Ｉ５１の電流によ
ってＣ端子は徐々にその電位が下がる。このように、ト
ランジスタＱ５３がＯＦＦであり、かつトランジスタＱ
５２がＯＦＦであると、トランジスタＱ５２がＯＮす
る。このＱ５４のコレクタはＣＯＲＫ端子に接続されて
おり、このＣＯＲＫ端子には、外付のコンデンサＣ２が
接続されている。そこで、トランジスタＱ５４のＯＮに
よってコンデンサＣ２が放電される。なお、トランジス
タＱ５４がＯＦＦの場合には、ＣＯＲＫ端子とグランド
を接続する抵抗Ｒ２０によってコンデンサ２が充電さ
れ、ＣＯＲＫ端子の電圧が下がる。そして、Ｃ端子の電
圧が電源に対し０．７Ｖ以上下がった場合には、トラン
ジスタＱ５２がＯＮし、トランジスタＱ５４がＯＦＦす
る。これにより、ＣＯＲＫ端子の電圧が下がることにな
る。

【００３９】すなわち、図１０に示すように回転パルス
としてＨが入力されると、これによってＣ端子がＨとな
り、回転パルスがＯＦＦとなるとトランジスタＱ５４が
ＯＮしＣＯＲＫ端子がＨとなる。そしてＣ端子の電圧が
０．７Ｖ下がった時にトランジスタＱ５４がＯＦＦとな
り、これによってＣＯＲＫ端子の電圧が徐々に減少し始
める。そして、回転パルスが周期的にＨとなることによ
って、同様の動作が繰り返され、ＣＯＲＫ端子は所定の
電位の間で上下を繰り返すことになる。

【００４０】一方、ＣＯＲＫ端子には抵抗Ｒ５を介しエ
ミッタが定電流源Ｉ５３を介し電源に接続されたトラン
ジスタＱ５５のベースが接続されている。このトランジ
スタＱ５５のコレクタは、エミッタがグランドに接続さ
れたトランジスタＱ５７のコレクタに接続されている。
定電流源Ｉ５３には、トランジスタＱ５６のエミッタが
接続されており、このトランジスタＱ５６のコレクタ
は、コレクタとベースが短絡されたトランジスタＱ５８
を介しグランドに接続されている。また、Ｑ５７とＱ５
８のベースは共通接続されている。そして、トランジス
タＱ５６のベースは抵抗Ｒ６を介し所定の基準電位Ｖｒ
ｅｆが入力されている。そして、トランジスタＱ５７の
コレクタには、エミッタがグランドに接続されたトラン
ジスタＱ５９のベースが接続されている。なお、トラン
ジスタＱ５５，Ｑ５６はＰＮＰ型であり、トランジスタ
Ｑ５７，Ｑ５８，Ｑ５９はＮＰＮ型である。

【００４１】従って、ＣＯＲＫ端子の電圧が、基準電圧
Ｖｒｅｆ以上であれば、トランジスタＱ５５は、トラン
ジスタＱ５６より電流が流れ難い傾向にあり、トランジ
スタＱ５９はＯＦＦしている。一方、ＣＯＲＫ端子の電
圧が基準電圧Ｖｒｅｆより低くなると、トランジスタＱ
５５の方が、トランジスタＱ５６より電流が流れ易くな
り、これによって、トランジスタＱ５９のベース電位が
上昇して、トランジスタＱ５９がＯＮする。従って、所
定の時間回転パルスが入力されないことによってトラン
ジスタＱ５９がＯＮされることとなる。このトランジス
タＱ５９は、図６におけるトランジスタＱ２４に対応
し、このトランジスタＱ５９のコレクタが接続されるラ
ッチ回路は、図７におけるラッチ回路３４と全く同一で
ある。そしてラッチ回路Ｑ２８のコレクタは、抵抗Ｒ１
１を介し電源に接続されていると共に、トランジスタＱ
６３のベースに接続されている。このトランジスタＱ６
９はエミッタがグランドに接続されると共にコレクタが
抵抗Ｒ６２を介し電源に接続されている。また、トラン
ジスタＱ６３のコレクタは抵抗Ｒ６３を介しトランジス
タＱ６５のベースに接続されると共に、抵抗６４を介し
トランジスタＱ６４のベースに接続されている。トラン
ジスタＱ６４のエミッタはグランドに接続されており、
コレクタは異常検出信号の出力となっている。また、ト
ランジスタＱ６５のエミッタはグランドに接続され、そ
のコレクタは出力部２２に接続されている。なお、トラ
ンジスタＱ６３，Ｑ６４，Ｑ６５はＮＰＮ型である。

【００４２】そして、ラッチ回路の出力トランジスタＱ
２８がＯＮすると、トランジスタＱ６３がＯＦＦし、ト
ランジスタＱ６４、Ｑ６５がＯＮする。従って、Ｑ６４
のＯＮによって、モータの非回転の信号を出力すること
ができる。また、トランジスタＱ６５をＯＮすることに
よって、出力部２２におけるモータ駆動信号の出力を停
止することによってモータの回転を停止することができ
る。

【００４３】そして、本実施例においては、図６におけ
るトランジスタＱ２２のコレクタが抵抗Ｒ３０を介しＣ
ＯＲＫ端子に接続されている。そこで、ホール素子異常
検出部３０においてホール素子の故障を検出し、トラン
ジスタＱ２２がＯＮすると、これによって、コンデンサ
Ｃ２の放電が起り、ＣＯＲＫ端子の電位が下がる。そし
て、このＣＯＲＫ端子の電圧が基準電圧Ｖｒｅｆより下
がった時に、回転停止と同様にラッチ回路に異常検出の
信号がラッチされ、トランジスタＱ６４、Ｑ６５がＯＮ
する。

【００４４】

【発明の効果】以上説明したように、本発明によれば、
異常検出部が２値化部の出力の論理演算によって異常を
検出する。このため、比較的簡単な回路で、正確なホー
ル素子の異常検出を行うことができる。

【００４５】そして、回転検出部におけるモータ回転数
の低下検出に用いるコンデンサを異常検出部の出力のフ
ィルタリングにも利用することによって、外付けコンデ
ンサを１つ減らすことができる。

【００４６】また、コンデンサの出力をラッチ回路でラ
ッチする。このため、異常検出信号を保持することがで
きる。

【図面の簡単な説明】

【図１】基本構成例の構成を示す図である。

【図２】ホール素子の出力を示す波形図である。

【図３】ホールアンプの出力を示す波形図である。

【図４】ホールアンプの出力を示す図である。

【図５】ロジック部２０の構成を示す回路図である。

【図６】ホール素子異常検出部３０の構成を示す回路
図である。

【図７】ローパスフィルタ回路３２およびラッチ回路
３４の構成を示す回路図である。

【図８】実施例の構成を示す回路図である。

【図９】回転検出回路４０の構成を示す回路図であ
る。

【図１０】各部の電位を示す波形図である。

【符号の説明】

１２、１４、１６ホールアンプ、２０ロジック部、
２２出力部、３０ホール素子異常検出部、３２ロー
パスフィルタ回路、３４ラッチ回路、４０回転検出回
路。

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H02P 6/16

Claims

(57)【特許請求の範囲】

【請求項１】互いに１２０゜位相が異なる交流信号を
出力する３相のホール素子からの信号に応じて、モータ
駆動電流を制御するモータ駆動回路であって、上記３相のホール素子からの出力信号の信号レベルを２
値化する２値化部と、この２値化回路の出力の論理演算
により異常検出信号を出力する異常検出部と、この異常検出部の出力を積分してノイズを除去するコン
デンサを含み、コンデンサの充放電状態によってホール
素子の異常を検出する異常信号処理部と、上記ホール素子からの出力信号に対応する回転パルスに
応じて、コンデンサへの充放電電流を生成すると共に、
コンデンサの充放電状態によってモータの回転数が所定
以下になったことを検出する回転検出部と、を有し、上記異常信号処理部のコンデンサと、上記回転検出部の
コンデンサを兼用することで、このコンデンサを充放電
状態によって、モータの回転数の低下とホール素子の異
常とを併せて検出することを特徴とするモータ駆動回
路。
【請求項２】請求項１に記載の回路において、さらに、上記コンデンサの充電状態の出力をラッチし、異常信号
を出力するラッチ回路を有することを特徴とするモータ
駆動回路。