JPH0847287A - モータのホール素子異常時保護回路 - Google Patents

Abstract

(57)【要約】 【目的】 磁極センサに用いたホール素子のオープンま
たはショート故障時に於けるモータ駆動制御の異常状態
を防止する。 【構成】 モータの磁極センサとしてのホール素子１１
をオペアンプ１２からの定電流化された制御電流Ｉcに
より駆動し、ホール素子１１の正負の出力を互い違いに
一対のコンパレータＣＰ１・ＣＰ２に入力し、各トラン
ジスタＱ１・Ｑ２を介して各コイルＬ１・Ｌ２を交互に
励磁してモータを回転させる。ホール素子１１のショー
ト故障を接地側電圧の変化により第１のコンパレータ２
により検出し、オープン故障を電源側電圧の変化により
第２のコンパレータ３により検出して、故障時には各コ
ンパレータにより両トランジスタをオフ状態にする。 【効果】 簡単な回路構成でホール素子のオープンまた
はショート故障を検出してモータの異常駆動を防止でき
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、モータのホール素子異
常時保護回路に関し、特に、磁極センサにホール素子を
用いたモータのホール素子異常時保護回路に関する。

【０００２】

【従来の技術】例えばブラシレスモータを駆動する場合
にその磁極センサにホール素子を用いる場合がある。そ
のようなモータ駆動制御として２相半波方式を用いた回
路の一例を図２に示す。

【０００３】図２においては、モータの磁極センサとし
てのホール素子１１にオペアンプ１２からの制御電流Ｉ
cを流し、そのホール素子１１の正負の信号出力を互い
違いになる組み合わせで、一対の互いに並列に設けられ
たコンパレータＣＰ１・ＣＰ２にそれぞれ入力して、両
コンパレータＣＰ１・ＣＰ２にて反転・非反転出力を作
るようにしている。そして、一方のコンパレータＣＰ１
の出力によりトランジスタＱ１（ＦＥＴ）を駆動し、他
方のコンパレータＣＰ２の出力によりトランジスタＱ２
（ＦＥＴ）を駆動して、モータの各コイルＬ１・Ｌ２を
交互に励磁して、モータを駆動する。

【０００４】この従来の回路に於いては、ホール素子１
１に例えば入力端子間にオープンまたはショート故障が
生じた場合には、次段のコンパレータの入力オフセット
などにより、両トランジスタＱ１・Ｑ２のいずれか一方
が常時オン状態になる虞がある。さらに場合によっては
両者共に常時オン状態になることが考えられ、そのよう
な場合には両トランジスタＱ１・Ｑ２にロック電流に相
当する電流が通電されたままになるという問題が生じ
る。

【０００５】

【発明が解決しようとする課題】このような従来技術の
問題点に鑑み、本発明の主な目的は、磁極センサに用い
たホール素子のオープンまたはショート故障時に於ける
モータ駆動制御の異常状態を防止し得るモータのホール
素子異常時保護回路を提供することにある。

【０００６】

【課題を解決するための手段】このような目的は、本発
明によれば、モータの磁極センサとしてのホール素子を
定電流駆動するためのホール素子制御回路と、前記ホー
ル素子からの信号出力の増減に応じて前記モータのコイ
ルに流す電流を制御するための駆動回路と、前記ホール
素子のオープン及びショートの各故障を検出すると共に
当該故障検出時には前記駆動回路の駆動を防止するため
の異常時駆動防止回路とを有し、前記異常時駆動防止回
路が、前記ホール素子の接地側の電位と第１の電圧閾値
とを比較する第１コンパレータと、前記ホール素子の電
源側の電位と第２の電圧閾値とを比較する第２のコンパ
レータとを有し、前記接地側電位が前記第１の電圧閾値
よりも低下しまたは前記電源側電位が前記第２の電圧閾
値よりも低下した場合の前記各コンパレータの出力によ
り前記駆動回路の駆動を無効にすることを特徴とするモ
ータのホール素子異常時保護回路を提供することにより
達成される。

【０００７】

【作用】このようにすれば、ホール素子のオープン故障
をホール素子の接地側の電位と第１の電圧閾値とを比較
する第１コンパレータにより判別できると共に、ホール
素子のショート故障をホール素子の電源側の電位と第２
の電圧閾値とを比較する第２のコンパレータにより判別
でき、いずれの場合に於いても故障と判断した各コンパ
レータの出力により駆動回路の駆動を無効にすることか
ら、ホール素子の異常時にモータが駆動されることがな
い。

【０００８】

【実施例】以下、本発明の好適実施例を添付の図面につ
いて詳しく説明する。

【０００９】図１は、本発明が適用されたブラシレスモ
ータの２相半波方式を用いた制御回路の要部回路図であ
り、前記従来例と同様の部分については同一の符号を付
してその詳しい説明を省略する。図１において、コネク
タＣＮ１を介して接続されたホール素子１１に制御電流
を流すためのオペアンプ１２の非反転端子には、電源Ｖ
i及び接地間に直列に接続された両抵抗Ｒ１・Ｒ２のノ
ードから取り出した基準電圧Ｖr1が入力し、反転入力端
子にはホール素子１１の接地側の電圧Ｖ１が入力するよ
うになっている。また、ホール素子１１の接地側は抵抗
Ｒ３を介して接地されている。

【００１０】これら抵抗Ｒ１・Ｒ２・Ｒ３とオペアンプ
１２とによりホール素子制御回路が構成され、ホール素
子１１を駆動する制御電流Ｉcをホール素子１１の入力
抵抗Ｒdのばらつきに影響されることなく定電流にして
いる。この制御電流Ｉcが、Ｉc＝Ｖr1／Ｒ３となるよう
に、オペアンプ１２の出力Ｖoutが動作する。ここで出
力Ｖoutとしては、入力抵抗Ｒdが最大（Ｒdmax）の場合
でも制御電流Ｉcを上記定電流として供給できる必要が
あり、オペアンプ１２の出力Ｖoutが最低でも、Ｖout＝
Ｉc（Ｒdmax＋Ｒ３）となるようにする。すなわち、オ
ペアンプ１２の電源電圧Ｖccを、出力降下分として例え
ば１．５Ｖ程度を考えて、Ｖcc＝（Ｖout＋１．５）Ｖ
にすると良い。

【００１１】ホール素子１１の負出力が、抵抗Ｒ４を介
して一方のコンパレータＣＰ１の反転入力端子に入力す
ると共に他方のコンパレータＣＰ２の非反転入力端子に
入力し、ホール素子１１の正出力が、抵抗Ｒ５を介して
一方のコンパレータＣＰ１の非反転入力端子に入力する
と共に他方のコンパレータＣＰ２の反転入力端子に入力
するようになっている。一方のコンパレータＣＰ１の出
力ラインは、電源Ｖiに抵抗Ｒ６を介して接続されてい
ると共に抵抗Ｒ７を介してトランジスタＱ１（ＦＥＴ）
のゲートに接続されている。また、他方のコンパレータ
ＣＰ２の出力ラインは、電源Ｖiに抵抗Ｒ７を介して接
続されていると共に抵抗Ｒ８を介してトランジスタＱ２
（ＦＥＴ）のゲートに接続されている。

【００１２】なお、これらトランジスタＱ１・Ｑ２によ
り駆動回路が構成され、各トランジスタＱ１・Ｑ２は、
ゲートが高電圧状態（Ｈｉ）になるとオンし、低電圧状
態（Ｌｏ）ではオフになるものであり、コネクタＣＮ２
を介してそれぞれモータの第１及び第２のコイルＬ１・
Ｌ２と接続されている。そして、トランジスタＱ１がオ
ン状態になると第１のコイルＬ１に電流が流れ、トラン
ジスタＱ２がオン状態になると第２のコイルＬ２に電流
が流れ、従来例と同様にモータが回転する。

【００１３】本発明による回路では、図１に示されるよ
うに異常時駆動防止回路１が設けられている。この異常
時駆動防止回路１には第１及び第２のコンパレータ２・
３が互いに並列に設けられている。第１のコンパレータ
２の非反転入力端子にはホール素子１１と抵抗Ｒ３との
ノードが接続され、第１のコンパレータ２の反転入力端
子には、電源Ｖi及び接地間に直列に接続された両抵抗
Ｒ１０・Ｒ１１のノードの電圧が入力するようにされて
いる。また、第２のコンパレータ３の非反転入力端子に
はオペアンプ１２とホール素子１１とのノードが接続さ
れ、第２のコンパレータ３の反転入力端子には、電源Ｖ
i及び接地間に直列に接続された両抵抗Ｒ１２・Ｒ１３
のノードの電圧が入力するようにされている。

【００１４】上記第１及び第２のコンパレータ２・３の
出力端子は、１つにまとめられて、一方のコンパレータ
ＣＰ１及び抵抗Ｒ７のノードに逆向きに接続されたダイ
オードＤ１を介して接続されると共に、他方のコンパレ
ータＣＰ２及び抵抗Ｒ９のノードにも逆向きに接続され
たダイオードＤ２を介して接続されている。

【００１５】第１のコンパレータ２の非反転入力端子へ
の入力電圧Ｖ１は、Ｖ１＝Ｉc・Ｒ３となり、第２のコ
ンパレータ３の非反転入力端子への入力電圧Ｖ２は、Ｖ
２＝Ｉc（Ｒd＋Ｒ３）となる。また、第１のコンパレー
タ２の反転入力端子への入力基準電圧Ｖr2を、両抵抗Ｒ
１０・Ｒ１１の値により、Ｉc・Ｒ３よりもわずかに低
く設定しておく。同様に、第２のコンパレータ３の反転
入力端子への入力基準電圧Ｖr3を、両抵抗Ｒ１２・Ｒ１
３の値により、Ｉc（Ｒdmin＋Ｒ３）よりもわずかに低
く設定しておく。ここでＲdminはホール素子１１の入力
抵抗値の最低値である。

【００１６】次に、本回路の作動要領について以下に示
す。ホール素子１１の入力オープン故障が生じた場合に
は、入力電圧Ｖ１が抵抗Ｒ３を介して接地されるため、
Ｖr2＞Ｖ１となり、第１のコンパレータ２のＬｏ出力に
より両トランジスタＱ１・Ｑ２のゲート電圧が共にＬｏ
になって、両トランジスタＱ１・Ｑ２が共にオフ状態な
る。従って、モータが駆動されることがない。

【００１７】また、ホール素子１１の入力ショート故障
が生じた場合には、入力電圧Ｖ２が、Ｖ２＝Ｖ１（＝Ｉ
c・Ｒ３）となる。正常時でもＶ２は、素子により異な
った値となり、Ｉc（Ｒdmin＋Ｒ３）＝＜Ｖ２＝＜Ｉc
（Ｒdmax＋Ｒ３）の間であり、上記ショート故障時には
Ｖr3＞Ｖ２となり、第２のコンパレータ３の出力がＬｏ
となり、上記オープン故障時と同様に両トランジスタＱ
１・Ｑ２が共にオフ状態なって、モータが駆動されるこ
とがない。

【００１８】このように、オペアンプ１２の電源電圧Ｖ
cc及び第１及び第２のコンパレータ２の各基準電圧Ｖr2
・Ｖr3の設定によって、ホール素子１１の入力抵抗Ｒd
が規格値と異なった状態を検出でき、その場合のトラン
ジスタ駆動出力を防止できる。すなわち、Ｖoutの飽和
を利用して、入力抵抗値が最大規格値Ｒdmax以上のもの
の場合には制御電流Ｉcが小さくなるため、ホール素子
１１の入力オープン故障検出と同様に、入力抵抗値が最
小規格値Ｒdminを下回るものの場合にはホール素子１１
の入力ショート故障検出と同様にして検出可能である。
また、コネクタＣＮ２のみ未接続の場合に電源電圧Ｖi
が印加された場合も、モータ駆動出力を防止できる。

【００１９】

【発明の効果】このように本発明によれば、ホール素子
の接地側及び電源側の各電位をそれぞれ対応する各コン
パレータの各閾値と比較して、ホール素子のオープン及
びショート故障をそれぞれ検出でき、検出時のコンパレ
ータの出力により駆動回路のモータ駆動状態を無効にす
ることから、簡単な回路構成で、ホール素子の異常時に
駆動回路が駆動し続けるような異常状態を防止できる。

【図面の簡単な説明】

【図１】本発明が適用されたブラシレスモータの制御回
路の要部回路図。

【図２】従来のブラシレスモータの制御回路の要部回路
図。

【符号の説明】

１ 異常時駆動防止回路 ２ 第１のコンパレータ ３ 第２のコンパレータ １１ ホール素子 １２ オペアンプ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 モータの磁極センサとしてのホール素子
   を定電流駆動するためのホール素子制御回路と、前記ホ
   ール素子からの信号出力の増減に応じてモータコイルに
   流す電流を制御するための駆動回路と、前記ホール素子
   のオープン及びショートの各故障を検出すると共に当該
   故障検出時には前記駆動回路の駆動を防止するための異
   常時駆動防止回路とを有し、 前記異常時駆動防止回路が、前記ホール素子の接地側の
   電位と第１の電圧閾値とを比較する第１コンパレータ
   と、前記ホール素子の電源側の電位と第２の電圧閾値と
   を比較する第２のコンパレータとを有し、前記接地側電
   位が前記第１の電圧閾値よりも低下しまたは前記電源側
   電位が前記第２の電圧閾値よりも低下した場合の前記各
   コンパレータの出力により前記駆動回路の駆動を無効に
   することを特徴とするモータのホール素子異常時保護回
   路。