JP2003348882A - モータ駆動回路の故障検出回路 - Google Patents
モータ駆動回路の故障検出回路Info
- Publication number
- JP2003348882A JP2003348882A JP2002155158A JP2002155158A JP2003348882A JP 2003348882 A JP2003348882 A JP 2003348882A JP 2002155158 A JP2002155158 A JP 2002155158A JP 2002155158 A JP2002155158 A JP 2002155158A JP 2003348882 A JP2003348882 A JP 2003348882A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- short
- motor
- failure
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Motors That Do Not Use Commutators (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Protection Of Static Devices (AREA)
- Control Of Ac Motors In General (AREA)
Abstract
(57)【要約】
【課題】 駆動素子に負担がかからずかつ故障部
位を判別可能にする。 【解決手段】 電源側駆動素子ＦＥＴ１〜３と接地側
駆動素子ＦＥＴ４〜６との各対のノードを３相モータ２
の各相に接続する。故障検出回路４のＣＰＵ５の両出力
ポートＰｃ１・２により第１・２トランジスタＱ１・２
をオン／オフし、各トランジスタに接続した第３・４ト
ランジスタＱ３・４を上記各ノードの状態によりオン／
オフし得るようにし、第３・４トランジスタＱ３・４の
オン／オフ状態を両検出ポートＰｉ１・２により検出す
る。出力ポートからオン／オフ組み合わせ信号を出力
し、両検出ポートで検出する各オン／オフ状態が、正常
時と、各駆動素子及びモータの電源側または接地側への
各ショート時とのそれぞれの場合で異なるものとなる組
み合わせを検出して、各ショート故障を判別する。故障
検出回路を４つのトランジスタによる簡単な構成で実現
でき、回路が高騰化することがない。
位を判別可能にする。 【解決手段】 電源側駆動素子ＦＥＴ１〜３と接地側
駆動素子ＦＥＴ４〜６との各対のノードを３相モータ２
の各相に接続する。故障検出回路４のＣＰＵ５の両出力
ポートＰｃ１・２により第１・２トランジスタＱ１・２
をオン／オフし、各トランジスタに接続した第３・４ト
ランジスタＱ３・４を上記各ノードの状態によりオン／
オフし得るようにし、第３・４トランジスタＱ３・４の
オン／オフ状態を両検出ポートＰｉ１・２により検出す
る。出力ポートからオン／オフ組み合わせ信号を出力
し、両検出ポートで検出する各オン／オフ状態が、正常
時と、各駆動素子及びモータの電源側または接地側への
各ショート時とのそれぞれの場合で異なるものとなる組
み合わせを検出して、各ショート故障を判別する。故障
検出回路を４つのトランジスタによる簡単な構成で実現
でき、回路が高騰化することがない。
Description
【０００１】
【発明の属する技術分野】本発明は、モータ駆動回路の
故障検出回路に関するものである。
故障検出回路に関するものである。
【０００２】
【従来の技術】従来、モータ駆動回路において、例えば
３相モータを駆動する回路として図５に示されるものが
ある。図では、電源・接地間に接続した電源側駆動素子
ＦＥＴ１・ＦＥＴ２・ＦＥＴ３と接地側駆動素子ＦＥＴ
４・ＦＥＴ５・ＦＥＴ６との対をモータＭの３相分並列
に設け、各電源・接地側駆動素子の各ノードをモータＭ
の各相別に接続している。なお、２相モータを駆動する
回路としても同様に接続して構成することができる。
３相モータを駆動する回路として図５に示されるものが
ある。図では、電源・接地間に接続した電源側駆動素子
ＦＥＴ１・ＦＥＴ２・ＦＥＴ３と接地側駆動素子ＦＥＴ
４・ＦＥＴ５・ＦＥＴ６との対をモータＭの３相分並列
に設け、各電源・接地側駆動素子の各ノードをモータＭ
の各相別に接続している。なお、２相モータを駆動する
回路としても同様に接続して構成することができる。
【０００３】このような回路において、各駆動素子のい
ずれかがショートする故障またはモータの電源側及び接
地側への各ショート故障が発生する場合がある。そのよ
うなショート故障が発生した場合には、モータ駆動開始
と同時にショートしている部分に短絡電流が流れ、駆動
素子が焼損するなどして破壊されてしまう虞がある。例
えば電流センサを設けるなどして駆動電流を検出し、上
限値以上の電流が検出されたらショート故障の虞がある
として、それ以上の駆動を停止し、さらに警報を発する
などすることができる。
ずれかがショートする故障またはモータの電源側及び接
地側への各ショート故障が発生する場合がある。そのよ
うなショート故障が発生した場合には、モータ駆動開始
と同時にショートしている部分に短絡電流が流れ、駆動
素子が焼損するなどして破壊されてしまう虞がある。例
えば電流センサを設けるなどして駆動電流を検出し、上
限値以上の電流が検出されたらショート故障の虞がある
として、それ以上の駆動を停止し、さらに警報を発する
などすることができる。
【０００４】
【発明が解決しようとする課題】しかしながら、電流を
検出してショート故障を判断するものにあっては、一旦
駆動電流を流すことになり、それにより一瞬でも回路に
大電流が流れてしまう。その場合、直ぐに駆動素子が破
壊されてしまうことはないが、駆動素子に悪影響を及ぼ
してしまうという問題がある。また、どの駆動素子が故
障しているのか判別できず、修理に時間がかかってしま
うという問題がある。
検出してショート故障を判断するものにあっては、一旦
駆動電流を流すことになり、それにより一瞬でも回路に
大電流が流れてしまう。その場合、直ぐに駆動素子が破
壊されてしまうことはないが、駆動素子に悪影響を及ぼ
してしまうという問題がある。また、どの駆動素子が故
障しているのか判別できず、修理に時間がかかってしま
うという問題がある。
【０００５】
【課題を解決するための手段】このような課題を解決し
て、駆動素子に負担がかからず、また故障部位を判別可
能なモータ駆動回路の故障検出回路を実現するために、
本発明に於いては、モータの電源側及び接地側に接続さ
れた電源側駆動素子及び接地側駆動素子のショート故障
または当該モータの電源側及び接地側への各ショート故
障を検出するためのモータ駆動回路の故障検出回路であ
って、前記故障検出回路が、第１及び第２チェック信号
出力ポートと第１及び第２状態検出ポートとを備える制
御回路と、前記第１及び第２チェック信号出力ポートか
らの各出力信号に応じてそれぞれオン／オフする第１及
び第２トランジスタと、前記第１トランジスタがオンし
かつ前記接地側駆動素子のショート時または前記モータ
の接地側へのショート時にオンする第３トランジスタ
と、前記第２トランジスタがオンしかつ前記電源側駆動
素子のショート時または前記モータの電源側へのショー
ト時にオンする第４トランジスタとを有し、前記第１及
び第２状態検出ポートが、前記第３及び第４トランジス
タ別に各オン／オフ状態を検出するように接続され、前
記モータの非駆動時に、前記第１及び第２チェック信号
出力ポートから複数種類のオン／オフ組み合わせ信号を
出力し、前記第１及び第２チェック信号出力ポートによ
り検出された前記第３及び第４トランジスタの各オン／
オフ状態により前記各駆動素子別のショート故障または
前記モータの電源側及び接地側への各ショート故障を検
出するものとした。
て、駆動素子に負担がかからず、また故障部位を判別可
能なモータ駆動回路の故障検出回路を実現するために、
本発明に於いては、モータの電源側及び接地側に接続さ
れた電源側駆動素子及び接地側駆動素子のショート故障
または当該モータの電源側及び接地側への各ショート故
障を検出するためのモータ駆動回路の故障検出回路であ
って、前記故障検出回路が、第１及び第２チェック信号
出力ポートと第１及び第２状態検出ポートとを備える制
御回路と、前記第１及び第２チェック信号出力ポートか
らの各出力信号に応じてそれぞれオン／オフする第１及
び第２トランジスタと、前記第１トランジスタがオンし
かつ前記接地側駆動素子のショート時または前記モータ
の接地側へのショート時にオンする第３トランジスタ
と、前記第２トランジスタがオンしかつ前記電源側駆動
素子のショート時または前記モータの電源側へのショー
ト時にオンする第４トランジスタとを有し、前記第１及
び第２状態検出ポートが、前記第３及び第４トランジス
タ別に各オン／オフ状態を検出するように接続され、前
記モータの非駆動時に、前記第１及び第２チェック信号
出力ポートから複数種類のオン／オフ組み合わせ信号を
出力し、前記第１及び第２チェック信号出力ポートによ
り検出された前記第３及び第４トランジスタの各オン／
オフ状態により前記各駆動素子別のショート故障または
前記モータの電源側及び接地側への各ショート故障を検
出するものとした。
【０００６】これによれば、第１及び第２チェック信号
出力ポートから例えば４種類のオン／オフ組み合わせ信
を出力することができ、第１及び第２状態検出ポートで
検出する第３及び第４トランジスタの各オン／オフ状態
が正常時と電源側駆動素子及び接地側駆動素子の各ショ
ート故障時とのそれぞれの場合で異なるものとなる組み
合わせが生じ得るため、各ショート故障を判別すること
ができる。同様に、モータの電源側及び接地側への各シ
ョート故障を判別することができる。そのような故障検
出回路を４つのトランジスタを用いるという簡単な構成
で実現でき、回路が高騰化することがない。
出力ポートから例えば４種類のオン／オフ組み合わせ信
を出力することができ、第１及び第２状態検出ポートで
検出する第３及び第４トランジスタの各オン／オフ状態
が正常時と電源側駆動素子及び接地側駆動素子の各ショ
ート故障時とのそれぞれの場合で異なるものとなる組み
合わせが生じ得るため、各ショート故障を判別すること
ができる。同様に、モータの電源側及び接地側への各シ
ョート故障を判別することができる。そのような故障検
出回路を４つのトランジスタを用いるという簡単な構成
で実現でき、回路が高騰化することがない。
【０００７】また、前記第１及び第２状態検出ポートに
より検出された前記第３及び第４トランジスタの各オン
／オフ状態により前記各トランジスタ別のオープン／シ
ョート故障を検出すると良い。第３及び第４トランジス
タの各オン／オフ状態は故障検出回路の各トランジスタ
のオープン／ショート故障状態に対しても変わり得るた
め、第１及び第２チェック信号出力ポートからの例えば
４種類のオン／オフ組み合わせ信号に対する第３及び第
４トランジスタの各オン／オフ状態を検出することによ
り、故障検出回路の各トランジスタのオープン／ショー
ト故障も検出することができる。これにより、第１及び
第２状態検出ポートにより正常時と異なるオン／オフ状
態を検出した場合に、組み合わせに応じてどのトランジ
スタのオープン／ショート故障なのかを判別し得る。
より検出された前記第３及び第４トランジスタの各オン
／オフ状態により前記各トランジスタ別のオープン／シ
ョート故障を検出すると良い。第３及び第４トランジス
タの各オン／オフ状態は故障検出回路の各トランジスタ
のオープン／ショート故障状態に対しても変わり得るた
め、第１及び第２チェック信号出力ポートからの例えば
４種類のオン／オフ組み合わせ信号に対する第３及び第
４トランジスタの各オン／オフ状態を検出することによ
り、故障検出回路の各トランジスタのオープン／ショー
ト故障も検出することができる。これにより、第１及び
第２状態検出ポートにより正常時と異なるオン／オフ状
態を検出した場合に、組み合わせに応じてどのトランジ
スタのオープン／ショート故障なのかを判別し得る。
【０００８】
【発明の実施の形態】以下に添付の図面に示された具体
例に基づいて本発明の実施の形態について詳細に説明す
る。
例に基づいて本発明の実施の形態について詳細に説明す
る。
【０００９】図１は、本発明が適用されたモータ駆動回
路及び故障検出回路を示す回路図であり、例えば車載用
装置に用いられる。図に示されるように、モータ駆動回
路１は、３相モータ２を駆動する回路として構成されて
おり、図示されないバッテリの正端子に接続されている
電源Ｖ側に３つの電源側駆動素子ＦＥＴ１・ＦＥＴ２・
ＦＥＴ３が互いに並列に接続され、バッテリの負端子に
接続されている接地Ｅ側に、３つの接地側駆動素子ＦＥ
Ｔ４・ＦＥＴ５・ＦＥＴ６が互いに並列に接続されてい
る。
路及び故障検出回路を示す回路図であり、例えば車載用
装置に用いられる。図に示されるように、モータ駆動回
路１は、３相モータ２を駆動する回路として構成されて
おり、図示されないバッテリの正端子に接続されている
電源Ｖ側に３つの電源側駆動素子ＦＥＴ１・ＦＥＴ２・
ＦＥＴ３が互いに並列に接続され、バッテリの負端子に
接続されている接地Ｅ側に、３つの接地側駆動素子ＦＥ
Ｔ４・ＦＥＴ５・ＦＥＴ６が互いに並列に接続されてい
る。
【００１０】電源側駆動素子ＦＥＴ１と接地側駆動素子
ＦＥＴ４とが直列に接続され、両者のノードがモータ２
のＵ相コイルの端子Ｕに接続されている。他の電源側駆
動素子ＦＥＴ２と接地側駆動素子ＦＥＴ５との対、及び
電源側駆動素子ＦＥＴ３と接地側駆動素子ＦＥＴ６との
対も同様であり、各ノードがモータ２の端子Ｖ及び端子
Ｗに接続されている。
ＦＥＴ４とが直列に接続され、両者のノードがモータ２
のＵ相コイルの端子Ｕに接続されている。他の電源側駆
動素子ＦＥＴ２と接地側駆動素子ＦＥＴ５との対、及び
電源側駆動素子ＦＥＴ３と接地側駆動素子ＦＥＴ６との
対も同様であり、各ノードがモータ２の端子Ｖ及び端子
Ｗに接続されている。
【００１１】各駆動素子ＦＥＴ１〜６の各ゲートが駆動
素子制御回路３により制御されるようになっており、例
えばモータ２がブラシレスモータの場合には図示されな
い位置センサの信号に応じて駆動制御回路３により各駆
動素子ＦＥＴ１〜６に順番にオン／オフ信号が出力され
て、モータ２の回転が制御される。
素子制御回路３により制御されるようになっており、例
えばモータ２がブラシレスモータの場合には図示されな
い位置センサの信号に応じて駆動制御回路３により各駆
動素子ＦＥＴ１〜６に順番にオン／オフ信号が出力され
て、モータ２の回転が制御される。
【００１２】そして、モータ２の各端子Ｕ・Ｖ・Ｗに接
続された線には、故障検出回路４が接続されている。故
障検出回路４には、故障検出制御を行う制御回路として
のＣＰＵ５と、ＣＰＵ５により制御される４つのトラン
ジスタＱ１・Ｑ２・Ｑ３・Ｑ４とが設けられている。Ｃ
ＰＵ５には、第１及び第２チェック信号出力ポートＰｃ
１・Ｐｃ２と、第１及び第２状態検出ポートＰｉ１・Ｐ
ｉ２とが設けられている。一方の出力ポートＰｃ１に
は、電源にエミッタ接続された第１トランジスタＱ１の
ベースが接続され、第１トランジスタＱ１のコレクタに
は第３トランジスタＱ３のエミッタが接続され、その第
３トランジスタＱ３のコレクタが接地されかつ一方の検
出ポートＰｉ１と接続されている。他方の出力ポートＰ
ｃ２には、エミッタ接地された第２トランジスタＱ２の
ベースが接続され、第２トランジスタＱ２のコレクタに
第４トランジスタＱ４のエミッタが接続され、その第４
トランジスタＱ４のコレクタが電源に接続されかつ他方
の入力ポートＰｉ２と接続されている。
続された線には、故障検出回路４が接続されている。故
障検出回路４には、故障検出制御を行う制御回路として
のＣＰＵ５と、ＣＰＵ５により制御される４つのトラン
ジスタＱ１・Ｑ２・Ｑ３・Ｑ４とが設けられている。Ｃ
ＰＵ５には、第１及び第２チェック信号出力ポートＰｃ
１・Ｐｃ２と、第１及び第２状態検出ポートＰｉ１・Ｐ
ｉ２とが設けられている。一方の出力ポートＰｃ１に
は、電源にエミッタ接続された第１トランジスタＱ１の
ベースが接続され、第１トランジスタＱ１のコレクタに
は第３トランジスタＱ３のエミッタが接続され、その第
３トランジスタＱ３のコレクタが接地されかつ一方の検
出ポートＰｉ１と接続されている。他方の出力ポートＰ
ｃ２には、エミッタ接地された第２トランジスタＱ２の
ベースが接続され、第２トランジスタＱ２のコレクタに
第４トランジスタＱ４のエミッタが接続され、その第４
トランジスタＱ４のコレクタが電源に接続されかつ他方
の入力ポートＰｉ２と接続されている。
【００１３】そして、第３トランジスタＱ３及び第４ト
ランジスタＱ４の両ベース間には、互いに直列にかつ第
４トランジスタＱ４に向けて順方向に接続された各一対
のダイオード（Ｄ１・Ｄ２、Ｄ３・Ｄ４、Ｄ５・Ｄ６）
が並列に３組設けられている。各対をなすダイオードの
各ノードが上記各端子Ｕ・Ｖ・Ｗと接続されている。
ランジスタＱ４の両ベース間には、互いに直列にかつ第
４トランジスタＱ４に向けて順方向に接続された各一対
のダイオード（Ｄ１・Ｄ２、Ｄ３・Ｄ４、Ｄ５・Ｄ６）
が並列に３組設けられている。各対をなすダイオードの
各ノードが上記各端子Ｕ・Ｖ・Ｗと接続されている。
【００１４】このようにして構成されたモータ駆動回路
及び故障検出回路における故障検出要領について以下に
示す。この故障検出にあっては、モータ２に駆動電流を
流す前に実施することができ、これにより初期故障を検
出し得る。また、駆動制御の途中でも随時実施するよう
にしても良い。
及び故障検出回路における故障検出要領について以下に
示す。この故障検出にあっては、モータ２に駆動電流を
流す前に実施することができ、これにより初期故障を検
出し得る。また、駆動制御の途中でも随時実施するよう
にしても良い。
【００１５】故障検出制御時には、両出力ポートＰｃ１
・Ｐｃ２からオン／オフ信号（Ｈ／Ｌ信号）を組み合わ
せ種類の数（４パターン）に応じて順次出力し、各パタ
ーン毎に両検出ポートＰｉ１・Ｐｉ２に入力される信号
をチェックする。各パターン毎の正常時の入力信号の状
態と実際の入力信号の状態とを比較することにより、故
障を検出することができる。
・Ｐｃ２からオン／オフ信号（Ｈ／Ｌ信号）を組み合わ
せ種類の数（４パターン）に応じて順次出力し、各パタ
ーン毎に両検出ポートＰｉ１・Ｐｉ２に入力される信号
をチェックする。各パターン毎の正常時の入力信号の状
態と実際の入力信号の状態とを比較することにより、故
障を検出することができる。
【００１６】具体的には、図２に示されるようになる。
図に示されるように、両出力ポートＰｃ１・Ｐｃ２から
の出力パターンは、Ｈ・Ｌ、Ｌ・Ｌ、Ｈ・Ｈ、Ｌ・Ｈの
４種類である。図には、各出力パターンに対する両検出
ポートＰｉ１・Ｐｉ２への正常時の場合、電源側駆動素
子ＦＥＴ１・ＦＥＴ２・ＦＥＴ３のショート故障の場合
またはモータの電源側へのショート故障の場合、接地側
駆動素子ＦＥＴ４・ＦＥＴ５・ＦＥＴ６のショート故障
の場合またはモータの接地側へのショート故障の場合の
各入力信号（Ｈ／Ｌ信号）の状態が示されている。この
入力信号の状態は、第３及び第４トランジスタＱ３・Ｑ
４のオン／オフ状態による。
図に示されるように、両出力ポートＰｃ１・Ｐｃ２から
の出力パターンは、Ｈ・Ｌ、Ｌ・Ｌ、Ｈ・Ｈ、Ｌ・Ｈの
４種類である。図には、各出力パターンに対する両検出
ポートＰｉ１・Ｐｉ２への正常時の場合、電源側駆動素
子ＦＥＴ１・ＦＥＴ２・ＦＥＴ３のショート故障の場合
またはモータの電源側へのショート故障の場合、接地側
駆動素子ＦＥＴ４・ＦＥＴ５・ＦＥＴ６のショート故障
の場合またはモータの接地側へのショート故障の場合の
各入力信号（Ｈ／Ｌ信号）の状態が示されている。この
入力信号の状態は、第３及び第４トランジスタＱ３・Ｑ
４のオン／オフ状態による。
【００１７】図２に示されるように、接地側駆動素子Ｆ
ＥＴ４〜６がショートしている場合またはモータが接地
側へショートしている場合には、出力パターンがＬ・Ｌ
の時に両検出ポートＰｉ１・Ｐｉ２への入力がＨ・Ｈと
なって正常時のＬ・Ｈと異なるため、接地側駆動素子Ｆ
ＥＴ４〜６のショート故障またはモータの接地側へのシ
ョート故障と判断できる。同様に、出力パターンがＨ・
Ｈの時に両検出ポートＰｉ１・Ｐｉ２への入力がＬ・Ｌ
となった場合には電源側駆動素子ＦＥＴ１〜３のショー
ト故障またはモータの電源側へのショート故障と判断で
き、出力パターンがＬ・Ｈの時に両検出ポートＰｉ１・
Ｐｉ２への入力がＬ・Ｌとなった場合には電源側駆動素
子ＦＥＴ１〜３のショート故障またはモータの電源側へ
のショート故障であり、Ｈ・Ｈとなった場合には接地側
駆動素子ＦＥＴ４〜６のショート故障またはモータの接
地側へのショート故障と判断できる。
ＥＴ４〜６がショートしている場合またはモータが接地
側へショートしている場合には、出力パターンがＬ・Ｌ
の時に両検出ポートＰｉ１・Ｐｉ２への入力がＨ・Ｈと
なって正常時のＬ・Ｈと異なるため、接地側駆動素子Ｆ
ＥＴ４〜６のショート故障またはモータの接地側へのシ
ョート故障と判断できる。同様に、出力パターンがＨ・
Ｈの時に両検出ポートＰｉ１・Ｐｉ２への入力がＬ・Ｌ
となった場合には電源側駆動素子ＦＥＴ１〜３のショー
ト故障またはモータの電源側へのショート故障と判断で
き、出力パターンがＬ・Ｈの時に両検出ポートＰｉ１・
Ｐｉ２への入力がＬ・Ｌとなった場合には電源側駆動素
子ＦＥＴ１〜３のショート故障またはモータの電源側へ
のショート故障であり、Ｈ・Ｈとなった場合には接地側
駆動素子ＦＥＴ４〜６のショート故障またはモータの接
地側へのショート故障と判断できる。
【００１８】このように、駆動前に故障検出信号として
４種類の出力パターンを出力して各出力パターンの入力
パターンを正常時のものと比較することにより、駆動素
子のショート故障やモータのショートを電源側または接
地側に分けて判断することができる。したがって、ショ
ート故障状態で駆動電流を流してしまって、他の正常な
駆動素子に大電流を流してしまうという不都合を防止で
き、正常な駆動素子の耐久性が損なわれることがない。
また、電源側または接地側に分けてショート故障を判断
することができるため、故障した素子の特定が容易にな
り、修理時間を短縮化し得るなど、メンテナンス性が良
い。
４種類の出力パターンを出力して各出力パターンの入力
パターンを正常時のものと比較することにより、駆動素
子のショート故障やモータのショートを電源側または接
地側に分けて判断することができる。したがって、ショ
ート故障状態で駆動電流を流してしまって、他の正常な
駆動素子に大電流を流してしまうという不都合を防止で
き、正常な駆動素子の耐久性が損なわれることがない。
また、電源側または接地側に分けてショート故障を判断
することができるため、故障した素子の特定が容易にな
り、修理時間を短縮化し得るなど、メンテナンス性が良
い。
【００１９】また、本回路によれば、上記と同様にし
て、故障検出回路４の各トランジスタＱ１〜４のオープ
ン／ショート故障を判別することができる。第１トラン
ジスタＱ１のオープン故障時には図３（ａ）のようにな
る。図に示されるように出力パターンがＬ・Ｈの時に両
検出ポートＰｉ１・Ｐｉ２への入力がＬ・Ｈとなった場
合には第１トランジスタＱ１のオープン故障であると判
断できる。なお、接地側駆動素子ＦＥＴ４〜６のショー
ト故障も起こしている場合には入力がＬ・Ｈとなり、図
２の場合（故障検出回路４が正常の場合）のＨ・Ｈと異
なるため、接地側駆動素子ＦＥＴ４〜６のショート故障
またはモータの接地側へのショート故障も起こしている
と判断することができる。
て、故障検出回路４の各トランジスタＱ１〜４のオープ
ン／ショート故障を判別することができる。第１トラン
ジスタＱ１のオープン故障時には図３（ａ）のようにな
る。図に示されるように出力パターンがＬ・Ｈの時に両
検出ポートＰｉ１・Ｐｉ２への入力がＬ・Ｈとなった場
合には第１トランジスタＱ１のオープン故障であると判
断できる。なお、接地側駆動素子ＦＥＴ４〜６のショー
ト故障も起こしている場合には入力がＬ・Ｈとなり、図
２の場合（故障検出回路４が正常の場合）のＨ・Ｈと異
なるため、接地側駆動素子ＦＥＴ４〜６のショート故障
またはモータの接地側へのショート故障も起こしている
と判断することができる。
【００２０】第１トランジスタＱ１のショート故障時に
は図３（ｂ）のようになる。図に示されるように、出力
パターンがＨ・Ｈの時に両検出ポートＰｉ１・Ｐｉ２へ
の入力がＨ・Ｌとなった場合には第１トランジスタＱ１
のショート故障であると判断できる。さらに、出力がＨ
・Ｌの時やＨ・Ｈの時に入力がＨ・Ｈとなった場合には
接地側駆動素子ＦＥＴ４〜６のショート故障またはモー
タの接地側へのショート故障も起こしていると判断する
ことができる。
は図３（ｂ）のようになる。図に示されるように、出力
パターンがＨ・Ｈの時に両検出ポートＰｉ１・Ｐｉ２へ
の入力がＨ・Ｌとなった場合には第１トランジスタＱ１
のショート故障であると判断できる。さらに、出力がＨ
・Ｌの時やＨ・Ｈの時に入力がＨ・Ｈとなった場合には
接地側駆動素子ＦＥＴ４〜６のショート故障またはモー
タの接地側へのショート故障も起こしていると判断する
ことができる。
【００２１】第３トランジスタＱ３のオープン故障時に
は図３（ｃ）のようになり、ショート故障時には図３
（ｄ）のようになる。第２トランジスタＱ２のオープン
故障時には図４（ａ）のようになり、ショート故障時に
は図４（ｂ）のようになる。第４トランジスタＱ４のオ
ープン故障時には図４（ｃ）のようになり、ショート故
障時には図４（ｄ）のようになる。それぞれにおける判
断を上記と同様に行うことができる。この故障検出回路
４に対する故障の判断は、上記したようにトランジスタ
Ｑ１〜４毎にかつオープン／ショート故障を検出するこ
とができるものであり、的確な故障判断を行うことがで
きる。
は図３（ｃ）のようになり、ショート故障時には図３
（ｄ）のようになる。第２トランジスタＱ２のオープン
故障時には図４（ａ）のようになり、ショート故障時に
は図４（ｂ）のようになる。第４トランジスタＱ４のオ
ープン故障時には図４（ｃ）のようになり、ショート故
障時には図４（ｄ）のようになる。それぞれにおける判
断を上記と同様に行うことができる。この故障検出回路
４に対する故障の判断は、上記したようにトランジスタ
Ｑ１〜４毎にかつオープン／ショート故障を検出するこ
とができるものであり、的確な故障判断を行うことがで
きる。
【００２２】このようにして、各トランジスタＱ１〜４
のオープン／ショート故障も判断することができるた
め、駆動素子ＦＥＴ１〜６のショート故障またはモータ
の電源側及び接地側への各ショート故障検出において、
そのための故障検出回路４が正常であるか否かを併せて
判断することができる。したがって、正確な駆動素子Ｆ
ＥＴ１〜６のショート故障またはモータの電源側及び接
地側への各ショート故障を検出することができる。
のオープン／ショート故障も判断することができるた
め、駆動素子ＦＥＴ１〜６のショート故障またはモータ
の電源側及び接地側への各ショート故障検出において、
そのための故障検出回路４が正常であるか否かを併せて
判断することができる。したがって、正確な駆動素子Ｆ
ＥＴ１〜６のショート故障またはモータの電源側及び接
地側への各ショート故障を検出することができる。
【００２３】なお、上記図示例では３相モータについて
示したが、２相モータや他の多相モータにも同様に適用
し得る。
示したが、２相モータや他の多相モータにも同様に適用
し得る。
【００２４】
【発明の効果】このように本発明によれば、第１及び第
２チェック信号出力ポートから例えば４種類のオン／オ
フ組み合わせ信を出力することができ、第１及び第２状
態検出ポートで検出する第３及び第４トランジスタの各
オン／オフ状態が正常時と電源側駆動素子及び接地側駆
動素子の各ショート故障時とのそれぞれの場合で異なる
ものとなる組み合わせが生じ得るため、各ショート故障
を判別することができる。同様に、モータの電源側及び
接地側への各ショート故障を判別することができる。そ
のような故障検出回路を４つのトランジスタを用いると
いう簡単な構成で実現でき、回路が高騰化することがな
い。
２チェック信号出力ポートから例えば４種類のオン／オ
フ組み合わせ信を出力することができ、第１及び第２状
態検出ポートで検出する第３及び第４トランジスタの各
オン／オフ状態が正常時と電源側駆動素子及び接地側駆
動素子の各ショート故障時とのそれぞれの場合で異なる
ものとなる組み合わせが生じ得るため、各ショート故障
を判別することができる。同様に、モータの電源側及び
接地側への各ショート故障を判別することができる。そ
のような故障検出回路を４つのトランジスタを用いると
いう簡単な構成で実現でき、回路が高騰化することがな
い。
【００２５】また、第３及び第４トランジスタの各オン
／オフ状態は故障検出回路の各トランジスタのオープン
／ショート故障状態に対しても変わり得るため、第１及
び第２チェック信号出力ポートからの例えば４種類のオ
ン／オフ組み合わせ信号に対する第３及び第４トランジ
スタの各オン／オフ状態を検出することにより、故障検
出回路の各トランジスタのオープン／ショート故障も検
出することができる。これにより、第１及び第２状態検
出ポートにより正常時と異なるオン／オフ状態を検出し
た場合に、組み合わせに応じてどのトランジスタのオー
プン／ショート故障なのかを判別し得るため、故障検出
回路の故障により駆動素子の故障を誤判別してしまうこ
とを防止することができる。
／オフ状態は故障検出回路の各トランジスタのオープン
／ショート故障状態に対しても変わり得るため、第１及
び第２チェック信号出力ポートからの例えば４種類のオ
ン／オフ組み合わせ信号に対する第３及び第４トランジ
スタの各オン／オフ状態を検出することにより、故障検
出回路の各トランジスタのオープン／ショート故障も検
出することができる。これにより、第１及び第２状態検
出ポートにより正常時と異なるオン／オフ状態を検出し
た場合に、組み合わせに応じてどのトランジスタのオー
プン／ショート故障なのかを判別し得るため、故障検出
回路の故障により駆動素子の故障を誤判別してしまうこ
とを防止することができる。
【図１】本発明が適用されたモータ駆動回路及び故障検
出回路を示す回路図。
出回路を示す回路図。
【図２】駆動素子のショート故障を判断するパターン
図。
図。
【図３】（ａ）は第１トランジスタのオープン故障を判
断するパターン図であり、（ｂ）はそのショート故障を
判断するパターン図であり、（ｃ）は第３トランジスタ
のオープン故障を判断するパターン図であり、（ｄ）は
そのショート故障を判断するパターン図である。
断するパターン図であり、（ｂ）はそのショート故障を
判断するパターン図であり、（ｃ）は第３トランジスタ
のオープン故障を判断するパターン図であり、（ｄ）は
そのショート故障を判断するパターン図である。
【図４】（ａ）は第２トランジスタのオープン故障を判
断するパターン図であり、（ｂ）はそのショート故障を
判断するパターン図であり、（ｃ）は第４トランジスタ
のオープン故障を判断するパターン図であり、（ｄ）は
そのショート故障を判断するパターン図である。
断するパターン図であり、（ｂ）はそのショート故障を
判断するパターン図であり、（ｃ）は第４トランジスタ
のオープン故障を判断するパターン図であり、（ｄ）は
そのショート故障を判断するパターン図である。
【図５】３相モータの駆動回路を示す概略図。
１ モータ駆動回路
２ モータ
３ 駆動制御回路
４ 故障検出回路
５ ＣＰＵ
ＦＥＴ１・ＦＥＴ２・ＦＥＴ３ 電源側駆動素子
ＦＥＴ４・ＦＥＴ５・ＦＥＴ６ 接地側駆動素子
Ｑ１・Ｑ２・Ｑ３・Ｑ４ トランジスタ
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 2G014 AA03 AB07 AB49 AC18
5G053 AA03 BA04 DA02 EA01 EB01
EC03 FA04
5H560 BB04 EB01 JJ01 JJ02 JJ11
RR02 TT15
5H576 AA15 BB06 BB07 CC04 DD02
DD07 HA03 LL24 LL55
Claims (2)
- 【請求項１】 モータの電源側及び接地側に接続された
電源側駆動素子及び接地側駆動素子のショート故障また
は当該モータの電源側及び接地側への各ショート故障を
検出するためのモータ駆動回路の故障検出回路であっ
て、 前記故障検出回路が、第１及び第２チェック信号出力ポ
ートと第１及び第２状態検出ポートとを備える制御回路
と、前記第１及び第２チェック信号出力ポートからの各
出力信号に応じてそれぞれオン／オフする第１及び第２
トランジスタと、前記第１トランジスタがオンしかつ前
記接地側駆動素子のショート時または前記モータの接地
側へのショート時にオンする第３トランジスタと、前記
第２トランジスタがオンしかつ前記電源側駆動素子のシ
ョート時または前記モータの電源側へのショート時にオ
ンする第４トランジスタとを有し、 前記第１及び第２状態検出ポートが、前記第３及び第４
トランジスタ別に各オン／オフ状態を検出するように接
続され、 前記モータの非駆動時に、前記第１及び第２チェック信
号出力ポートから複数種類のオン／オフ組み合わせ信号
を出力し、前記第１及び第２状態検出ポートにより検出
された前記第３及び第４トランジスタの各オン／オフ状
態により前記各駆動素子別のショート故障または前記モ
ータの電源側及び接地側への各ショート故障を検出する
ことを特徴とするモータ駆動回路の故障検出回路。 - 【請求項２】 前記第１及び第２チェック信号出力ポー
トにより検出された前記第３及び第４トランジスタの各
オン／オフ状態により前記各トランジスタ別のオープン
／ショート故障を検出することを特徴とする請求項１に
記載のモータ駆動回路の故障検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002155158A JP4125547B2 (ja) | 2002-05-29 | 2002-05-29 | モータ駆動回路の故障検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002155158A JP4125547B2 (ja) | 2002-05-29 | 2002-05-29 | モータ駆動回路の故障検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003348882A true JP2003348882A (ja) | 2003-12-05 |
| JP4125547B2 JP4125547B2 (ja) | 2008-07-30 |
Family
ID=29771741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002155158A Expired - Fee Related JP4125547B2 (ja) | 2002-05-29 | 2002-05-29 | モータ駆動回路の故障検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4125547B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005278278A (ja) * | 2004-03-24 | 2005-10-06 | Fuji Xerox Co Ltd | モータ制御装置及び画像形成装置 |
| JP2006308457A (ja) * | 2005-04-28 | 2006-11-09 | Denso Corp | 制御装置，ショート検出装置，負荷駆動システムおよびプログラム |
| JP2009055657A (ja) * | 2007-08-23 | 2009-03-12 | Nsk Ltd | モータの制御装置 |
| JP2009278791A (ja) * | 2008-05-15 | 2009-11-26 | Toyota Motor Corp | 短絡相特定方法 |
| CN105021971A (zh) * | 2015-06-11 | 2015-11-04 | 阳江核电有限公司 | 整流回路晶闸管运行状况测试方法以及测试装置 |
| KR101694048B1 (ko) * | 2015-08-18 | 2017-01-06 | 현대다이모스(주) | 모터 드라이버의 출력단 단락 감지회로 |
| KR102407332B1 (ko) * | 2020-12-11 | 2022-06-10 | 현대모비스 주식회사 | 레졸버의 출력신호 진단 장치 및 방법 |
-
2002
- 2002-05-29 JP JP2002155158A patent/JP4125547B2/ja not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005278278A (ja) * | 2004-03-24 | 2005-10-06 | Fuji Xerox Co Ltd | モータ制御装置及び画像形成装置 |
| JP4716158B2 (ja) * | 2004-03-24 | 2011-07-06 | 富士ゼロックス株式会社 | モータ制御装置及び画像形成装置 |
| JP2006308457A (ja) * | 2005-04-28 | 2006-11-09 | Denso Corp | 制御装置，ショート検出装置，負荷駆動システムおよびプログラム |
| JP4525456B2 (ja) * | 2005-04-28 | 2010-08-18 | 株式会社デンソー | 制御装置，ショート検出装置，負荷駆動システムおよびプログラム |
| JP2009055657A (ja) * | 2007-08-23 | 2009-03-12 | Nsk Ltd | モータの制御装置 |
| JP2009278791A (ja) * | 2008-05-15 | 2009-11-26 | Toyota Motor Corp | 短絡相特定方法 |
| CN105021971A (zh) * | 2015-06-11 | 2015-11-04 | 阳江核电有限公司 | 整流回路晶闸管运行状况测试方法以及测试装置 |
| KR101694048B1 (ko) * | 2015-08-18 | 2017-01-06 | 현대다이모스(주) | 모터 드라이버의 출력단 단락 감지회로 |
| KR102407332B1 (ko) * | 2020-12-11 | 2022-06-10 | 현대모비스 주식회사 | 레졸버의 출력신호 진단 장치 및 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4125547B2 (ja) | 2008-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11183963B2 (en) | Abnormality detection device | |
| JP2000293201A (ja) | 故障検出装置 | |
| JP2011188271A (ja) | ゲート駆動回路 | |
| JP2004157024A (ja) | 温度検出装置 | |
| JP2003348882A (ja) | モータ駆動回路の故障検出回路 | |
| JP2010028984A (ja) | 電力変換器 | |
| US7969107B2 (en) | Motor control device | |
| KR101665890B1 (ko) | 3상 모터 이상 감지 장치 | |
| JPH10332759A (ja) | 電気回路装置及び検査方法 | |
| JP2018102064A (ja) | モータ駆動システム | |
| JP2000125586A (ja) | 故障診断方法および装置 | |
| US5148092A (en) | Stepping motor driving circuit having failsafe function | |
| JP2003111297A (ja) | 蓄電素子の電圧検出回路 | |
| JP3748514B2 (ja) | センサの状態検出装置 | |
| JP2001238432A (ja) | 半導体電力変換装置 | |
| JPH04238272A (ja) | 漏洩電流検知機能を備えた電力供給回路 | |
| JPH0799796A (ja) | ステッピングモータの駆動装置 | |
| JPH0640756B2 (ja) | ステツピングモ−タの異常検知装置 | |
| KR0184564B1 (ko) | 모터 보호 회로 | |
| JPH0715992A (ja) | モータの大地短絡検出回路 | |
| JPH0720614Y2 (ja) | 電流検出回路 | |
| US20230336106A1 (en) | Motor driven appliance and protection method thereof | |
| JPS6219119Y2 (ja) | ||
| JPH1152032A (ja) | ５相モータの異常検出装置 | |
| JPH0527355B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050527 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080430 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080508 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130516 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130516 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140516 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |