JP4125547B2 - モータ駆動回路の故障検出回路 - Google Patents
モータ駆動回路の故障検出回路 Download PDFInfo
- Publication number
- JP4125547B2 JP4125547B2 JP2002155158A JP2002155158A JP4125547B2 JP 4125547 B2 JP4125547 B2 JP 4125547B2 JP 2002155158 A JP2002155158 A JP 2002155158A JP 2002155158 A JP2002155158 A JP 2002155158A JP 4125547 B2 JP4125547 B2 JP 4125547B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- short
- failure
- motor
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、モータ駆動回路の故障検出回路に関するものである。
【０００２】
【従来の技術】
従来、モータ駆動回路において、例えば３相モータを駆動する回路として図５に示されるものがある。図では、電源・接地間に接続した電源側駆動素子ＦＥＴ１・ＦＥＴ２・ＦＥＴ３と接地側駆動素子ＦＥＴ４・ＦＥＴ５・ＦＥＴ６との対をモータＭの３相分並列に設け、各電源・接地側駆動素子の各ノードをモータＭの各相別に接続している。なお、２相モータを駆動する回路としても同様に接続して構成することができる。
【０００３】
このような回路において、各駆動素子のいずれかがショートする故障またはモータの電源側及び接地側への各ショート故障が発生する場合がある。そのようなショート故障が発生した場合には、モータ駆動開始と同時にショートしている部分に短絡電流が流れ、駆動素子が焼損するなどして破壊されてしまう虞がある。例えば電流センサを設けるなどして駆動電流を検出し、上限値以上の電流が検出されたらショート故障の虞があるとして、それ以上の駆動を停止し、さらに警報を発するなどすることができる。
【０００４】
【発明が解決しようとする課題】
しかしながら、電流を検出してショート故障を判断するものにあっては、一旦駆動電流を流すことになり、それにより一瞬でも回路に大電流が流れてしまう。その場合、直ぐに駆動素子が破壊されてしまうことはないが、駆動素子に悪影響を及ぼしてしまうという問題がある。また、どの駆動素子が故障しているのか判別できず、修理に時間がかかってしまうという問題がある。
【０００５】
【課題を解決するための手段】
このような課題を解決して、駆動素子に負担がかからず、また故障部位を判別可能なモータ駆動回路の故障検出回路を実現するために、本発明に於いては、モータの電源側及び接地側に接続された電源側駆動素子及び接地側駆動素子のショート故障または当該モータの電源側及び接地側への各ショート故障を検出するためのモータ駆動回路の故障検出回路であって、前記故障検出回路が、第１及び第２チェック信号出力ポートと第１及び第２状態検出ポートとを備える制御回路と、前記第１及び第２チェック信号出力ポートからの各出力信号に応じてそれぞれオン／オフする第１及び第２トランジスタと、前記第１トランジスタがオンしかつ前記接地側駆動素子のショート時または前記モータの接地側へのショート時にオンする第３トランジスタと、前記第２トランジスタがオンしかつ前記電源側駆動素子のショート時または前記モータの電源側へのショート時にオンする第４トランジスタとを有し、前記第１及び第２状態検出ポートが、前記第３及び第４トランジスタ別に各オン／オフ状態を検出するように接続され、前記モータの非駆動時に、前記第１及び第２チェック信号出力ポートから複数種類のオン／オフ組み合わせ信号を出力し、前記第１及び第２チェック信号出力ポートにより検出された前記第３及び第４トランジスタの各オン／オフ状態により前記各駆動素子別のショート故障または前記モータの電源側及び接地側への各ショート故障を検出するものとした。
【０００６】
これによれば、第１及び第２チェック信号出力ポートから例えば４種類のオン／オフ組み合わせ信を出力することができ、第１及び第２状態検出ポートで検出する第３及び第４トランジスタの各オン／オフ状態が正常時と電源側駆動素子及び接地側駆動素子の各ショート故障時とのそれぞれの場合で異なるものとなる組み合わせが生じ得るため、各ショート故障を判別することができる。同様に、モータの電源側及び接地側への各ショート故障を判別することができる。そのような故障検出回路を４つのトランジスタを用いるという簡単な構成で実現でき、回路が高騰化することがない。
【０００７】
また、前記第１及び第２状態検出ポートにより検出された前記第３及び第４トランジスタの各オン／オフ状態により前記各トランジスタ別のオープン／ショート故障を検出すると良い。第３及び第４トランジスタの各オン／オフ状態は故障検出回路の各トランジスタのオープン／ショート故障状態に対しても変わり得るため、第１及び第２チェック信号出力ポートからの例えば４種類のオン／オフ組み合わせ信号に対する第３及び第４トランジスタの各オン／オフ状態を検出することにより、故障検出回路の各トランジスタのオープン／ショート故障も検出することができる。これにより、第１及び第２状態検出ポートにより正常時と異なるオン／オフ状態を検出した場合に、組み合わせに応じてどのトランジスタのオープン／ショート故障なのかを判別し得る。
【０００８】
【発明の実施の形態】
以下に添付の図面に示された具体例に基づいて本発明の実施の形態について詳細に説明する。
【０００９】
図１は、本発明が適用されたモータ駆動回路及び故障検出回路を示す回路図であり、例えば車載用装置に用いられる。図に示されるように、モータ駆動回路１は、３相モータ２を駆動する回路として構成されており、図示されないバッテリの正端子に接続されている電源Ｖ側に３つの電源側駆動素子ＦＥＴ１・ＦＥＴ２・ＦＥＴ３が互いに並列に接続され、バッテリの負端子に接続されている接地Ｅ側に、３つの接地側駆動素子ＦＥＴ４・ＦＥＴ５・ＦＥＴ６が互いに並列に接続されている。
【００１０】
電源側駆動素子ＦＥＴ１と接地側駆動素子ＦＥＴ４とが直列に接続され、両者のノードがモータ２のＵ相コイルの端子Ｕに接続されている。他の電源側駆動素子ＦＥＴ２と接地側駆動素子ＦＥＴ５との対、及び電源側駆動素子ＦＥＴ３と接地側駆動素子ＦＥＴ６との対も同様であり、各ノードがモータ２の端子Ｖ及び端子Ｗに接続されている。
【００１１】
各駆動素子ＦＥＴ１〜６の各ゲートが駆動素子制御回路３により制御されるようになっており、例えばモータ２がブラシレスモータの場合には図示されない位置センサの信号に応じて駆動制御回路３により各駆動素子ＦＥＴ１〜６に順番にオン／オフ信号が出力されて、モータ２の回転が制御される。
【００１２】
そして、モータ２の各端子Ｕ・Ｖ・Ｗに接続された線には、故障検出回路４が接続されている。故障検出回路４には、故障検出制御を行う制御回路としてのＣＰＵ５と、ＣＰＵ５により制御される４つのトランジスタＱ１・Ｑ２・Ｑ３・Ｑ４とが設けられている。ＣＰＵ５には、第１及び第２チェック信号出力ポートＰｃ１・Ｐｃ２と、第１及び第２状態検出ポートＰｉ１・Ｐｉ２とが設けられている。一方の出力ポートＰｃ１には、電源にエミッタ接続された第１トランジスタＱ１のベースが接続され、第１トランジスタＱ１のコレクタには第３トランジスタＱ３のエミッタが接続され、その第３トランジスタＱ３のコレクタが接地されかつ一方の検出ポートＰｉ１と接続されている。他方の出力ポートＰｃ２には、エミッタ接地された第２トランジスタＱ２のベースが接続され、第２トランジスタＱ２のコレクタに第４トランジスタＱ４のエミッタが接続され、その第４トランジスタＱ４のコレクタが電源に接続されかつ他方の入力ポートＰｉ２と接続されている。
【００１３】
そして、第３トランジスタＱ３及び第４トランジスタＱ４の両ベース間には、互いに直列にかつ第４トランジスタＱ４に向けて順方向に接続された各一対のダイオード（Ｄ１・Ｄ２、Ｄ３・Ｄ４、Ｄ５・Ｄ６）が並列に３組設けられている。各対をなすダイオードの各ノードが上記各端子Ｕ・Ｖ・Ｗと接続されている。
【００１４】
このようにして構成されたモータ駆動回路及び故障検出回路における故障検出要領について以下に示す。この故障検出にあっては、モータ２に駆動電流を流す前に実施することができ、これにより初期故障を検出し得る。また、駆動制御の途中でも随時実施するようにしても良い。
【００１５】
故障検出制御時には、両出力ポートＰｃ１・Ｐｃ２からオン／オフ信号（Ｈ／Ｌ信号）を組み合わせ種類の数（４パターン）に応じて順次出力し、各パターン毎に両検出ポートＰｉ１・Ｐｉ２に入力される信号をチェックする。各パターン毎の正常時の入力信号の状態と実際の入力信号の状態とを比較することにより、故障を検出することができる。
【００１６】
具体的には、図２に示されるようになる。図に示されるように、両出力ポートＰｃ１・Ｐｃ２からの出力パターンは、Ｈ・Ｌ、Ｌ・Ｌ、Ｈ・Ｈ、Ｌ・Ｈの４種類である。図には、各出力パターンに対する両検出ポートＰｉ１・Ｐｉ２への正常時の場合、電源側駆動素子ＦＥＴ１・ＦＥＴ２・ＦＥＴ３のショート故障の場合またはモータの電源側へのショート故障の場合、接地側駆動素子ＦＥＴ４・ＦＥＴ５・ＦＥＴ６のショート故障の場合またはモータの接地側へのショート故障の場合の各入力信号（Ｈ／Ｌ信号）の状態が示されている。この入力信号の状態は、第３及び第４トランジスタＱ３・Ｑ４のオン／オフ状態による。
【００１７】
図２に示されるように、接地側駆動素子ＦＥＴ４〜６がショートしている場合またはモータが接地側へショートしている場合には、出力パターンがＬ・Ｌの時に両検出ポートＰｉ１・Ｐｉ２への入力がＨ・Ｈとなって正常時のＬ・Ｈと異なるため、接地側駆動素子ＦＥＴ４〜６のショート故障またはモータの接地側へのショート故障と判断できる。同様に、出力パターンがＨ・Ｈの時に両検出ポートＰｉ１・Ｐｉ２への入力がＬ・Ｌとなった場合には電源側駆動素子ＦＥＴ１〜３のショート故障またはモータの電源側へのショート故障と判断でき、出力パターンがＬ・Ｈの時に両検出ポートＰｉ１・Ｐｉ２への入力がＬ・Ｌとなった場合には電源側駆動素子ＦＥＴ１〜３のショート故障またはモータの電源側へのショート故障であり、Ｈ・Ｈとなった場合には接地側駆動素子ＦＥＴ４〜６のショート故障またはモータの接地側へのショート故障と判断できる。
【００１８】
このように、駆動前に故障検出信号として４種類の出力パターンを出力して各出力パターンの入力パターンを正常時のものと比較することにより、駆動素子のショート故障やモータのショートを電源側または接地側に分けて判断することができる。したがって、ショート故障状態で駆動電流を流してしまって、他の正常な駆動素子に大電流を流してしまうという不都合を防止でき、正常な駆動素子の耐久性が損なわれることがない。また、電源側または接地側に分けてショート故障を判断することができるため、故障した素子の特定が容易になり、修理時間を短縮化し得るなど、メンテナンス性が良い。
【００１９】
また、本回路によれば、上記と同様にして、故障検出回路４の各トランジスタＱ１〜４のオープン／ショート故障を判別することができる。第１トランジスタＱ１のオープン故障時には図３（ａ）のようになる。図に示されるように出力パターンがＬ・Ｈの時に両検出ポートＰｉ１・Ｐｉ２への入力がＬ・Ｈとなった場合には第１トランジスタＱ１のオープン故障であると判断できる。なお、接地側駆動素子ＦＥＴ４〜６のショート故障も起こしている場合には入力がＬ・Ｈとなり、図２の場合（故障検出回路４が正常の場合）のＨ・Ｈと異なるため、接地側駆動素子ＦＥＴ４〜６のショート故障またはモータの接地側へのショート故障も起こしていると判断することができる。
【００２０】
第１トランジスタＱ１のショート故障時には図３（ｂ）のようになる。図に示されるように、出力パターンがＨ・Ｈの時に両検出ポートＰｉ１・Ｐｉ２への入力がＨ・Ｌとなった場合には第１トランジスタＱ１のショート故障であると判断できる。さらに、出力がＨ・Ｌの時やＨ・Ｈの時に入力がＨ・Ｈとなった場合には接地側駆動素子ＦＥＴ４〜６のショート故障またはモータの接地側へのショート故障も起こしていると判断することができる。
【００２１】
第３トランジスタＱ３のオープン故障時には図３（ｃ）のようになり、ショート故障時には図３（ｄ）のようになる。第２トランジスタＱ２のオープン故障時には図４（ａ）のようになり、ショート故障時には図４（ｂ）のようになる。第４トランジスタＱ４のオープン故障時には図４（ｃ）のようになり、ショート故障時には図４（ｄ）のようになる。それぞれにおける判断を上記と同様に行うことができる。この故障検出回路４に対する故障の判断は、上記したようにトランジスタＱ１〜４毎にかつオープン／ショート故障を検出することができるものであり、的確な故障判断を行うことができる。
【００２２】
このようにして、各トランジスタＱ１〜４のオープン／ショート故障も判断することができるため、駆動素子ＦＥＴ１〜６のショート故障またはモータの電源側及び接地側への各ショート故障検出において、そのための故障検出回路４が正常であるか否かを併せて判断することができる。したがって、正確な駆動素子ＦＥＴ１〜６のショート故障またはモータの電源側及び接地側への各ショート故障を検出することができる。
【００２３】
なお、上記図示例では３相モータについて示したが、２相モータや他の多相モータにも同様に適用し得る。
【００２４】
【発明の効果】
このように本発明によれば、第１及び第２チェック信号出力ポートから例えば４種類のオン／オフ組み合わせ信を出力することができ、第１及び第２状態検出ポートで検出する第３及び第４トランジスタの各オン／オフ状態が正常時と電源側駆動素子及び接地側駆動素子の各ショート故障時とのそれぞれの場合で異なるものとなる組み合わせが生じ得るため、各ショート故障を判別することができる。同様に、モータの電源側及び接地側への各ショート故障を判別することができる。そのような故障検出回路を４つのトランジスタを用いるという簡単な構成で実現でき、回路が高騰化することがない。
【００２５】
また、第３及び第４トランジスタの各オン／オフ状態は故障検出回路の各トランジスタのオープン／ショート故障状態に対しても変わり得るため、第１及び第２チェック信号出力ポートからの例えば４種類のオン／オフ組み合わせ信号に対する第３及び第４トランジスタの各オン／オフ状態を検出することにより、故障検出回路の各トランジスタのオープン／ショート故障も検出することができる。これにより、第１及び第２状態検出ポートにより正常時と異なるオン／オフ状態を検出した場合に、組み合わせに応じてどのトランジスタのオープン／ショート故障なのかを判別し得るため、故障検出回路の故障により駆動素子の故障を誤判別してしまうことを防止することができる。
【図面の簡単な説明】
【図１】本発明が適用されたモータ駆動回路及び故障検出回路を示す回路図。
【図２】駆動素子のショート故障を判断するパターン図。
【図３】（ａ）は第１トランジスタのオープン故障を判断するパターン図であり、（ｂ）はそのショート故障を判断するパターン図であり、（ｃ）は第３トランジスタのオープン故障を判断するパターン図であり、（ｄ）はそのショート故障を判断するパターン図である。
【図４】（ａ）は第２トランジスタのオープン故障を判断するパターン図であり、（ｂ）はそのショート故障を判断するパターン図であり、（ｃ）は第４トランジスタのオープン故障を判断するパターン図であり、（ｄ）はそのショート故障を判断するパターン図である。
【図５】３相モータの駆動回路を示す概略図。
【符号の説明】
１ モータ駆動回路
２ モータ
３ 駆動制御回路
４ 故障検出回路
５ ＣＰＵ
ＦＥＴ１・ＦＥＴ２・ＦＥＴ３ 電源側駆動素子
ＦＥＴ４・ＦＥＴ５・ＦＥＴ６ 接地側駆動素子
Ｑ１・Ｑ２・Ｑ３・Ｑ４ トランジスタ
【発明の属する技術分野】
本発明は、モータ駆動回路の故障検出回路に関するものである。
【０００２】
【従来の技術】
従来、モータ駆動回路において、例えば３相モータを駆動する回路として図５に示されるものがある。図では、電源・接地間に接続した電源側駆動素子ＦＥＴ１・ＦＥＴ２・ＦＥＴ３と接地側駆動素子ＦＥＴ４・ＦＥＴ５・ＦＥＴ６との対をモータＭの３相分並列に設け、各電源・接地側駆動素子の各ノードをモータＭの各相別に接続している。なお、２相モータを駆動する回路としても同様に接続して構成することができる。
【０００３】
このような回路において、各駆動素子のいずれかがショートする故障またはモータの電源側及び接地側への各ショート故障が発生する場合がある。そのようなショート故障が発生した場合には、モータ駆動開始と同時にショートしている部分に短絡電流が流れ、駆動素子が焼損するなどして破壊されてしまう虞がある。例えば電流センサを設けるなどして駆動電流を検出し、上限値以上の電流が検出されたらショート故障の虞があるとして、それ以上の駆動を停止し、さらに警報を発するなどすることができる。
【０００４】
【発明が解決しようとする課題】
しかしながら、電流を検出してショート故障を判断するものにあっては、一旦駆動電流を流すことになり、それにより一瞬でも回路に大電流が流れてしまう。その場合、直ぐに駆動素子が破壊されてしまうことはないが、駆動素子に悪影響を及ぼしてしまうという問題がある。また、どの駆動素子が故障しているのか判別できず、修理に時間がかかってしまうという問題がある。
【０００５】
【課題を解決するための手段】
このような課題を解決して、駆動素子に負担がかからず、また故障部位を判別可能なモータ駆動回路の故障検出回路を実現するために、本発明に於いては、モータの電源側及び接地側に接続された電源側駆動素子及び接地側駆動素子のショート故障または当該モータの電源側及び接地側への各ショート故障を検出するためのモータ駆動回路の故障検出回路であって、前記故障検出回路が、第１及び第２チェック信号出力ポートと第１及び第２状態検出ポートとを備える制御回路と、前記第１及び第２チェック信号出力ポートからの各出力信号に応じてそれぞれオン／オフする第１及び第２トランジスタと、前記第１トランジスタがオンしかつ前記接地側駆動素子のショート時または前記モータの接地側へのショート時にオンする第３トランジスタと、前記第２トランジスタがオンしかつ前記電源側駆動素子のショート時または前記モータの電源側へのショート時にオンする第４トランジスタとを有し、前記第１及び第２状態検出ポートが、前記第３及び第４トランジスタ別に各オン／オフ状態を検出するように接続され、前記モータの非駆動時に、前記第１及び第２チェック信号出力ポートから複数種類のオン／オフ組み合わせ信号を出力し、前記第１及び第２チェック信号出力ポートにより検出された前記第３及び第４トランジスタの各オン／オフ状態により前記各駆動素子別のショート故障または前記モータの電源側及び接地側への各ショート故障を検出するものとした。
【０００６】
これによれば、第１及び第２チェック信号出力ポートから例えば４種類のオン／オフ組み合わせ信を出力することができ、第１及び第２状態検出ポートで検出する第３及び第４トランジスタの各オン／オフ状態が正常時と電源側駆動素子及び接地側駆動素子の各ショート故障時とのそれぞれの場合で異なるものとなる組み合わせが生じ得るため、各ショート故障を判別することができる。同様に、モータの電源側及び接地側への各ショート故障を判別することができる。そのような故障検出回路を４つのトランジスタを用いるという簡単な構成で実現でき、回路が高騰化することがない。
【０００７】
また、前記第１及び第２状態検出ポートにより検出された前記第３及び第４トランジスタの各オン／オフ状態により前記各トランジスタ別のオープン／ショート故障を検出すると良い。第３及び第４トランジスタの各オン／オフ状態は故障検出回路の各トランジスタのオープン／ショート故障状態に対しても変わり得るため、第１及び第２チェック信号出力ポートからの例えば４種類のオン／オフ組み合わせ信号に対する第３及び第４トランジスタの各オン／オフ状態を検出することにより、故障検出回路の各トランジスタのオープン／ショート故障も検出することができる。これにより、第１及び第２状態検出ポートにより正常時と異なるオン／オフ状態を検出した場合に、組み合わせに応じてどのトランジスタのオープン／ショート故障なのかを判別し得る。
【０００８】
【発明の実施の形態】
以下に添付の図面に示された具体例に基づいて本発明の実施の形態について詳細に説明する。
【０００９】
図１は、本発明が適用されたモータ駆動回路及び故障検出回路を示す回路図であり、例えば車載用装置に用いられる。図に示されるように、モータ駆動回路１は、３相モータ２を駆動する回路として構成されており、図示されないバッテリの正端子に接続されている電源Ｖ側に３つの電源側駆動素子ＦＥＴ１・ＦＥＴ２・ＦＥＴ３が互いに並列に接続され、バッテリの負端子に接続されている接地Ｅ側に、３つの接地側駆動素子ＦＥＴ４・ＦＥＴ５・ＦＥＴ６が互いに並列に接続されている。
【００１０】
電源側駆動素子ＦＥＴ１と接地側駆動素子ＦＥＴ４とが直列に接続され、両者のノードがモータ２のＵ相コイルの端子Ｕに接続されている。他の電源側駆動素子ＦＥＴ２と接地側駆動素子ＦＥＴ５との対、及び電源側駆動素子ＦＥＴ３と接地側駆動素子ＦＥＴ６との対も同様であり、各ノードがモータ２の端子Ｖ及び端子Ｗに接続されている。
【００１１】
各駆動素子ＦＥＴ１〜６の各ゲートが駆動素子制御回路３により制御されるようになっており、例えばモータ２がブラシレスモータの場合には図示されない位置センサの信号に応じて駆動制御回路３により各駆動素子ＦＥＴ１〜６に順番にオン／オフ信号が出力されて、モータ２の回転が制御される。
【００１２】
そして、モータ２の各端子Ｕ・Ｖ・Ｗに接続された線には、故障検出回路４が接続されている。故障検出回路４には、故障検出制御を行う制御回路としてのＣＰＵ５と、ＣＰＵ５により制御される４つのトランジスタＱ１・Ｑ２・Ｑ３・Ｑ４とが設けられている。ＣＰＵ５には、第１及び第２チェック信号出力ポートＰｃ１・Ｐｃ２と、第１及び第２状態検出ポートＰｉ１・Ｐｉ２とが設けられている。一方の出力ポートＰｃ１には、電源にエミッタ接続された第１トランジスタＱ１のベースが接続され、第１トランジスタＱ１のコレクタには第３トランジスタＱ３のエミッタが接続され、その第３トランジスタＱ３のコレクタが接地されかつ一方の検出ポートＰｉ１と接続されている。他方の出力ポートＰｃ２には、エミッタ接地された第２トランジスタＱ２のベースが接続され、第２トランジスタＱ２のコレクタに第４トランジスタＱ４のエミッタが接続され、その第４トランジスタＱ４のコレクタが電源に接続されかつ他方の入力ポートＰｉ２と接続されている。
【００１３】
そして、第３トランジスタＱ３及び第４トランジスタＱ４の両ベース間には、互いに直列にかつ第４トランジスタＱ４に向けて順方向に接続された各一対のダイオード（Ｄ１・Ｄ２、Ｄ３・Ｄ４、Ｄ５・Ｄ６）が並列に３組設けられている。各対をなすダイオードの各ノードが上記各端子Ｕ・Ｖ・Ｗと接続されている。
【００１４】
このようにして構成されたモータ駆動回路及び故障検出回路における故障検出要領について以下に示す。この故障検出にあっては、モータ２に駆動電流を流す前に実施することができ、これにより初期故障を検出し得る。また、駆動制御の途中でも随時実施するようにしても良い。
【００１５】
故障検出制御時には、両出力ポートＰｃ１・Ｐｃ２からオン／オフ信号（Ｈ／Ｌ信号）を組み合わせ種類の数（４パターン）に応じて順次出力し、各パターン毎に両検出ポートＰｉ１・Ｐｉ２に入力される信号をチェックする。各パターン毎の正常時の入力信号の状態と実際の入力信号の状態とを比較することにより、故障を検出することができる。
【００１６】
具体的には、図２に示されるようになる。図に示されるように、両出力ポートＰｃ１・Ｐｃ２からの出力パターンは、Ｈ・Ｌ、Ｌ・Ｌ、Ｈ・Ｈ、Ｌ・Ｈの４種類である。図には、各出力パターンに対する両検出ポートＰｉ１・Ｐｉ２への正常時の場合、電源側駆動素子ＦＥＴ１・ＦＥＴ２・ＦＥＴ３のショート故障の場合またはモータの電源側へのショート故障の場合、接地側駆動素子ＦＥＴ４・ＦＥＴ５・ＦＥＴ６のショート故障の場合またはモータの接地側へのショート故障の場合の各入力信号（Ｈ／Ｌ信号）の状態が示されている。この入力信号の状態は、第３及び第４トランジスタＱ３・Ｑ４のオン／オフ状態による。
【００１７】
図２に示されるように、接地側駆動素子ＦＥＴ４〜６がショートしている場合またはモータが接地側へショートしている場合には、出力パターンがＬ・Ｌの時に両検出ポートＰｉ１・Ｐｉ２への入力がＨ・Ｈとなって正常時のＬ・Ｈと異なるため、接地側駆動素子ＦＥＴ４〜６のショート故障またはモータの接地側へのショート故障と判断できる。同様に、出力パターンがＨ・Ｈの時に両検出ポートＰｉ１・Ｐｉ２への入力がＬ・Ｌとなった場合には電源側駆動素子ＦＥＴ１〜３のショート故障またはモータの電源側へのショート故障と判断でき、出力パターンがＬ・Ｈの時に両検出ポートＰｉ１・Ｐｉ２への入力がＬ・Ｌとなった場合には電源側駆動素子ＦＥＴ１〜３のショート故障またはモータの電源側へのショート故障であり、Ｈ・Ｈとなった場合には接地側駆動素子ＦＥＴ４〜６のショート故障またはモータの接地側へのショート故障と判断できる。
【００１８】
このように、駆動前に故障検出信号として４種類の出力パターンを出力して各出力パターンの入力パターンを正常時のものと比較することにより、駆動素子のショート故障やモータのショートを電源側または接地側に分けて判断することができる。したがって、ショート故障状態で駆動電流を流してしまって、他の正常な駆動素子に大電流を流してしまうという不都合を防止でき、正常な駆動素子の耐久性が損なわれることがない。また、電源側または接地側に分けてショート故障を判断することができるため、故障した素子の特定が容易になり、修理時間を短縮化し得るなど、メンテナンス性が良い。
【００１９】
また、本回路によれば、上記と同様にして、故障検出回路４の各トランジスタＱ１〜４のオープン／ショート故障を判別することができる。第１トランジスタＱ１のオープン故障時には図３（ａ）のようになる。図に示されるように出力パターンがＬ・Ｈの時に両検出ポートＰｉ１・Ｐｉ２への入力がＬ・Ｈとなった場合には第１トランジスタＱ１のオープン故障であると判断できる。なお、接地側駆動素子ＦＥＴ４〜６のショート故障も起こしている場合には入力がＬ・Ｈとなり、図２の場合（故障検出回路４が正常の場合）のＨ・Ｈと異なるため、接地側駆動素子ＦＥＴ４〜６のショート故障またはモータの接地側へのショート故障も起こしていると判断することができる。
【００２０】
第１トランジスタＱ１のショート故障時には図３（ｂ）のようになる。図に示されるように、出力パターンがＨ・Ｈの時に両検出ポートＰｉ１・Ｐｉ２への入力がＨ・Ｌとなった場合には第１トランジスタＱ１のショート故障であると判断できる。さらに、出力がＨ・Ｌの時やＨ・Ｈの時に入力がＨ・Ｈとなった場合には接地側駆動素子ＦＥＴ４〜６のショート故障またはモータの接地側へのショート故障も起こしていると判断することができる。
【００２１】
第３トランジスタＱ３のオープン故障時には図３（ｃ）のようになり、ショート故障時には図３（ｄ）のようになる。第２トランジスタＱ２のオープン故障時には図４（ａ）のようになり、ショート故障時には図４（ｂ）のようになる。第４トランジスタＱ４のオープン故障時には図４（ｃ）のようになり、ショート故障時には図４（ｄ）のようになる。それぞれにおける判断を上記と同様に行うことができる。この故障検出回路４に対する故障の判断は、上記したようにトランジスタＱ１〜４毎にかつオープン／ショート故障を検出することができるものであり、的確な故障判断を行うことができる。
【００２２】
このようにして、各トランジスタＱ１〜４のオープン／ショート故障も判断することができるため、駆動素子ＦＥＴ１〜６のショート故障またはモータの電源側及び接地側への各ショート故障検出において、そのための故障検出回路４が正常であるか否かを併せて判断することができる。したがって、正確な駆動素子ＦＥＴ１〜６のショート故障またはモータの電源側及び接地側への各ショート故障を検出することができる。
【００２３】
なお、上記図示例では３相モータについて示したが、２相モータや他の多相モータにも同様に適用し得る。
【００２４】
【発明の効果】
このように本発明によれば、第１及び第２チェック信号出力ポートから例えば４種類のオン／オフ組み合わせ信を出力することができ、第１及び第２状態検出ポートで検出する第３及び第４トランジスタの各オン／オフ状態が正常時と電源側駆動素子及び接地側駆動素子の各ショート故障時とのそれぞれの場合で異なるものとなる組み合わせが生じ得るため、各ショート故障を判別することができる。同様に、モータの電源側及び接地側への各ショート故障を判別することができる。そのような故障検出回路を４つのトランジスタを用いるという簡単な構成で実現でき、回路が高騰化することがない。
【００２５】
また、第３及び第４トランジスタの各オン／オフ状態は故障検出回路の各トランジスタのオープン／ショート故障状態に対しても変わり得るため、第１及び第２チェック信号出力ポートからの例えば４種類のオン／オフ組み合わせ信号に対する第３及び第４トランジスタの各オン／オフ状態を検出することにより、故障検出回路の各トランジスタのオープン／ショート故障も検出することができる。これにより、第１及び第２状態検出ポートにより正常時と異なるオン／オフ状態を検出した場合に、組み合わせに応じてどのトランジスタのオープン／ショート故障なのかを判別し得るため、故障検出回路の故障により駆動素子の故障を誤判別してしまうことを防止することができる。
【図面の簡単な説明】
【図１】本発明が適用されたモータ駆動回路及び故障検出回路を示す回路図。
【図２】駆動素子のショート故障を判断するパターン図。
【図３】（ａ）は第１トランジスタのオープン故障を判断するパターン図であり、（ｂ）はそのショート故障を判断するパターン図であり、（ｃ）は第３トランジスタのオープン故障を判断するパターン図であり、（ｄ）はそのショート故障を判断するパターン図である。
【図４】（ａ）は第２トランジスタのオープン故障を判断するパターン図であり、（ｂ）はそのショート故障を判断するパターン図であり、（ｃ）は第４トランジスタのオープン故障を判断するパターン図であり、（ｄ）はそのショート故障を判断するパターン図である。
【図５】３相モータの駆動回路を示す概略図。
【符号の説明】
１ モータ駆動回路
２ モータ
３ 駆動制御回路
４ 故障検出回路
５ ＣＰＵ
ＦＥＴ１・ＦＥＴ２・ＦＥＴ３ 電源側駆動素子
ＦＥＴ４・ＦＥＴ５・ＦＥＴ６ 接地側駆動素子
Ｑ１・Ｑ２・Ｑ３・Ｑ４ トランジスタ
Claims (2)
- モータの電源側及び接地側に接続された電源側駆動素子及び接地側駆動素子のショート故障または当該モータの電源側及び接地側への各ショート故障を検出するためのモータ駆動回路の故障検出回路であって、
前記故障検出回路が、第１及び第２チェック信号出力ポートと第１及び第２状態検出ポートとを備える制御回路と、前記第１及び第２チェック信号出力ポートからの各出力信号に応じてそれぞれオン／オフする第１及び第２トランジスタと、前記第１トランジスタがオンしかつ前記接地側駆動素子のショート時または前記モータの接地側へのショート時にオンする第３トランジスタと、前記第２トランジスタがオンしかつ前記電源側駆動素子のショート時または前記モータの電源側へのショート時にオンする第４トランジスタとを有し、
前記第１及び第２状態検出ポートが、前記第３及び第４トランジスタ別に各オン／オフ状態を検出するように接続され、
前記モータの非駆動時に、前記第１及び第２チェック信号出力ポートから複数種類のオン／オフ組み合わせ信号を出力し、前記第１及び第２状態検出ポートにより検出された前記第３及び第４トランジスタの各オン／オフ状態により前記各駆動素子別のショート故障または前記モータの電源側及び接地側への各ショート故障を検出することを特徴とするモータ駆動回路の故障検出回路。 - 前記第１及び第２チェック信号出力ポートにより検出された前記第３及び第４トランジスタの各オン／オフ状態により前記各トランジスタ別のオープン／ショート故障を検出することを特徴とする請求項１に記載のモータ駆動回路の故障検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002155158A JP4125547B2 (ja) | 2002-05-29 | 2002-05-29 | モータ駆動回路の故障検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002155158A JP4125547B2 (ja) | 2002-05-29 | 2002-05-29 | モータ駆動回路の故障検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003348882A JP2003348882A (ja) | 2003-12-05 |
| JP4125547B2 true JP4125547B2 (ja) | 2008-07-30 |
Family
ID=29771741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002155158A Expired - Fee Related JP4125547B2 (ja) | 2002-05-29 | 2002-05-29 | モータ駆動回路の故障検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4125547B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4716158B2 (ja) * | 2004-03-24 | 2011-07-06 | 富士ゼロックス株式会社 | モータ制御装置及び画像形成装置 |
| JP4525456B2 (ja) * | 2005-04-28 | 2010-08-18 | 株式会社デンソー | 制御装置，ショート検出装置，負荷駆動システムおよびプログラム |
| JP5181579B2 (ja) * | 2007-08-23 | 2013-04-10 | 日本精工株式会社 | モータの制御装置 |
| JP5003589B2 (ja) * | 2008-05-15 | 2012-08-15 | トヨタ自動車株式会社 | 短絡相特定方法 |
| CN105021971B (zh) * | 2015-06-11 | 2018-01-30 | 阳江核电有限公司 | 整流回路晶闸管运行状况测试方法以及测试装置 |
| KR101694048B1 (ko) * | 2015-08-18 | 2017-01-06 | 현대다이모스(주) | 모터 드라이버의 출력단 단락 감지회로 |
| KR102407332B1 (ko) * | 2020-12-11 | 2022-06-10 | 현대모비스 주식회사 | 레졸버의 출력신호 진단 장치 및 방법 |
-
2002
- 2002-05-29 JP JP2002155158A patent/JP4125547B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003348882A (ja) | 2003-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4333751B2 (ja) | ブラシレスモータの駆動装置 | |
| US7372712B2 (en) | Multiple inverter system with single controller and related operating method | |
| KR101088976B1 (ko) | 전동기 제어 장치 | |
| JPH07251749A (ja) | 電動パワーステアリング制御装置 | |
| US11183963B2 (en) | Abnormality detection device | |
| US20200274461A1 (en) | Electric power conversion device, motor driver, and electric power steering device | |
| US20200028463A1 (en) | Motor driving device and steering system | |
| JP4125547B2 (ja) | モータ駆動回路の故障検出回路 | |
| JP2000293201A (ja) | 故障検出装置 | |
| JP3750871B2 (ja) | 自動車用制御装置 | |
| JPH0883909A (ja) | 半導体集積回路 | |
| JP2010028984A (ja) | 電力変換器 | |
| US7969107B2 (en) | Motor control device | |
| JP3448892B2 (ja) | 電気自動車のモータ制御装置 | |
| JPH05137380A (ja) | モータ制御装置 | |
| JP2000125586A (ja) | 故障診断方法および装置 | |
| KR101787273B1 (ko) | 모터구동장치 및 그의 단선감지방법 | |
| US7514891B2 (en) | Method and arrangement for monitoring a power output stage | |
| US5148092A (en) | Stepping motor driving circuit having failsafe function | |
| JP2000116144A (ja) | インバータ装置 | |
| US20230336106A1 (en) | Motor driven appliance and protection method thereof | |
| JP2525470Y2 (ja) | 半導体装置 | |
| KR100382678B1 (ko) | 전자 파워 조향 장치의 직류 모터 구동 상태 감지 장치 | |
| JP4278440B2 (ja) | 電力用半導体装置および該装置に用いられる半導体集積回路装置 | |
| JP2004357463A (ja) | 保護回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050527 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080430 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080508 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130516 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130516 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140516 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |