JP2004357463A

JP2004357463A - 保護回路

Info

Publication number: JP2004357463A
Application number: JP2003154778A
Authority: JP
Inventors: Hiroyuki Kobayashi; 裕幸小林; Naonori Matsumoto; 尚能松本
Original assignee: Toyota Industries Corp
Current assignee: Toyota Industries Corp
Priority date: 2003-05-30
Filing date: 2003-05-30
Publication date: 2004-12-16

Abstract

【課題】短絡電流によりスイッチング素子が破損されることを確実に防止すると共に、コストの低減が可能な保護回路を提供することを目的とする。
【解決手段】保護回路２２は、インバータ１０のＵ相、Ｖ相、Ｗ相のそれぞれの相の下段側のＦＥＴ１５〜１７のドレイン電圧とゲート電圧とに基づく異常判断用電圧を検出する検出回路２３を備え、その検出回路２３で検出される電圧をドライブ回路１１で読み込み、ドライブ回路１１で読み込まれた電圧の電圧値と所定値とを比較し、その電圧値が所定値よりも大きい場合に、ＦＥＴ１２〜１７に出力されている制御信号を停止させインバータ１０を停止させている。
【選択図】図１

Description

【０００１】
【発明の属する技術分野】
本発明は、インバータや電源回路などに出力電圧を発生させるためのスイッチング素子、例えば、ＦＥＴ（Ｆｉｅｌｄ−ＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ）が破損しないように保護する保護回路に関する。
【０００２】
【従来の技術】
例えば、三相交流モータの駆動を制御するためのインバータの出力電圧の各相に短絡電流が流れることによって、各相を構成するスイッチング素子が破損しないようにするため、従来では、以下のような方法が考えられていた。
【０００３】
（１）ある方法では、例えば、三相交流モータの駆動を制御するためのインバータの出力電圧の各相に流れる電流を監視し、その電流が過電流と判断されたときにインバータの出力電圧の各相を構成するスイッチング素子の駆動を停止させている。
【０００４】
（２）また、他の方法では、例えば、図６に示すトランジスタ６０を、電力変換装置としてのインバータの出力電圧のある相の下段側のスイッチング素子として使用する場合、そのトランジスタ６０のコレクタ−エミッタ間の電圧を電圧検出回路６１で監視し、その電圧を故障判別回路６２へフィードバックさせる。そして、故障判別回路６２において、入力された電圧が故障判別条件に該当すると判断すると、故障信号６３を過電流保護回路６４に出力し、過電流保護回路６４のトランジスタ６５をオンさせることによりトランジスタ６６の駆動を停止させる。そして、最終的にトランジスタ６０の駆動が停止しインバータが停止する（特許文献１参照）。
【０００５】
（３）また、更に、他の方法では、例えば、三相交流モータの駆動を制御するためのインバータの出力電圧の各相の一対のＩＧＢＴ（ＩｎｓｕｌａｔｅｄＧａｔｅＢｉｐｏｌａｒＴｒａｎｓｉｓｔｏｒ）の内の下段側のＩＧＢＴのコレクタ電流を監視し、そのコレクタ電流に基づいて下段側のＩＧＢＴのゲートにコレクタが接続されるトランジスタがオンになると、各相の下段側のＩＧＢＴを全て停止させてインバータを停止させている（例えば、特許文献２参照）。
【０００６】
【特許文献１】
特開平５−２１９７５２号（第４〜５頁、第８図）
【０００７】
【特許文献２】
特開平１０−１４２４９号（第３〜４頁、第１図）
【０００８】
【発明が解決しようとする課題】
しかしながら、上述の（１）〜（３）方法では、以下に示す（４）〜（６）の問題がある。
（４）（１）の方法では、インバータの出力電圧の各相に流れる電流を検出するために、電流センサが必要であり、その電流センサを備える分、コストが増加する問題がある。
【０００９】
（５）また、（２）の方法では、インバータの出力側の電圧を監視して故障を判別しているが、インバータの動作条件によっては、異常を検出できない場合がある。すなわち、ある相の上段側のスイッチング素子が破損している場合、同じ相の中点の電圧が電源電圧のプラス側の電圧となり、正常状態である上段側のスイッチング素子がオンしている状態と何らかわりがないため異常検出と判断されない。そのため、（２）の方法では、上段側のスイッチング素子が破損し同じ相の中点の電圧が電源電圧のプラス側の電圧になっているにもかかわらず、同じ相の下段側のスイッチング素子がオンしてしまうと、異常検出されないままその相に短絡電流が流れ、下段側のスイッチング素子さえも破損させてしまうおそれがあるという問題がある。
【００１０】
（６）また、（３）の方法では、ある相の中点の電圧が電源電圧のプラス側の電圧となる異常、ある２相以上の中点同士が短絡する異常、又は、ある相の上下段のスイッチング素子が同時にオンする異常に対しては、トランジスタＴｒが駆動し、インバータを停止させることができるが、ある相の下段側のＩＧＢＴが破損している（主に、コレクタとゲートとが短絡すること）場合に、同じ相の上段側のスイッチング素子がオンしてしまうと、異常検出されないままその相に短絡電流が流れ、下段側のＩＧＢＴのみならず、上段側のＩＧＢＴまでもが短絡電流により破損させてしまうおそれがあるという問題がある。
【００１１】
そこで、本発明では、上記問題点を考慮し、短絡電流によりスイッチング素子が破損されることを確実に防止すると共に、コストの低減が可能な保護回路を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記の課題を解決するために本発明では、以下のような構成を採用した。
すなわち、本発明の保護回路は、入力される制御信号に基づいてオン、オフするスイッチング素子のドレイン又はコレクタに印加されるドレイン又はコレクタ電圧が所定電圧を超えた場合に、前記ドレイン又はコレクタ電圧と前記スイッチング素子のゲートに印加されるゲート電圧とに基づき、前記スイッチング素子のドレイン又はコレクタと前記スイッチング素子のゲートとが短絡した場合に、前記ゲート電圧に基づき、異常判断用電圧を検出する検出手段と、前記スイッチング素子に短絡電流の流れる短絡異常の有無を、前記検出手段で検出される異常判断用電圧に基づき判断し、短絡異常であると判断した場合には前記スイッチング素子に入力される前記制御信号を停止させる停止制御手段とを備えることを特徴とする。
【００１３】
これより、スイッチング素子が例えばインバータ又は電源回路のある相を構成する場合について考えると、ある相の上段側のスイッチング素子が破損し同じ相の中点の電圧が電源電圧のプラス側の電圧となった場合、ある２相以上の中点同士が短絡した場合、又は、ある相の上下段のスイッチング素子が同時にオンした場合は、ドレイン又はコレクタ電圧が正常時よりも高くなり異常判断用電圧も正常時より高くなるので停止制御手段に短絡異常と判断させることができる。また、ある相の下段側のスイッチング素子のドレインとゲートとが短絡した場合は、ゲート電圧が正常時よりも高くなり異常判断用電圧も正常時より高くなるので停止制御手段に短絡異常と判断させることができる。これより、スイッチング素子における全ての短絡異常に対して、停止制御手段に短絡異常と判断させ、スイッチング素子の駆動を停止させることができるので、スイッチング素子が破損されることを確実に防止することが可能となる。
【００１４】
また、検出回路を、例えば、抵抗やダイオードなどの安価な素子で構成することができるので、コストを低減することが可能となる。
また、上記保護回路の検出回路は、前記異常判断用電圧を抵抗により分圧して検出するように構成してもよい。
【００１５】
また、上記保護回路の停止制御手段は、前記異常判断用電圧の電圧値と所定値とを比較し、前記異常判断用電圧の電圧値が前記所定値よりも大きい場合に、短絡異常であると判断し、前記スイッチング素子に入力される前記制御信号を停止させるように構成してもよい。
【００１６】
また、上記保護回路は、前記スイッチング素子が、各相毎に上段側及び下段側のスイッチング素子を備えるインバータ又は電源回路における前記下段側のスイッチング素子であり、前記ある相の上段側のスイッチング素子が破損し同じ相の中点の電圧が電源側のプラス側の電圧となった場合、前記ある２相以上の中点同士が短絡した場合、前記ある相の上下段のスイッチング素子が同時にオンした場合、又は、前記ある相の下段側のスイッチング素子のドレイン又はコレクタとゲートが短絡した場合、前記検出手段で検出される異常判断用電圧の電圧値が前記所定値よりも大きくなるように前記所定値が設定されるように構成してもよい。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態を図面を用いて説明する。
図１は、本発明の実施形態の保護回路を示す図である。
まず、図１に示すインバータ１０は、ドライブ回路１１（停止制御手段）で生成される制御信号に基づいてＵ相、Ｖ相、Ｗ相のＦＥＴ１２〜１７（スイッチング素子：電圧制御形のスイッチング素子）のオン、オフが制御されることにより、電源１８の直流電力を交流電力に変換しコイル１９〜２１に供給している。
【００１８】
そして、保護回路２２は、インバータ１０のＵ相、Ｖ相、Ｗ相のそれぞれの相の下段側のＦＥＴ１５〜１７のドレインに印加されるドレイン電圧が所定電圧を越えた場合に、ドレイン電圧とゲートに印加されるゲート電圧とに基づき、ＦＥＴ１５〜１７のドレインとゲートとが短絡した場合に、ゲート電圧に基づく異常判断用電圧を検出する検出回路２３（検出手段）を備え、その検出回路２３で検出される電圧をドライブ回路１１で読み込み、ドライブ回路１１で読み込まれた電圧の電圧値と所定値とを比較し、その電圧値が所定値よりも大きい場合に、ＦＥＴ１２〜１７に出力されている制御信号を停止させインバータ１０を停止させている。
【００１９】
上記検出回路２３は、上述したように、異常判断用電圧を検出するものであって、ＦＥＴ１５〜１７のゲートは、抵抗２４、抵抗２５、ダイオード２６、及び、抵抗２７を介してグランドに接続され、ＦＥＴ１５〜１７のドレインは、ダイオード２８を介して抵抗２４と抵抗２５との間に接続されている。ＦＥＴ１５〜１７のゲート電圧は、抵抗２４、抵抗２５、及び抵抗２７により所定の分圧比で分圧されＡ点に印加される。また、ＦＥＴ１５〜１７のドレイン電圧は、ダイオード２８に逆バイアスとして印加され、その電圧が所定電圧を超えると所定の電流がダイオード１１に流れ、その電流に応じた電圧が抵抗２４と抵抗２５との間のＢ点に印加され、更に、そのＢ点の電圧も抵抗２４、抵抗２５、及び抵抗２７により所定の分圧比で分圧されＡ点に印加される。これより、異常判断用電圧は図１に示すＡ点より検出することができる。
【００２０】
ここで、例えば、Ｕ相に短絡電流が流れる場合を考える。なお、Ｕ相に短絡電流が流れる理由としては、Ｕ相のＦＥＴ１２が破損しＵ相の中点の電圧が電源電圧のプラス側の電圧となった場合と、Ｕ相の中点とＶ相の中点又はＷ相の中点とが短絡した場合と、Ｕ相のＦＥＴ１２とＦＥＴ１５とに同時にハイレベルの制御信号が入力されＦＥＴ１２とＦＥＴ１５とが同時にオンした場合とが考えられる。このとき、ＦＥＴ１５のドレイン電圧は、正常時（Ｕ相に短絡電流が流れていないとき）よりも高くなる。すると、図１に示すＡ点の電圧もある程度高くなる。そして、ドライブ回路１１が、抵抗２４、抵抗２５、及び抵抗２７のそれぞれの抵抗値に基づいて分圧された電圧を読み込み、その電圧の電圧値と所定値とを比較し、その電圧値が所定値よりも大きい場合に、ＦＥＴ１２〜１７に出力していた制御信号を停止させている。なお、停止させるＦＥＴは、下段側のＦＥＴ１５〜１７だけでもよい。また、本実施形態でいう中点とは、Ｕ相〜Ｗ相の各相における上段側のＦＥＴと下段側のＦＥＴとの間の中点のことを示す。
【００２１】
次に、例えば、Ｕ相のＦＥＴ１５のドレインとゲートとが短絡した場合を考える。このとき、Ｕ相のＦＥＴ１５のゲート電圧は、正常時（ＦＥＴ１５のドレインとゲートとが短絡していないとき）よりも高くなる。すると、図１に示すＡ点の電圧もある程度高くなる。そして、ドライブ回路１１が、抵抗２４、抵抗２５、及び抵抗２７のそれぞれの抵抗値に基づいて分圧された電圧を読み込み、その電圧の電圧値と所定値とを比較し、その電圧値が所定値よりも大きい場合に、ＦＥＴ１２〜１７に出力していた制御信号を停止さている。
【００２２】
このとき、上記所定値は、Ｕ相〜Ｗ相の内のある１相の上段側のＦＥＴが破損し同じ相の中点の電圧が電源電圧のプラス側（電源側）の電圧となった場合、Ｕ相〜Ｗ相の内のある２相以上の中点同士が短絡した場合、Ｕ相〜Ｗ相の内のある１相の上下段のＦＥＴが同時にオンした場合、又は、Ｕ相〜Ｗ相の内のある１相の下段側のＦＥＴのドレインとゲートが短絡した場合、検出回路２３で検出される異常判断用電圧の電圧値が所定値よりも大きくなるように設定されている。また、上記所定値は、上記４つの場合すべてを考慮し、それら４つの場合に共通する所定値を設定する。例えば、４つの場合すべてについて、それぞれに対応する所定値を求め、それらの中の最低値を４つの場合に共通する所定値として設定する。
【００２３】
図２は、検出回路の異常判断用電圧の電圧値と所定値との関係を示す図である。
図２（ａ）はＵ相のＦＥＴ１５の正常動作を示す。ドレイン、ゲートに印加される電圧をそれぞれＶｄｓ、Ｖｇｓとし、Ａ点の電圧値をＶ_Ａとする。
【００２４】
図２（ｂ）はＵ相のＦＥＴ１５にＢ時点において異常が発生した場合の動作を示し、図２（ｃ）はＵ相のＦＥＴ１５にＣ時点において異常が発生した場合の動作を示す。なお、実線がドレイン電圧、破線がゲート電圧、一点鎖線がＡ点の電圧値、Ａ点の電圧値を異常と判定する所定値を二点鎖線でそれぞれ示している。また、図２（ａ−Ｖｄｓ）は、図２（ａ）におけるＦＥＴ１５のドレイン電圧を、図２（ａ−Ｖｇｓ）は、図２（ａ）におけるＦＥＴ１５のゲート電圧を、図２（ａ−Ｖ_Ａ）は、図２（ａ）におけるＡ点電圧値を示している。また、図２（ｂ−Ｖｄｓ）は、図２（ｂ）におけるＦＥＴ１５のドレイン電圧を、図２（ｂ−Ｖｇｓ）は、図２（ｂ）におけるＦＥＴ１５のゲート電圧を、図２（ｂ−Ｖ_Ａ）は、図２（ｂ）におけるＡ点電圧値を示している。また、図２（ｃ−Ｖｄｓ）は、図２（ｃ）におけるＦＥＴ１５のドレイン電圧を、図２（ｃ−Ｖｇｓ）は、図２（ｃ）におけるＦＥＴ１５のゲート電圧を、図２（ｃ−Ｖ_Ａ）は、図２（ｃ）におけるＡ点電圧値を示している。
【００２５】
図２（ａ）に示すように、ＦＥＴ１５がオンしているときはゲート電圧がＨ（ハイ）を示しＡ点の電圧値もそれにあわせて上がろうとするが、ドレイン電圧がほぼゼロとなるためＡ点の電圧値はほぼゼロを示す。逆にＦＥＴ１５がオフのときはドレイン電圧がほぼ電源電圧値となるがゲート電圧がＬ（ロー）のためＡ点の電圧値はほぼゼロを示す。ＦＥＴ１５スイッチング時の過渡的な時間においてはＡ点の電圧値も多少変化するが所定値を越えないように設定する。これより、Ｕ相に短絡電流が流れない場合やＵ相のＦＥＴ１５のドレインとゲートとが短絡していない場合はＡ点の電圧値はほぼゼロであり、所定値よりも大きくならないのでＦＥＴ１２〜１７を停止させない。
【００２６】
次に、図２（ｂ）はＵ相のＦＥＴ１５にＢ時点において短絡電流が流れる場合の動作を示す図である。Ｂ時点ではゲート電圧はＨを示し、ＦＥＴ１５はオンしている。このとき何らかの要因により短絡電流が流れ始めるとドレイン電圧が上昇を始め、それにともないＡ点の電圧値も上昇する。Ａ点電圧値が所定値を上回ると異常を検出し、ＦＥＴ１２〜１７の駆動を停止しインバータの出力を停止する。
【００２７】
次に、図２（ｃ）はＵ相のＦＥＴ１５のドレインとゲートとがＣ時点において短絡する場合の動作を示す図である。Ｃ時点ではゲート電圧はＬを示しＦＥＴ１５はオフしている。このときドレインとゲートが短絡すると、ＦＥＴ１５のゲート電圧値がドレイン電圧にあわせて上昇する。これよりＡ点の電圧値も上昇し、所定値を上回るとＦＥＴ１２〜１７の駆動を停止し、インバータの出力を停止する。
【００２８】
次に、ドライブ回路１１における停止制御手段としての動作について説明する。
図３は、ドライブ回路１１における停止制御手段としての動作を説明する図である。
【００２９】
まず、ステップＳ１において、ドライブ回路１１は、Ａ点の電圧値を読み込む。
次に、ステップＳ２において、ドライブ回路１１は、読み込んだ電圧値と所定値とを比較する。
【００３０】
そして、読み込んだ電圧値が所定値よりも大きくなかった場合は、ステップＳ１に戻る。
一方、読み込んだ電圧値が所定値よりも大きい場合、ステップＳ３において、ドライブ回路１１は、全てのＦＥＴ１２〜１７に出力していた制御信号を停止させ、ＦＥＴ１２〜１７の駆動を停止させる。
【００３１】
これより、ある相の上段側のＦＥＴが破損し同じ相の中点の電圧が電源電圧のプラス側の電圧となった場合、Ｕ相〜Ｗ相の内の２相以上の中点が短絡した場合、ある相の上下段のＦＥＴが同時にオンした場合、又は、ある相の下段側のＦＥＴのドレインとゲートとが短絡した場合の全ての異常に対して、ＦＥＴ１２〜１７の駆動を停止させることができるので、スイッチング素子が破損されることを確実に防止することが可能となる。
【００３２】
また、検出回路２３は、抵抗やダイオードなどの安価な素子で構成することができるので、コストを低減することが可能となる。
＜その他の実施形態＞
本発明は、上記実施の形態に限定されるものではなく、請求項に記載した範囲において、種々の構成を採用可能である。例えば、以下のような構成変更も可能である。
【００３３】
（１）上記実施形態では、ドライブ回路１１は、単に、異常判断用電圧の電圧値が所定値よりも大きいか否かに基づいて、ＦＥＴ１２〜１７を停止させているが、ある時間内において、異常判断用電圧の電圧値が所定値よりも大きいものが所定数よりも多いときにＦＥＴ１２〜１７を停止させるように構成してもよい。
【００３４】
すなわち、図４に示すように、まず、ステップＳＴ１において、ドライブ回路１１は、所定のタイマをスタートさせる。
次に、ステップＳＴ２において、ドライブ回路１１は、Ａ点の電圧値を読み込む。
【００３５】
次に、ステップＳＴ３において、ドライブ回路１１は、読み込んだ電圧値と所定値とを比較する。
次に、ステップＳＴ４において、ドライブ回路１１は、比較結果を所定の記録手段に記録する。
【００３６】
次に、ステップＳＴ５において、ドライブ回路１１は、上記所定のタイマのカウントが終了したか否かを判断する。
所定のタイマのカウントが終了していないと判断した場合は、ステップＳＴ２に戻る。
【００３７】
一方、所定のタイマのカウントが終了したと判断した場合、ステップＳＴ６において、ドライブ回路１１は、上記記録手段に記録される「読み込んだ電圧値が所定値よりも大きかった電圧値」の数が所定数よりも多いか否かを判断する。
記録されている数が所定数よりも多くないと判断した場合は、ステップＳＴ１に戻る。
【００３８】
一方、記録されている数が所定数よりも多いと判断した場合、ステップＳＴ７において、ドライブ回路１１は、ＦＥＴ１２〜１７に出力していた制御信号を停止させ、ＦＥＴ１２〜１７の駆動を停止させる。
このように構成しても、ある相の上段側のＦＥＴが破損し同じ相の中点の電圧が電源電圧のプラス側の電圧となった場合、Ｕ相〜Ｗ相の内の２相以上の中点が短絡した場合、ある相の上下段のＦＥＴが同時にオンした場合、又は、ある相の下段側のＦＥＴのドレインとゲートとが短絡した場合の全ての異常に対して、ＦＥＴ１２〜１７の駆動を停止させることができるので、スイッチング素子が破損されることを確実に防止することが可能となる。
【００３９】
また、検出回路２３は、抵抗やダイオードなどの安価な素子で構成することができるので、コストを低減することが可能となる。
（２）また、上記実施形態では、ブリッジ構造である三相交流モータのインバータ１０の出力電圧のある相に流れる短絡電流により同じ相のＦＥＴが破損されることを防止する構成であるが、図５に示すように、ＦＥＴ５０が駆動することにより負荷５１に電力を供給することが可能な電源回路５２においても保護回路２２を備えることによって、短絡電流によりＦＥＴ５１が破損されることを防止することが可能である。
【００４０】
（３）また、上記実施形態では、図１に示すインバータ１０又は図５に示す電源回路５２をＦＥＴを使用して構成しているが、例えば、ＩＧＢＴなど、その他のスイッチング素子で構成してもよい。
【００４１】
【発明の効果】
以上、本発明によれば、スイッチング素子が例えばインバータ又は電源回路のある相を構成する場合、ある相の上段側のスイッチング素子が破損し同じ相の中点の電圧が電源電圧のプラス側の電圧となった場合、ある２相以上の中点同士が短絡した場合、ある相の上下段のスイッチング素子が同時にオンした場合、又は、ある相の下段側のスイッチング素子のドレイン又はコレクタとゲートとが短絡した場合の短絡異常に対して、停止制御手段に短絡異常と判断させ、スイッチング素子の駆動を停止させることができるので、スイッチング素子が破損されることを確実に防止することが可能となる。
【００４２】
また、安価な構成で異常検出することができるので、コストを低減することができる。
【図面の簡単な説明】
【図１】本発明の実施形態の保護回路を示す図である。
【図２】検出回路が検出する異常判断用電圧の電圧値と所定値との関係を示す図である。
【図３】ドライブ回路における停止制御手段としての動作を説明する図である。
【図４】他の実施形態の保護回路を説明するための図である。
【図５】他の実施形態の保護回路を説明するための図である。
【図６】従来の保護回路を示す図である。
【符号の説明】
１０インバータ
１１ドライブ回路
１２〜１７ＦＥＴ
１８電源
１９〜２１コイル
２２保護回路
２３検出回路
２４、２５、２７抵抗
２６、２８ダイオード
５０ＦＥＴ
５１負荷
５２電源回路
６０トランジスタ
６１電圧検出回路
６２故障判別回路
６３故障信号
６４過電流保護回路
６５トランジスタ
６６トランジスタ

Claims

入力される制御信号に基づいてオン、オフするスイッチング素子のドレイン又はコレクタに印加されるドレイン又はコレクタ電圧が所定電圧を超えた場合に、前記ドレイン又はコレクタ電圧と前記スイッチング素子のゲートに印加されるゲート電圧とに基づき、前記スイッチング素子のドレイン又はコレクタと前記スイッチング素子のゲートとが短絡した場合に、前記ゲート電圧に基づき、異常判断用電圧を検出する検出手段と、
前記スイッチング素子に短絡電流の流れる短絡異常の有無を、前記検出手段で検出される異常判断用電圧に基づき判断し、短絡異常であると判断した場合には前記スイッチング素子に入力される前記制御信号を停止させる停止制御手段と、
を備えることを特徴とする保護回路。
請求項１に記載の保護回路であって、
前記検出手段は、前記異常判断用電圧を抵抗により分圧して検出することを特徴とする保護回路。
請求項１に記載の保護回路であって、
前記停止制御手段は、前記異常判断用電圧の電圧値と所定値とを比較し、前記異常判断用電圧の電圧値が前記所定値よりも大きい場合に、短絡異常であると判断し、前記スイッチング素子に入力される前記制御信号を停止させることを特徴とする保護回路。
請求項３に記載の保護回路であって、
前記スイッチング素子が、各相毎に上段側及び下段側のスイッチング素子を備えるインバータ又は電源回路における前記下段側のスイッチング素子であり、
前記ある相の上段側のスイッチング素子が破損し同じ相の中点の電圧が電源側のプラス側の電圧となった場合、前記ある２相以上の中点同士が短絡した場合、前記ある相の上下段のスイッチング素子が同時にオンした場合、又は、前記ある相の下段側のスイッチング素子のドレイン又はコレクタとゲートが短絡した場合、前記検出手段で検出される異常判断用電圧の電圧値が前記所定値よりも大きくなるように前記所定値が設定されることを特徴とする保護回路。