JP3564550B2 - パルスエンコーダの接続不良検出回路 - Google Patents
パルスエンコーダの接続不良検出回路 Download PDFInfo
- Publication number
- JP3564550B2 JP3564550B2 JP04362899A JP4362899A JP3564550B2 JP 3564550 B2 JP3564550 B2 JP 3564550B2 JP 04362899 A JP04362899 A JP 04362899A JP 4362899 A JP4362899 A JP 4362899A JP 3564550 B2 JP3564550 B2 JP 3564550B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- output
- level
- pulse signal
- pulse encoder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Transmission And Conversion Of Sensor Element Output (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、パルスエンコーダから出力するパルス信号をＥＣＵが読み込むように両者を接続した制御系にあって、そのパルス信号の出力ラインが断線または短絡したことを検出するパルスエンコーダの接続不良検出回路に関する。
【０００２】
【従来の技術】
最近、例えばパルスエンコーダを舵角センサとして用いて、そのセンサ信号をＥＣＵが読み込んで車両走行時の舵角を検出しながら操舵の制御を行わせるようにするなど、被検体の偏移を検出するパルスエンコーダから出力するパルス信号をＥＣＵが読み込むように両者を接続した制御系が多用されている。
【０００３】
しかして、このような制御系にあっては、パルスエンコーダの出力ラインをＥＣＵに接続するに際してその接続の信頼性が問題となり、パルスエンコーダの出力ラインが断線したり短絡すると被検体の偏移を誤検出して制御に不具合を生じてしまうことになる。
【０００４】
そのため、従来では、図４に示すように、パルスエンコーダ１から出力するパルス信号ＡおよびＡの否定信号をダイオードＤ１〜Ｄ４からなる回路で整流して、正常時にはその整流信号でホトダイオードＰＤが発光してホトトランジスタＰＴがオン状態になることによって出力ラインＤがローレベルとなり、各パルス信号のラインが断線したときにはホトトランジスタＰＴ９がオフ状態になって出力ラインＤがハイレベルとなるようにした断線検出回路４を設けるようにしている（特開平５−３６９１号公報参照）。
【０００５】
しかし、それは、パルスエンコータ１から出力するパルス信号のラインの断線状態を検出することができるが、断線検出の出力ラインＤそのものが断線してローレベルになったときに、ＥＣＵ２はそれが正常時の信号であると誤検出してしまうものになっている。
【０００６】
【発明が解決しようとする課題】
解決しようとする問題点は、パルスエンコーダから出力するパルス信号をＥＣＵが読み込むように両者を接続した制御系にあって、パルス信号の出力ラインの断線検出回路を設けて、その検出信号をＥＣＵに与えるようにする場合、その検出信号のラインそのものが断線したりすると、ＥＣＵにおいてパルス信号ラインの断線状態の誤検出をきたしてしまうことである。
【０００７】
【課題を解決するための手段】
本発明によるパルスエンコーダの接続不良検出回路は、パルスコンコーダから出力するパルス信号をＥＣＵが読み込むように両者を接続した制御系にあって、パルス信号の出力ラインの接続不良状態を検出するに際して、そのパルス信号の出力ラインのみならず、その接続不良検出信号のラインの接続不良状態をも検出することができるようにするべく、そのパルス信号のレベルが常にプラス側になるように設定するとともに、そのパルスエンコーダから出力するパルス信号のレベルを接地電位側にプルダウンしたうえで、そのパルスエンコーダの出力側に、パルス信号のレベルと予めそのパルス信号のレベルよりも低くなるように設定された基準電圧とを比較して、正常時にはローレベル出力が得られ、その基準電圧以下になるようなパルス信号の出力ラインの断線または短絡時にはハイレベル出力が得られるようにした比較回路を設け、その比較回路の出力を否定回路によって反転した信号をパルスエンコーダの接続不良検出信号としてＥＣＵに与えるようにしている。
【０００８】
【実施例】
図１は、パルスエンコーダ１の一般的な回路構成を示している。ここでは、ホトダイオードＰＤ１およびホトトランジスタＰＴ１からなるホトカプラを用いて被検体の回転に応じた所定の周期によるスイッチングを行わせることによって、Ａ相の出力端にパルス信号が得られるようになっている。また同時に、ホトダイオードＰＤ２およびホトトランジスタＰＴ２からなるホトカプラを用いて同一の被検体の回転に応じた所定の周期によるスイッチングを行わせることによってＢ相の出力端にＡ相よりも９０°位相が遅れたパルス信号が得られるようになっている。
【０００９】
このようなパルスエンコーダ１から出力するＡ相、Ｂ相の各パルス信号をＥＣＵ２が読み込むように両者を接続するに際して、本発明では、図２に示すように、パルスエンコータ１の接続不良検出回路３を設けて、両者間の接続不良状態の検出信号をＥＣＵ２に与えるようにしている。
【００１０】
その接続不良検出回路３としては、パルスエンコーダ１から出力するＡ相のパルス信号のレベルが常にプラス側になるように設定するとともに、そのＡ相のパルス信号のレベルを抵抗Ｒ１７によってＧＮＤ側にプルダウンしたうえで、パルスエンコーダ１のＡ相の出力側に、そのパルス信号のレベルと予めそのパルス信号のレベルよりも低くなるように設定された基準電圧とを比較して、正常時にはローレベル出力が得られ、その基準電圧以下になるようなパルス信号の出力ラインの断線または短絡時にはハイレベル出力が得られるようにした比較回路ＩＣ２を設け、その比較回路ＩＣ２の出力を否定回路ＮＯＴによって反転した信号をパルスエンコーダの接続不良検出信号としてＥＣＵ２に与えるようにしている。
【００１１】
そのパルスエンコーダ１の接続不良検出回路３のＢ相側の構成にあってもＡ相側と全く同じである。そして、Ａ相側およびＢ相側の各比較回路ＩＣ２の出力をオア回路ＯＲを介して否定回路ＮＯＴに与えるようにしている。
【００１２】
パルスエンコーダ１から出力されるＡ相およびＢ相の各パルス信号は、図３に示すように、そのパルス信号のレベルが常にプラス側になるように、例えば、“０”レベルが１．０Ｖに、“１”レベルが４．５８Ｖになるように設定されている。そして、比較回路ＩＣ２は、その比較入力のレベルがパルス信号の出力ラインの断線または短絡によって１．０Ｖよりも低く設定された基準レベルＶｒｅｆ以下になったときにその出力がハイレベルになるようになっている。
【００１３】
表１は、このような構成にあって、パルスエンコーダ１およびその接続不良検出回路３とＥＣＵ２との間における接続状態が正常および異常の場合における各部の信号状態を示している。
【００１４】
【表１】
【００１５】
しかして、このように構成されたものにあっては、パルスエンコーダ１およびその接続不良検出回路３とＥＣＵ２との間の接続が正常であるときには、パルスエンコーダ１におけるＡ相の出力端▲１▼から“０”，“１”のパルス信号が送出される。そして、そのときの比較回路ＩＣ２の出力端▲２▼はローレベルＬとなり、オア回路ＯＲの出力端▲３▼がローレベルＬ、否定回路ＮＯＴの出力端▲４▼がハイレベルＨとなる。そして、そのパルスエンコーダ１の接続不良検出回路３の出力ラインＤが接続されるＥＣＵ２の入力端▲５▼がハイレベルＨになる。
【００１６】
パルスエンコーダ１およびその接続不良回路３とＥＣＵ２との間の接続が正常であるときのＢ相側における各対応する出力端のレベル状態にあっても、Ａ相側と全く同じである。
【００１７】
したがって、ＥＣＵ２は、パルスエンコーダ１の接続不良検出回路３からその出力ラインＤを介して送られてくる信号がハイレベルＨになっていることをもって、パルスエンコーダ１およびその接続不良検出回路３との接続状態が正常であると判断できるようになる。
【００１８】
また、パルスエンコーダ１におけるＡ相のパルス信号の出力ラインが断線または短絡したときには、そのＡ相の出力端▲１▼がローレベルＬになり、それにより比較回路ＩＣ２の出力端▲２▼がハイレベルＨとなる。したがって、オア回路ＯＲの出力端▲３▼がハイレベルＨ、否定回路ＮＯＴの出力端▲４▼がローレベルＬとなり、パルスエンコーダ１の接続不良検出回路３の出力ラインＤが接続されるＥＣＵ２の入力端▲５▼がローレベルＬになる。
【００１９】
パルスエンコーダ１におけるＢ相のパルス信号の出力ラインが断線または短絡したときにも全く同じ状態になる。
【００２０】
また、パルスエンコーダ１とＥＣＵ２とを接続する電源Ｖｃｃのラインが断線または短絡したときには、各端点▲１▼〜▲５▼が全てローレベルＬになる。
【００２１】
さらに、パルスエンコーダ１の接続不良回路３の出力ラインＤが断線または短絡したときには、その出力ラインＤが接続されるＥＣＵ２の入力端▲５▼がローレベルＬになる。
【００２２】
したがって、ＥＣＵ２は，パルスエンコーダ１の接続不良検出回路３からその出力ラインＤを介して送られてくる信号がローレベルＬになっていることをもって、パルスエンコーダ１およびその接続不良検出回路３、電源Ｖｃｃラインの接続状態が不良であると判断できるようになる。
【００２３】
【効果】
以上、本発明によるパルスエンコーダの接続不良検出回路は、パルスコンコーダから出力するパルス信号をＥＣＵが読み込むように両者を接続した制御系にあって、そのパルス信号のレベルが常にプラス側になるように設定するとともに、そのパルスエンコーダから出力するパルス信号のレベルを接地電位側にプルダウンしたうえで、そのパルスエンコーダの出力側に、パルス信号のレベルと予めそのパルス信号のレベルよりも低くなるように設定された基準電圧とを比較して、正常時にはローレベル出力が得られ、その基準電圧以下になるようなパルス信号の出力ラインの断線または短絡時にはハイレベル出力が得られるようにした比較回路を設け、その比較回路の出力を否定回路によって反転した信号をパルスエンコーダの接続不良検出信号としてＥＣＵに与えるようにしたもので、パルス信号の出力ライン、電源ラインおよびその接続不良検出回路の出力ラインの接続不良状態を検出することができるという利点を有している。
【図面の簡単な説明】
【図１】パルスエンコーダの一般的な回路構成を示す電気回路図である。
【図２】本発明によるパルスエンコーダの接続不良回路の一実施例を示す電気回路図である。
【図３】同実施例におけるパルスエンコーダから出力されるＡ相およびＢ相の各パルス信号を示す図である。
【図４】従来のパルスエンコーダの断線検出回路を示す電気回路図である。
【符号の説明】
１ パルスエンコーダ
２ ＥＣＵ
３ パルスエンコーダの接続不良検出回路
ＩＣ２ 比較回路
ＮＯＴ 否定回路
【産業上の利用分野】
本発明は、パルスエンコーダから出力するパルス信号をＥＣＵが読み込むように両者を接続した制御系にあって、そのパルス信号の出力ラインが断線または短絡したことを検出するパルスエンコーダの接続不良検出回路に関する。
【０００２】
【従来の技術】
最近、例えばパルスエンコーダを舵角センサとして用いて、そのセンサ信号をＥＣＵが読み込んで車両走行時の舵角を検出しながら操舵の制御を行わせるようにするなど、被検体の偏移を検出するパルスエンコーダから出力するパルス信号をＥＣＵが読み込むように両者を接続した制御系が多用されている。
【０００３】
しかして、このような制御系にあっては、パルスエンコーダの出力ラインをＥＣＵに接続するに際してその接続の信頼性が問題となり、パルスエンコーダの出力ラインが断線したり短絡すると被検体の偏移を誤検出して制御に不具合を生じてしまうことになる。
【０００４】
そのため、従来では、図４に示すように、パルスエンコーダ１から出力するパルス信号ＡおよびＡの否定信号をダイオードＤ１〜Ｄ４からなる回路で整流して、正常時にはその整流信号でホトダイオードＰＤが発光してホトトランジスタＰＴがオン状態になることによって出力ラインＤがローレベルとなり、各パルス信号のラインが断線したときにはホトトランジスタＰＴ９がオフ状態になって出力ラインＤがハイレベルとなるようにした断線検出回路４を設けるようにしている（特開平５−３６９１号公報参照）。
【０００５】
しかし、それは、パルスエンコータ１から出力するパルス信号のラインの断線状態を検出することができるが、断線検出の出力ラインＤそのものが断線してローレベルになったときに、ＥＣＵ２はそれが正常時の信号であると誤検出してしまうものになっている。
【０００６】
【発明が解決しようとする課題】
解決しようとする問題点は、パルスエンコーダから出力するパルス信号をＥＣＵが読み込むように両者を接続した制御系にあって、パルス信号の出力ラインの断線検出回路を設けて、その検出信号をＥＣＵに与えるようにする場合、その検出信号のラインそのものが断線したりすると、ＥＣＵにおいてパルス信号ラインの断線状態の誤検出をきたしてしまうことである。
【０００７】
【課題を解決するための手段】
本発明によるパルスエンコーダの接続不良検出回路は、パルスコンコーダから出力するパルス信号をＥＣＵが読み込むように両者を接続した制御系にあって、パルス信号の出力ラインの接続不良状態を検出するに際して、そのパルス信号の出力ラインのみならず、その接続不良検出信号のラインの接続不良状態をも検出することができるようにするべく、そのパルス信号のレベルが常にプラス側になるように設定するとともに、そのパルスエンコーダから出力するパルス信号のレベルを接地電位側にプルダウンしたうえで、そのパルスエンコーダの出力側に、パルス信号のレベルと予めそのパルス信号のレベルよりも低くなるように設定された基準電圧とを比較して、正常時にはローレベル出力が得られ、その基準電圧以下になるようなパルス信号の出力ラインの断線または短絡時にはハイレベル出力が得られるようにした比較回路を設け、その比較回路の出力を否定回路によって反転した信号をパルスエンコーダの接続不良検出信号としてＥＣＵに与えるようにしている。
【０００８】
【実施例】
図１は、パルスエンコーダ１の一般的な回路構成を示している。ここでは、ホトダイオードＰＤ１およびホトトランジスタＰＴ１からなるホトカプラを用いて被検体の回転に応じた所定の周期によるスイッチングを行わせることによって、Ａ相の出力端にパルス信号が得られるようになっている。また同時に、ホトダイオードＰＤ２およびホトトランジスタＰＴ２からなるホトカプラを用いて同一の被検体の回転に応じた所定の周期によるスイッチングを行わせることによってＢ相の出力端にＡ相よりも９０°位相が遅れたパルス信号が得られるようになっている。
【０００９】
このようなパルスエンコーダ１から出力するＡ相、Ｂ相の各パルス信号をＥＣＵ２が読み込むように両者を接続するに際して、本発明では、図２に示すように、パルスエンコータ１の接続不良検出回路３を設けて、両者間の接続不良状態の検出信号をＥＣＵ２に与えるようにしている。
【００１０】
その接続不良検出回路３としては、パルスエンコーダ１から出力するＡ相のパルス信号のレベルが常にプラス側になるように設定するとともに、そのＡ相のパルス信号のレベルを抵抗Ｒ１７によってＧＮＤ側にプルダウンしたうえで、パルスエンコーダ１のＡ相の出力側に、そのパルス信号のレベルと予めそのパルス信号のレベルよりも低くなるように設定された基準電圧とを比較して、正常時にはローレベル出力が得られ、その基準電圧以下になるようなパルス信号の出力ラインの断線または短絡時にはハイレベル出力が得られるようにした比較回路ＩＣ２を設け、その比較回路ＩＣ２の出力を否定回路ＮＯＴによって反転した信号をパルスエンコーダの接続不良検出信号としてＥＣＵ２に与えるようにしている。
【００１１】
そのパルスエンコーダ１の接続不良検出回路３のＢ相側の構成にあってもＡ相側と全く同じである。そして、Ａ相側およびＢ相側の各比較回路ＩＣ２の出力をオア回路ＯＲを介して否定回路ＮＯＴに与えるようにしている。
【００１２】
パルスエンコーダ１から出力されるＡ相およびＢ相の各パルス信号は、図３に示すように、そのパルス信号のレベルが常にプラス側になるように、例えば、“０”レベルが１．０Ｖに、“１”レベルが４．５８Ｖになるように設定されている。そして、比較回路ＩＣ２は、その比較入力のレベルがパルス信号の出力ラインの断線または短絡によって１．０Ｖよりも低く設定された基準レベルＶｒｅｆ以下になったときにその出力がハイレベルになるようになっている。
【００１３】
表１は、このような構成にあって、パルスエンコーダ１およびその接続不良検出回路３とＥＣＵ２との間における接続状態が正常および異常の場合における各部の信号状態を示している。
【００１４】
【表１】
しかして、このように構成されたものにあっては、パルスエンコーダ１およびその接続不良検出回路３とＥＣＵ２との間の接続が正常であるときには、パルスエンコーダ１におけるＡ相の出力端▲１▼から“０”，“１”のパルス信号が送出される。そして、そのときの比較回路ＩＣ２の出力端▲２▼はローレベルＬとなり、オア回路ＯＲの出力端▲３▼がローレベルＬ、否定回路ＮＯＴの出力端▲４▼がハイレベルＨとなる。そして、そのパルスエンコーダ１の接続不良検出回路３の出力ラインＤが接続されるＥＣＵ２の入力端▲５▼がハイレベルＨになる。
【００１６】
パルスエンコーダ１およびその接続不良回路３とＥＣＵ２との間の接続が正常であるときのＢ相側における各対応する出力端のレベル状態にあっても、Ａ相側と全く同じである。
【００１７】
したがって、ＥＣＵ２は、パルスエンコーダ１の接続不良検出回路３からその出力ラインＤを介して送られてくる信号がハイレベルＨになっていることをもって、パルスエンコーダ１およびその接続不良検出回路３との接続状態が正常であると判断できるようになる。
【００１８】
また、パルスエンコーダ１におけるＡ相のパルス信号の出力ラインが断線または短絡したときには、そのＡ相の出力端▲１▼がローレベルＬになり、それにより比較回路ＩＣ２の出力端▲２▼がハイレベルＨとなる。したがって、オア回路ＯＲの出力端▲３▼がハイレベルＨ、否定回路ＮＯＴの出力端▲４▼がローレベルＬとなり、パルスエンコーダ１の接続不良検出回路３の出力ラインＤが接続されるＥＣＵ２の入力端▲５▼がローレベルＬになる。
【００１９】
パルスエンコーダ１におけるＢ相のパルス信号の出力ラインが断線または短絡したときにも全く同じ状態になる。
【００２０】
また、パルスエンコーダ１とＥＣＵ２とを接続する電源Ｖｃｃのラインが断線または短絡したときには、各端点▲１▼〜▲５▼が全てローレベルＬになる。
【００２１】
さらに、パルスエンコーダ１の接続不良回路３の出力ラインＤが断線または短絡したときには、その出力ラインＤが接続されるＥＣＵ２の入力端▲５▼がローレベルＬになる。
【００２２】
したがって、ＥＣＵ２は，パルスエンコーダ１の接続不良検出回路３からその出力ラインＤを介して送られてくる信号がローレベルＬになっていることをもって、パルスエンコーダ１およびその接続不良検出回路３、電源Ｖｃｃラインの接続状態が不良であると判断できるようになる。
【００２３】
【効果】
以上、本発明によるパルスエンコーダの接続不良検出回路は、パルスコンコーダから出力するパルス信号をＥＣＵが読み込むように両者を接続した制御系にあって、そのパルス信号のレベルが常にプラス側になるように設定するとともに、そのパルスエンコーダから出力するパルス信号のレベルを接地電位側にプルダウンしたうえで、そのパルスエンコーダの出力側に、パルス信号のレベルと予めそのパルス信号のレベルよりも低くなるように設定された基準電圧とを比較して、正常時にはローレベル出力が得られ、その基準電圧以下になるようなパルス信号の出力ラインの断線または短絡時にはハイレベル出力が得られるようにした比較回路を設け、その比較回路の出力を否定回路によって反転した信号をパルスエンコーダの接続不良検出信号としてＥＣＵに与えるようにしたもので、パルス信号の出力ライン、電源ラインおよびその接続不良検出回路の出力ラインの接続不良状態を検出することができるという利点を有している。
【図面の簡単な説明】
【図１】パルスエンコーダの一般的な回路構成を示す電気回路図である。
【図２】本発明によるパルスエンコーダの接続不良回路の一実施例を示す電気回路図である。
【図３】同実施例におけるパルスエンコーダから出力されるＡ相およびＢ相の各パルス信号を示す図である。
【図４】従来のパルスエンコーダの断線検出回路を示す電気回路図である。
【符号の説明】
１ パルスエンコーダ
２ ＥＣＵ
３ パルスエンコーダの接続不良検出回路
ＩＣ２ 比較回路
ＮＯＴ 否定回路
Claims (1)
- パルスコンコーダから出力するパルス信号をＥＣＵが読み込むように両者を接続した制御系にあって、そのパルス信号のレベルが常にプラス側になるように設定するとともに、そのパルスエンコーダから出力するパルス信号のレベルを接地電位側にプルダウンしたうえで、そのパルスエンコーダの出力側に、パルス信号のレベルと予めそのパルス信号のレベルよりも低くなるように設定された基準電圧とを比較して、正常時にはローレベル出力が得られ、その基準電圧以下になるようなパルス信号の出力ラインの断線または短絡時にはハイレベル出力が得られるようにした比較回路を設け、その比較回路の出力を否定回路によって反転した信号をパルスエンコーダの接続不良検出信号としてＥＣＵに与えるようにしたパルスエンコーダの接続不良検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04362899A JP3564550B2 (ja) | 1999-01-13 | 1999-01-13 | パルスエンコーダの接続不良検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04362899A JP3564550B2 (ja) | 1999-01-13 | 1999-01-13 | パルスエンコーダの接続不良検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000205893A JP2000205893A (ja) | 2000-07-28 |
| JP3564550B2 true JP3564550B2 (ja) | 2004-09-15 |
Family
ID=12669133
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04362899A Expired - Fee Related JP3564550B2 (ja) | 1999-01-13 | 1999-01-13 | パルスエンコーダの接続不良検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3564550B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4445510B2 (ja) | 2007-03-23 | 2010-04-07 | 三菱電機株式会社 | 配線異常検出装置 |
-
1999
- 1999-01-13 JP JP04362899A patent/JP3564550B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000205893A (ja) | 2000-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4296811B2 (ja) | 物理量センサ装置 | |
| EP1462769B1 (en) | Sensor with fault detection | |
| JP5163963B2 (ja) | 異常監視装置 | |
| JP3564550B2 (ja) | パルスエンコーダの接続不良検出回路 | |
| JP2004120930A (ja) | 電力変換素子の故障検出装置 | |
| JP4248998B2 (ja) | エンコーダ | |
| JP6329648B2 (ja) | 故障検出装置 | |
| JP5200782B2 (ja) | 並列運転インバータ装置の状態判別回路 | |
| JP2000132226A (ja) | センサの断線検出回路 | |
| JP2665567B2 (ja) | 断線検知回路 | |
| JP3748514B2 (ja) | センサの状態検出装置 | |
| US6118190A (en) | Fail-safe system | |
| JPH1114691A (ja) | センサ断線検出装置 | |
| CN210348800U (zh) | 交通信号机和交通信号系统 | |
| GB2103855A (en) | A circuit arrangement for monitoring rotational speed | |
| JP2002357456A (ja) | エンコーダ | |
| JPH0142054Y2 (ja) | ||
| JPH0325022Y2 (ja) | ||
| JPH06133591A (ja) | 三相誘導モータを用いたコンプレッサの制御回路 | |
| JPH0147091B2 (ja) | ||
| JPS61135395A (ja) | モ−タ駆動回路の自己診断回路 | |
| JPH0143650Y2 (ja) | ||
| JPH0636009B2 (ja) | センサの断線検出装置 | |
| JPH04140084A (ja) | 直流モータ起動不良検出回路 | |
| US6990967B2 (en) | Potentiometer device for determination of valve positions |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040106 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040220 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040427 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040519 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100618 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110618 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120618 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120618 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |