JP4935241B2 - データ保持装置、モータ制御装置及びモータ制御システム - Google Patents

Description

本発明は、電源の瞬間的な低下によるメモリ内のデータの消失や破壊などを防ぐ機能を備えるデータ保持装置、モータ制御装置及びモータ制御システムに関する。

従来から、電源が瞬間的に低下（以下、「瞬断」という）した時にメモリの保持データの破壊防止を図るデータ保持回路が知られている（例えば、特許文献１参照）。このデータ保持回路は、電源の電圧が一定値以下に低下したことが検出された場合、ＣＰＵからメモリに出力されるチップセレクト信号が遮断されるとともに予め蓄積された電荷をバックアップ電源としてメモリに供給することによって、メモリへのアクセスを禁止した状態でメモリの動作状態を維持し、メモリの保持データの破壊を防ごうとするものである。
特開平８−２４９２４４号公報

ところで、上述の従来技術のように、所定の瞬断対策を実行するために電源電圧の低下を監視する場合、電源の瞬断により生ずる電圧低下に遅れずに所定の瞬断対策を確実に実施できるようにするため、電源の瞬断とみなす閾値電圧を高めに設定しなければならないときがある。しかしながら、電源の瞬断とみなす閾値電圧が高めに設定される結果、電源の通常の電圧変動であっても電源の瞬断ではないにもかかわらずその閾値電圧以下の電源電圧が検出されることによって不要な瞬断対策動作が実行されるおそれがある。

そこで、本発明は、電源の瞬断に対してメモリ内のデータ保護を適切に行うことができる、データ保持装置、モータ制御装置及びモータ制御システムの提供を目的とする。

上記目的を達成するため、本発明のデータ保持装置は、
所定のデータを保持するメモリを有するデータ保持装置であって、
前記メモリと共通の電源から給電される電気負荷と、
前記電源の電源電圧を検出する電圧検出手段と、
前記電源電圧の変動速度を検出する変動速度検出手段と、
前記変動速度検出手段によって前記電源が断たれる時の所定速度以上の変動速度が検出され、且つ、前記電圧検出手段によって所定電圧以下の電源電圧が検出された場合に、前記電源から前記電気負荷への給電を制限する給電制限手段と、を備えることを特徴とする。
また、上記目的を達成するため、本発明のモータ制御装置は、
メモリに記憶されたモータの基準位置データに基づいて、前記モータの基準位置に対する相対位置を演算する演算装置を備える、モータ制御装置であって、
前記メモリ及び前記演算装置と共通の電源から給電される電気負荷と、
前記電源の電源電圧を検出する電圧検出手段と、
前記電源電圧の変動速度を検出する変動速度検出手段と、
前記変動速度検出手段によって前記電源が断たれる時の所定速度以上の変動速度が検出され、且つ、前記電圧検出手段によって所定電圧以下の電源電圧が検出された場合に、前記電源から前記電気負荷への給電を制限する給電制限手段とを備えることを特徴とする。
また、上記目的を達成するため、本発明のモータ制御システムは、
モータと、
前記モータの位置を検出するセンサと、
メモリに記憶された前記モータの基準位置データと前記センサの出力信号とに基づいて、前記モータの基準位置に対する相対位置を演算する演算装置とを備える、モータ制御システムであって、
前記メモリ及び前記演算装置と共通の電源から給電される電気負荷と、
前記電源の電源電圧を検出する電圧検出手段と、
前記電源電圧の変動速度を検出する変動速度検出手段と、
前記変動速度検出手段によって前記電源が断たれる時の所定速度以上の変動速度が検出され、且つ、前記電圧検出手段によって所定電圧以下の電源電圧が検出された場合に、前記電源から前記電気負荷への給電を制限する給電制限手段と、を備えることを特徴とする。

本発明のデータ保持装置、モータ制御装置及びモータ制御システムによれば、電源の瞬断によって急速に電源電圧が低下しても、メモリに供給される電力をできるだけ確保して、電源電圧の低下によるメモリ内のデータの消失や破壊などを防ぐことができる。また、メモリに対する給電時間をより長く維持してメモリの動作可能時間を延長することができる。

また、電源が瞬断する時の電源電圧の変動速度は正常時の電源電圧の変動速度より明らかに速くなる。したがって、本発明のデータ保持装置によれば、たとえ電源電圧の値が所定電圧以下であっても、電源の瞬断とみなし得る速度以上の電源電圧の変動速度が検出されなければ、電源の瞬断対策動作が実行されることはないので、電源電圧の変化態様に応じた適切な瞬断対策動作が実行可能となるとともに、前記所定の電気負荷に対する給電が不用意に制限されることもない。

さらに、上述したように、電源電圧値のみを監視することにより瞬断対策動作を実行する場合、電源の瞬断とみなす閾値電圧を高めに設定しなければならなく、給電制限が開始する電圧が高くならざるをえないが、本発明のデータ保持装置、モータ制御装置及びモータ制御システムによれば、少なくとも電源の瞬断とみなし得る速度以上の電源電圧の変動速度が検出されなければ給電制限が実施されないので、給電制限が開始する電圧を従来技術より下げることができ、従来技術より低い電圧でも前記所定の電気負荷の動作が可能となる。

ここで、前記給電制限手段による給電制限の有無にかかわらず前記メモリに給電可能に接続される蓄電手段を備えることで、電源の瞬断が生じても前記蓄電手段からメモリに給電することが可能となる。そして、前記所定の電気負荷に対する給電制限によってメモリに対する給電量を確保しつつ、前記蓄電手段にたまった電荷がメモリのバックアップ電源となるため、より一層の給電量を確保することができる。前記蓄電手段は、バックアップ電源を簡易に構成するために、前記電源から給電されるものであると好ましい。

また、前記給電制限手段は、前記変動速度検出手段によって所定速度以上の変動速度が検出された場合に、更に、前記メモリと前記電源との間の給電経路を遮断すると好適である。これにより、電源の瞬断による電源電圧の変動をメモリに及ぼさないようにすることができる。また、前記蓄電手段の電荷がメモリのみのバックアップ電源として機能させることができる。

また、前記変動速度検出手段によって所定速度以上の変動速度が検出された場合に前記メモリに対する給電電圧を昇圧する昇圧手段を備えてもよい。例えば、メモリの耐圧を超えない程度まで昇圧することで、メモリの電源電圧が降下する時間を長く伸ばすことができ、より長い瞬断に耐え得ることができるようになる。

なお、前記メモリが揮発性メモリの場合、電源の瞬断が生じても直ちにメモリ内のデータが消失することを防ぐことができる。また、前記メモリが不揮発性メモリの場合であっても、電源瞬断時の給電の安定性の向上という点で効果的である。

また、前記メモリ内の前記所定のデータを用いて演算処理をする演算処理装置を備え、前記所定電圧は、前記演算処理装置が演算処理不能になる電圧より大きい値に設定されるのが好ましい。これにより、演算処理装置は、電源の瞬断により電源電圧の降下が生じても、演算処理不能となる前に前記メモリ内のデータを利用することが可能となる。

なお、前記演算処理装置は、例えば、モータの回転角を検出する回転角センサの出力信号に基づいてモータの回転角の相対値を演算する演算処理装置であって、前記出力信号に含まれる前記相対値の演算の基準となる基準回転角データが前記所定のデータとして前記メモリに保持されると好ましい。また、前記モータは、車両のエンジンのバルブリフト量を可変させるモータであって、前記回転角センサをそのバルブリフト量の検出に用いると、電源の瞬断が生じても、メモリ内のデータが保持されるため、バルブリフト量を正確に認識することができるようになる。前記回転角センサとして、例えば、インクリメンタルエンコーダが挙げられる。

本発明によれば、電源の瞬断に対してメモリ内のデータ保護を適切に行うことができる。

以下、図面を参照して、本発明を実施するための最良の形態の説明を行う。図１は、本発明に係るデータ保持装置の実施形態を適用する車両のエンジンのバルブリフト制御システムの構成図の一例である。本バルブリフト制御システムは、車両のエンジンのバルブリフト量を変化させる可変バルブリフト機構を駆動するためのブラシレスモータ１０を制御するシステムである。可変バルブリフト機構は、周知の通り、クランク部材の支軸部に固定したコントロールアームをブラシレスモータ１０で揺動させてエンジンの吸排気バルブのリフト量を連続的に変化させるものである。バルブリフト制御装置４は、エンジン制御装置５から送信されるエンジンのバルブリフト量の目標値（目標バルブリフト量）に基づいてブラシレスモータ１０の回転を制御することにより、バルブリフト量を可変している。

ブラシレスモータ１０は、バルブリフト制御装置４の三相ブリッジ回路であるインバータ３に接続されている。ブラシレスモータ１０の回転状態は、３つの通電制御用センサＳ１，Ｓ２，Ｓ３と２つの位置制御用センサＳ４，Ｓ５によって検出され、その検出データがバルブリフト制御装置４に入力される。周知の通り、ブラシレスモータ１０の三相巻線Ａ，Ｂ，Ｃにインバータ３によって三相交流電流を流すと回転磁界が発生する。バルブリフト制御装置４はこの回転磁界を発生させることによりブラシレスモータ１０のロータを回転制御し、ロータに接続されるシャフトが回転する。シャフトの回転運動は上記のコントロールアームの揺動運動に変換される。

バルブリフト制御装置４は、通電相を確定するための３つの通電制御用センサＳ１，Ｓ２，Ｓ３からブラシレスモータ１０の三相の状態を取得し、インバータ３内にある６つのＭＯＳＦＥＴなどのスイッチの通電パターンを決めることによって、ブラシレスモータ１０を回転させている。

また、バルブリフト制御装置４は、エンジン制御装置５とＣＡＮなどの通信回線１１を介して接続されている。エンジン制御装置５は、通信回線１１を介して目標バルブリフト量をバルブリフト制御装置４に送信する。バルブリフト制御装置４は、目標バルブリフト量をブラシレスモータ１０の回転角（回転位置）の目標値（目標回転位置）に変換し、その目標回転位置と２つの位置制御用センサＳ４，Ｓ５の検出信号に基づいて演算されるブラシレスモータ１０の実回転位置との偏差が零となるように、インバータ３内の６つスイッチの通電を制御する。

上記のようにブラシレスモータ１０を制御するために、本実施例のバルブリフト制御装置４は、図１に示されるように、ＡＳＩＣ（Application Specific Integrated Circuit）１、ＣＰＵ２及びインバータ３を備えている。ＡＳＩＣ１は、通電制御部２０とプリドライバ２１と定電圧回路部２２と電源監視部２３とを有している。

ＡＳＩＣ１の通電制御部２０は、通電制御用センサＳ１，Ｓ２，Ｓ３からブラシレスモータ１０の三相の状態を取得し、インバータ３内の６つのスイッチの通電パターンを決め、その通電パターンに従ってそれらのスイッチをＯＮさせるプリドライバ２１を動作させる。インバータ３内の６つのスイッチがＭＯＳＦＥＴの場合、通電パターンに従ってプリドライバ２１からＭＯＳＦＥＴをＯＮ／ＯＦＦさせるゲート信号が出力される。

ＡＳＩＣ１の定電圧回路部２２は、バルブリフト制御装置４の動作電源である電源３０の＋Ｂ電圧（例えば、１２Ｖ）をレギュレートすることによって降圧したＶｃｃ電圧（例えば、５Ｖ）を生成する。Ｖｃｃ電圧は、ＣＰＵ２や図１には不図示の他のデバイスの電源電圧として供給される。

ＡＳＩＣ１の電源監視部２３は、Ｖｃｃ電圧を監視している。電源監視部２３は、Ｖｃｃ電圧が所定のリセット電圧（例えは、４．９Ｖ）以下になるとＣＰＵ２にリセットをかける。

ＣＰＵ２は、２つの位置制御用センサＳ４，Ｓ５の検出信号に基づいてブラシレスモータ１０の回転位置を演算する。位置制御用センサＳ４，Ｓ５は、例えば、インクリメンタルエンコーダである。インクリメンタルエンコーダは、回転変位量に応じてパルス列を出力する。ＣＰＵ２は、位置制御用センサＳ４，Ｓ５の出力パルス数をカウンタで計数し、カウント数により回転位置を演算する。なお、位置制御用センサＳ４，Ｓ５の検出信号は回転位置の絶対値ではないため、ＣＰＵ２は、ある基準とする位置でカウント数をリセットし、その基準位置からのパルス数をカウンタで累積加算することにより、基準位置からの相対的な回転位置を演算する。なお、ＣＰＵ２が基準位置を把握するためには、例えば、位置制御用センサＳ４，Ｓ５はインデックスパルスを出力する。インデックスパルスはエンコーダが１回転する毎に出力されるため、ＣＰＵ２はインデックスパルスを検出すると絶対的な基準位置を把握することができる。基準位置を示すデータは、ＣＰＵ２の揮発性メモリ２５（以下、「ＲＡＭ２５」という）に記憶される。

図２は、位置制御用センサＳ４，Ｓ５の出力パルスの関係を示す図である。位置制御用センサＳ４，Ｓ５の出力パルスには位相差（例えば、９０°）がある。この位置制御用センサＳ４とＳ５の両出力パルスの位相関係からブラシレスモータ１０（ロータ）の回転方向を検知することができる。図２の左半分で示されるように、位置制御用センサＳ４の検出信号の立ち上がりエッジで位置制御用センサＳ５のレベルがＬｏレベルであれば、ブラシレスモータ１０は正転しているとＣＰＵ２は判断し、図２の右半分で示されるように、位置制御用センサＳ４の検出信号の立ち上がりエッジで位置制御用センサＳ５のレベルがＨｉレベルであれば、ブラシレスモータ１０は逆転しているとＣＰＵ２は判断する。また、図２の下段で示されるように、回転方向が正転であればカウンタ値をアップし、反転であればカウンタ値をダウンすることにより、ＣＰＵ２は上述の基準位置からの相対的な回転位置を演算する。

また、ＣＰＵ２は、エンジン制御装置５から送信された目標バルブリフト量をブラシレスモータ１０の目標回転位置に変換し、その目標回転位置と位置制御用センサＳ４，Ｓ５の検出信号に基づいて演算したブラシレスモータ１０の実回転位置との偏差が零になるような符号付のＰＷＭ信号（符号は、回転方向を示す）を演算し、算出されたＰＷＭ信号をＡＳＩＣ１の通電制御部２０に対し出力する。通電制御部２０は、そのＰＷＭ信号に基づいてプリドライバ２１を動作させることによりインバータ３内の６つのスイッチの通電を制御する。

ところで、電源３０の＋Ｂ電圧が瞬断（例えば、車載バッテリの端子外れや接触不良による瞬間的な電圧低下）することによってＶｃｃ電圧が所定のリセット電圧以下になると、電源監視部２３によってＣＰＵ２にリセットがかけられる。その結果、ＣＰＵ２のＲＡＭ２５に記憶された基準位置のデータが消去されてしまうため、リセットから復帰したとしても、ＣＰＵ２は基準位置からの相対的な回転位置を正確に演算することができない。

そこで、電源３０の瞬断を検知した後にその瞬断に対応する回路等の動きなどのタイムラグを考慮して、電源３０の＋Ｂ電圧の瞬断を判定するための閾値電圧を高めに設定する必要がないようにするため、また、電源の瞬断に対するＲＡＭ２５に記憶された基準位置のデータを保護するため、本発明に係るデータ保持装置を図１に示されるバルブリフト制御システムに使用する。

図３は、図１に示されるバルブリフト制御システムに適用した場合の本発明に係るデータ保持装置の実施形態である。車両に搭載されるバッテリに相当する電源３０からの電力は、トランジスタＴｒ１を介して上述の基準位置データを保持するＲＡＭ２５を含めＣＰＵ２に供給されるとともに、トランジスタＴｒ２を介してＣＰＵ２やＲＡＭ２５以外の電子デバイスなどの電気負荷７０に供給される。

図２に示される、過電流検出抵抗４４、トランジスタＴｒ１及びＴｒ２、並びに電源制御回路４０は、図１に示される定電圧回路部２２及び電源監視部２３に相当する。電源制御回路４０は、トランジスタＴｒ１のベース（ゲート）をコントロールすることによって、電源３０の＋Ｂ電圧（例えば、１２Ｖ）をレギュレートし、＋Ｂ電圧を降圧したＶｃｃ電圧（例えば、５Ｖ）を生成する。また、電源制御回路４０は、トランジスタＴｒ２のベース（ゲート）をコントロールすることによって、電気負荷７０に対するＶｃｃ電源の供給要否を給電経路の遮断をするか否かによって選択する。すなわち、トランジスタＴｒ１によって降圧されたＶｃｃ電源は、トランジスタＴｒ２がＯＦＦのときにはＣＰＵ２、ＲＡＭ２５、後述するコンデンサ９０に供給され、トランジスタＴｒ２がＯＮのときにはＣＰＵ２、ＲＡＭ２５、後述するコンデンサ９０に加え電気負荷７０にも供給される。なお、電源制御回路４０は、過電流検出抵抗４４によって、所定の過電流値が検出された場合には、トランジスタＴｒ１をＯＦＦすることも可能である。

コンデンサ９０は、Ｖｃｃ電源とグランド間に挿入され、ＣＰＵ２に並列接続される。ＣＰＵ２は、例えば電解コンデンサである。コンデンサ９０は、新たに設けるのではなく、ノイズ除去用のコンデンサを流用することができる。

また、電源制御回路４０は、電源３０の電圧値とその電圧値の変化速度を検出する。電源３０の電圧値の変化速度を検出するためには、その電圧値を微分回路（コンデンサ４１，帰還抵抗４２，オペアンプ４３によって構成）に入力し、電圧変化量に比例した電圧（すなわち、変化速度に相当）を発生させる。

電源制御回路４０は、検出された電源３０の電圧値の変化速度に基づいて電源３０の瞬断有無を判定する。電源制御回路４０は、電源３０の電圧値の変化速度が所定速度（例えば、１０^４Ｖ／ｓ）より速い場合には電源３０の瞬断と判定し、さらに瞬断と判定したときに電源３０の電圧がＣＰＵ２にリセットがかけられる電圧（例えば、４．９Ｖ）より大きい電圧（例えば、６Ｖ）以下の値が検出されるとトランジスタＴｒ１及びＴｒ２をＯＦＦする。また、電源制御回路４０は、電源３０の電圧値の変化速度が所定速度（例えば、１０^４Ｖ／ｓ）以下の場合には瞬断と判定せず、電源３０の電圧が所定電圧（例えば、６Ｖ）以下の値が検出されたとしてもトランジスタＴｒ１及びＴｒ２をＯＮ状態のままＯＦＦしない。なお、電源制御回路４０は、上述したように、電源３０の電圧値の低下によってＶｃｃ電圧が所定のリセット電圧（例えは、４．９Ｖ）以下になるとＣＰＵ２にリセットをかける。また、電源制御回路４０は、電源３０の電圧が所定の閾値電圧（例えば、６．５Ｖ）より大きくなった場合には、トランジスタＴｒ１及びＴｒ２をＯＮ状態にして、電源３０からの電力供給を復帰させる。

なお、電源電圧の変化速度に基づいて電源３０の瞬断を判定しているが、スタータの作動やノイズによる電源電圧の変化速度に比べ電源瞬断時の電源電圧の変化速度は約１０^４Ｖ／ｓと極めて速いため、スタータの作動やノイズによる電源電圧の変動を電源３０の瞬断と誤判定することはない。

また、電源制御回路４０は、電源３０の電圧値の変化速度が所定速度（例えば、１０^４Ｖ／ｓ）より速い場合には電源３０の瞬断と判定し、トランジスタＴｒ２をＯＦＦし、その後に、電源３０の電圧がＣＰＵ２にリセットがかけられる電圧（例えば、４．９Ｖ）より大きい電圧（例えば、６Ｖ）以下の値が検出されるとトランジスタＴｒ１をＯＦＦするようにしてもよい。

ＣＰＵ２と電気負荷７０が互いに遮断されることによって、ＣＰＵ２はコンデンサ９０の電荷によって瞬断時間動作することが可能となる。ＣＰＵ２にリセットがかからないことによって、ＲＡＭ２５に記憶された基準位置データは消去されずに保持され、ＣＰＵ２は基準位置からの相対的な回転位置を正確に演算することができる。

したがって、本発明に係るデータ保持装置の実施形態によれば、電源３０の電圧値とその電圧値の変化速度の双方を利用するため、電源３０の電圧値が所定閾値電圧（例えば、６Ｖ）以下の場合にトランジスタＴｒ１及びＴｒ２をＯＦＦする制御に比べ、当該所定閾値電圧より低い電圧でトランジスタＴｒ１及びＴｒ２をＯＦＦすることができる。

すなわち、電源３０の電圧値の低下を検出するのみで電気負荷７０やＣＰＵ２等に給電制限する場合、電源の瞬断による急速な電圧低下に対する遅れを考慮して、電源の瞬断を判断するための閾値電圧を高めに設定しなければならない。この場合、その高めの閾値電圧以下の電圧が検出されたときにトランジスタＴｒ１やＴｒ２がオフする（給電制限する）ため、電気負荷７０やＣＰＵ２などが動作可能な最低の動作電圧も必然的に高めになってしまう。言い換えれば、電源の瞬断発生の有無にかかわらず、電気負荷７０やＣＰＵ２などの最低作動電圧はその閾値電圧以上にならざるを得ない。しかしながら、本実施形態のように電源３０の電圧値とその電圧値の変化速度の双方を検出することによって給電制限を実施する場合、たとえ電源３０の電圧低下を検出したとしても、電源の瞬断とみなし得る速度以上の電源電圧の変動速度が検出されなければ、トランジスタＴｒ１やＴｒ２がオフしない（給電制限しない）。したがって、電気負荷７０やＣＰＵ２などが動作可能な最低の動作電圧は、電源の瞬断発生がない場合には、電源３０の電圧値の低下を検出するのみで給電制限する場合における上記閾値電圧より低い電圧に設定することが可能である。言い換えれば、電源３０の電圧値の低下を検出するのみで給電制限する場合における上記閾値電圧以下の電圧でも、電気負荷７０やＣＰＵ２などの動作を許可することが可能となる。

また、本発明に係るデータ保持装置の実施形態によれば、瞬断と判定された場合には、トランジスタＴｒ２がＯＦＦされることにより電気負荷７０に流れる電源３０からの電力供給分をＲＡＭ２５に供給できるので、ＲＡＭ２５に供給される電力供給量は多くなり、ＲＡＭ２５に電力を供給できる時間をできるだけ延ばすことができる。

また、本発明に係るデータ保持装置の実施形態によれば、電源３０が瞬断したとしてもＣＰＵ２にリセットはかかることはなく、ＲＡＭ２５内のデータは消失されずに保持される。これにより、ＣＰＵ２は基準位置からの相対的な回転位置を正確に演算することができる。

なお、瞬断と判定した場合には、トランジスタＴｒ１を昇圧動作させることによって、Ｖｃｃ電源の電圧値をＣＰＵ２や電気負荷７０に印加可能な最大保証電圧（例えば、５．５Ｖ）を限界に昇圧してもよい。これにより、トランジスタＴｒ２がＯＦＦしている場合には、より長い瞬断時間に耐え得ることができる。

また、ＣＰＵ２やＲＡＭ２５の消費電力の大きさにより変化するが、ＣＰＵ２の消費電流が１５ｍＡで電源３０の定常電源電圧が１２Ｖでコンデンサ９０の容量が２２０μＦの場合、電源３０の瞬断時間が１０ｍｓ程度であっても、ＣＰＵ２にリセットはかかることはなく、ＲＡＭ２５内のデータは消失されずに保持される。

以上、本発明の好ましい実施例について詳説したが、本発明は、上述した実施例に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施例に種々の変形及び置換を加えることができる。

例えば、電源制御回路４０は、電源３０の電圧値の変化速度が所定速度（例えば、１０^４Ｖ／ｓ）より速く、且つ、電源３０の電圧がＣＰＵ２にリセットがかけられる電圧より大きい所定電圧（例えば、６Ｖ）以下の値が検出された場合に、電源３０の瞬断と判定してもよく、瞬断と判定された場合にトランジスタＴｒ１及びＴｒ２をＯＦＦするようししてもよい。

また、図３において、電源３０の＋Ｂ電圧をＣＰＵ２や電気負荷７０に電圧仕様の関係上直接印加できないため、トランジスタＴｒ１によって降圧することが必要であったが、電源３０が上述の実施例より電源電圧が低い低電圧源で、電源３０の電圧がＣＰＵ２や電気負荷７０に印加可能な電圧値のような場合であれば、トランジスタＴｒ１を削除することは可能である。

また、上述の実施例では、可変バルブリフト機構を駆動するための電動モータを対象にしていたが、回転角センサの検出信号に基づいて回転角の相対値を演算する場合であれば、他の駆動対象を駆動するための電動モータを対象にしてもよい。

本発明に係るデータ保持装置の実施形態を適用する車両のエンジンのバルブリフト制御システムの構成図の一例である。 位置制御用センサＳ４，Ｓ５の出力パルスの関係を示す図である。 図１に示されるバルブリフト制御システムに適用した場合の本発明に係るデータ保持装置の実施形態である。

符号の説明

１ ＡＳＩＣ
２ ＣＰＵ
３ インバータ
４ バルブリフト制御装置
５ エンジン制御装置
１０ ブラシレスモータ
２５ メモリ（ＲＡＭ）
３０ ＋Ｂ電源（バッテリ）
４０ 電源制御回路
７０ 電気負荷
９０ コンデンサ
１１ 通信回線
Ｓ１，Ｓ２，Ｓ３ 通電制御用センサ
Ｓ４，Ｓ５ 位置制御用センサ
Ｔｒ１，Ｔｒ２ トランジスタ

Claims (9)

1. 所定のデータを保持するメモリを有するデータ保持装置であって、
   前記メモリと共通の電源から給電される電気負荷と、
   前記電源の電源電圧を検出する電圧検出手段と、
   前記電源電圧の変動速度を検出する変動速度検出手段と、
   前記変動速度検出手段によって前記電源が断たれる時の所定速度以上の変動速度が検出され、且つ、前記電圧検出手段によって所定電圧以下の電源電圧が検出された場合に、前記電源から前記電気負荷への給電を制限する給電制限手段と、を備えることを特徴とする、データ保持装置。
2. 前記給電制限手段による給電制限の有無にかかわらず前記メモリに給電可能に接続される蓄電手段を備える、請求項１記載のデータ保持装置。
3. 前記給電制限手段は、前記変動速度検出手段によって所定速度以上の変動速度が検出された場合に、更に、前記メモリと前記電源との間の給電経路を遮断する、請求項２に記載のデータ保持装置。
4. 前記メモリ内の前記所定のデータを用いて演算処理をする演算処理装置を備え、
   前記所定電圧は、前記演算処理装置が演算処理不能になる電圧より大きい値に設定される、請求項２又は３に記載のデータ保持装置。
5. 前記演算処理装置は、前記メモリに記憶されたモータの基準位置データに基づいて、前記モータの基準位置に対する相対位置を演算する、請求項４に記載のデータ保持装置。
6. 前記変動速度検出手段によって所定速度以上の変動速度が検出された場合に前記メモリに対する給電電圧を昇圧する昇圧手段を備える、請求項１から５のいずれか一項に記載のデータ保持装置。
7. メモリに記憶されたモータの基準位置データに基づいて、前記モータの基準位置に対する相対位置を演算する演算装置を備える、モータ制御装置であって、
   前記メモリ及び前記演算装置と共通の電源から給電される電気負荷と、
   前記電源の電源電圧を検出する電圧検出手段と、
   前記電源電圧の変動速度を検出する変動速度検出手段と、
   前記変動速度検出手段によって前記電源が断たれる時の所定速度以上の変動速度が検出され、且つ、前記電圧検出手段によって所定電圧以下の電源電圧が検出された場合に、前記電源から前記電気負荷への給電を制限する給電制限手段とを備えることを特徴とする、モータ制御装置。
8. モータと、
   前記モータの位置を検出するセンサと、
   メモリに記憶された前記モータの基準位置データと前記センサの出力信号とに基づいて、前記モータの基準位置に対する相対位置を演算する演算装置とを備える、モータ制御システムであって、
   前記メモリ及び前記演算装置と共通の電源から給電される電気負荷と、
   前記電源の電源電圧を検出する電圧検出手段と、
   前記電源電圧の変動速度を検出する変動速度検出手段と、
   前記変動速度検出手段によって前記電源が断たれる時の所定速度以上の変動速度が検出され、且つ、前記電圧検出手段によって所定電圧以下の電源電圧が検出された場合に、前記電源から前記電気負荷への給電を制限する給電制限手段と、を備えることを特徴とする、モータ制御システム。
9. 前記モータは、車両のエンジンのバルブリフト量を可変させるモータである、請求項８に記載のモータ制御システム。

Images