TWI588450B - Encoder - Google Patents

Description

編碼器

本發明係關於一種編碼器。

先前，作為編碼器，有記載於日本特開2004-95242號公報(專利文獻1)中者。該編碼器具有：軸；及編碼器機構，其對軸之旋轉方向及旋轉量予以檢測。

編碼器機構具有：轉子，其安裝於軸；第1與第2滑件，其等安裝於轉子；及環狀梳形電極圖案，其由第1與第2滑件滑接。若軸旋轉，則第1滑件與環狀梳形電極圖案斷續地接觸，且第2滑件與環狀梳形電極圖案斷續地接觸。

圖11係編碼器機構之等效電路圖。如圖11所示，編碼器電路100包含：第1與第2開關部Sw1、Sw2，其等相應於軸(滑件)之旋轉而開閉；第1電阻R1，其串聯連接於第1開關部Sw1；及第2電阻R2，其串聯連接於第2開關部Sw2。

第1開關部Sw1及第1電阻R1與第2開關部Sw2及第2電阻R2並聯連接於電源電壓Vcc與接地GND之間。第1電阻R1及第2電阻R2位於電源電壓Vcc側。

第1開關部Sw1包含第1滑件與環狀梳形電極圖案，第1滑件與環狀梳形電極圖案接觸，而使第1開關部Sw1成為閉合狀態。同樣，第2開關部Sw2包含第2滑件與環狀梳形電極圖案。

藉由檢測第1開關部Sw1與第1電阻R1之間之A點的輸出、及編碼 器電路100與接地GND之間之C點的輸出，而能夠判斷第1開關部Sw1之開閉。同樣，藉由檢測第2開關部Sw2與第2電阻R2之間之B點的輸出、及編碼器電路100與接地GND之間之C點的輸出，而能夠判斷第2開關部Sw2之開閉。藉由判斷第1與第2開關部Sw1、Sw2之開閉，而對軸之旋轉方向及旋轉量予以檢測。

[先前技術文獻] [專利文獻]

[專利文獻1]日本特開2004-95242號公報

且說，在前述先前之編碼器中，例如在檢測編碼器電路100之輸出起直至經過一定時間為止的待機時間內，在第1與第2開關部Sw1、Sw2之至少一者閉合時，電流在編碼器電路100中流動。本申請案發明者重新著眼於該電流會成為編碼器電路100所消耗之浪費電力此一問題。

例如，將第1與第2電阻R1、R2設定為100kΩ，將電源電壓Vcc設定為5V。在第1與第2開關部Sw1、Sw2之一者閉合時，則電力消耗為250μW。在第1與第2開關部Sw1、Sw2之兩者閉合時，則電力消耗為500μW。

因此，本發明之課題在於提供一種在第1與第2開關部之至少一者閉合時，能夠減少在電源電壓與接地之間所消耗之電力的編碼器。

為解決前述問題，本發明之編碼器，係對可相對於第1構件移動之第2構件的移動方向及移動量予以檢測者；其具有：編碼器電路，其包含相應於前述第2構件之移動而開閉之第1與 第2開關部、串聯連接於前述第1開關部之第1電阻、及串聯連接於前述第2開關部之第2電阻，且在電源電壓與接地之間，以前述第1與前述第2電阻位於前述電源電壓側之方式連接前述第1開關部及前述第1電阻與前述第2開關部及前述第2電阻而構成；及控制電路，其連接於前述第1與前述第2電阻和前述電源電壓之間，在前述第1開關部閉合時，關斷自前述電源電壓朝前述第1電阻之電源供給，且在前述第2開關部閉合時，關斷自前述電源電壓朝前述第2電阻之電源供給，另一方面，前述控制電路連接於前述第1電阻與前述第1開關部之間之第1連接點，並連接於前述第2電阻與前述第2開關部之間之第2連接點，而自前述電源電壓朝前述第1與前述第2連接點常時通電。

根據本發明之編碼器，控制電路連接於第1與第2電阻和電源電壓之間，在第1開關部閉合時，會關斷自電源電壓朝第1電阻之電源供給，而且前述控制電路連接於第2電阻與電源電壓之間，在第2開關部閉合時，會關斷自電源電壓朝第2電阻之電源供給。藉此，由於在第1開關部閉合時，不會使電流流動至第1電阻，因而不會由第1電阻消耗電力。由於在第2開關部閉合時，不會使電流流動至第2電阻，因而不會由第2電阻消耗電力。

又，控制電路連接於第1電阻與第1開關部之間之第1連接點和電源電壓之間，並連接於第2電阻與第2開關部之間之第2連接點與電源電壓之間，從而自電源電壓朝第1與第2連接點常時通電。藉此，可檢測第1與第2開關部之輸出，而判斷第1與第2開關部之開閉。藉由判斷第1與第2開關部之開閉，而對第2構件之移動方向及移動量予以檢測。

因而，本發明之編碼器滿足作為編碼器之機能，且在第1與第2開關部之至少一者閉合時，能夠減少在電源電壓與接地之間所消耗之 電力。

又，在一個實施形態之編碼器中，前述編碼器電路係在前述電源電壓與前述接地之間，將前述第1開關部及前述第1電阻與前述第2開關部及前述第2電阻並聯連接而構成。

前述控制電路在前述第1與前述第2開關部之至少一者閉合時，會關斷自前述電源電壓朝前述第1與前述第2電阻之電源供給。

根據前述實施形態之編碼器，控制電路在第1與第2開關部之至少一者閉合時，會關斷自電源電壓朝第1與第2電阻之電源供給。藉此，由於在第1與第2開關部之至少一者閉合時，不會使電流流動至第1與第2電阻，因而不會由第1與第2電阻消耗電力。

又，在一個實施形態之編碼器中，前述控制電路具有：pnp型之主電晶體，其發射極連接於前述電源電壓，其集電極連接於前述編碼器電路，其基極連接於前述電源電壓；及主電晶體控制電路，其連接於前述主電晶體之基極，且在前述第1與前述第2開關部之至少一者閉合時，不會使電流流動至前述主電晶體之發射極與基極之間，且不會使電流流動至前述主電晶體之發射極與集電極之間。

根據前述實施形態之編碼器，控制電路具有：pnp型之主電晶體；及主電晶體控制電路，其連接於主電晶體之基極並控制基極電流。因而，可以簡單的結構構成控制電路。

又，在一個實施形態之編碼器中，前述主電晶體控制電路具有：npn型之第1副電晶體，其集電極經由第3電阻連接於前述主電晶體之基極，其基極經由第4電阻及第5電阻之串聯電路連接於前述電源 電壓；及npn型之第2副電晶體，其集電極連接於前述第1副電晶體之發射極，其發射極連接於前述接地，其基極經由第6電阻及第7電阻之串聯電路連接於前述電源電壓；且前述第4電阻與前述第5電阻之間係連接於前述編碼器電路之前述第1連接點，前述第6電阻與前述第7電阻之間係連接於前述編碼器電路之前述第2連接點。

根據前述實施形態之編碼器，主電晶體控制電路具有npn型之第1副電晶體與npn型之第2副電晶體。因而，可以簡單的結構構成主電晶體控制電路。

又，在一個實施形態之編碼器中，在前述主電晶體之基極與前述電源電壓之間連接有第8電阻。

根據前述實施形態之編碼器，由於在主電晶體之基極與電源電壓之間連接有第8電阻，因而能夠去除主電晶體之基極的雜訊。

又，在一個實施形態之編碼器中，在前述主電晶體之基極、前述第1副電晶體之基極、及前述第2副電晶體之基極的至少一者處連接有電容器。

根據前述實施形態之編碼器，由於在主電晶體之基極、第1副電晶體之基極、及第2副電晶體之基極之至少一者處連接有電容器，因而能夠使基極電流穩定化。

又，在一個實施形態之編碼器中，前述控制電路具有：pnp型之第1主電晶體，其發射極連接於前述電源電壓，其集電極連接於前述編碼器電路之前述第1電阻，其基極連接於前述電源電壓；pnp型之第2主電晶體，其發射極連接於前述電源電壓，其集電 極連接於前述編碼器電路之前述第2電阻，其基極連接於前述電源電壓；第1主電晶體控制電路，其連接於前述第1主電晶體之基極，在前述第1開關部閉合時，不會使電流流動至前述第1主電晶體之發射極與基極之間，且不會使電流流動至前述第1主電晶體之發射極與集電極之間；及第2主電晶體控制電路，其連接於前述第2主電晶體之基極，在前述第2開關部閉合時，不會使電流流動至前述第2主電晶體之發射極與基極之間，且不會使電流流動至前述第2主電晶體之發射極與集電極之間。

根據前述實施形態之編碼器，控制電路具有：pnp型之第1、第2主電晶體；及第1、第2主電晶體控制電路，其等連接於第1、第2主電晶體之基極並控制基極電流。因而，可以簡單的結構構成控制電路。

又，在一個實施形態之編碼器中，前述第1主電晶體控制電路具有npn型之第1副電晶體，前述npn型之第1副電晶體之集電極經由第3電阻連接於前述第1主電晶體之基極，其發射極連接於前述接地，其基極經由第4電阻及第5電阻之串聯電路連接於前述電源電壓；且前述第2主電晶體控制電路具有npn型之第2副電晶體，前述npn型之第2副電晶體之集電極經由第9電阻連接於前述第2主電晶體之基極，其發射極連接於前述接地，其基極經由第6電阻及第7電阻之串聯電路連接於前述電源電壓；並且前述第4電阻與前述第5電阻之間係連接於前述編碼器電路之前述第1連接點，前述第6電阻與前述第7電阻之間係連接於前述編碼器電路之前述第2連接點。

根據前述實施形態之編碼器，主電晶體控制電路具有npn型之第 1副電晶體與npn型之第2副電晶體。因而，可以簡單的結構構成主電晶體控制電路。

又，在一個實施形態之編碼器中，在前述第1主電晶體之基極與前述電源電壓之間連接有第8電阻，在前述第2主電晶體之基極與前述電源電壓之間連接有第10電阻。

根據前述實施形態之編碼器，由於在第1主電晶體之基極與電源電壓之間連接有第8電阻，因而能夠去除第1主電晶體之基極的雜訊。由於在第2主電晶體之基極與電源電壓之間連接有第10電阻，因而能夠去除第2主電晶體之基極的雜訊。

又，在一個實施形態之編碼器中，在前述第1副電晶體之基極與前述第2副電晶體之基極的至少一者處連接有電容器。

根據前述實施形態之編碼器，由於在第1副電晶體之基極與第2副電晶體之基極的至少一者處連接有電容器，因而能夠使基極電流穩定化。

根據本發明之編碼器，在第1與第2開關部之至少一者閉合時，能夠減少在電源電壓與接地之間所消耗之電力。

1‧‧‧編碼器

1A‧‧‧編碼器

2‧‧‧外殼

3‧‧‧軸

6‧‧‧編碼器機構

7‧‧‧控制裝置

21‧‧‧底壁

22‧‧‧蓋體

35‧‧‧操作部

36‧‧‧軸部

60‧‧‧編碼器基板

61‧‧‧電阻體圖案/第1電阻體圖案

62‧‧‧電阻體圖案/第2電阻體圖案

63‧‧‧電阻體圖案/第3電阻體圖案

65‧‧‧轉子

65b‧‧‧突部

66‧‧‧滑件

68‧‧‧絕緣片

68a‧‧‧孔部

70‧‧‧編碼器電路

71‧‧‧控制電路

71A‧‧‧控制電路

72‧‧‧主電晶體控制電路

100‧‧‧編碼器電路

601‧‧‧編碼器端子/第l編碼器端子

601a‧‧‧端部

602‧‧‧編碼器端子/第2編碼器端子

602a‧‧‧端部

603‧‧‧編碼器端子/第3編碼器端子

603a‧‧‧端部

661‧‧‧第1接點部

662‧‧‧第2接點部

663‧‧‧第3接點部

671‧‧‧第1電極部

672‧‧‧第2電極部

673‧‧‧第3電極部

721A‧‧‧第1主電晶體控制電路

722A‧‧‧第2主電晶體控制電路

A‧‧‧點

B‧‧‧點

b‧‧‧基極

C‧‧‧點

c‧‧‧集電極

Cm‧‧‧主電容器

Cs1‧‧‧第1副電容器

Cs2‧‧‧第2副電容器

e‧‧‧發射極

GND‧‧‧接地

P1‧‧‧第1連接點

P2‧‧‧第2連接點

Qm‧‧‧主電晶體

Qm1‧‧‧第1主電晶體

Qm2‧‧‧第2主電晶體

Qs1‧‧‧第1副電晶體

Qs2‧‧‧第2副電晶體

R1‧‧‧第1電阻

R2‧‧‧第2電阻

R3‧‧‧第3電阻

R4‧‧‧第4電阻

R5‧‧‧第5電阻

R6‧‧‧第6電阻

R7‧‧‧第7電阻

R8‧‧‧第8電阻

R9‧‧‧第9電阻

R10‧‧‧第10電阻

Sw1‧‧‧第1開關部

Sw2‧‧‧第2開關部

Vcc‧‧‧電源電壓

圖1係本發明之第1實施形態之編碼器的剖面圖。

圖2係自編碼器機構之下方觀察之立體圖。

圖3係自編碼器機構之下方觀察之分解立體圖。

圖4係編碼器之電路圖。

圖5係顯示編碼器電路之輸出波形的波形圖。

圖6係說明控制電路之動作的表。

圖7A係說明本實施例之表。

圖7B係說明本實施例之消耗電流與先前例之消耗電流的表。

圖8係顯示本發明之第2實施形態之編碼器的概略結構圖。

圖9係編碼器之電路圖。

圖10係說明控制電路之動作的表。

圖11係先前之編碼器之電路圖。

以下將根據圖示之實施形態詳細地說明本發明。

(第1實施形態)

圖1係顯示本發明之第1實施形態之編碼器的剖面圖。將編碼器之寬度方向設為X方向，並將編碼器之長度方向設為Y方向。將編碼器之高度方向設為Z方向。將Z方向之正方向作為上側，將Z方向之負方向作為下側。

如圖1所示，編碼器1係旋轉編碼器。編碼器1具有：外殼2；軸3，其係以將軸作為中心而可旋轉之方式安裝於外殼2；編碼器機構6，其對軸3之旋轉方向及旋轉角度(旋轉量)予以檢測；及控制裝置7，其控制編碼器機構6等。

外殼2包含例如金屬。外殼2係將軸3、編碼器機構6、及控制裝置7予以一體化地組裝。外殼2具有底壁21與安裝於底壁21之箱形蓋體22。

軸3包含例如樹脂。軸3具有操作部35與軸部36。操作部35與軸部36係沿軸自上側至下側依次配置。操作部35貫通外殼2之蓋體22，使用者可自外殼2之外側對操作部35予以操作。

圖2係自編碼器機構6之下方觀察之立體圖。如圖1與圖2所示，編碼器機構6具有：編碼器基板60；電阻體圖案61、62、63，其等設置於編碼器基板60；編碼器端子601、602、603，其等設置於編碼器 基板60，並電性連接於電阻體圖案61、62、63；轉子65，其以可與軸3一起旋轉之方式安裝於軸3；及滑件66，其安裝於轉子65，並與電阻體圖案61、62、63滑接。

編碼器基板60包含例如樹脂。編碼器基板60配置於外殼2內，並固定於外殼2之蓋體22。

電阻體圖案61、62、63設置於編碼器基板60之下表面。電阻體圖案61、62、63係用於對軸3之旋轉方向及旋轉角度予以檢測者。第1電阻體圖案61、第2電阻體圖案62、及第3電阻體圖案63形成為環狀，且配置為同心狀。第1電阻體圖案61、第2電阻體圖案62、及第3電阻體圖案63自徑向之外側至內側依次配置。第1電阻體圖案61與第2電阻體圖案62分別斷續地形成。第3電阻體圖案63連續地形成。

編碼器端子601、602、603係嵌入成形於編碼器基板60。第1編碼器端子601電性連接於第1電阻體圖案61，第2編碼器端子602電性連接於第2電阻體圖案62，第3編碼器端子603電性連接於第3電阻體圖案63。

轉子65固定於軸3。轉子65配置於編碼器基板60之下側。

滑件66包含例如金屬。滑件66固定於轉子65之上表面之2個突部65b。滑件66形成為環狀。滑件66具有第1接點部661、第2接點部662、及第3接點部663。第1接點部661、第2接點部662、及第3接點部663自徑向之外側至內側依次配置。第1接點部661、第2接點部662、及第3接點部663相導通。

第1接點部661位於與第1電阻體圖案61相對應之位置，第2接點部662位於與第2電阻體圖案62相對應之位置，第3接點部663位於與第3電阻體圖案63相對應之位置。而且，藉由滑件66之旋轉，第1接點部661與第1電阻體圖案61斷續地接觸，第2接點部662與第2電阻體圖案62斷續地接觸。第3接點部663與第3電阻體圖案63常時接觸。亦即， 藉由滑件66之旋轉，第1編碼器端子601與第3編碼器端子603斷續地電性連接，第2編碼器端子602與第3編碼器端子603斷續地電性連接。

圖3係自編碼器機構6之下方觀察之分解立體圖。如圖3所示，在編碼器基板60之下表面設置有第1、第2、第3電極部671、672、673。第1電極部671、第2電極部672、及第3電極部673形成為環狀，且配置為同心狀。第1電極部671、第2電極部672、及第3電極部673自徑向之外側至內側依次配置。第1電極部671電性連接於第1編碼器端子601之端部601a，第2電極部672電性連接於第2編碼器端子602之端部602a，第3電極部673電性連接於第3編碼器端子603之端部603a。

在第1、第2、第3電極部671、672、673上積層有絕緣片68。絕緣片68以如下之方式覆蓋第1電極部671及第2電極部672：第1電極部671於周向斷續地露出，且第2電極部672於周向斷續地露出。亦即，絕緣片68具有於周向斷續地配置之複數個孔部68a，從而第1電極部671及第2電極部672自絕緣片68之孔部68a露出。第3電極部673未被絕緣片68覆蓋。

在第1電極部671自絕緣片68露出之部分處設置有第1電阻體圖案61，在第2電極部672自絕緣片68露出之部分處設置有第2電阻體圖案62，在第3電極部673處設置有第3電阻體圖案63。

藉此，第1電阻體圖案61經由第1電極部671電性連接於第1編碼器端子601，第2電阻體圖案62經由第2電極部672電性連接於第2編碼器端子602，第3電阻體圖案63經由第3電極部673電性連接於第3編碼器端子603。

圖4係編碼器1之電路圖。如圖4所示，編碼器1具有：編碼器電路70，其係用於對軸3之旋轉方向及旋轉角度予以檢測者；及控制電路71，其對供給至編碼器電路70之電源予以控制。編碼器電路70係編碼器機構6之等效電路。控制電路71包含於控制裝置7。

編碼器電路70包含：第1與第2開關部Sw1、Sw2，其等相應於軸3(滑件66)之旋轉而開閉；第1電阻R1，其串聯連接於第1開關部Sw1；及第2電阻R2，其串聯連接於第2開關部Sw2。

第1開關部Sw1及第1電阻R1與第2開關部Sw2及第2電阻R2並聯連接於電源電壓Vcc與接地GND之間。第1電阻R1及第2電阻R2位於電源電壓Vcc側。

第1開關部Sw1包含第1接點部661與第1電阻體圖案61，第1接點部661與第1電阻體圖案61接觸，而使第1開關部Sw1成為閉合狀態。同樣，第2開關部Sw2包含第2接點部662與第2電阻體圖案62。

藉由檢測第1開關部Sw1與第1電阻R1之間之A點的輸出、及編碼器電路70與接地GND之間之C點的輸出，而能夠判斷第1開關部Sw1之開閉。同樣，藉由檢測第2開關部Sw2與第2電阻R2之間之B點的輸出、及編碼器電路70與接地GND之間之C點的輸出，而能夠判斷第2開關部Sw2之開閉。藉由判斷第1與第2開關部Sw1、Sw2之開閉，而對軸3之旋轉方向及旋轉角度予以檢測。

圖5係顯示編碼器電路70之輸出波形的波形圖。如圖4與圖5所示，基於第1開關部Sw1成為閉合狀態，電流流動至A點與C點之間，A信號導通。基於第2開關部Sw2成為閉合狀態，電流流動至B點與C點之間，B信號導通。

在滑件66之順時針轉動方向的旋轉中，自A信號之關斷之開始起直至下一關斷之開始為止之滑件66的旋轉角度為60°。B信號亦相同。又，A信號之關斷之開始與B信號之關斷之開始的偏離，在滑件66之旋轉角度中為15°。另外，在滑件66之1個旋轉(亦即滑件66之旋轉角度為360°)中，A信號及B信號之導通與關斷之組合的變化可分為24組。亦即，能夠判斷為在滑件66之1個旋轉中，滑件66之旋轉角度每旋轉15°便會發生變化。因而，藉由判斷A信號與B信號之變化，而 能夠判斷滑件66之旋轉方向與旋轉角度。

如圖4所示，控制電路71連接於第1電阻R1及第2電阻R2與電源電壓Vcc之間，在第1與第2開關部Sw1、Sw2之至少一者閉合時，會關斷自電源電壓Vcc朝第1電阻R1及第2電阻R2之電源供給。藉此，由於在第1與第2開關部Sw1、Sw2之至少一者閉合時，不會使電流流動至第1電阻R1及第2電阻R2，因而不會由第1電阻R1及第2電阻R2消耗電力。尤其是，在檢測編碼器電路70之輸出起直至經過一定時間為止的待機時間內，能夠有效地減少電力消耗。

控制電路71連接於第1電阻R1與第1開關部Sw1之間之第1連接點P1與電源電壓Vcc之間，且連接於第2電阻R2與第2開關部Sw2之間之第2連接點P2與電源電壓Vcc之間，從而自電源電壓Vcc朝第1連接點P1及第2連接點P2常時通電。藉此，可檢測第1與第2開關部Sw1、Sw2之輸出，而判斷第1與第2開關部Sw1、Sw2之開閉。藉由判斷第1與第2開關部Sw1、Sw2之開閉，而對軸3之旋轉方向及旋轉角度予以檢測。

控制電路71具有：pnp型之主電晶體Qm；及主電晶體控制電路72，其對主電晶體Qm之基極電流予以控制。因而，可以簡單的結構構成控制電路71。

主電晶體Qm係包含發射極e、集電極c及基極b之雙極型電晶體。發射極e連接於電源電壓Vcc，集電極c連接於編碼器電路，基極b連接於電源電壓Vcc。

主電晶體控制電路72連接於主電晶體Qm之基極b，在第1與第2開關部Sw1、Sw2之至少一者閉合時，不會使電流流動至主電晶體Qm之發射極e與基極b之間，且不會使電流流動至主電晶體Qm之發射極e與集電極c之間。

具體而言，主電晶體控制電路72具有npn型之第1副電晶體Qs1與 npn型之第2副電晶體Qs2。因而，可以簡單的結構構成主電晶體控制電路72。

第1副電晶體Qs1係包含發射極e、集電極c及基極b之雙極型電晶體。集電極c經由第3電阻R3連接於主電晶體Qm之基極b，基極b經由第4電阻R4及第5電阻R5之串聯電路連接於電源電壓Vcc。

第2副電晶體Qs2係包含發射極e、集電極c及基極b之雙極型電晶體。集電極c連接於第1副電晶體Qs1之發射極e，發射極e連接於接地GND，基極b經由第6電阻R6及第7電阻R7之串聯電路連接於電源電壓Vcc。

第4電阻R4與第5電阻R5之間係連接於編碼器電路70之第1連接點P1。第6電阻R6與第7電阻R7之間係連接於編碼器電路70之第2連接點P2。

第1與第2副電晶體Qs1、Qs2對主電晶體Qm之基極電流予以控制。

第4與第6電阻R4、R6較第1與第2電阻R1、R2大。因而，在第4與第6電阻R4、R6所消耗之電力較在第1與第2電阻R1、R2所消耗之電力為小。因而，在第1與第2開關部Sw1、Sw2之至少一者閉合時，能夠減少在電源電壓Vcc與接地GND之間所消耗之電力。

第5與第7電阻R5、R7確保編碼器電路70之輸出(即A點、B點、C點之輸出)。第5與第7電阻R5、R7較第1與第2電阻R1、R2大。

在主電晶體Qm之基極b與電源電壓Vcc之間連接有第8電阻R8。因而，能夠去除主電晶體Qm之基極b的雜訊。

在主電晶體Qm之基極b與電源電壓Vcc之間並聯於第8電阻R8而連接有主電容器Cm。利用主電容器Cm能夠使主電晶體Qm之基極電流穩定化。

第1副電晶體Qs1之基極b經由第1副電容器Cs1連接於接地GND。 利用第1副電容器Cs1能夠使第1副電晶體Qs1之基極電流穩定化。

第2副電晶體Qs2之基極b經由第2副電容器Cs2連接於接地GND。利用第2副電容器Cs2能夠使第2副電晶體Qs2之基極電流穩定化。

其次，利用圖4與圖6說明控制電路71之動作。

第1，說明第1與第2開關部Sw1、Sw2為斷開狀態時之情形。

來自電源電壓Vcc之電流經由第4與第5電阻R4、R5流動至第1副電晶體Qs1之基極b與發射極e之間，從而第1副電晶體Qs1導通。其結果為電流流動至第1副電晶體Qs1之集電極c與發射極e之間。

來自電源電壓Vcc之電流經由第6與第7電阻R6、R7流動至第2副電晶體Qs2之基極b與發射極e之間，從而第2副電晶體Qs2導通。其結果為電流流動至第2副電晶體Qs2之集電極c與發射極e之間。

藉此，電流流動至主電晶體Qm之發射極e與基極b之間，從而主電晶體Qm導通。因而，電流流動至主電晶體Qm之發射極e與集電極c之間，從而主電晶體Qm自電源電壓Vcc朝第1與第2電阻R1、R2供給電源，而將輸出賦予至A點與B點。

第2，說明第1開關部Sw1為閉合狀態，而第2開關部Sw2為斷開狀態時之情形。

來自電源電壓Vcc之電流經由第4電阻R4、第1連接點P1、及第1開關部Sw1流動至接地GND，且電流不會流動至第1副電晶體Qs1之基極b與發射極e之間。其結果為第1副電晶體Qs1關斷。

來自電源電壓Vcc之電流經由第6與第7電阻R6、R7流動至第2副電晶體Qs2之基極b與發射極e之間。其結果為第2副電晶體Qs2導通。此外，來自電源電壓Vcc之電流經由第6電阻R6流動至第2連接點P2，而將輸出賦予至B點。

藉此，電流不會流動至主電晶體Qm之發射極e與基極b之間，從而主電晶體Qm關斷。因而，電流不會流動至主電晶體Qm之發射極e 與集電極c之間，從而主電晶體Qm不會自電源電壓Vcc朝第1與第2電阻R1、R2供給電源。

第3，說明第1開關部Sw1為斷開狀態，而第2開關部Sw2為閉合狀態時之情形。

來自電源電壓Vcc之電流經由第4與第5電阻R4、R5流動至第1副電晶體Qs1之基極b與發射極e之間。其結果為第1副電晶體Qs1導通。此外，來自電源電壓Vcc之電流經由第4電阻R4流動至第1連接點P1，而將輸出賦予至A點。

來自電源電壓Vcc之電流經由第6電阻R6、第2連接點P2、及第2開關部Sw2流動至接地GND，從而電流不會流動至第2副電晶體Qs2之基極b與發射極e之間。其結果為第2副電晶體Qs2關斷。

藉此，電流不會流動至主電晶體Qm之發射極e與基極b之間，從而主電晶體Qm關斷。因而，電流不會流動至主電晶體Qm之發射極e與集電極c之間，從而主電晶體Qm不會自電源電壓Vcc朝第1與第2電阻R1、R2供給電源。

第4，說明第1開關部Sw1為閉合狀態，且第2開關部Sw2為閉合狀態時之情形。

來自電源電壓Vcc之電流經由第4電阻R4、第1連接點P1、及第1開關部Sw1流動至接地GND，從而電流不會流動至第1副電晶體Qs1之基極b與發射極e之間。其結果為第1副電晶體Qs1關斷。

來自電源電壓Vcc之電流經由第6電阻R6、第2連接點P2、及第2開關部Sw2流動至接地GND，從而電流不會流動至第2副電晶體Qs2之基極b與發射極e之間。其結果為第2副電晶體Qs2關斷。

藉此，電流不會流動至主電晶體Qm之發射極e與基極b之間，從而主電晶體Qm關斷。因而，電流不會流動至主電晶體Qm之發射極e與集電極c之間，從而主電晶體Qm不會自電源電壓Vcc朝第1與第2電 阻R1、R2供給電源。

如以上所說明般，由於在第1與第2開關部Sw1、Sw2之至少一者閉合時，電流不會流動至第1電阻R1及第2電阻R2，因而不會由第1電阻R1及第2電阻R2消耗電力。因而，能夠減少在電源電壓Vcc與接地GND之間所消耗之電力。

(實施例)

以下將說明本發明之實施例。

如圖7A所示，將第1與第2電阻R1、R2設定為100kΩ，將第3與第8電阻R3、R8設定為1MΩ，將第4與第6電阻R4、R6設定為1或2.2或者5.1MΩ，將第5與第7電阻R5、R7設定為7.5MΩ。將主電容器Cm、第1副電容器Cs1及第2副電容器Cs2設定為開路。此外，將電源電壓Vcc設定為5V。

圖7B係顯示相應於第1與第2開關部Sw1、Sw2之開閉狀態之本實施例與先前例之在電源電壓Vcc與接地GND之間的消耗電流[μA]。本實施例顯示第4與第6電阻R4、R6為1或2.2或者5.1MΩ時之消耗電流[μA]。比較例顯示圖11之消耗電流[μA]。

如圖7B所示，在第1與第2開關部Sw1、Sw2之至少一者為閉合狀態時，本實施例之消耗電流較先前例之消耗電流為小。又，在本實施例中，第4與第6電阻R4、R6愈大，消耗電流為愈小。

(第2實施形態)

圖8係顯示本發明之第2實施形態之編碼器的概略結構圖。如圖8所示，編碼器1A具有：編碼器電路70；及控制電路71A，其對供給至編碼器電路70之電源予以控制。此外，在第2實施形態中，由於與第1實施形態相同之符號係與第1實施形態相同之結構，因而省略其說明。

編碼器電路70，係在電源電壓Vcc與接地GND之間，以第1與第2 電阻R1、R2位於電源電壓Vcc側之方式，連接第1開關部Sw1及第1電阻R1與第2開關部Sw2及第2電阻R2而構成。

控制電路71A連接於第1電阻R1及第2電阻R2與電源電壓Vcc之間，在第1開關部Sw1閉合時，會關斷自電源電壓Vcc朝第1電阻R1之電源供給，而在第2開關部Sw2閉合時，會關斷自電源電壓Vcc朝第2電阻R2之電源供給。藉此，由於在第1開關部Sw1閉合時，電流不會流動至第1電阻R1，因而不會由第1電阻R1消耗電力。由於在第2開關部Sw2閉合時，電流不會流動至第2電阻R2，因而不會由第2電阻R2消耗電力。尤其是，在檢測編碼器電路70之輸出起直至經過一定時間為止的待機時間內，能夠有效地減少電力消耗。

控制電路71A，連接於第1電阻R1與第1開關部Sw1之間之第1連接點P1與電源電壓Vcc之間，且連接於第2電阻R2與第2開關部Sw2之間之第2連接點P2與電源電壓Vcc之間，從而自電源電壓Vcc朝第1連接點P1及第2連接點P2常時通電。藉此，檢測第1與第2開關部Sw1、Sw2之輸出，而能夠判斷第1與第2開關部Sw1、Sw2之開閉。藉由判斷第1與第2開關部Sw1、Sw2之開閉，而對軸3之旋轉方向及旋轉角度予以檢測。

控制電路71A具有：第1主電晶體Qm1；第2主電晶體Qm2；第1主電晶體控制電路721A，其對第1主電晶體Qm1之電流的導通/關斷予以控制；及第2主電晶體控制電路722A，其對第2主電晶體Qm2之電流的導通/關斷予以控制。因而，可以簡單的結構構成控制電路71A。

圖9係顯示本發明之第2實施形態之編碼器的電路圖。如圖9所示，第1主電晶體Qm1係包含發射極e、集電極c及基極b之雙極型電晶體。發射極e連接於電源電壓Vcc，集電極c連接於編碼器電路70之第1電阻R1，基極b連接於電源電壓Vcc。

第1主電晶體控制電路721A連接於第1主電晶體Qm1之基極b，在 第1開關部Sw1閉合時，不會使電流流動至第1主電晶體Qm1之發射極e與基極b之間，且不會使電流流動至第1主電晶體Qm1之發射極e與集電極c之間。亦即，第1副電晶體Qs1對第1主電晶體Qm1之基極電流予以控制。

具體而言，第1主電晶體控制電路721A具有npn型之第1副電晶體Qs1。因而，可以簡單的結構構成第1主電晶體控制電路721A。

第1副電晶體Qs1係包含發射極e、集電極c及基極b之雙極型電晶體。集電極c經由第3電阻R3連接於第1主電晶體Qm1之基極b，發射極e連接於接地GND，基極b經由第4電阻R4及第5電阻R5之串聯電路連接於電源電壓Vcc。

第4電阻R4與第5電阻R5之間係連接於編碼器電路70之第1連接點P1。第4電阻R4較第1電阻R1大。因而，在第4電阻R4所消耗之電力較在第1電阻R1所消耗之電力為小。因而，在第1開關部Sw1閉合時，能夠減少在電源電壓Vcc與接地GND之間所消耗之電力。

第5電阻R5確保編碼器電路70之輸出(亦即A點之輸出信號)。第5電阻R5較第1電阻R1大。

在第1主電晶體Qm1之基極b與電源電壓Vcc之間連接有第8電阻R8。因而，能夠去除第1主電晶體Qm1之基極b的雜訊。

第1副電晶體Qs1之基極b經由第1副電容器Cs1連接於接地GND。利用第1副電容器Cs1能夠使第1副電晶體Qs1之基極電流穩定化。

第2主電晶體Qm2係包含發射極e、集電極c及基極b之雙極型電晶體。發射極e連接於電源電壓Vcc，集電極c連接於編碼器電路70之第2電阻R2，基極b連接於電源電壓Vcc。

第2主電晶體控制電路722A連接於第2主電晶體Qm2之基極b，在第2開關部Sw2閉合時，不會使電流流動至第2主電晶體Qm2之發射極e與基極b之間，且不會使電流流動至第2主電晶體Qm2之發射極e與集 電極c之間。亦即，第2副電晶體Qs2對第2主電晶體Qm2之基極電流予以控制。

具體而言，第2主電晶體控制電路722A具有npn型之第2副電晶體Qs2。因而，可以簡單的結構構成第2主電晶體控制電路722A。

第2副電晶體Qs2係具有發射極e、集電極c及基極b之雙極型電晶體。集電極c經由第9電阻R9連接於第2主電晶體Qm2之基極b，發射極e連接於接地GND，基極b經由第6電阻R6及第7電阻R7之串聯電路連接於電源電壓Vcc。

第6電阻R6與第7電阻R7之間係連接於編碼器電路70之第2連接點P2。第6電阻R6較第2電阻R2大。因而，在第6電阻R6所消耗之電力較在第2電阻R2所消耗之電力為小。因而，在第2開關部Sw2閉合時，能夠減少在電源電壓Vcc與接地GND之間所消耗之電力。

第7電阻R7確保編碼器電路70之輸出(即B點之輸出信號)。第7電阻R7較第2電阻R2大。

第2主電晶體Qm2之基極b與電源電壓Vcc之間係連接有第10電阻R10。因而，能夠去除第2主電晶體Qm2之基極b的雜訊。

第2副電晶體Qs2之基極b經由第2副電容器Cs2連接於接地GND。利用第2副電容器Cs2能夠使第2副電晶體Qs2之基極電流穩定化。

其次，利用圖9與圖10說明控制電路71A之動作。

第1，說明第1與第2開關部Sw1、Sw2為斷開狀態時之情形。

來自電源電壓Vcc之電流經由第4與第5電阻R4、R5流動至第1副電晶體Qs1之基極b與發射極e之間，從而第1副電晶體Qs1導通。其結果為電流流動至第1副電晶體Qs1之集電極c與發射極e之間。

藉此，電流流動至第1主電晶體Qm1之發射極e與基極b之間，從而第1主電晶體Qm1導通。因而，電流流動至第1主電晶體Qm1之發射極e與集電極c之間，從而第1主電晶體Qm1自電源電壓Vcc朝第1電阻 R1供給電源，而將輸出賦予至A點。

另一方面，來自電源電壓Vcc之電流經由第6與第7電阻R6、R7流動至第2副電晶體Qs2之基極b與發射極e之間，從而第2副電晶體Qs2導通。其結果為電流流動至第2副電晶體Qs2之集電極c與發射極e之間。

藉此，電流流動至第2主電晶體Qm2之發射極e與基極b之間，從而第2主電晶體Qm2導通。因而，電流流動至第2主電晶體Qm2之發射極e與集電極c之間，從而第2主電晶體Qm2自電源電壓Vcc朝第2電阻R2供給電源，而將輸出賦予至B點。

第2，說明第1開關部Sw1為閉合狀態，而第2開關部Sw2為斷開狀態時之情形。

來自電源電壓Vcc之電流經由第4電阻R4、第1連接點P1、及第1開關部Sw1流動至接地GND，且電流不會流動至第1副電晶體Qs1之基極b與發射極e之間。其結果為第1副電晶體Qs1關斷。

藉此，電流不會流動至第1主電晶體Qm1之發射極e與基極b之間，從而第1主電晶體Qm1關斷。因而，電流不會流動至第1主電晶體Qm1之發射極e與集電極c之間，從而第1主電晶體Qm1不會自電源電壓Vcc朝第1電阻R1供給電源。

另一方面，來自電源電壓Vcc之電流經由第6與第7電阻R6、R7流動至第2副電晶體Qs2之基極b與發射極e之間，從而第2副電晶體Qs2導通。其結果為電流流動至第2副電晶體Qs2之集電極c與發射極e之間。

藉此，電流流動至第2主電晶體Qm2之發射極e與基極b之間，從而第2主電晶體Qm2導通。因而，電流流動至第2主電晶體Qm2之發射極e與集電極c之間，從而第2主電晶體Qm2自電源電壓Vcc朝第2電阻R2供給電源，而將輸出賦予至B點。

第3，說明第1開關部Sw1為斷開狀態，而第2開關部Sw2為閉合狀態時之情形。

來自電源電壓Vcc之電流經由第4與第5電阻R4、R5流動至第1副電晶體Qs1之基極b與發射極e之間，從而第1副電晶體Qs1導通。其結果為電流流動至第1副電晶體Qs1之集電極c與發射極e之間。

藉此，電流流動至第1主電晶體Qm1之發射極e與基極b之間，從而第1主電晶體Qm1導通。因而，電流流動至第1主電晶體Qm1之發射極e與集電極c之間，從而第1主電晶體Qm1自電源電壓Vcc朝第1電阻R1供給電源，而將輸出賦予至A點。

另一方面，來自電源電壓Vcc之電流經由第6電阻R6、第2連接點P2、及第2開關部Sw2流動至接地GND，且電流不會流動至第2副電晶體Qs2之基極b與發射極e之間。其結果為第2副電晶體Qs2關斷。

藉此，電流不會流動至第2主電晶體Qm2之發射極e與基極b之間，從而第2主電晶體Qm2關斷。因而，電流不會流動至第2主電晶體Qm2之發射極e與集電極c之間，從而第2主電晶體Qm2不會自電源電壓Vcc朝第2電阻R2供給電源。

第4，說明第1開關部Sw1為閉合狀態，第2開關部Sw2為閉合狀態時之情形。

來自電源電壓Vcc之電流經由第4電阻R4、第1連接點P1、及第1開關部Sw1流動至接地GND，且電流不會流動至第1副電晶體Qs1之基極b與發射極e之間。其結果為第1副電晶體Qs1關斷。

藉此，電流不會流動至第1主電晶體Qm1之發射極e與基極b之間，從而第1主電晶體Qm1關斷。因而，電流不會流動至第1主電晶體Qm1之發射極e與集電極c之間，從而第1主電晶體Qm1不會自電源電壓Vcc朝第1電阻R1供給電源。

來自電源電壓Vcc之電流經由第6電阻R6、第2連接點P2、及第2 開關部Sw2流動至接地GND，從而電流不會流動至第2副電晶體Qs2之基極b與發射極e之間。其結果為第2副電晶體Qs2關斷。

藉此，電流不會流動至第2主電晶體Qm2之發射極e與基極b之間，從而第2主電晶體Qm2關斷。因而，電流不會流動至第2主電晶體Qm2之發射極e與集電極c之間，從而第2主電晶體Qm2不會自電源電壓Vcc朝第2電阻R2供給電源。

如以上所說明般，由於在第1開關部Sw1閉合時，電流不會流動至第1電阻R1，因而不會由第1電阻R1消耗電力。由於在第2開關部Sw2閉合時，電流不會流動至第2電阻R2，因而不會由第2電阻R2消耗電力。因而，能夠減少在電源電壓Vcc與接地GND之間所消耗之電力。

此外，本發明並不限定於上述實施形態，可在不脫離本發明要旨之範圍內進行設計變更。

在前述實施形態中，主電晶體、第1、第2主電晶體雖為pnp型，但亦可為npn型。又，第1、第2副電晶體雖為npn型，但亦可為pnp型。

在前述實施形態中，主電晶體、第1、第2主電晶體、第1、第2副電晶體雖使用雙極型電晶體，但亦可使用FET(Field effect transistor：場效電晶體)。

在前述實施形態中，雖設置有第8、第10電阻，但亦可省略第8、第10電阻。

在前述實施形態中，雖在主電晶體、第1副電晶體及第2副電晶體之各自之基極處連接電容器，但亦可在主電晶體、第1副電晶體及第2副電晶體之至少一者之基極處連接電容器。或者，亦可省略電容器。

在前述實施形態中，作為編碼器，雖使用旋轉編碼器，但亦可 使用直線編碼器。直線編碼器對可相對於第1構件移動之第2構件的移動方向及移動量予以檢測。

在前述實施形態中，針對朝編碼器電路之第1、第2電阻之電源供給的關斷，雖使用電晶體，但亦可使用機械化之開關機構。

在前述實施形態中，作為主電晶體控制電路、第1、第2主電晶體控制電路，雖使用電晶體，但亦可使用微電腦等之邏輯電路。

在前述實施形態中，雖利用控制電路對包含2個開關部之編碼器電路予以控制，但亦可對包含1個開關部之電路予以控制。亦即，亦可利用控制電路對串聯連接有1個開關部與1個電阻之電路予以控制。

1‧‧‧編碼器

2‧‧‧外殼

3‧‧‧軸

6‧‧‧編碼器機構

7‧‧‧控制裝置

21‧‧‧底壁

22‧‧‧蓋體

35‧‧‧操作部

36‧‧‧軸部

60‧‧‧編碼器基板

61‧‧‧電阻體圖案/第1電阻體圖案

63‧‧‧電阻體圖案/第3電阻體圖案

65‧‧‧轉子

65b‧‧‧突部

66‧‧‧滑件

601‧‧‧編碼器端子/第1編碼器端子

602‧‧‧編碼器端子/第2編碼器端子

Claims (10)

1. 一種編碼器，其係對可相對於第1構件移動之第2構件的移動方向及移動量予以檢測者；其具有：編碼器電路，其包含相應於前述第2構件之移動而開閉之第1與第2開關部、串聯連接於前述第1開關部之第1電阻、及串聯連接於前述第2開關部之第2電阻，且在電源電壓與接地之間，以前述第1與前述第2電阻位於前述電源電壓側之方式連接前述第1開關部及前述第1電阻與前述第2開關部及前述第2電阻而構成；及控制電路，其連接於前述第1與前述第2電阻和前述電源電壓之間，在前述第1開關部閉合時，關斷自前述電源電壓朝前述第1電阻之電源供給，且在前述第2開關部閉合時，關斷自前述電源電壓朝前述第2電阻之電源供給，另一方面，前述控制電路連接於前述第1電阻與前述第1開關部之間之第1連接點，並連接於前述第2電阻與前述第2開關部之間之第2連接點，而自前述電源電壓朝前述第1與前述第2連接點常時通電。
2. 如請求項1之編碼器，其中前述編碼器電路係在前述電源電壓與前述接地之間，將前述第1開關部及前述第1電阻與前述第2開關部及前述第2電阻並聯連接而構成；且前述控制電路在前述第1與前述第2開關部之至少一者閉合時，會關斷自前述電源電壓朝前述第1與前述第2電阻之電源供給。
3. 如請求項2之編碼器，其中前述控制電路具有：pnp型之主電晶體，其發射極連接於前述電源電壓，其集電極連接於前述編碼器電路，其基極連接於前述電源電壓；及 主電晶體控制電路，其連接於前述主電晶體之基極，且在前述第1與前述第2開關部之至少一者閉合時，不會使電流流動至前述主電晶體之發射極與基極之間，且不會使電流流動至前述主電晶體之發射極與集電極之間。
4. 如請求項3之編碼器，其中前述主電晶體控制電路具有：npn型之第1副電晶體，其集電極經由第3電阻連接於前述主電晶體之基極，其基極經由第4電阻及第5電阻之串聯電路連接於前述電源電壓；及npn型之第2副電晶體，其集電極連接於前述第1副電晶體之發射極，其發射極連接於前述接地，其基極經由第6電阻及第7電阻之串聯電路連接於前述電源電壓；且前述第4電阻與前述第5電阻之間係連接於前述編碼器電路之前述第1連接點，前述第6電阻與前述第7電阻之間係連接於前述編碼器電路之前述第2連接點。
5. 如請求項4之編碼器，其中前述主電晶體之基極與前述電源電壓之間連接有第8電阻。
6. 如請求項4或5之編碼器，其中在前述主電晶體之基極、前述第1副電晶體之基極、及前述第2副電晶體之基極之至少一者處連接有電容器。
7. 如請求項1之編碼器，其中前述控制電路具有：pnp型之第1主電晶體，其發射極連接於前述電源電壓，其集電極連接於前述編碼器電路之前述第1電阻，其基極連接於前述電源電壓；pnp型之第2主電晶體，其發射極連接於前述電源電壓，其集電極連接於前述編碼器電路之前述第2電阻，其基極連接於前述電源電壓； 第1主電晶體控制電路，其連接於前述第1主電晶體之基極，在前述第1開關部閉合時，不會使電流流動至前述第1主電晶體之發射極與基極之間，且不會使電流流動至前述第1主電晶體之發射極與集電極之間；及第2主電晶體控制電路，其連接於前述第2主電晶體之基極，在前述第2開關部閉合時，不會使電流流動至前述第2主電晶體之發射極與基極之間，且不會使電流流動至前述第2主電晶體之發射極與集電極之間。
8. 如請求項7之編碼器，其中前述第1主電晶體控制電路具有npn型之第1副電晶體，前述npn型之第1副電晶體之集電極經由第3電阻連接於前述第1主電晶體之基極，其發射極連接於前述接地，其基極經由第4電阻及第5電阻之串聯電路連接於前述電源電壓；且前述第2主電晶體控制電路具有npn型之第2副電晶體，前述npn型之第2副電晶體之集電極經由第9電阻連接於前述第2主電晶體之基極，其發射極連接於前述接地，其基極經由第6電阻及第7電阻之串聯電路連接於前述電源電壓；並且前述第4電阻與前述第5電阻之間係連接於前述編碼器電路之前述第1連接點，前述第6電阻與前述第7電阻之間係連接於前述編碼器電路之前述第2連接點。
9. 如請求項8之編碼器，其中前述第1主電晶體之基極與前述電源電壓之間連接有第8電阻，前述第2主電晶體之基極與前述電源電壓之間連接有第10電阻。
10. 如請求項8或9之編碼器，其中在前述第1副電晶體之基極與前述第2副電晶體之基極之至少一者處連接有電容器。