JP4242995B2 - 補助ドライバ - Google Patents
補助ドライバ Download PDFInfo
- Publication number
- JP4242995B2 JP4242995B2 JP2000064756A JP2000064756A JP4242995B2 JP 4242995 B2 JP4242995 B2 JP 4242995B2 JP 2000064756 A JP2000064756 A JP 2000064756A JP 2000064756 A JP2000064756 A JP 2000064756A JP 4242995 B2 JP4242995 B2 JP 4242995B2
- Authority
- JP
- Japan
- Prior art keywords
- node
- transistor
- terminal
- net
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
- H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
- H03K19/01721—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by means of a pull-up or down element
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、広く、データ伝達の分野に関し、特に、集積回路内の信号経路における信号の伝送速度を増加するための装置および方法に関する。
【０００２】
【従来の技術】
信号の伝送遅延時間は、ネットワーク内の信号経路の長さが長くなるのに従って増加する。伝送遅延時間は、「負荷の大きな」ネットワーク（すなわち、容量性負荷の大きなネットワークやネット）上を伝送される信号の場合に比較的長くなる。これは、容量性負荷が大きいと、伝送信号のＲＣ遅延時間が長くなるからである。ここで、負荷の大きなネットとは、例えば、ＳＲＡＭのワード線である。
【０００３】
構成の規模が減少するにつれて、集積回路内の金属層における抵抗値は増加する。抵抗値が高くなると、金属層内に形成されたネット上を伝送される信号のＲＣ遅延が大きくなる。
マイクロプロセッサの周期は、マイクロプロセッサで処理された信号の伝送遅延時間が増加すれば、長くなる。しかも、クリティカルなネット上の信号の伝送遅延時間が長くなると、「クリティカルなネット（クリティカルパス：critical path)」におけるタイミング要件が満たされなくなるかも知れない。
【０００４】
【発明が解決しようとする課題】
従来の手法によれば、通常、インバータで形成される中継器を長いネットに挿入して、信号の伝送速度を上げるようにしている。中継器は、長いネットを多数の短いネットへ分割し、そこで、各中継器で１つの短いネットを駆動する。多くの場合、所望の信号タイミング（或いは、最適なタイミング）は、インバータを奇数個挿入することで達成される。しかしながら、インバータを奇数個挿入することによって、伝送信号の極性が反転する（電圧が変動する）。伝送信号の元来の極性を取り戻すために、別のインバータをネットに追加してインバータの個数を偶数にする。しかしながら、別のインバータを追加すると、遅延が増大し、その結果、ネットに対する所望の信号タイミングの制約（或いは、最適なタイミング値）が満足されなくなるかも知れない。
【０００５】
従来の手法には「近接効果 (neighbor effect)」の問題もある。近接効果は、近接するネット（近接ネット）を伝送する信号が反対側に方向を替える時に生じる。近接効果は、有効切り替え静電容量の増加を引き起し、信号の伝送遅延時間の増加を招く。
従って、集積回路内のネット上での信号の伝送速度を上げることができ、上記の従来の手法における課題を解決することのできる方法および装置が要望される。
【０００６】
ＲＣ遅延の問題が深刻なのは、例えば、ネットに接続された多数のドライバの中のどれか１つによって駆動されるネットである。中継器は一方向性のものなので、ドライバはネットの全部の部分に信号を送ることができず、そのため、ネットに中継器を使用することができない。この種のネットは、例えば、多機能ユニットのリザルトバス (result bus) である。このような具体例における伝送遅延を改善するための方法および装置が望まれる。これを解決する従来の手法では、双方向性の中継器を使用している。しかしながら、双方向性の中継器は、速度が遅く信号の流れの方向を決定するための制御回路を必要とする。この制御回路は、対面積経費が嵩むだけでなく、その制御回路自体による速度の問題を引き起こすことになる。
【０００７】
【課題を解決するための手段】
本発明によれば、ドライバが信号を駆動するネットに含まれるノードに接続され、前記ドライバによる前記信号の駆動を補助する補助ドライバにおいて、電源に接続されたソース端子と、前記ノードに接続されたドレイン端子と、プリチャージクロック信号が入力されるゲート端子を有する第１のトランジスタと、接地されたソース端子と、前記ノードに接続されたドレイン端子と、ゲート端子を有する第２のトランジスタと、電源に接続されたソース端子と、ドレイン端子と、前記プリチャージクロック信号の反転信号が入力されるゲート端子を有する第３のトランジスタと、前記第３のトランジスタのドレイン端子に接続されたソース端子と、前記第２のトランジスタのゲート端子に接続されたドレイン端子と、前記ノードに接続されたゲート端子を有する第４のトランジスタと、接地されたソース端子と、前記第４のトランジスタのドレイン端子に接続されたドレイン端子と、前記プリチャージクロック信号の反転信号が入力されるゲート端子を有する第５のトランジスタと、接地されたソース端子と、前記第２のトランジスタのゲート端子に接続されたドレイン端子と、前記第２のトランジスタのドレイン端子または接地端子に配線により選択的に接続されるゲート端子を有する第６のトランジスタを備えることを特徴とする補助ドライバが提供される。
本発明は、集積回路内に設けられた多数のドライバ中のどれか１つによって駆動されるネット上で高速の信号伝送を達成するための装置を提供する。この装置は、ネットを介して信号を駆動するための第１のドライバを備えている。第１の状態変化アシストドライバ（ＴＡＤ：transition assist driver) は、信号が第１のノードに接近するにつれて第１のノードの電圧レベルが閾値に到達するのに応えて、ネット内の第１のノードの電圧レベルを変化させる。第１のノードがプリチャージされて論理レベル『１』になっている場合、第１のＴＡＤは、第１のノードの電圧レベルを論理レベル『０』へ変化させる。第１のノードがプリチャージされて論理レベル『０』になっている場合、第１のＴＡＤは、第１のノードの電圧レベルを論理レベル『１』へ変化させる。第１のＴＡＤが、第１のノードの電圧レベルを変化させると、ネットにおける信号の伝送速度が上がる。
【０００８】
本発明の他の形態によれば、第２のＴＡＤが第２のノードでネットに接続される。第２のＴＡＤは、信号が第２のノードに接近するにつれて、第２のノードの電圧レベルを変化させる。第２のノードの電圧レベルを変化させることによって、信号の伝送速度がさらに上がる。さらなるＴＡＤを追加してネット上の別のノードに接続することによって、ネットにおける信号の伝送速度をさらに上げられるかも知れない。
【０００９】
本発明のさらに他の形態によれば、切り替え速度或いはＴＡＤのノイズ不活性 (noise immunity) が上がるように本発明に係るＴＡＤをプログラムすることによって、上記の閾値を調整することができる。
従来の手法では、中継器（インバータ）を用いてネットにおける信号の伝送速度を増加させている。しかしながら、中継器を奇数個設けることによって、伝送信号の極性が反転する（電圧が変動する）。本発明によれば、ネットにおける信号の伝送速度を上げるために中継器を使用することを回避できるので好都合である。加えて、本発明に係るＴＡＤは、伝送信号の極性を反転しない。
【００１０】
本発明の別の形態によれば、近接するネット（近接ネット）をプリチャージし、その電圧を特定の電圧レベルにしておくというプリチャージ法が採用される。このプリチャージ法によれば、従来の手法の「近接効果」の問題を回避することができる。ここで、近接効果は、近接ネットを伝わる信号が反対方向に切り替わるときに生じる。近接効果の問題は、有効切り替え静電容量の増加を引き起し、信号の伝送遅延時間の増加を招く。本発明のプリチャージ法によれば、近接ネット上の信号が反対方向に切り替わることはない。１つのネット上の信号がある方向に切り替わるとき、近接ネット上の他の信号は、同一方向に切り替わるか、或いは、現在の極性を維持する。
【００１１】
第２のドライバをネットに接続して、第１のドライバによって駆動される信号の方向と反対の方向に伝送するように信号を駆動するようにしてもよい。この場合、本発明に係る信号伝送システムにおいて双方向信号伝送が達成される。他のドライバをネット上の別の地点に追加すれば、ネットにおける双方向信号伝送が可能になる。
【００１２】
本発明に係るＴＡＤは、ネットにおける信号の伝送方向に関わらずネット上の対応するノードの電圧レベルを変化させる。ＴＡＤは、ネット上を伝送する信号によって生じる対応するノードの電圧レベルの変化を自動的に検出し、その対応するノードの電圧レベルを変化させて信号の伝送速度を上げる。
【００１３】
【発明の実施の形態】
図１は本発明の第１実施例に係る信号伝送システム１００を示す。図１に示されるように、信号伝送システム１００は、信号１０２の伝送速度を上げることができ、集積回路（図示しない）に適用可能である。例えば、信号伝送システム１００は、マイクロプロセッサ（図示しない）内で信号を送信するのに使用される。ドライバ１０５は、ネット（信号経路）１１０を介して信号１０２を駆動する。レシーバ１１２は信号１０２を受信する。信号伝送システム１００に一方向の信号伝送機能を発揮させる場合、ドライバ１１５、１２０および１２５は不活性化されるか省略される。
【００１４】
ネット１１０上に配置された抵抗およびコンデンサをＲおよびＣで表す。コンデンサＣは、ネット１１０の容量性特性および／または容量性負荷を表す。抵抗Ｒは、ネット１１０の抵抗性特性を表すもので、ネット１１０の長さが増加するについれて、および／または、ネット１１０の幅が減少するにつれて、抵抗値が増大する。
【００１５】
信号伝送システム１００は、さらに、ノード１４２（または、Ｂ２）と１４４（または、Ｂ３）でネット１１０に接続された状態変化アシストドライバ（ＴＡＤ）１３５および１４０を備えている。或る実施例においては、ＴＡＤ１３５はインバータ１４５を備えている。インバータ１４５は、プリチャージクロック信号ＣＬＫを受信するための入力端子と、Ｐチャネル型トランジスタ１５０のゲートに接続された出力端子とを備えている。Ｐチャネル型トランジスタ１５０は、ソースがＶＤＤなどの正電圧電源に接続され、ドレインがＰチャネル型トランジスタ１５５のソースに接続される。Ｐチャネル型トランジスタ１５５は、ドレインがノード１５７に接続され、ゲートがノード１４２を介してネット１１０に接続される。Ｎチャネル型トランジスタ１６０は、ドレインがノード１５７に接続され、ソースが接地（ＶＳＳ）されゲートがインバータ１４５の出力端子に接続される。
【００１６】
ＴＡＤ１３５は、さらにＰチャネル型トランジスタ１６５を備えている。Ｐチャネル型トランジスタ１６５は、プリチャージクロック信号ＣＬＫを受信するためのゲートと、ＶＤＤに接続されたソースと、ノード１４２を介してネット１１０に接続されたドレインとを備えている。Ｎチャネル型トランジスタ１７０は、ドレインがノード１４２を介してネット１１０に接続され、ソースがＶＳＳに接続され、そして、ゲートがノード１５７に接続される。
【００１７】
本発明によれば、ネット１１０に接続されるＴＡＤの個数は様々に異なる。図示していない代わりの実施例によれば、ＴＡＤは１つだけネット１１０に接続される。或いは、別のＴＡＤとドライバおよび／またはレシーバとが、後述するように、信号伝送システム１００内のネット１１０に追加される。
ＴＡＤ１３５および／またはＴＡＤ１４０を使用することによって、ネット１１０上で生じる電圧変動の進捗速度 (rate) が上がり、信号１０２の伝送速度が上がる。ＴＡＤ１３５および／またはＴＡＤ１４０によって、ＴＡＤ１３５と１４０とに対応するノードにおける電圧がレベル変化し、信号１０２に起因する電圧変動の進捗速度が上がる。ＴＡＤ１３５と１４０は、信号の伝送速度の低下を効果的に補償する。信号速度の低下は、ライン線抵抗および配置された静電容量に起因する。別のＴＡＤをネット１１０に追加することによって、ネット１１０における信号の伝送速度がさらに上がる。このようにして、長いネット或いは容量性負荷の大きいネットにおける信号の伝送遅延を低減できる。
【００１８】
図１および図２を参照して、信号伝送システム１００の作用について考察する。具体的に、図２は、ネット１１０上のノード１４２における電圧変動を時間に関連づけて表す第１の波形２００を示す。波形２０５は、ＴＡＤ１３５によるアシストがない時のノード１４２における電圧変動を表す。システムの電力投入中および／またはシステムリセット中、ネット１１０は、図２の時刻ｔａ０にプリチャージされ論理レベル『１』の電圧値を帯びる。論理レベル『１』の値は、例えば、およそ１．８ボルトである。プリチャージクロック信号ＣＬＫは、ネット１１０がプリチャージされて論理レベル『１』になっているとき、論理レベル『０』を示す。プリチャージクロック信号ＣＬＫは、ネット１１０のプリチャージ中低レベルなので、Ｐチャネル型トランジスタ１６５はオンである。Ｐチャネル型トランジスタ１６５は、ノード１４２の電圧をＶＤＤ電圧レベルへと変化させる。これによって、ネット１１０は、プリチャージされてＶＤＤ（論理レベル『１』）になる。
【００１９】
ネット１１０がプリチャージされて高レベルになっているので、ノード１４２は評価 (evaluation) の前には高レベルである。従って、Ｐチャネル型トランジスタ１５５は、ゲートを介してノード１４２から論理レベル『１』値を受信しているので、評価前にはオフである。
ネット１１０のプリチャージ中、インバータ１４５は、クロック信号ＣＬＫの論理レベル『０』値を論理レベル『１』へと反転させる。インバータ１４５の高レベル出力信号は、Ｐチャネル型トランジスタ１５０とＮチャネル型トランジスタ１６０とのゲートへ印加される。このように、ネット１１０のプリチャージ中であって評価期間 (evaluation period)の前には、Ｐチャネル型トランジスタ１５０はオフでＮチャネル型トランジスタ１６０はオンである。従って、ネット１１０のプリチャージ中、ノード１５７は、電圧がＮチャネル型トランジスタ１６０によってＶＳＳへと変化させられる。
【００２０】
次に、ユーザは、従来の外部の制御回路（図示しない）を使用して評価期間を開始する。制御回路は、プリチャージクロック信号ＣＬＫを論理レベル『０』から論理レベル『１』へと切り替える。プリチャージクロック信号ＣＬＫが論理レベル『１』へ切り替わると、Ｐチャネル型トランジスタ１６５がオフになる。プリチャージクロック信号ＣＬＫの論理レベル『１』の値は、インバータ１４５によって論理レベル『０』の値へと反転させられる。このように、インバータ１４５の低レベル出力信号で、Ｐチャネル型トランジスタ１５０はオンになり、Ｎチャネル型トランジスタ１６０はオフになる。この時、ノード１５７はＶＳＳ電圧レベルを維持する。
【００２１】
本発明の代わりの実施例によれば、プリチャージクロック信号ＣＬＫは、チップ内（内部）クロック源（図示しない）によって生成されるかも知れない。チップ内クロック源は、プリチャージクロック信号ＣＬＫを生成する。プリチャージクロック信号は、インバータ１４５の入力端子およびＰチャネル型トランジスタ１６５（図１）のゲートに印加される。そして、プリチャージクロック信号ＣＬＫの状態変化で評価期間の発生が決定する。
【００２２】
時刻ｔａ０（図２参照）の後、ドライバ１０５は、論理レベル『０』の電圧変動を生じさせる信号１０２を発生する。ネット１１０のＲＣ特性によって、ネット１１０における（論理レベル『１』から論理レベル『０』への）電圧変動の量は、時間と距離との関数になる。電圧変動の量は、ドライバ１０５に近接した位置（ネット１１０上）の方が大きい。
【００２３】
ネット１１０を伝送する信号１０２によって、時刻ｔａ１に、ノード１４２の電圧はプリチャージＶＤＤ値から閾値ＶＤＤ−Ｖthreshold(transistor 155) へと低下する。ＶＤＤ値は、例えば、およそ１．８ボルトに等しい。Ｖthreshold(transistor 155) の電圧は、トランジスタ１５５の閾値電圧として定義される。Ｖthreshold(transistor 155) の値は、典型的には、およそ０．２５ボルトに等しい。Ｐチャネル型トランジスタ１５５のゲートには、ノード１４２の電圧が印加される。Ｐチャネル型トランジスタ１５５のゲート電圧がおよそＶＤＤ−Ｖthreshold(transistor 155) へ低下すると、トランジスタ１５５はオンになる。Ｐチャネル型トランジスタ１５０および１５５は、両方ともオンになり、ノード１５７の電圧レベルをＶＳＳからＶＤＤ（論理レベル『１』）へ変化させる。なお、Ｎチャネル型トランジスタはオフのままである。
【００２４】
ノード１５７の電圧がＶＤＤに変化するので、Ｎチャネル型トランジスタ１７０は時刻ｔａ２（図２）にオンになる。Ｎチャネル型トランジスタ１７０は、時刻ｔａ３にノード１４２の電圧をＶＳＳ（論理レベル『０』）へ変化させる。これで、ノード１４２における論理レベル『１』から論理レベル『０』への電圧変動は完了する。
【００２５】
図２に示すように、ＴＡＤ１３５により、ノード１４２の電圧レベルは、時刻ｔａ３にΔＶ１の電圧値だけさらに低下する。ＴＡＤ１３５のアシストがない時、ノード１４２の電圧変動は、波形２０５で示すようにゆっくりと進む。長く負荷の大きいネットの場合、ＴＡＤ１３５のアシストがないと、ノード１４２の電圧変動の進捗速度はさらに低下する。
【００２６】
信号１０２がネット１１０を伝わるとき、他のＴＡＤ（例えばＴＡＤ１４０）は、ネット１１０上の他のノードの電圧が論理レベル『０』へ変化し易くする。これによって、信号１０２のネット１１０における伝送速度はさらに上がる。
従来の手法では、中継器（インバータ）を使用してネットにおける信号の伝送速度を上げていた。しかし、中継器を奇数個設けることによって、伝送信号の極性（電圧変動）が反転する。本発明によれば、優位にも、ネットにおける信号の伝送速度を上げるために中継器を使用することを回避できる。加えて、本発明に係るＴＡＤは、伝送信号の極性を反転させない。
【００２７】
本発明のプリチャージ法によれば、近接ネットは、評価期間の前に、特定の電圧レベル（例えば論理レベル『１』）までプリチャージされる。このプリチャージ法によって、従来の方法の「近接効果」問題を回避できる。ちなみに、近接効果は、近接ネットを伝わる信号が逆方向へ切り替えられたときに生じる。近接効果の問題は、有効切り替え静電容量の増加を引き起し、信号の伝送遅延時間の増加を招く。本発明のプリチャージ法では、近接ネットを伝わる信号は、逆方向へ切り替わらない。１つのネット上の信号が１つの方向に切り替わると、近接ネット上の他の信号は、同一方向に切り替わるか、或いは、現在の極性を維持する。
【００２８】
図３、図４および図５は、本発明の機能性について示すものである。図３は、本発明の第２実施例に係る信号伝送システム３００の概略ブロック図である。システム３００は、信号３０５を受信するためのレシーバ１１２、３２５および３３０を備えている。ＴＡＤ１３５、１４０、３４５および３５０は、ノードＢ２、Ｂ３、Ｂ４およびＢ５でネット１１０に接続される。ＴＡＤ１３５、１４０、３４５および３５０は、それぞれ対応するノードの電圧レベルが閾値（例えば、ＶＤＤ−Ｖthreshold 、ここで、Ｖthreshold は、例えば、およそ０．２５ボルトに等しい）に達すると、そのノードの電圧レベルを変化させる。図４は、ネット４１０で信号４０５を送信する従来の信号伝送システム４００を示す。ドライバ４１５は、レシーバ４２０、４２５および４３０によって受信される信号４０５を駆動する。信号４０５は、ネット４１０上のノードＢ１Ｔ〜Ｂ５Ｔを介して伝わり、その後レシーバ４２０によって受信される。
【００２９】
図５は、ネット１１０上のノードＢ１〜Ｂ５における電圧レベルとネット４１０上のノードＢ１Ｔ〜Ｂ５Ｔにおける電圧レベルとを特定の時間に関連づけて比較するためのグラフを示す。ＴＡＤ１３５、１４０、３４５および３５０は、ノードＢ２、Ｂ３、Ｂ４およびＢ５の電圧が論理レベル『１』から論理レベル『０』へと変化し易くする。これによって、論理レベル『１』から論理レベル『０』への電圧変動は、ノードＢ２Ｔ〜Ｂ５ＴでのものよりもノードＢ２〜Ｂ５での方が速くなる。例えば、ノードＢ５の電圧レベルは、評価期間（図５参照）の開始からおよそ１．２ナノ秒後に論理レベル『０』（０．０ボルト）まで低下する。一方、ノードＢ５Ｔの電圧レベルは、評価期間の開始からおよそ２．２ナノ秒後に最低電圧レベルの２００ミリボルトまで低下する。評価期間 (evaluation period)は、図５に示すように、プリチャージクロック信号が論理レベル『１』へと立ち上がると同時に開始する。ノードＢ２〜Ｂ５における電圧変動の方が進捗速度が高いのは、ＴＡＤ１３５、１４０、３４５および３５０によってアシストされるからである。ノードＢ２〜Ｂ５における電圧変動の方が進捗速度が高いことによって、ネット１１０における信号３０５の伝送速度が上がる。
【００３０】
図６は、本発明の第３実施例に係る信号伝送システム５００の概略ブロック図である。信号伝送システム５００は、高い切り替え速度と優れたノイズ不活性との一方を犠牲にして他方を実現することできるプログラマブルＴＡＤ (programmable TAD) ５０５を備えている。プログラマブルＴＡＤ５０５は、ノード１４２でネット１１０に接続される。ＴＡＤ５０５のプログラマブル機能 (programmable features)は、ＴＡＤの回路構成にＮチャネル型トランジスタ５１０を加えるか否かによって異なる。具体的には、Ｎチャネル型トランジスタ５１０は、ドレインがノード１５７に接続され、ソースがＶＳＳに接続される。Ｎチャネル型トランジスタ５１０のゲートは、二頭の矢印５１５で示すように、ノード１４２に接続されるか、或いは、ＶＳＳに接続される。ＴＡＤ５０５を備えた集積回路チップ（図示しない）の最終金属層（final metal layer:図示しない）を改造することによって、Ｎチャネル型トランジスタ５１０のゲートをノード１５２かＶＳＳかに接続させる。
［例１：Ｎチャネル型トランジスタ５１０のゲートをＶＳＳに接続した場合］
Ｎチャネル型トランジスタ５１０のゲートがＶＳＳに接続されると、Ｎチャネル型トランジスタ５１０は、ＴＡＤ５０５の回路構成から切り離される。従って、ＴＡＤ５０５は、図１のＴＡＤ１３５と同様に機能し、ノード１４２の電圧を論理レベル『１』から論理レベル『０』へと変化させるための高速切り替えを行うことができるようになる。ここで、ＶＤＤがおよそ１．８ボルトに等しく、Ｐチャネル型トランジスタ１５５の閾値電圧（Ｖthreshold(transistor 155) ）がおよそ０．２５ボルトであるとすると、Ｐチャネル型トランジスタ１５５のゲート（或いは、ノード１４２）の電圧レベルは、ＶＤＤ−Ｖthreshold(transistor 155) ＝１．８ボルト−０．２５ボルト＝１．５５ボルトまで低下する。そして、Ｐチャネル型トランジスタ１５５はオンになる。Ｐチャネル型トランジスタ１５０および１５５がオンになり、Ｎチャネル型トランジスタ１６０はオフのままなので、ノード１５７の電圧は、ＶＳＳレベルからＶＤＤレベルへと変化する。Ｎチャネル型トランジスタ１７０は、ノード１５７からＶＤＤ電圧レベルを受け取るのでオンになる。Ｎチャネル型トランジスタ１７０がオンになるので、ノード１４２はＶＳＳ（論理レベル『０』）へ変化する。このように、Ｎチャネル型トランジスタ５１０のゲートがＶＳＳに接続されると、ＴＡＤ５０５は、切り替えを開始し、ノード１４２の電圧レベルが閾値、例えば、１．５５ボルトまで低下するのに応え、そのノード１４２を論理レベル『０』へ変化させる。
［例２：Ｎチャネル型トランジスタ５１０のゲートをノード１４２に接続した場合］
Ｎチャネル型トランジスタ５１０のゲートがノード１４２に接続されると、トランジスタ１５５および５１０は、インバータ５２５を構成する。インバータ５２５は、入力端子がノード１４２に接続され、出力端子がノード１５７に接続される。インバータ５２５の切り替え電圧ＶＳＷは、典型的に、およそ（２／３）ＶＤＤ＝１．２ボルトに維持される。従って、ノード１４２の電圧がおよそ（２／３）ＶＤＤ＝１．２ボルトにまで低下すると、インバータ５２５は、ノード１５７を論理レベル『１』の電圧レベルへと切り替える。ノード１５７が高レベルに切り替えられるので、トランジスタ１７０はオンになる。従って、ノード１４２はＶＳＳへ変化し、ノード１４２での論理レベル『１』から論理レベル『０』への電圧変動は完了する。
【００３１】
トランジスタ５１０のゲートをノード１４２に接続することによって、ＴＡＤ５０５によりノード１４２を論理レベル『０』へと変化させ易くなる前は、ノード１４２では比較的低い電圧レベルのおよそ０．９ボルトが必要とされる。従って、ＴＡＤ５０５は、ノイズに対して優れた不活性を示す。ＴＡＤ５０５は、高ノイズ度或いは高干渉度を示す環境において特に有用である。ノイズに対する優れた不活性を得るために犠牲にされた結果として、ＴＡＤ５０５の切り替え速度は比較的遅い。ＴＡＤ５０５によってノード１４２の電圧を低下させ易くなる前は、ノード１４２の電圧を比較的低い電圧レベルへ低下させる必要があるからである。
【００３２】
図７は、本発明の第４実施例に係る信号伝送システム６００の一部を示す図である。信号伝送システム６００は、ノード１４２でネット１１０に接続されたプログラマブルＴＡＤ６０５を備えている。ＴＡＤ６０５のプログラマブル性は、ＴＡＤ回路構成にＮチャネル型トランジスタ（Ｎチャネル型トランジスタ６１０など）を追加して、ＴＡＤ６０５のノイズに対する不活性をさらに向上させることによって達成される。Ｎチャネル型トランジスタ６１０は、ゲートがノード１４２に接続され、ドレインがノード１５７に接続され、そして、ソースがＶＳＳに接続される。Ｐチャネル型トランジスタ１５５と並列Ｎチャネル型トランジスタ対５１０および６１０とでインバータ６２０が構成される。インバータ６２０は、入力端子がノード１４２に接続され出力端子がノード１５７に接続される。並列Ｎチャネル型トランジスタ対５１０および６１０は、インバータ６２０内の大規模トランジスタ (large size transistor)を効果的に構成する。これによって、インバータ６２０の切り替え電圧ＶＳＷは、（２／３）ＶＤＤ未満まで低下する。このように、インバータ６２０がノード１５７を論理レベル『１』へ切り替えてトランジスタ１７０をオンにする前は、ノード１４２の電圧を（２／３）ＶＤＤ未満まで低下させなければならない。Ｎチャネル型トランジスタ１７０がオンになると、ノード１４２はＶＳＳ（論理レベル『０』）へ変化する。
【００３３】
Ｎチャネル型トランジスタ６１０と同様に、さらなるＮチャネル型トランジスタをＴＡＤ６０５の回路構成に追加してもよい。このように、Ｎチャネル型トランジスタをさらに追加することで、インバータ６２０の切り替え電圧ＶＳＷの値が、典型的には、およそ（２／３）ＶＤＤからおよそ（１／２）ＶＤＤまでの範囲でさらに低下するので、ＴＡＤ６０５のノイズ不活性がさらに向上する。
【００３４】
図８は、本発明の第５実施例に係る信号伝送システム７００であって、システムの電力投入中および／またはシステムリセット中にネット７０５を論理レベル『０』までプリチャージするという信号伝送システムの概略ブロック図である。ＴＡＤ７１０は、ノード７１２を介してネット７０５に接続され、インバータ７１５で構成される。インバータ７１５は、出力端子がＰチャネル型トランジスタ７２０およびＮチャネル型トランジスタ７２５のゲートに接続される。インバータ７１５の入力端子は、インバータ７１６の出力端子に接続される。インバータ７１６は、入力端子を介してプリチャージクロック信号ＣＬＫを受け取る。
【００３５】
Ｐチャネル型トランジスタ７２０は、ソースがＶＤＤに接続され、ドレインがノード７３０に接続される。Ｎチャネル型トランジスタ７３２は、ドレインがノード７３０に接続され、ソースがＮチャネル型トランジスタ７２５のドレインに接続され、そして、ゲートがノード７１２に接続される。Ｎチャネル型トランジスタ７２５は、ソースがＶＳＳに接続される。
【００３６】
Ｐチャネル型トランジスタ７３５は、ソースがＶＤＤに接続され、ドレインがノード７１２に接続され、そして、ゲートがノード７３０に接続される。Ｎチャネル型トランジスタ７３７は、ドレインがネット７０５に接続され、ソースがＶＳＳに接続され、そして、ゲートがインバータ７１６の出力端子に接続される。
図８および図９を参照して、ＴＡＤ７１０の作用について考察する。図９では、波形７５０は、ＴＡＤ７１０のアシストがある場合のノード７１２における電圧変動を時間に関連づけて示す。波形７５５は、ＴＡＤ７１０のアシストがない場合のノード７１２における電圧変動を時間に関連づけて示す。時刻ｔｂ０において、ネット７０５およびノード７１２は、論理レベル『０』までプリチャージされる。ネット７０５が、論理レベル『０』までプリチャージされているとき、プリチャージクロック信号ＣＬＫは論理レベル『０』の値を示す。低レベルクロック信号ＣＬＫは、インバータ７１６によって論理レベル『１』の信号へと反転させられる。インバータ７１６からの論理レベル『１』の出力信号で、Ｎチャネル型トランジスタ７３７はオンになる。Ｎチャネル型トランジスタ７３７は、プリチャージ中で評価期間の前にネット７０５の電圧レベルをＶＳＳ（論理レベル『０』）へ変化させる。
【００３７】
ネット７０５のプリチャージ中、インバータ７１５は、インバータ７１６の高レベル出力信号を論理レベル『０』の信号へと反転させる。インバータ７１５の低レベル出力信号は、Ｐチャネル型トランジスタ７２０およびＮチャネル型トランジスタ７２５のゲートへ印加される。Ｐチャネル型トランジスタ７２０およびＮチャネル型トランジスタ７２５はオフになる。Ｎチャネル型トランジスタ７３２は、ゲートが、プリチャージされて低レベルになっているノード７１２に接続されているので、Ｎチャネル型トランジスタ７３２もオフである。Ｐチャネル型トランジスタ７２０はオンなので、ネット７０５のプリチャージ中であって評価の前にノード７３０をＶＤＤレベルへ変化させる。
【００３８】
ユーザは、次に、従来の外部の制御回路（図示しない）を使用して評価期間を開始させる。制御回路は、プリチャージクロック信号ＣＬＫを論理レベル『０』から論理レベル『１』へと切り替える。評価期間の開始中にプリチャージクロック信号ＣＬＫが論理レベル『１』に切り替わると、インバータ７１６の出力は論理レベル『０』の信号になる。インバータ７１６の低レベル出力信号でＮチャネル型トランジスタ７３７はオフになる。また、インバータ７１６の低レベル出力信号は、インバータ７１５によって論理レベル『１』の信号へと反転させられる。インバータ７１５の高レベル出力信号でＰチャネル型トランジスタ７２０はオフになり、Ｎチャネル型トランジスタ７２５はオンになる。このとき、ノード７３０はＶＤＤレベルを維持する。
【００３９】
時刻ｔｂ０後、三状態ドライバ (tri-state driver) ７４５は、論理レベル『１』への電圧変動を伴う信号７４０を発生させる。時刻ｔｂ１で、ノード７１２の電圧レベルは、Ｎチャネル型トランジスタ７３２の閾値電圧（すなわち、Ｖthreshold(transistor 732) ）まで上昇する。これによって、Ｎチャネル型トランジスタ７３２がオンになる。Ｖthreshold(transistor 732) の値は、典型的に、およそ０．２５ボルトである。トランジスタ７２５と７３２とはオンでトランジスタ７２０はオフなので、トランジスタ７２５および７３２は、ノード７３０をＶＤＤ電圧レベルからＶＳＳ接地電圧レベルへと変化させる。ノード７３０が低レベルになったので、Ｐチャネル型トランジスタ７３５は、ゲートを介してノード７３０のＶＳＳ接地電圧値を受け取り、時刻ｔｂ２でオンになる。時刻ｔｂ３において、Ｐチャネル型トランジスタ７３５は、ノード７１２をＶＤＤ（論理レベル『１』）へと変化させる。これで、ノード７１２における論理レベル『０』から論理レベル『１』への電圧変動が完了する。
【００４０】
図９に示すように、ＴＡＤ７１０は、ノード７１２における電圧変動の進捗速度を上げる。例えば、時刻ｔｂ３で、波形７５０は、波形７５５より電圧値がΔＶ２だけ高い。
図１０は、本発明の第６実施例に係る信号伝送システム８００であって、システムの電力投入中および／またはシステムリセット中にネット７０５を論理レベル『０』までプリチャージするという信号伝送システムの概略ブロック図である。信号伝送システム８００は、プログラマブルＴＡＤ８０５を備えている。プログラマブルＴＡＤ８０５は、ノード７１２を介してネット７０５に接続される。ＴＡＤ８０５は、Ｐチャネル型トランジスタ７７０を備えている。Ｐチャネル型トランジスタ７７０は、ソースがＶＤＤに接続され、ドレインがノード７３０に接続される。また、Ｐチャネル型トランジスタ７７０のゲートは、二頭の矢印７７５で示すように、ノード７１２かＶＳＳかのどちらかに接続可能である。
【００４１】
Ｐチャネル型トランジスタ７７０のゲートがＶＳＳに接続された場合、トランジスタ７７０は、ＴＡＤ８０５の回路構成から省かれる。ＴＡＤ８０５は、図８のＴＡＤ７１０と同様に作用する。特に、前述したように、ＴＡＤ８０５により、ノード７１２の電圧レベルがトランジスタ７３２の閾値電圧Ｖthreshold(transistor 732) まで上昇するのに応えてノード７１２をＶＤＤへと変化させ易くなる。なお、Ｖthreshold(transistor 732) は、典型的に、およそ０．２５ボルトである。
【００４２】
Ｐチャネル型トランジスタ７７０のゲートがノード７１２に接続されると、トランジスタ７７０および７３２によりインバータ７８０が構成される。インバータ７８０は、入力端子がノード７１２に接続され、出力端子がノード７３０に接続され、そして、Ｐチャネル型トランジスタ７３５のゲートを駆動する。ＶＤＤがおよそ１．８ボルトに等しいとすると、ノード７１２の電圧がＶＳＷ＝ＶＤＤ／３＝１．８／３＝０．６ボルトまで上昇したとき、インバータ７８０は、ノード７３０の電圧レベルを論理レベル『１』から論理レベル『０』へと切り替える。しかしながら、Ｐチャネル型トランジスタ（図示しない）を追加してＰチャネル型トランジスタ７７０に並列に接続することによって、インバータ７８０の切り替え電圧ＶＳＷを別の値（典型的には、（１／３）ＶＤＤから（１／２）ＶＤＤの範囲）へと調節してもよい。
【００４３】
ノード７３０における論理レベル『０』の電圧でＰチャネル型トランジスタ７３５はオンになる。Ｐチャネル型トランジスタ７３５は、ノード７１２をＶＤＤ（論理レベル『１』）へ変化させる。ノード７１２における論理レベル『０』から論理レベル『１』への電圧変動は、これで完了する。
ＴＡＤ８０５は、ノード７１２の電圧を例えばＶＤＤ／３へと上昇するまでノード７１２を論理レベル『１』まで変化させ易くなるようにアシストしないので、ノイズに対して優れた不活性を示す。優れたノイズ不活性のために犠牲にされた結果、ＴＡＤ８０５の切り替え速度は低い。
【００４４】
図示しない別の実施例では、Ｐチャネル型トランジスタ７７０と同様に、別のＰチャネル型トランジスタ（図示しない）をＴＡＤ８０５の回路構成に加える。このように、Ｐチャネル型トランジスタを加えることによって、インバータ７８０の切り替え電圧ＶＳＷが上昇し、ＴＡＤのノイズ不活性が一層優れたものとなる。
【００４５】
図１１は、本発明の第７実施例に係る信号伝送システム９００であって、双方向性の信号伝送機能を備えたシステム９００の概略ブロック図である。例えば、ドライバ９０５は、信号を９１５方向へネット９１０を介して駆動し、ドライバ９２０は、信号を９２５方向へネット９１０を介して駆動する。別のドライバ（ドライバ９３０と９３５など）を追加してネット９１０に接続し、ネット９１０を介して信号を駆動させるようにしてもよい。
【００４６】
ＴＡＤ９４０および／または９４５は、ネット９１０に接続されネット９１０おける信号の伝送速度を上昇させ易くする。具体的に、ＴＡＤ９４０および９４５は、ノード９４７と９４９でネット９１０に接続される。ネット９１０に接続されるＴＡＤの個数は様々に異なる。ノードの電圧レベルが、ネット９１０を伝わる信号によって上昇して閾値に達すると、ＴＡＤ９４０および９４５は、それぞれ対応するノードにおける電圧レベルを変化させる。システムの電力投入中および／またはシステムリセット中にネット９１０がロウ論理レベルまでプリチャージされた場合、ＴＡＤ９４０および９４５は、対応するノードにおける電圧レベルを論理レベル『１』へと変化させる。ＴＡＤ９４０と９４５は、それぞれ前述した様々なＴＡＤの実施例に適用される。
【００４７】
ＴＡＤ９４０および９４５は、それぞれ９１５方向に伝送する信号の伝送速度を上昇させるか、或いは、反対方向９２５に伝送する別の信号の伝送速度を上昇させる。このため、ＴＡＤのアシストを受けて高速で信号を送信するために、ネット９１０上の様々な位置にドライバを設置することができる。
図１２は、双方向性の信号伝送機能を備えた従来のシステム９５０を示す。従来のシステム９５０は、ドライバ９５５、９６０および９６５を備えている。ドライバ９５５、９６０および９６５は、様々に異なるノードでネット９７０に接続される。ドライバ９５５は、９７５方向へネット９７０を介して信号を送信できるものとする。従来のシステム９５０では、ドライバ９５５が信号を送信する場合、中継器９８０および９８５をオフにすることが必要である。中継器９８０および９８５をオフにすることによって、９７５方向の信号は中継器９９０と９９５を渡って伝送する。また、ドライバ９６５が、９９７方向にネット９７０を介して信号を送信する場合、中継器９９０および９９５をオフにしなければならない。こうすれば、９９７方向の信号は、中継器９８０および９８５を渡って伝送できる。このように、従来の方法によれば、ネットを伝送する信号の方向に基づいてネット上の中継器を調節することが必要である。一方、本発明によれば、信号方向の相違に従って信号伝送システムを調節する必要もなく、信号の９１５方向或いは９２５方向（図１１）への伝送速度を自動的に上昇させることができる。
【００４８】
本発明の様々な実施例によれば、集積回路内に形成されるネットにおける信号の伝送速度を上昇させられる。例えば、先に考察したＴＡＤの様々な実施例は、レジスタファイル内のワード線或いは追加命令バッファ (re-order buffer)内のワード線に接続される。ワード線とは、比較的短い導体であって、単一のドライバによって駆動され、信号の伝送遅延時間を増加させる大きな容量性負荷を伴う。
【００４９】
先に考察したＴＡＤの様々な実施例は、マイクロプロセッサのリザルトバス (result bus) に接続される。リザルトバスは、多数のドライバによって駆動され、その結果、双方向の信号伝送機能を発揮する。
先に考察したＴＡＤの様々な実施例は、追加命令バッファ内のビット線に接続することもできる。ビット線は、多数のドライバによって駆動され、その結果、双方向の信号伝送機能を発揮する。ビット線は、比較的短い導体であって、信号の伝送遅延時間を増加させる大きな容量性負荷を伴う。
【００５０】
付記 本発明は以下の特徴を有する。
（付記１） 集積回路内に存在する第１のノードを含むネットを介して信号を送信するための装置であって、
前記ネットに接続され、該ネットを介して前記信号を駆動するドライバと、
前記ネットにおける前記第１のノードに接続され、該第１のノードの電圧レベルが閾値に到達するのに応えて当該第１のノードの電圧レベルを変化させる第１の状態変化アシストドライバ（ＴＡＤ）と、を備えることを特徴とする装置。（請求項１）
【００５１】
（付記２） 付記１に記載の装置において、前記ネットが論理レベル『１』にプリチャージされているとき、前記第１のＴＡＤは、前記第１のノードを論理レベル『０』へ変化させることを特徴とする装置。
（付記３） 付記１に記載の装置において、前記ネットが論理レベル『０』にプリチャージされているとき、前記第１のＴＡＤは、前記第１のノードを論理レベル『１』へ変化させることを特徴とする装置。
【００５２】
（付記４） 付記１に記載の装置において、前記第１のＴＡＤは、前記第１のノードを論理レベル『０』へ変化させ、そして、該第１のＴＡＤは、
前記第１のノードに接続された第１の端子、接地された第２の端子、および、ゲート端子を有する第１のトランジスタと、
第１の電源電圧源に接続された第１の端子、第２の端子、および、プリチャージクロック信号の反転信号を受け取るゲート端子を有する第２のトランジスタと、
該第２のトランジスタの第２の端子に接続された第１の端子、前記第１のトランジスタのゲート端子に接続された第２の端子、および、前記第１のノードに接続されたゲート端子を有する第３のトランジスタと、
該第３のトランジスタの第２の端子に接続された第１の端子、接地された第２の端子、および、前記プリチャージクロック信号の反転信号を受け取るゲート端子を有する第４のトランジスタと、を備えることを特徴とする装置。（請求項２）
【００５３】
（付記５） 付記４に記載の装置において、前記第１のＴＡＤは、さらに、
前記第１のトランジスタのゲート端子に接続された第１の端子、接地された第２の端子、および、前記第１のノードに接続されるか或いは接地されたゲート端子を有する第５のトランジスタを備えることを特徴とする装置。
（付記６） 付記４に記載の装置において、前記第１のＴＡＤは、さらに、
前記第１のトランジスタのゲート端子に接続された第１の端子、接地された第２の端子、および、前記第１のノードに接続されたゲート端子を有する第６のトランジスタを備えることを特徴とする装置。
【００５４】
（付記７） 付記４に記載の装置において、前記第１のＴＡＤは、さらに、
前記ネットを論理レベル『１』にプリチャージするプリチャージトランジスタを備え、該プリチャージトランジスタは、前記第１の電源電圧源に接続された第１の端子、前記ネットに接続された第２の端子、前記プリチャージクロック信号を受け取るゲート端子を有することを特徴とする装置。
【００５５】
（付記８） 付記１に記載の装置において、前記第１のＴＡＤは、前記第１のノードを論理レベル『１』へ変化させ、そして、該第１のＴＡＤは、
第１の電源電圧源に接続された第１の端子、第２の端子、および、プリチャージクロック信号を受け取るゲート端子を有する第１のプルアップトランジスタと、
該第１のプルアップトランジスタの第２の端子に接続された第１の端子、第２の端子、および、前記第１のノードに接続されたゲート端子を有する第１のプルダウントランジスタと、
該第１のプルダウントランジスタの第２の端子に接続された第１の端子、接地された第２の端子、および、前記プリチャージクロック信号を受け取るゲート端子を有する第２のプルダウントランジスタと、
前記第１の電源電圧源に接続された第１の端子、前記第１のノードに接続された第２の端子、および、前記第１のプルアップトランジスタの第２の端子に接続されたゲート端子を有する第２のプルアップトランジスタと、を備えることを特徴とする装置。（請求項３）
【００５６】
（付記９） 付記８に記載の装置において、前記第１のＴＡＤは、さらに、
前記第１の電源電圧源に接続された第１の端子、前記第１のプルアップトランジスタの第２の端子に接続された第２の端子、および、前記第１のノードに接続されるか或いは接地されたゲート端子を有する第３のプルアップトランジスタを備えることを特徴とする装置。
（付記１０） 付記８に記載の装置において、前記第１のＴＡＤは、さらに、
前記電源電圧源に接続された第１の端子、前記第１のプルアップトランジスタの第２の端子に接続された第２の端子、および、前記第１のノードに接続されたゲート端子を有する第４のプルアップトランジスタを備えることを特徴とする装置。
【００５７】
（付記１１） 付記８に記載の装置において、前記第１のＴＡＤは、さらに、
前記ネットを論理レベル『０』にプリチャージするプリチャージトランジスタを備え、該プリチャージトランジスタは、前記ネットに接続された第１の端子、接地された第２の端子、および、前記プリチャージクロック信号の反転信号を受け取るゲート端子を有することを特徴とする装置。
（付記１２） 付記１に記載の装置において、該装置は、さらに、
さらなる信号を送信して前記ネットにおける双方向信号伝達を可能にする第２のドライバを備えることを特徴とする装置。
（付記１３） 付記１に記載の装置において、該装置は、さらに、
第２のノードで前記ネットに接続され、該第２のノードの電圧レベルが閾値に到達するのに応えて当該第２のノードの電圧レベルを変化させる第２のＴＡＤを備えることを特徴とする装置。
【００５８】
（付記１４） 集積回路内において高速の信号伝送を行う装置であって、
第１のノードを有し、前記集積回路内で信号を送信するネットと、
前記第１のノードに接続され、該第１のノードの電圧レベルが閾値に到達するのに応えて当該第１のノードの電圧レベルを変化させる第１の状態変化アシストドライバ（ＴＡＤ）と、を備えることを特徴とする装置。（請求項４）
（付記１５） 付記１４に記載の装置において、前記ネットが論理レベル『１』にプリチャージされているとき、前記第１のＴＡＤは、前記第１のノードを論理レベル『０』へ変化させることを特徴とする装置。
（付記１６） 付記１４に記載の装置において、前記ネットが論理レベル『０』にプリチャージされているとき、前記第１のＴＡＤは、前記第１のノードを論理レベル『１』へ変化させることを特徴とする装置。
【００５９】
（付記１７） 第１のノードを含むネットを有する信号伝送システムを使用して集積回路内において高速の信号伝送を行う方法であって、
（ａ）前記第１のノードの電圧レベルを検知するステップと、
（ｂ）前記第１のノードの電圧が閾値に到達するのに応えて、該第１のノードの電圧レベルを変化させるステップと、を備えることを特徴とする方法。（請求項５）
（付記１８） 集積回路内における第１のノードを含むネットを介して高速伝送を達成するための方法であって、
（ａ）前記ネットにおける第１のノードを介して信号を駆動するステップと、（ｂ）前記信号が前記第１のノードに接近するのにつれて該第１のノードの電圧レベルが閾値に到達するとき、当該第１のノードの電圧レベルを変化させるステップと、を備えることを特徴とする方法。（請求項６）
【００６０】
（付記１９） 第１のノードを含むネットの電圧レベルを変化させるドライバであって、
前記第１のノードに接続された入力端子、第１の電圧源に接続された第１の端子、第２の電圧源に接続された第２の端子、および、出力端子を有し、前記第１のノードの電圧レベルが閾値になるのに応えてオンになるように構成された第１の変化回路と、
該第１の変化回路の出力端子に接続された入力端子、前記第１のノードに接続された第１の端子、および、前記第２の電圧源に接続された第２の端子を有し、前記第１の変化回路がオンになるのに応えて前記第１のノードを前記第２の電圧源の電位へ変化させる第２の変化回路と、を備えることを特徴とするドライバ。
【００６１】
（付記２０） 第１のノードを含むネットの電圧レベルを変化させるドライバであって、
前記第１のノードに接続された入力端子、第１の電圧源に接続された第１の端子、第２の電圧源に接続された第２の端子、および、出力端子を有し、前記第１のノードの電圧レベルが閾値になるのに応えてオンになるように構成された第１の変化回路と、
該第１の変化回路の出力端子に接続された入力端子、前記第１の電圧源に接続された第１の端子、および、前記第１のノードに接続された第２の端子を有し、前記第１の変化回路がオンになるのに応えて前記第１のノードを前記第１の電圧源の電位へ変化させる第２の変化回路と、を備えることを特徴とするドライバ。
【００６２】
（付記２１） 付記１４に記載の装置において、前記第１のＴＡＤは、前記ネットを介して第１の方向に伝送される信号の伝送速度を増加することを特徴とする装置。
（付記２２） 付記１４に記載の装置において、前記第１のＴＡＤは、前記ネットを介して第２の方向に伝送される信号の伝送速度を増加することを特徴とする装置。
【００６３】
（付記２３） 付記１４に記載の装置において、前記第１のＴＡＤは、前記第１のノードを論理レベル『０』へ変化させ、そして、該第１のＴＡＤは、
前記第１のノードに接続された第１の端子、接地された第２の端子、および、ゲート端子を有する第１のトランジスタと、
第１の電源電圧源に接続された第１の端子、第２の端子、および、プリチャージクロック信号の反転信号を受け取るゲート端子を有する第２のトランジスタと、
前記第２のトランジスタの第２の端子に接続された第１の端子、前記第１のトランジスタのゲート端子に接続された第２の端子、および、前記第１のノードに接続されたゲート端子を有する第３のトランジスタと、
前記第３のトランジスタの第２の端子に接続された第１の端子、接地された第２の端子、および、前記プリチャージクロック信号の反転信号を受け取るゲート端子を有する第４のトランジスタと、を備えることを特徴とする装置。
【００６４】
（付記２４） 付記２３に記載の装置において、前記第１のＴＡＤは、さらに、前記第１のトランジスタのゲート端子に接続された第１の端子、接地された第２の端子、および、前記第１のノードに接続されるか或いは接地されたゲート端子を備えた第５のトランジスタを備えることを特徴とする装置。
（付記２５） 付記２３に記載の装置において、前記第１のＴＡＤは、さらに、前記第１のトランジスタのゲート端子に接続された第１の端子、接地された第２の端子、および、前記第１のノードに接続されたゲート端子を有する第６のトランジスタを備えることを特徴とする装置。
（付記２６） 付記２３に記載の装置において、前記第１のＴＡＤは、さらに、前記ネットを論理レベル『１』にプリチャージするプリチャージトランジスタを備え、該プリチャージトランジスタは、前記第１の電源電圧源に接続された第１の端子、前記ネットに接続された第２の端子、前記プリチャージクロック信号を受け取るゲート端子を有することを特徴とする装置。
【００６５】
（付記２７） 付記１４に記載の装置において、前記第１のＴＡＤは、前記第１のノードを論理レベル『１』へ変化させ、そして、該第１のＴＡＤは、
第１の電源電圧源に接続された第１の端子、第２の端子、および、プリチャージクロック信号を受け取るゲート端子を有する第１のプルアップトランジスタと、
該第１のプルアップトランジスタの第２の端子に接続された第１の端子、第２の端子、および、前記第１のノードに接続されたゲート端子を有する第１のプルダウントランジスタと、
該第１のプルダウントランジスタの第２の端子に接続された第１の端子、接地された第２の端子、および、前記プリチャージクロック信号を受け取るゲート端子を有する第２のプルダウントランジスタと、
前記第１の電源電圧源に接続された第１の端子、前記第１のノードに接続された第２の端子、および、前記第１のプルアップトランジスタの第２の端子に接続されたゲート端子を有する第２のプルアップトランジスタと、を備えることを特徴とする装置。
【００６６】
（付記２８） 付記２７に記載の装置において、前記第１のＴＡＤは、さらに、前記第１の電源電圧源に接続された第１の端子、前記第１のプルアップトランジスタの第２の端子に接続された第２の端子、および、前記第１のノードに接続されるか或いは接地されたゲート端子を有する第３のプルアップトランジスタを備えることを特徴とする装置。
（付記２９） 付記２７に記載の装置において、前記第１のＴＡＤは、さらに、前記電源電圧源に接続された第１の端子、前記第１のプルアップトランジスタの第２の端子に接続された第２の端子、および、前記第１のノードに接続されたゲート端子を有する第４のプルアップトランジスタを備えることを特徴とする装置。
【００６７】
（付記３０） 付記２７に記載の装置において、前記第１のＴＡＤは、さらに、前記ネットを論理レベル『０』にプリチャージするプリチャージトランジスタを備え、該プリチャージトランジスタは、前記ネットに接続された第１の端子、接地された第２の端子、および、前記プリチャージクロック信号の反転信号を受け取るゲート端子を有することを特徴とする装置。
（付記３１） 付記１４に記載の装置において、該装置は、さらに、
第２のノードで前記ネットに接続され、該第２のノードの電圧レベルが閾値に到達するのに応えて当該第２のノードの電圧レベルを変化させる第２のＴＡＤを備えることを特徴とする装置。
【００６８】
（付記３２） 付記１７に記載の方法において、前記ネットが論理レベル『１』にプリチャージされているとき、前記変化させるステップ（ｂ）において、前記第１のノードの電圧レベルを論理レベル『０』へ変化させることを特徴とする方法。
（付記３３） 付記１７に記載の方法において、前記ネットが論理レベル『０』にプリチャージされているとき、前記変化させるステップ（ｂ）において、前記第１のノードの電圧レベルを論理レベル『１』へ変化させることを特徴とする方法。
（付記３４） 付記１７に記載の方法において、前記変化させるステップ（ｂ）は、
該ステップ（ｂ）の閾値を、より高速のスイッチング速度と前記信号伝送システムのノイズ不活性との折り合いを付ける特定のレベルに設定することを備えることを特徴とする方法。
【００６９】
（付記３５） 付記１７に記載の方法において、前記変化させるステップ（ｂ）は、
第１の信号が前記ネットを介して第１の方向に伝わるとき、前記第１のノードの電圧レベルを変化させることを備えることを特徴とする方法。
（付記３６） 付記１７に記載の方法において、前記変化させるステップ（ｂ）は、
第２の信号が前記ネットを介して第２の方向に伝わるとき、該第１のノードの電圧レベルを変化させることを備えることを特徴とする方法。
（付記３７） 付記１７に記載の方法において、該方法は、さらに、
第２のノードの電圧レベルが閾値に到達するのに応えて、該ネットにおける第２のノードの電圧レベルを変化させるステップを備えることを特徴とする方法。
【００７０】
（付記３８） 付記１７に記載の方法において、該方法は、さらに、
隣接するネット間の信号を逆にスイッチングするのを回避するために、前記集積回路における少なくとも２つの隣接するネットの電圧レベルをプリチャージするステップを備えることを特徴とする方法。
（付記３９） 付記１８に記載の方法において、該方法は、さらに、
前記集積回路のノイズ不活性を調整するために、前記ステップ（ｂ）の閾値を設定するステップを備えることを特徴とする方法。
【００７１】
（付記４０） 付記１８に記載の方法において、該方法は、さらに、
第２のノードを介して前記電圧レベルが閾値に到達して前記信号が該第２のノードに接近するとき、前記ネットにおける第２のノードの電圧レベルをプリチャージするステップを備えることを特徴とする方法。
（付記４１） 付記１８に記載の方法において、該方法は、さらに、
隣接するネット間の信号を逆にスイッチングするのを回避するために、前記集積回路における少なくとも２つの隣接するネットの電圧レベルをプリチャージするステップを備えることを特徴とする方法。
【００７２】
（付記４２） 集積回路内において第１のノードを含むネットを介して信号の高速伝送を行う装置であって、
前記ネットに接続され、該ネットを介して前記信号を駆動する手段と、
前記ネットに接続され、前記第１のノードの電圧レベルが閾値に到達するのに応えて当該第１のノードの電圧レベルを変化させる第１の手段と、を備えることを特徴とする装置。
（付記４３） 付記４２に記載の装置において、該装置は、さらに、
前記ネットに接続され、前記第２のノードの電圧レベルが閾値に到達するのに応えて当該第２のノードの電圧レベルを変化させる第２の手段を備えることを特徴とする装置。
（付記４４） 付記１９に記載のドライバにおいて、前記第２の変化回路は、
前記第１のノードに接続された第１の端子、前記第２の電圧源に接続された第２の端子、および、前記第１の変化回路の出力端子に接続されたゲート端子を有する第１のトランジスタを備えることを特徴とするドライバ。
【００７３】
（付記４５） 付記１９に記載のドライバにおいて、前記第１の変化回路は、
前記第１の電圧源に接続された第１の端子、第２の端子、および、反転されたクロック信号を受け取るゲート端子を有する第２のトランジスタと、
該第２のトランジスタの第２の端子に接続された第１の端子、前記第２の変化回路の入力端子に接続された第２の端子、および、前記第１のノードに接続されたゲート端子を有する第３のトランジスタと、
該第３のトランジスタの第２の端子に接続された第１の端子、前記第２の電圧源に接続された第２の端子、および、前記反転されたクロック信号を受け取るゲート端子を有する第４のトランジスタと、を備えることを特徴とするドライバ。
【００７４】
（付記４６） 付記１９に記載のドライバにおいて、該ドライバは、さらに、
前記第１の電圧源に接続された第１の端子、前記ネットに接続された第２の端子、および、クロック信号を受け取るゲート端子を有するプリチャージトランジスタを備えることを特徴とするドライバ。
（付記４７） 付記１９に記載のドライバにおいて、該ドライバは、さらに、
前記第２の変化回路の入力端子に接続された第１の端子、前記第２の電圧源に接続された第２の端子、および、前記第１のノード或いは前記第２の電圧源に接続されたゲート端子を有する第５のトランジスタを備えることを特徴とするドライバ。
（付記４８） 付記２０に記載のドライバにおいて、前記第２の変化回路は、
前記第１の電圧源に接続された第１の端子、前記第１のノードに接続された第２の端子、および、前記第１の変化回路の出力端子に接続されたゲート端子を有する第１のトランジスタを備えることを特徴とするドライバ。
【００７５】
（付記４９） 付記２０に記載のドライバにおいて、前記第１の変化回路は、
前記第１の電圧源に接続された第１の端子、第２の端子、および、クロック信号を受け取るゲート端子を有する第２のトランジスタと、
該第２のトランジスタの第２の端子に接続された第１の端子、前記第２の変化回路の入力端子に接続された第２の端子、および、前記第１のノードに接続されたゲート端子を有する第３のトランジスタと、
該第３のトランジスタの第２の端子に接続された第１の端子、前記第２の電圧源に接続された第２の端子、および、前記クロック信号を受け取るゲート端子を有する第４のトランジスタと、を備えることを特徴とするドライバ。
【００７６】
（付記５０） 付記２０に記載のドライバにおいて、該ドライバは、さらに、
前記ネットに接続された第１の端子、前記第２の電圧源に接続された第２の端子、および、クロック信号を受け取るゲート端子を有するプリチャージトランジスタを備えることを特徴とするドライバ。
（付記５１） 付記２０に記載のドライバにおいて、該ドライバは、さらに、
前記第１の電圧源に接続された第１の端子、前記第２の変化回路の入力端子に接続された第２の端子、および、前記第１のノード或いは前記第２の電圧源に接続されたゲート端子を有する第５のトランジスタを備えることを特徴とするドライバ。
【００７７】
【発明の効果】
以上、詳述したように、本発明によれば、近接効果による伝送遅延時間の増加を招くことなく、集積回路内のネット上での信号の伝送速度を上げることができる。
【図面の簡単な説明】
【図１】本発明の第１実施例に係る信号伝送システムであって、状態変化アシストドライバ（ＴＡＤ）で信号の伝送速度を上げるようにした信号伝送システムを概略的に示すブロック図である。
【図２】図１に示す信号伝送システム内の特定のノードにおける電圧変動を表す第１の波形、および、ＴＡＤによってアシストされない場合の同一のノードにおける電圧変動を表す第２の波形のグラフを示す図である。
【図３】本発明の第２実施例に係る信号伝送システムであって別のＴＡＤが追加された信号伝送システムの概略ブロック図である。
【図４】従来の信号伝送システムを概略的に示すブロック図である。
【図５】図３および図４の信号伝送システム内の異なるノードにおける電圧レベルを表す様々な波形のグラフを示す図である。
【図６】本発明の第３実施例に係る信号伝送システムであって、高い切り替え速度と優れたノイズ不活性との一方を犠牲にして他方を実現できるプログラマブルＴＡＤを備えた信号伝送システムを概略的に示すブロック図である。
【図７】本発明の第４実施例に係る信号伝送システムであって、ノイズ不活性を向上させたプログラマブルＴＡＤを備えた信号伝送システムの一部を示す図である。
【図８】本発明の第５実施例に係る信号伝送システムであって、システムへの電力投入中および／またはシステムリセット中にプリチャージされて論理レベル『０』になったネットにＴＡＤが接続される信号伝送システムを概略的に示すブロック図である。
【図９】図８の信号伝送システム内のノードにおける電圧変動を表す第１の波形、および、ＴＡＤによってアシストされない場合の同一ノードにおける電圧変動を表す第２の波形のグラフを示す図である。
【図１０】本発明の第６実施例に係る信号伝送システムであって、高い切り替え速度と優れたノイズ不活性との一方を犠牲にして他方を実現できるプログラマブルＴＡＤを備えた信号伝送システムを概略的に示すブロック図である。
【図１１】本発明の第７実施例に係る信号伝送システムであって、多数のドライバをネットに接続してネットにおける双方向信号伝送を可能にした信号伝送システムを概略的に示すブロック図である。
【図１２】ネットにおける双方向信号伝送を可能にした従来の信号伝送システムを概略的に示すブロック図である。
【符号の説明】
１００，３００，４００，５００，６００，７００，８００，９００，９５０…信号伝送システム
１０５，１１５．１２０，１２５，４１５，９０５，９２０，９３０，９３５，９５５，９６０，９６５…ドライバ
１１０，４１０，７０５…ネット（信号経路）
１１２，３２５，３３０，４２０，４２５，４３０…レシーバ
１３５，１４０，３４５，３５０，７１０，９４０，９４５…状態変化アシストドライバ（ＴＡＤ）
５０５，６０５，８０５…プログラマブルＴＡＤ
５１０，６１０…Ｎチャネル型トランジスタ
５２５，６２０，７８０…インバータ
７４５…三状態ドライバ
７７０…Ｐチャネル型トランジスタ７７０
ＣＬＫ…プリチャージクロック信号
【発明の属する技術分野】
本発明は、広く、データ伝達の分野に関し、特に、集積回路内の信号経路における信号の伝送速度を増加するための装置および方法に関する。
【０００２】
【従来の技術】
信号の伝送遅延時間は、ネットワーク内の信号経路の長さが長くなるのに従って増加する。伝送遅延時間は、「負荷の大きな」ネットワーク（すなわち、容量性負荷の大きなネットワークやネット）上を伝送される信号の場合に比較的長くなる。これは、容量性負荷が大きいと、伝送信号のＲＣ遅延時間が長くなるからである。ここで、負荷の大きなネットとは、例えば、ＳＲＡＭのワード線である。
【０００３】
構成の規模が減少するにつれて、集積回路内の金属層における抵抗値は増加する。抵抗値が高くなると、金属層内に形成されたネット上を伝送される信号のＲＣ遅延が大きくなる。
マイクロプロセッサの周期は、マイクロプロセッサで処理された信号の伝送遅延時間が増加すれば、長くなる。しかも、クリティカルなネット上の信号の伝送遅延時間が長くなると、「クリティカルなネット（クリティカルパス：critical path)」におけるタイミング要件が満たされなくなるかも知れない。
【０００４】
【発明が解決しようとする課題】
従来の手法によれば、通常、インバータで形成される中継器を長いネットに挿入して、信号の伝送速度を上げるようにしている。中継器は、長いネットを多数の短いネットへ分割し、そこで、各中継器で１つの短いネットを駆動する。多くの場合、所望の信号タイミング（或いは、最適なタイミング）は、インバータを奇数個挿入することで達成される。しかしながら、インバータを奇数個挿入することによって、伝送信号の極性が反転する（電圧が変動する）。伝送信号の元来の極性を取り戻すために、別のインバータをネットに追加してインバータの個数を偶数にする。しかしながら、別のインバータを追加すると、遅延が増大し、その結果、ネットに対する所望の信号タイミングの制約（或いは、最適なタイミング値）が満足されなくなるかも知れない。
【０００５】
従来の手法には「近接効果 (neighbor effect)」の問題もある。近接効果は、近接するネット（近接ネット）を伝送する信号が反対側に方向を替える時に生じる。近接効果は、有効切り替え静電容量の増加を引き起し、信号の伝送遅延時間の増加を招く。
従って、集積回路内のネット上での信号の伝送速度を上げることができ、上記の従来の手法における課題を解決することのできる方法および装置が要望される。
【０００６】
ＲＣ遅延の問題が深刻なのは、例えば、ネットに接続された多数のドライバの中のどれか１つによって駆動されるネットである。中継器は一方向性のものなので、ドライバはネットの全部の部分に信号を送ることができず、そのため、ネットに中継器を使用することができない。この種のネットは、例えば、多機能ユニットのリザルトバス (result bus) である。このような具体例における伝送遅延を改善するための方法および装置が望まれる。これを解決する従来の手法では、双方向性の中継器を使用している。しかしながら、双方向性の中継器は、速度が遅く信号の流れの方向を決定するための制御回路を必要とする。この制御回路は、対面積経費が嵩むだけでなく、その制御回路自体による速度の問題を引き起こすことになる。
【０００７】
【課題を解決するための手段】
本発明によれば、ドライバが信号を駆動するネットに含まれるノードに接続され、前記ドライバによる前記信号の駆動を補助する補助ドライバにおいて、電源に接続されたソース端子と、前記ノードに接続されたドレイン端子と、プリチャージクロック信号が入力されるゲート端子を有する第１のトランジスタと、接地されたソース端子と、前記ノードに接続されたドレイン端子と、ゲート端子を有する第２のトランジスタと、電源に接続されたソース端子と、ドレイン端子と、前記プリチャージクロック信号の反転信号が入力されるゲート端子を有する第３のトランジスタと、前記第３のトランジスタのドレイン端子に接続されたソース端子と、前記第２のトランジスタのゲート端子に接続されたドレイン端子と、前記ノードに接続されたゲート端子を有する第４のトランジスタと、接地されたソース端子と、前記第４のトランジスタのドレイン端子に接続されたドレイン端子と、前記プリチャージクロック信号の反転信号が入力されるゲート端子を有する第５のトランジスタと、接地されたソース端子と、前記第２のトランジスタのゲート端子に接続されたドレイン端子と、前記第２のトランジスタのドレイン端子または接地端子に配線により選択的に接続されるゲート端子を有する第６のトランジスタを備えることを特徴とする補助ドライバが提供される。
本発明は、集積回路内に設けられた多数のドライバ中のどれか１つによって駆動されるネット上で高速の信号伝送を達成するための装置を提供する。この装置は、ネットを介して信号を駆動するための第１のドライバを備えている。第１の状態変化アシストドライバ（ＴＡＤ：transition assist driver) は、信号が第１のノードに接近するにつれて第１のノードの電圧レベルが閾値に到達するのに応えて、ネット内の第１のノードの電圧レベルを変化させる。第１のノードがプリチャージされて論理レベル『１』になっている場合、第１のＴＡＤは、第１のノードの電圧レベルを論理レベル『０』へ変化させる。第１のノードがプリチャージされて論理レベル『０』になっている場合、第１のＴＡＤは、第１のノードの電圧レベルを論理レベル『１』へ変化させる。第１のＴＡＤが、第１のノードの電圧レベルを変化させると、ネットにおける信号の伝送速度が上がる。
【０００８】
本発明の他の形態によれば、第２のＴＡＤが第２のノードでネットに接続される。第２のＴＡＤは、信号が第２のノードに接近するにつれて、第２のノードの電圧レベルを変化させる。第２のノードの電圧レベルを変化させることによって、信号の伝送速度がさらに上がる。さらなるＴＡＤを追加してネット上の別のノードに接続することによって、ネットにおける信号の伝送速度をさらに上げられるかも知れない。
【０００９】
本発明のさらに他の形態によれば、切り替え速度或いはＴＡＤのノイズ不活性 (noise immunity) が上がるように本発明に係るＴＡＤをプログラムすることによって、上記の閾値を調整することができる。
従来の手法では、中継器（インバータ）を用いてネットにおける信号の伝送速度を増加させている。しかしながら、中継器を奇数個設けることによって、伝送信号の極性が反転する（電圧が変動する）。本発明によれば、ネットにおける信号の伝送速度を上げるために中継器を使用することを回避できるので好都合である。加えて、本発明に係るＴＡＤは、伝送信号の極性を反転しない。
【００１０】
本発明の別の形態によれば、近接するネット（近接ネット）をプリチャージし、その電圧を特定の電圧レベルにしておくというプリチャージ法が採用される。このプリチャージ法によれば、従来の手法の「近接効果」の問題を回避することができる。ここで、近接効果は、近接ネットを伝わる信号が反対方向に切り替わるときに生じる。近接効果の問題は、有効切り替え静電容量の増加を引き起し、信号の伝送遅延時間の増加を招く。本発明のプリチャージ法によれば、近接ネット上の信号が反対方向に切り替わることはない。１つのネット上の信号がある方向に切り替わるとき、近接ネット上の他の信号は、同一方向に切り替わるか、或いは、現在の極性を維持する。
【００１１】
第２のドライバをネットに接続して、第１のドライバによって駆動される信号の方向と反対の方向に伝送するように信号を駆動するようにしてもよい。この場合、本発明に係る信号伝送システムにおいて双方向信号伝送が達成される。他のドライバをネット上の別の地点に追加すれば、ネットにおける双方向信号伝送が可能になる。
【００１２】
本発明に係るＴＡＤは、ネットにおける信号の伝送方向に関わらずネット上の対応するノードの電圧レベルを変化させる。ＴＡＤは、ネット上を伝送する信号によって生じる対応するノードの電圧レベルの変化を自動的に検出し、その対応するノードの電圧レベルを変化させて信号の伝送速度を上げる。
【００１３】
【発明の実施の形態】
図１は本発明の第１実施例に係る信号伝送システム１００を示す。図１に示されるように、信号伝送システム１００は、信号１０２の伝送速度を上げることができ、集積回路（図示しない）に適用可能である。例えば、信号伝送システム１００は、マイクロプロセッサ（図示しない）内で信号を送信するのに使用される。ドライバ１０５は、ネット（信号経路）１１０を介して信号１０２を駆動する。レシーバ１１２は信号１０２を受信する。信号伝送システム１００に一方向の信号伝送機能を発揮させる場合、ドライバ１１５、１２０および１２５は不活性化されるか省略される。
【００１４】
ネット１１０上に配置された抵抗およびコンデンサをＲおよびＣで表す。コンデンサＣは、ネット１１０の容量性特性および／または容量性負荷を表す。抵抗Ｒは、ネット１１０の抵抗性特性を表すもので、ネット１１０の長さが増加するについれて、および／または、ネット１１０の幅が減少するにつれて、抵抗値が増大する。
【００１５】
信号伝送システム１００は、さらに、ノード１４２（または、Ｂ２）と１４４（または、Ｂ３）でネット１１０に接続された状態変化アシストドライバ（ＴＡＤ）１３５および１４０を備えている。或る実施例においては、ＴＡＤ１３５はインバータ１４５を備えている。インバータ１４５は、プリチャージクロック信号ＣＬＫを受信するための入力端子と、Ｐチャネル型トランジスタ１５０のゲートに接続された出力端子とを備えている。Ｐチャネル型トランジスタ１５０は、ソースがＶＤＤなどの正電圧電源に接続され、ドレインがＰチャネル型トランジスタ１５５のソースに接続される。Ｐチャネル型トランジスタ１５５は、ドレインがノード１５７に接続され、ゲートがノード１４２を介してネット１１０に接続される。Ｎチャネル型トランジスタ１６０は、ドレインがノード１５７に接続され、ソースが接地（ＶＳＳ）されゲートがインバータ１４５の出力端子に接続される。
【００１６】
ＴＡＤ１３５は、さらにＰチャネル型トランジスタ１６５を備えている。Ｐチャネル型トランジスタ１６５は、プリチャージクロック信号ＣＬＫを受信するためのゲートと、ＶＤＤに接続されたソースと、ノード１４２を介してネット１１０に接続されたドレインとを備えている。Ｎチャネル型トランジスタ１７０は、ドレインがノード１４２を介してネット１１０に接続され、ソースがＶＳＳに接続され、そして、ゲートがノード１５７に接続される。
【００１７】
本発明によれば、ネット１１０に接続されるＴＡＤの個数は様々に異なる。図示していない代わりの実施例によれば、ＴＡＤは１つだけネット１１０に接続される。或いは、別のＴＡＤとドライバおよび／またはレシーバとが、後述するように、信号伝送システム１００内のネット１１０に追加される。
ＴＡＤ１３５および／またはＴＡＤ１４０を使用することによって、ネット１１０上で生じる電圧変動の進捗速度 (rate) が上がり、信号１０２の伝送速度が上がる。ＴＡＤ１３５および／またはＴＡＤ１４０によって、ＴＡＤ１３５と１４０とに対応するノードにおける電圧がレベル変化し、信号１０２に起因する電圧変動の進捗速度が上がる。ＴＡＤ１３５と１４０は、信号の伝送速度の低下を効果的に補償する。信号速度の低下は、ライン線抵抗および配置された静電容量に起因する。別のＴＡＤをネット１１０に追加することによって、ネット１１０における信号の伝送速度がさらに上がる。このようにして、長いネット或いは容量性負荷の大きいネットにおける信号の伝送遅延を低減できる。
【００１８】
図１および図２を参照して、信号伝送システム１００の作用について考察する。具体的に、図２は、ネット１１０上のノード１４２における電圧変動を時間に関連づけて表す第１の波形２００を示す。波形２０５は、ＴＡＤ１３５によるアシストがない時のノード１４２における電圧変動を表す。システムの電力投入中および／またはシステムリセット中、ネット１１０は、図２の時刻ｔａ０にプリチャージされ論理レベル『１』の電圧値を帯びる。論理レベル『１』の値は、例えば、およそ１．８ボルトである。プリチャージクロック信号ＣＬＫは、ネット１１０がプリチャージされて論理レベル『１』になっているとき、論理レベル『０』を示す。プリチャージクロック信号ＣＬＫは、ネット１１０のプリチャージ中低レベルなので、Ｐチャネル型トランジスタ１６５はオンである。Ｐチャネル型トランジスタ１６５は、ノード１４２の電圧をＶＤＤ電圧レベルへと変化させる。これによって、ネット１１０は、プリチャージされてＶＤＤ（論理レベル『１』）になる。
【００１９】
ネット１１０がプリチャージされて高レベルになっているので、ノード１４２は評価 (evaluation) の前には高レベルである。従って、Ｐチャネル型トランジスタ１５５は、ゲートを介してノード１４２から論理レベル『１』値を受信しているので、評価前にはオフである。
ネット１１０のプリチャージ中、インバータ１４５は、クロック信号ＣＬＫの論理レベル『０』値を論理レベル『１』へと反転させる。インバータ１４５の高レベル出力信号は、Ｐチャネル型トランジスタ１５０とＮチャネル型トランジスタ１６０とのゲートへ印加される。このように、ネット１１０のプリチャージ中であって評価期間 (evaluation period)の前には、Ｐチャネル型トランジスタ１５０はオフでＮチャネル型トランジスタ１６０はオンである。従って、ネット１１０のプリチャージ中、ノード１５７は、電圧がＮチャネル型トランジスタ１６０によってＶＳＳへと変化させられる。
【００２０】
次に、ユーザは、従来の外部の制御回路（図示しない）を使用して評価期間を開始する。制御回路は、プリチャージクロック信号ＣＬＫを論理レベル『０』から論理レベル『１』へと切り替える。プリチャージクロック信号ＣＬＫが論理レベル『１』へ切り替わると、Ｐチャネル型トランジスタ１６５がオフになる。プリチャージクロック信号ＣＬＫの論理レベル『１』の値は、インバータ１４５によって論理レベル『０』の値へと反転させられる。このように、インバータ１４５の低レベル出力信号で、Ｐチャネル型トランジスタ１５０はオンになり、Ｎチャネル型トランジスタ１６０はオフになる。この時、ノード１５７はＶＳＳ電圧レベルを維持する。
【００２１】
本発明の代わりの実施例によれば、プリチャージクロック信号ＣＬＫは、チップ内（内部）クロック源（図示しない）によって生成されるかも知れない。チップ内クロック源は、プリチャージクロック信号ＣＬＫを生成する。プリチャージクロック信号は、インバータ１４５の入力端子およびＰチャネル型トランジスタ１６５（図１）のゲートに印加される。そして、プリチャージクロック信号ＣＬＫの状態変化で評価期間の発生が決定する。
【００２２】
時刻ｔａ０（図２参照）の後、ドライバ１０５は、論理レベル『０』の電圧変動を生じさせる信号１０２を発生する。ネット１１０のＲＣ特性によって、ネット１１０における（論理レベル『１』から論理レベル『０』への）電圧変動の量は、時間と距離との関数になる。電圧変動の量は、ドライバ１０５に近接した位置（ネット１１０上）の方が大きい。
【００２３】
ネット１１０を伝送する信号１０２によって、時刻ｔａ１に、ノード１４２の電圧はプリチャージＶＤＤ値から閾値ＶＤＤ−Ｖthreshold(transistor 155) へと低下する。ＶＤＤ値は、例えば、およそ１．８ボルトに等しい。Ｖthreshold(transistor 155) の電圧は、トランジスタ１５５の閾値電圧として定義される。Ｖthreshold(transistor 155) の値は、典型的には、およそ０．２５ボルトに等しい。Ｐチャネル型トランジスタ１５５のゲートには、ノード１４２の電圧が印加される。Ｐチャネル型トランジスタ１５５のゲート電圧がおよそＶＤＤ−Ｖthreshold(transistor 155) へ低下すると、トランジスタ１５５はオンになる。Ｐチャネル型トランジスタ１５０および１５５は、両方ともオンになり、ノード１５７の電圧レベルをＶＳＳからＶＤＤ（論理レベル『１』）へ変化させる。なお、Ｎチャネル型トランジスタはオフのままである。
【００２４】
ノード１５７の電圧がＶＤＤに変化するので、Ｎチャネル型トランジスタ１７０は時刻ｔａ２（図２）にオンになる。Ｎチャネル型トランジスタ１７０は、時刻ｔａ３にノード１４２の電圧をＶＳＳ（論理レベル『０』）へ変化させる。これで、ノード１４２における論理レベル『１』から論理レベル『０』への電圧変動は完了する。
【００２５】
図２に示すように、ＴＡＤ１３５により、ノード１４２の電圧レベルは、時刻ｔａ３にΔＶ１の電圧値だけさらに低下する。ＴＡＤ１３５のアシストがない時、ノード１４２の電圧変動は、波形２０５で示すようにゆっくりと進む。長く負荷の大きいネットの場合、ＴＡＤ１３５のアシストがないと、ノード１４２の電圧変動の進捗速度はさらに低下する。
【００２６】
信号１０２がネット１１０を伝わるとき、他のＴＡＤ（例えばＴＡＤ１４０）は、ネット１１０上の他のノードの電圧が論理レベル『０』へ変化し易くする。これによって、信号１０２のネット１１０における伝送速度はさらに上がる。
従来の手法では、中継器（インバータ）を使用してネットにおける信号の伝送速度を上げていた。しかし、中継器を奇数個設けることによって、伝送信号の極性（電圧変動）が反転する。本発明によれば、優位にも、ネットにおける信号の伝送速度を上げるために中継器を使用することを回避できる。加えて、本発明に係るＴＡＤは、伝送信号の極性を反転させない。
【００２７】
本発明のプリチャージ法によれば、近接ネットは、評価期間の前に、特定の電圧レベル（例えば論理レベル『１』）までプリチャージされる。このプリチャージ法によって、従来の方法の「近接効果」問題を回避できる。ちなみに、近接効果は、近接ネットを伝わる信号が逆方向へ切り替えられたときに生じる。近接効果の問題は、有効切り替え静電容量の増加を引き起し、信号の伝送遅延時間の増加を招く。本発明のプリチャージ法では、近接ネットを伝わる信号は、逆方向へ切り替わらない。１つのネット上の信号が１つの方向に切り替わると、近接ネット上の他の信号は、同一方向に切り替わるか、或いは、現在の極性を維持する。
【００２８】
図３、図４および図５は、本発明の機能性について示すものである。図３は、本発明の第２実施例に係る信号伝送システム３００の概略ブロック図である。システム３００は、信号３０５を受信するためのレシーバ１１２、３２５および３３０を備えている。ＴＡＤ１３５、１４０、３４５および３５０は、ノードＢ２、Ｂ３、Ｂ４およびＢ５でネット１１０に接続される。ＴＡＤ１３５、１４０、３４５および３５０は、それぞれ対応するノードの電圧レベルが閾値（例えば、ＶＤＤ−Ｖthreshold 、ここで、Ｖthreshold は、例えば、およそ０．２５ボルトに等しい）に達すると、そのノードの電圧レベルを変化させる。図４は、ネット４１０で信号４０５を送信する従来の信号伝送システム４００を示す。ドライバ４１５は、レシーバ４２０、４２５および４３０によって受信される信号４０５を駆動する。信号４０５は、ネット４１０上のノードＢ１Ｔ〜Ｂ５Ｔを介して伝わり、その後レシーバ４２０によって受信される。
【００２９】
図５は、ネット１１０上のノードＢ１〜Ｂ５における電圧レベルとネット４１０上のノードＢ１Ｔ〜Ｂ５Ｔにおける電圧レベルとを特定の時間に関連づけて比較するためのグラフを示す。ＴＡＤ１３５、１４０、３４５および３５０は、ノードＢ２、Ｂ３、Ｂ４およびＢ５の電圧が論理レベル『１』から論理レベル『０』へと変化し易くする。これによって、論理レベル『１』から論理レベル『０』への電圧変動は、ノードＢ２Ｔ〜Ｂ５ＴでのものよりもノードＢ２〜Ｂ５での方が速くなる。例えば、ノードＢ５の電圧レベルは、評価期間（図５参照）の開始からおよそ１．２ナノ秒後に論理レベル『０』（０．０ボルト）まで低下する。一方、ノードＢ５Ｔの電圧レベルは、評価期間の開始からおよそ２．２ナノ秒後に最低電圧レベルの２００ミリボルトまで低下する。評価期間 (evaluation period)は、図５に示すように、プリチャージクロック信号が論理レベル『１』へと立ち上がると同時に開始する。ノードＢ２〜Ｂ５における電圧変動の方が進捗速度が高いのは、ＴＡＤ１３５、１４０、３４５および３５０によってアシストされるからである。ノードＢ２〜Ｂ５における電圧変動の方が進捗速度が高いことによって、ネット１１０における信号３０５の伝送速度が上がる。
【００３０】
図６は、本発明の第３実施例に係る信号伝送システム５００の概略ブロック図である。信号伝送システム５００は、高い切り替え速度と優れたノイズ不活性との一方を犠牲にして他方を実現することできるプログラマブルＴＡＤ (programmable TAD) ５０５を備えている。プログラマブルＴＡＤ５０５は、ノード１４２でネット１１０に接続される。ＴＡＤ５０５のプログラマブル機能 (programmable features)は、ＴＡＤの回路構成にＮチャネル型トランジスタ５１０を加えるか否かによって異なる。具体的には、Ｎチャネル型トランジスタ５１０は、ドレインがノード１５７に接続され、ソースがＶＳＳに接続される。Ｎチャネル型トランジスタ５１０のゲートは、二頭の矢印５１５で示すように、ノード１４２に接続されるか、或いは、ＶＳＳに接続される。ＴＡＤ５０５を備えた集積回路チップ（図示しない）の最終金属層（final metal layer:図示しない）を改造することによって、Ｎチャネル型トランジスタ５１０のゲートをノード１５２かＶＳＳかに接続させる。
［例１：Ｎチャネル型トランジスタ５１０のゲートをＶＳＳに接続した場合］
Ｎチャネル型トランジスタ５１０のゲートがＶＳＳに接続されると、Ｎチャネル型トランジスタ５１０は、ＴＡＤ５０５の回路構成から切り離される。従って、ＴＡＤ５０５は、図１のＴＡＤ１３５と同様に機能し、ノード１４２の電圧を論理レベル『１』から論理レベル『０』へと変化させるための高速切り替えを行うことができるようになる。ここで、ＶＤＤがおよそ１．８ボルトに等しく、Ｐチャネル型トランジスタ１５５の閾値電圧（Ｖthreshold(transistor 155) ）がおよそ０．２５ボルトであるとすると、Ｐチャネル型トランジスタ１５５のゲート（或いは、ノード１４２）の電圧レベルは、ＶＤＤ−Ｖthreshold(transistor 155) ＝１．８ボルト−０．２５ボルト＝１．５５ボルトまで低下する。そして、Ｐチャネル型トランジスタ１５５はオンになる。Ｐチャネル型トランジスタ１５０および１５５がオンになり、Ｎチャネル型トランジスタ１６０はオフのままなので、ノード１５７の電圧は、ＶＳＳレベルからＶＤＤレベルへと変化する。Ｎチャネル型トランジスタ１７０は、ノード１５７からＶＤＤ電圧レベルを受け取るのでオンになる。Ｎチャネル型トランジスタ１７０がオンになるので、ノード１４２はＶＳＳ（論理レベル『０』）へ変化する。このように、Ｎチャネル型トランジスタ５１０のゲートがＶＳＳに接続されると、ＴＡＤ５０５は、切り替えを開始し、ノード１４２の電圧レベルが閾値、例えば、１．５５ボルトまで低下するのに応え、そのノード１４２を論理レベル『０』へ変化させる。
［例２：Ｎチャネル型トランジスタ５１０のゲートをノード１４２に接続した場合］
Ｎチャネル型トランジスタ５１０のゲートがノード１４２に接続されると、トランジスタ１５５および５１０は、インバータ５２５を構成する。インバータ５２５は、入力端子がノード１４２に接続され、出力端子がノード１５７に接続される。インバータ５２５の切り替え電圧ＶＳＷは、典型的に、およそ（２／３）ＶＤＤ＝１．２ボルトに維持される。従って、ノード１４２の電圧がおよそ（２／３）ＶＤＤ＝１．２ボルトにまで低下すると、インバータ５２５は、ノード１５７を論理レベル『１』の電圧レベルへと切り替える。ノード１５７が高レベルに切り替えられるので、トランジスタ１７０はオンになる。従って、ノード１４２はＶＳＳへ変化し、ノード１４２での論理レベル『１』から論理レベル『０』への電圧変動は完了する。
【００３１】
トランジスタ５１０のゲートをノード１４２に接続することによって、ＴＡＤ５０５によりノード１４２を論理レベル『０』へと変化させ易くなる前は、ノード１４２では比較的低い電圧レベルのおよそ０．９ボルトが必要とされる。従って、ＴＡＤ５０５は、ノイズに対して優れた不活性を示す。ＴＡＤ５０５は、高ノイズ度或いは高干渉度を示す環境において特に有用である。ノイズに対する優れた不活性を得るために犠牲にされた結果として、ＴＡＤ５０５の切り替え速度は比較的遅い。ＴＡＤ５０５によってノード１４２の電圧を低下させ易くなる前は、ノード１４２の電圧を比較的低い電圧レベルへ低下させる必要があるからである。
【００３２】
図７は、本発明の第４実施例に係る信号伝送システム６００の一部を示す図である。信号伝送システム６００は、ノード１４２でネット１１０に接続されたプログラマブルＴＡＤ６０５を備えている。ＴＡＤ６０５のプログラマブル性は、ＴＡＤ回路構成にＮチャネル型トランジスタ（Ｎチャネル型トランジスタ６１０など）を追加して、ＴＡＤ６０５のノイズに対する不活性をさらに向上させることによって達成される。Ｎチャネル型トランジスタ６１０は、ゲートがノード１４２に接続され、ドレインがノード１５７に接続され、そして、ソースがＶＳＳに接続される。Ｐチャネル型トランジスタ１５５と並列Ｎチャネル型トランジスタ対５１０および６１０とでインバータ６２０が構成される。インバータ６２０は、入力端子がノード１４２に接続され出力端子がノード１５７に接続される。並列Ｎチャネル型トランジスタ対５１０および６１０は、インバータ６２０内の大規模トランジスタ (large size transistor)を効果的に構成する。これによって、インバータ６２０の切り替え電圧ＶＳＷは、（２／３）ＶＤＤ未満まで低下する。このように、インバータ６２０がノード１５７を論理レベル『１』へ切り替えてトランジスタ１７０をオンにする前は、ノード１４２の電圧を（２／３）ＶＤＤ未満まで低下させなければならない。Ｎチャネル型トランジスタ１７０がオンになると、ノード１４２はＶＳＳ（論理レベル『０』）へ変化する。
【００３３】
Ｎチャネル型トランジスタ６１０と同様に、さらなるＮチャネル型トランジスタをＴＡＤ６０５の回路構成に追加してもよい。このように、Ｎチャネル型トランジスタをさらに追加することで、インバータ６２０の切り替え電圧ＶＳＷの値が、典型的には、およそ（２／３）ＶＤＤからおよそ（１／２）ＶＤＤまでの範囲でさらに低下するので、ＴＡＤ６０５のノイズ不活性がさらに向上する。
【００３４】
図８は、本発明の第５実施例に係る信号伝送システム７００であって、システムの電力投入中および／またはシステムリセット中にネット７０５を論理レベル『０』までプリチャージするという信号伝送システムの概略ブロック図である。ＴＡＤ７１０は、ノード７１２を介してネット７０５に接続され、インバータ７１５で構成される。インバータ７１５は、出力端子がＰチャネル型トランジスタ７２０およびＮチャネル型トランジスタ７２５のゲートに接続される。インバータ７１５の入力端子は、インバータ７１６の出力端子に接続される。インバータ７１６は、入力端子を介してプリチャージクロック信号ＣＬＫを受け取る。
【００３５】
Ｐチャネル型トランジスタ７２０は、ソースがＶＤＤに接続され、ドレインがノード７３０に接続される。Ｎチャネル型トランジスタ７３２は、ドレインがノード７３０に接続され、ソースがＮチャネル型トランジスタ７２５のドレインに接続され、そして、ゲートがノード７１２に接続される。Ｎチャネル型トランジスタ７２５は、ソースがＶＳＳに接続される。
【００３６】
Ｐチャネル型トランジスタ７３５は、ソースがＶＤＤに接続され、ドレインがノード７１２に接続され、そして、ゲートがノード７３０に接続される。Ｎチャネル型トランジスタ７３７は、ドレインがネット７０５に接続され、ソースがＶＳＳに接続され、そして、ゲートがインバータ７１６の出力端子に接続される。
図８および図９を参照して、ＴＡＤ７１０の作用について考察する。図９では、波形７５０は、ＴＡＤ７１０のアシストがある場合のノード７１２における電圧変動を時間に関連づけて示す。波形７５５は、ＴＡＤ７１０のアシストがない場合のノード７１２における電圧変動を時間に関連づけて示す。時刻ｔｂ０において、ネット７０５およびノード７１２は、論理レベル『０』までプリチャージされる。ネット７０５が、論理レベル『０』までプリチャージされているとき、プリチャージクロック信号ＣＬＫは論理レベル『０』の値を示す。低レベルクロック信号ＣＬＫは、インバータ７１６によって論理レベル『１』の信号へと反転させられる。インバータ７１６からの論理レベル『１』の出力信号で、Ｎチャネル型トランジスタ７３７はオンになる。Ｎチャネル型トランジスタ７３７は、プリチャージ中で評価期間の前にネット７０５の電圧レベルをＶＳＳ（論理レベル『０』）へ変化させる。
【００３７】
ネット７０５のプリチャージ中、インバータ７１５は、インバータ７１６の高レベル出力信号を論理レベル『０』の信号へと反転させる。インバータ７１５の低レベル出力信号は、Ｐチャネル型トランジスタ７２０およびＮチャネル型トランジスタ７２５のゲートへ印加される。Ｐチャネル型トランジスタ７２０およびＮチャネル型トランジスタ７２５はオフになる。Ｎチャネル型トランジスタ７３２は、ゲートが、プリチャージされて低レベルになっているノード７１２に接続されているので、Ｎチャネル型トランジスタ７３２もオフである。Ｐチャネル型トランジスタ７２０はオンなので、ネット７０５のプリチャージ中であって評価の前にノード７３０をＶＤＤレベルへ変化させる。
【００３８】
ユーザは、次に、従来の外部の制御回路（図示しない）を使用して評価期間を開始させる。制御回路は、プリチャージクロック信号ＣＬＫを論理レベル『０』から論理レベル『１』へと切り替える。評価期間の開始中にプリチャージクロック信号ＣＬＫが論理レベル『１』に切り替わると、インバータ７１６の出力は論理レベル『０』の信号になる。インバータ７１６の低レベル出力信号でＮチャネル型トランジスタ７３７はオフになる。また、インバータ７１６の低レベル出力信号は、インバータ７１５によって論理レベル『１』の信号へと反転させられる。インバータ７１５の高レベル出力信号でＰチャネル型トランジスタ７２０はオフになり、Ｎチャネル型トランジスタ７２５はオンになる。このとき、ノード７３０はＶＤＤレベルを維持する。
【００３９】
時刻ｔｂ０後、三状態ドライバ (tri-state driver) ７４５は、論理レベル『１』への電圧変動を伴う信号７４０を発生させる。時刻ｔｂ１で、ノード７１２の電圧レベルは、Ｎチャネル型トランジスタ７３２の閾値電圧（すなわち、Ｖthreshold(transistor 732) ）まで上昇する。これによって、Ｎチャネル型トランジスタ７３２がオンになる。Ｖthreshold(transistor 732) の値は、典型的に、およそ０．２５ボルトである。トランジスタ７２５と７３２とはオンでトランジスタ７２０はオフなので、トランジスタ７２５および７３２は、ノード７３０をＶＤＤ電圧レベルからＶＳＳ接地電圧レベルへと変化させる。ノード７３０が低レベルになったので、Ｐチャネル型トランジスタ７３５は、ゲートを介してノード７３０のＶＳＳ接地電圧値を受け取り、時刻ｔｂ２でオンになる。時刻ｔｂ３において、Ｐチャネル型トランジスタ７３５は、ノード７１２をＶＤＤ（論理レベル『１』）へと変化させる。これで、ノード７１２における論理レベル『０』から論理レベル『１』への電圧変動が完了する。
【００４０】
図９に示すように、ＴＡＤ７１０は、ノード７１２における電圧変動の進捗速度を上げる。例えば、時刻ｔｂ３で、波形７５０は、波形７５５より電圧値がΔＶ２だけ高い。
図１０は、本発明の第６実施例に係る信号伝送システム８００であって、システムの電力投入中および／またはシステムリセット中にネット７０５を論理レベル『０』までプリチャージするという信号伝送システムの概略ブロック図である。信号伝送システム８００は、プログラマブルＴＡＤ８０５を備えている。プログラマブルＴＡＤ８０５は、ノード７１２を介してネット７０５に接続される。ＴＡＤ８０５は、Ｐチャネル型トランジスタ７７０を備えている。Ｐチャネル型トランジスタ７７０は、ソースがＶＤＤに接続され、ドレインがノード７３０に接続される。また、Ｐチャネル型トランジスタ７７０のゲートは、二頭の矢印７７５で示すように、ノード７１２かＶＳＳかのどちらかに接続可能である。
【００４１】
Ｐチャネル型トランジスタ７７０のゲートがＶＳＳに接続された場合、トランジスタ７７０は、ＴＡＤ８０５の回路構成から省かれる。ＴＡＤ８０５は、図８のＴＡＤ７１０と同様に作用する。特に、前述したように、ＴＡＤ８０５により、ノード７１２の電圧レベルがトランジスタ７３２の閾値電圧Ｖthreshold(transistor 732) まで上昇するのに応えてノード７１２をＶＤＤへと変化させ易くなる。なお、Ｖthreshold(transistor 732) は、典型的に、およそ０．２５ボルトである。
【００４２】
Ｐチャネル型トランジスタ７７０のゲートがノード７１２に接続されると、トランジスタ７７０および７３２によりインバータ７８０が構成される。インバータ７８０は、入力端子がノード７１２に接続され、出力端子がノード７３０に接続され、そして、Ｐチャネル型トランジスタ７３５のゲートを駆動する。ＶＤＤがおよそ１．８ボルトに等しいとすると、ノード７１２の電圧がＶＳＷ＝ＶＤＤ／３＝１．８／３＝０．６ボルトまで上昇したとき、インバータ７８０は、ノード７３０の電圧レベルを論理レベル『１』から論理レベル『０』へと切り替える。しかしながら、Ｐチャネル型トランジスタ（図示しない）を追加してＰチャネル型トランジスタ７７０に並列に接続することによって、インバータ７８０の切り替え電圧ＶＳＷを別の値（典型的には、（１／３）ＶＤＤから（１／２）ＶＤＤの範囲）へと調節してもよい。
【００４３】
ノード７３０における論理レベル『０』の電圧でＰチャネル型トランジスタ７３５はオンになる。Ｐチャネル型トランジスタ７３５は、ノード７１２をＶＤＤ（論理レベル『１』）へ変化させる。ノード７１２における論理レベル『０』から論理レベル『１』への電圧変動は、これで完了する。
ＴＡＤ８０５は、ノード７１２の電圧を例えばＶＤＤ／３へと上昇するまでノード７１２を論理レベル『１』まで変化させ易くなるようにアシストしないので、ノイズに対して優れた不活性を示す。優れたノイズ不活性のために犠牲にされた結果、ＴＡＤ８０５の切り替え速度は低い。
【００４４】
図示しない別の実施例では、Ｐチャネル型トランジスタ７７０と同様に、別のＰチャネル型トランジスタ（図示しない）をＴＡＤ８０５の回路構成に加える。このように、Ｐチャネル型トランジスタを加えることによって、インバータ７８０の切り替え電圧ＶＳＷが上昇し、ＴＡＤのノイズ不活性が一層優れたものとなる。
【００４５】
図１１は、本発明の第７実施例に係る信号伝送システム９００であって、双方向性の信号伝送機能を備えたシステム９００の概略ブロック図である。例えば、ドライバ９０５は、信号を９１５方向へネット９１０を介して駆動し、ドライバ９２０は、信号を９２５方向へネット９１０を介して駆動する。別のドライバ（ドライバ９３０と９３５など）を追加してネット９１０に接続し、ネット９１０を介して信号を駆動させるようにしてもよい。
【００４６】
ＴＡＤ９４０および／または９４５は、ネット９１０に接続されネット９１０おける信号の伝送速度を上昇させ易くする。具体的に、ＴＡＤ９４０および９４５は、ノード９４７と９４９でネット９１０に接続される。ネット９１０に接続されるＴＡＤの個数は様々に異なる。ノードの電圧レベルが、ネット９１０を伝わる信号によって上昇して閾値に達すると、ＴＡＤ９４０および９４５は、それぞれ対応するノードにおける電圧レベルを変化させる。システムの電力投入中および／またはシステムリセット中にネット９１０がロウ論理レベルまでプリチャージされた場合、ＴＡＤ９４０および９４５は、対応するノードにおける電圧レベルを論理レベル『１』へと変化させる。ＴＡＤ９４０と９４５は、それぞれ前述した様々なＴＡＤの実施例に適用される。
【００４７】
ＴＡＤ９４０および９４５は、それぞれ９１５方向に伝送する信号の伝送速度を上昇させるか、或いは、反対方向９２５に伝送する別の信号の伝送速度を上昇させる。このため、ＴＡＤのアシストを受けて高速で信号を送信するために、ネット９１０上の様々な位置にドライバを設置することができる。
図１２は、双方向性の信号伝送機能を備えた従来のシステム９５０を示す。従来のシステム９５０は、ドライバ９５５、９６０および９６５を備えている。ドライバ９５５、９６０および９６５は、様々に異なるノードでネット９７０に接続される。ドライバ９５５は、９７５方向へネット９７０を介して信号を送信できるものとする。従来のシステム９５０では、ドライバ９５５が信号を送信する場合、中継器９８０および９８５をオフにすることが必要である。中継器９８０および９８５をオフにすることによって、９７５方向の信号は中継器９９０と９９５を渡って伝送する。また、ドライバ９６５が、９９７方向にネット９７０を介して信号を送信する場合、中継器９９０および９９５をオフにしなければならない。こうすれば、９９７方向の信号は、中継器９８０および９８５を渡って伝送できる。このように、従来の方法によれば、ネットを伝送する信号の方向に基づいてネット上の中継器を調節することが必要である。一方、本発明によれば、信号方向の相違に従って信号伝送システムを調節する必要もなく、信号の９１５方向或いは９２５方向（図１１）への伝送速度を自動的に上昇させることができる。
【００４８】
本発明の様々な実施例によれば、集積回路内に形成されるネットにおける信号の伝送速度を上昇させられる。例えば、先に考察したＴＡＤの様々な実施例は、レジスタファイル内のワード線或いは追加命令バッファ (re-order buffer)内のワード線に接続される。ワード線とは、比較的短い導体であって、単一のドライバによって駆動され、信号の伝送遅延時間を増加させる大きな容量性負荷を伴う。
【００４９】
先に考察したＴＡＤの様々な実施例は、マイクロプロセッサのリザルトバス (result bus) に接続される。リザルトバスは、多数のドライバによって駆動され、その結果、双方向の信号伝送機能を発揮する。
先に考察したＴＡＤの様々な実施例は、追加命令バッファ内のビット線に接続することもできる。ビット線は、多数のドライバによって駆動され、その結果、双方向の信号伝送機能を発揮する。ビット線は、比較的短い導体であって、信号の伝送遅延時間を増加させる大きな容量性負荷を伴う。
【００５０】
付記 本発明は以下の特徴を有する。
（付記１） 集積回路内に存在する第１のノードを含むネットを介して信号を送信するための装置であって、
前記ネットに接続され、該ネットを介して前記信号を駆動するドライバと、
前記ネットにおける前記第１のノードに接続され、該第１のノードの電圧レベルが閾値に到達するのに応えて当該第１のノードの電圧レベルを変化させる第１の状態変化アシストドライバ（ＴＡＤ）と、を備えることを特徴とする装置。（請求項１）
【００５１】
（付記２） 付記１に記載の装置において、前記ネットが論理レベル『１』にプリチャージされているとき、前記第１のＴＡＤは、前記第１のノードを論理レベル『０』へ変化させることを特徴とする装置。
（付記３） 付記１に記載の装置において、前記ネットが論理レベル『０』にプリチャージされているとき、前記第１のＴＡＤは、前記第１のノードを論理レベル『１』へ変化させることを特徴とする装置。
【００５２】
（付記４） 付記１に記載の装置において、前記第１のＴＡＤは、前記第１のノードを論理レベル『０』へ変化させ、そして、該第１のＴＡＤは、
前記第１のノードに接続された第１の端子、接地された第２の端子、および、ゲート端子を有する第１のトランジスタと、
第１の電源電圧源に接続された第１の端子、第２の端子、および、プリチャージクロック信号の反転信号を受け取るゲート端子を有する第２のトランジスタと、
該第２のトランジスタの第２の端子に接続された第１の端子、前記第１のトランジスタのゲート端子に接続された第２の端子、および、前記第１のノードに接続されたゲート端子を有する第３のトランジスタと、
該第３のトランジスタの第２の端子に接続された第１の端子、接地された第２の端子、および、前記プリチャージクロック信号の反転信号を受け取るゲート端子を有する第４のトランジスタと、を備えることを特徴とする装置。（請求項２）
【００５３】
（付記５） 付記４に記載の装置において、前記第１のＴＡＤは、さらに、
前記第１のトランジスタのゲート端子に接続された第１の端子、接地された第２の端子、および、前記第１のノードに接続されるか或いは接地されたゲート端子を有する第５のトランジスタを備えることを特徴とする装置。
（付記６） 付記４に記載の装置において、前記第１のＴＡＤは、さらに、
前記第１のトランジスタのゲート端子に接続された第１の端子、接地された第２の端子、および、前記第１のノードに接続されたゲート端子を有する第６のトランジスタを備えることを特徴とする装置。
【００５４】
（付記７） 付記４に記載の装置において、前記第１のＴＡＤは、さらに、
前記ネットを論理レベル『１』にプリチャージするプリチャージトランジスタを備え、該プリチャージトランジスタは、前記第１の電源電圧源に接続された第１の端子、前記ネットに接続された第２の端子、前記プリチャージクロック信号を受け取るゲート端子を有することを特徴とする装置。
【００５５】
（付記８） 付記１に記載の装置において、前記第１のＴＡＤは、前記第１のノードを論理レベル『１』へ変化させ、そして、該第１のＴＡＤは、
第１の電源電圧源に接続された第１の端子、第２の端子、および、プリチャージクロック信号を受け取るゲート端子を有する第１のプルアップトランジスタと、
該第１のプルアップトランジスタの第２の端子に接続された第１の端子、第２の端子、および、前記第１のノードに接続されたゲート端子を有する第１のプルダウントランジスタと、
該第１のプルダウントランジスタの第２の端子に接続された第１の端子、接地された第２の端子、および、前記プリチャージクロック信号を受け取るゲート端子を有する第２のプルダウントランジスタと、
前記第１の電源電圧源に接続された第１の端子、前記第１のノードに接続された第２の端子、および、前記第１のプルアップトランジスタの第２の端子に接続されたゲート端子を有する第２のプルアップトランジスタと、を備えることを特徴とする装置。（請求項３）
【００５６】
（付記９） 付記８に記載の装置において、前記第１のＴＡＤは、さらに、
前記第１の電源電圧源に接続された第１の端子、前記第１のプルアップトランジスタの第２の端子に接続された第２の端子、および、前記第１のノードに接続されるか或いは接地されたゲート端子を有する第３のプルアップトランジスタを備えることを特徴とする装置。
（付記１０） 付記８に記載の装置において、前記第１のＴＡＤは、さらに、
前記電源電圧源に接続された第１の端子、前記第１のプルアップトランジスタの第２の端子に接続された第２の端子、および、前記第１のノードに接続されたゲート端子を有する第４のプルアップトランジスタを備えることを特徴とする装置。
【００５７】
（付記１１） 付記８に記載の装置において、前記第１のＴＡＤは、さらに、
前記ネットを論理レベル『０』にプリチャージするプリチャージトランジスタを備え、該プリチャージトランジスタは、前記ネットに接続された第１の端子、接地された第２の端子、および、前記プリチャージクロック信号の反転信号を受け取るゲート端子を有することを特徴とする装置。
（付記１２） 付記１に記載の装置において、該装置は、さらに、
さらなる信号を送信して前記ネットにおける双方向信号伝達を可能にする第２のドライバを備えることを特徴とする装置。
（付記１３） 付記１に記載の装置において、該装置は、さらに、
第２のノードで前記ネットに接続され、該第２のノードの電圧レベルが閾値に到達するのに応えて当該第２のノードの電圧レベルを変化させる第２のＴＡＤを備えることを特徴とする装置。
【００５８】
（付記１４） 集積回路内において高速の信号伝送を行う装置であって、
第１のノードを有し、前記集積回路内で信号を送信するネットと、
前記第１のノードに接続され、該第１のノードの電圧レベルが閾値に到達するのに応えて当該第１のノードの電圧レベルを変化させる第１の状態変化アシストドライバ（ＴＡＤ）と、を備えることを特徴とする装置。（請求項４）
（付記１５） 付記１４に記載の装置において、前記ネットが論理レベル『１』にプリチャージされているとき、前記第１のＴＡＤは、前記第１のノードを論理レベル『０』へ変化させることを特徴とする装置。
（付記１６） 付記１４に記載の装置において、前記ネットが論理レベル『０』にプリチャージされているとき、前記第１のＴＡＤは、前記第１のノードを論理レベル『１』へ変化させることを特徴とする装置。
【００５９】
（付記１７） 第１のノードを含むネットを有する信号伝送システムを使用して集積回路内において高速の信号伝送を行う方法であって、
（ａ）前記第１のノードの電圧レベルを検知するステップと、
（ｂ）前記第１のノードの電圧が閾値に到達するのに応えて、該第１のノードの電圧レベルを変化させるステップと、を備えることを特徴とする方法。（請求項５）
（付記１８） 集積回路内における第１のノードを含むネットを介して高速伝送を達成するための方法であって、
（ａ）前記ネットにおける第１のノードを介して信号を駆動するステップと、（ｂ）前記信号が前記第１のノードに接近するのにつれて該第１のノードの電圧レベルが閾値に到達するとき、当該第１のノードの電圧レベルを変化させるステップと、を備えることを特徴とする方法。（請求項６）
【００６０】
（付記１９） 第１のノードを含むネットの電圧レベルを変化させるドライバであって、
前記第１のノードに接続された入力端子、第１の電圧源に接続された第１の端子、第２の電圧源に接続された第２の端子、および、出力端子を有し、前記第１のノードの電圧レベルが閾値になるのに応えてオンになるように構成された第１の変化回路と、
該第１の変化回路の出力端子に接続された入力端子、前記第１のノードに接続された第１の端子、および、前記第２の電圧源に接続された第２の端子を有し、前記第１の変化回路がオンになるのに応えて前記第１のノードを前記第２の電圧源の電位へ変化させる第２の変化回路と、を備えることを特徴とするドライバ。
【００６１】
（付記２０） 第１のノードを含むネットの電圧レベルを変化させるドライバであって、
前記第１のノードに接続された入力端子、第１の電圧源に接続された第１の端子、第２の電圧源に接続された第２の端子、および、出力端子を有し、前記第１のノードの電圧レベルが閾値になるのに応えてオンになるように構成された第１の変化回路と、
該第１の変化回路の出力端子に接続された入力端子、前記第１の電圧源に接続された第１の端子、および、前記第１のノードに接続された第２の端子を有し、前記第１の変化回路がオンになるのに応えて前記第１のノードを前記第１の電圧源の電位へ変化させる第２の変化回路と、を備えることを特徴とするドライバ。
【００６２】
（付記２１） 付記１４に記載の装置において、前記第１のＴＡＤは、前記ネットを介して第１の方向に伝送される信号の伝送速度を増加することを特徴とする装置。
（付記２２） 付記１４に記載の装置において、前記第１のＴＡＤは、前記ネットを介して第２の方向に伝送される信号の伝送速度を増加することを特徴とする装置。
【００６３】
（付記２３） 付記１４に記載の装置において、前記第１のＴＡＤは、前記第１のノードを論理レベル『０』へ変化させ、そして、該第１のＴＡＤは、
前記第１のノードに接続された第１の端子、接地された第２の端子、および、ゲート端子を有する第１のトランジスタと、
第１の電源電圧源に接続された第１の端子、第２の端子、および、プリチャージクロック信号の反転信号を受け取るゲート端子を有する第２のトランジスタと、
前記第２のトランジスタの第２の端子に接続された第１の端子、前記第１のトランジスタのゲート端子に接続された第２の端子、および、前記第１のノードに接続されたゲート端子を有する第３のトランジスタと、
前記第３のトランジスタの第２の端子に接続された第１の端子、接地された第２の端子、および、前記プリチャージクロック信号の反転信号を受け取るゲート端子を有する第４のトランジスタと、を備えることを特徴とする装置。
【００６４】
（付記２４） 付記２３に記載の装置において、前記第１のＴＡＤは、さらに、前記第１のトランジスタのゲート端子に接続された第１の端子、接地された第２の端子、および、前記第１のノードに接続されるか或いは接地されたゲート端子を備えた第５のトランジスタを備えることを特徴とする装置。
（付記２５） 付記２３に記載の装置において、前記第１のＴＡＤは、さらに、前記第１のトランジスタのゲート端子に接続された第１の端子、接地された第２の端子、および、前記第１のノードに接続されたゲート端子を有する第６のトランジスタを備えることを特徴とする装置。
（付記２６） 付記２３に記載の装置において、前記第１のＴＡＤは、さらに、前記ネットを論理レベル『１』にプリチャージするプリチャージトランジスタを備え、該プリチャージトランジスタは、前記第１の電源電圧源に接続された第１の端子、前記ネットに接続された第２の端子、前記プリチャージクロック信号を受け取るゲート端子を有することを特徴とする装置。
【００６５】
（付記２７） 付記１４に記載の装置において、前記第１のＴＡＤは、前記第１のノードを論理レベル『１』へ変化させ、そして、該第１のＴＡＤは、
第１の電源電圧源に接続された第１の端子、第２の端子、および、プリチャージクロック信号を受け取るゲート端子を有する第１のプルアップトランジスタと、
該第１のプルアップトランジスタの第２の端子に接続された第１の端子、第２の端子、および、前記第１のノードに接続されたゲート端子を有する第１のプルダウントランジスタと、
該第１のプルダウントランジスタの第２の端子に接続された第１の端子、接地された第２の端子、および、前記プリチャージクロック信号を受け取るゲート端子を有する第２のプルダウントランジスタと、
前記第１の電源電圧源に接続された第１の端子、前記第１のノードに接続された第２の端子、および、前記第１のプルアップトランジスタの第２の端子に接続されたゲート端子を有する第２のプルアップトランジスタと、を備えることを特徴とする装置。
【００６６】
（付記２８） 付記２７に記載の装置において、前記第１のＴＡＤは、さらに、前記第１の電源電圧源に接続された第１の端子、前記第１のプルアップトランジスタの第２の端子に接続された第２の端子、および、前記第１のノードに接続されるか或いは接地されたゲート端子を有する第３のプルアップトランジスタを備えることを特徴とする装置。
（付記２９） 付記２７に記載の装置において、前記第１のＴＡＤは、さらに、前記電源電圧源に接続された第１の端子、前記第１のプルアップトランジスタの第２の端子に接続された第２の端子、および、前記第１のノードに接続されたゲート端子を有する第４のプルアップトランジスタを備えることを特徴とする装置。
【００６７】
（付記３０） 付記２７に記載の装置において、前記第１のＴＡＤは、さらに、前記ネットを論理レベル『０』にプリチャージするプリチャージトランジスタを備え、該プリチャージトランジスタは、前記ネットに接続された第１の端子、接地された第２の端子、および、前記プリチャージクロック信号の反転信号を受け取るゲート端子を有することを特徴とする装置。
（付記３１） 付記１４に記載の装置において、該装置は、さらに、
第２のノードで前記ネットに接続され、該第２のノードの電圧レベルが閾値に到達するのに応えて当該第２のノードの電圧レベルを変化させる第２のＴＡＤを備えることを特徴とする装置。
【００６８】
（付記３２） 付記１７に記載の方法において、前記ネットが論理レベル『１』にプリチャージされているとき、前記変化させるステップ（ｂ）において、前記第１のノードの電圧レベルを論理レベル『０』へ変化させることを特徴とする方法。
（付記３３） 付記１７に記載の方法において、前記ネットが論理レベル『０』にプリチャージされているとき、前記変化させるステップ（ｂ）において、前記第１のノードの電圧レベルを論理レベル『１』へ変化させることを特徴とする方法。
（付記３４） 付記１７に記載の方法において、前記変化させるステップ（ｂ）は、
該ステップ（ｂ）の閾値を、より高速のスイッチング速度と前記信号伝送システムのノイズ不活性との折り合いを付ける特定のレベルに設定することを備えることを特徴とする方法。
【００６９】
（付記３５） 付記１７に記載の方法において、前記変化させるステップ（ｂ）は、
第１の信号が前記ネットを介して第１の方向に伝わるとき、前記第１のノードの電圧レベルを変化させることを備えることを特徴とする方法。
（付記３６） 付記１７に記載の方法において、前記変化させるステップ（ｂ）は、
第２の信号が前記ネットを介して第２の方向に伝わるとき、該第１のノードの電圧レベルを変化させることを備えることを特徴とする方法。
（付記３７） 付記１７に記載の方法において、該方法は、さらに、
第２のノードの電圧レベルが閾値に到達するのに応えて、該ネットにおける第２のノードの電圧レベルを変化させるステップを備えることを特徴とする方法。
【００７０】
（付記３８） 付記１７に記載の方法において、該方法は、さらに、
隣接するネット間の信号を逆にスイッチングするのを回避するために、前記集積回路における少なくとも２つの隣接するネットの電圧レベルをプリチャージするステップを備えることを特徴とする方法。
（付記３９） 付記１８に記載の方法において、該方法は、さらに、
前記集積回路のノイズ不活性を調整するために、前記ステップ（ｂ）の閾値を設定するステップを備えることを特徴とする方法。
【００７１】
（付記４０） 付記１８に記載の方法において、該方法は、さらに、
第２のノードを介して前記電圧レベルが閾値に到達して前記信号が該第２のノードに接近するとき、前記ネットにおける第２のノードの電圧レベルをプリチャージするステップを備えることを特徴とする方法。
（付記４１） 付記１８に記載の方法において、該方法は、さらに、
隣接するネット間の信号を逆にスイッチングするのを回避するために、前記集積回路における少なくとも２つの隣接するネットの電圧レベルをプリチャージするステップを備えることを特徴とする方法。
【００７２】
（付記４２） 集積回路内において第１のノードを含むネットを介して信号の高速伝送を行う装置であって、
前記ネットに接続され、該ネットを介して前記信号を駆動する手段と、
前記ネットに接続され、前記第１のノードの電圧レベルが閾値に到達するのに応えて当該第１のノードの電圧レベルを変化させる第１の手段と、を備えることを特徴とする装置。
（付記４３） 付記４２に記載の装置において、該装置は、さらに、
前記ネットに接続され、前記第２のノードの電圧レベルが閾値に到達するのに応えて当該第２のノードの電圧レベルを変化させる第２の手段を備えることを特徴とする装置。
（付記４４） 付記１９に記載のドライバにおいて、前記第２の変化回路は、
前記第１のノードに接続された第１の端子、前記第２の電圧源に接続された第２の端子、および、前記第１の変化回路の出力端子に接続されたゲート端子を有する第１のトランジスタを備えることを特徴とするドライバ。
【００７３】
（付記４５） 付記１９に記載のドライバにおいて、前記第１の変化回路は、
前記第１の電圧源に接続された第１の端子、第２の端子、および、反転されたクロック信号を受け取るゲート端子を有する第２のトランジスタと、
該第２のトランジスタの第２の端子に接続された第１の端子、前記第２の変化回路の入力端子に接続された第２の端子、および、前記第１のノードに接続されたゲート端子を有する第３のトランジスタと、
該第３のトランジスタの第２の端子に接続された第１の端子、前記第２の電圧源に接続された第２の端子、および、前記反転されたクロック信号を受け取るゲート端子を有する第４のトランジスタと、を備えることを特徴とするドライバ。
【００７４】
（付記４６） 付記１９に記載のドライバにおいて、該ドライバは、さらに、
前記第１の電圧源に接続された第１の端子、前記ネットに接続された第２の端子、および、クロック信号を受け取るゲート端子を有するプリチャージトランジスタを備えることを特徴とするドライバ。
（付記４７） 付記１９に記載のドライバにおいて、該ドライバは、さらに、
前記第２の変化回路の入力端子に接続された第１の端子、前記第２の電圧源に接続された第２の端子、および、前記第１のノード或いは前記第２の電圧源に接続されたゲート端子を有する第５のトランジスタを備えることを特徴とするドライバ。
（付記４８） 付記２０に記載のドライバにおいて、前記第２の変化回路は、
前記第１の電圧源に接続された第１の端子、前記第１のノードに接続された第２の端子、および、前記第１の変化回路の出力端子に接続されたゲート端子を有する第１のトランジスタを備えることを特徴とするドライバ。
【００７５】
（付記４９） 付記２０に記載のドライバにおいて、前記第１の変化回路は、
前記第１の電圧源に接続された第１の端子、第２の端子、および、クロック信号を受け取るゲート端子を有する第２のトランジスタと、
該第２のトランジスタの第２の端子に接続された第１の端子、前記第２の変化回路の入力端子に接続された第２の端子、および、前記第１のノードに接続されたゲート端子を有する第３のトランジスタと、
該第３のトランジスタの第２の端子に接続された第１の端子、前記第２の電圧源に接続された第２の端子、および、前記クロック信号を受け取るゲート端子を有する第４のトランジスタと、を備えることを特徴とするドライバ。
【００７６】
（付記５０） 付記２０に記載のドライバにおいて、該ドライバは、さらに、
前記ネットに接続された第１の端子、前記第２の電圧源に接続された第２の端子、および、クロック信号を受け取るゲート端子を有するプリチャージトランジスタを備えることを特徴とするドライバ。
（付記５１） 付記２０に記載のドライバにおいて、該ドライバは、さらに、
前記第１の電圧源に接続された第１の端子、前記第２の変化回路の入力端子に接続された第２の端子、および、前記第１のノード或いは前記第２の電圧源に接続されたゲート端子を有する第５のトランジスタを備えることを特徴とするドライバ。
【００７７】
【発明の効果】
以上、詳述したように、本発明によれば、近接効果による伝送遅延時間の増加を招くことなく、集積回路内のネット上での信号の伝送速度を上げることができる。
【図面の簡単な説明】
【図１】本発明の第１実施例に係る信号伝送システムであって、状態変化アシストドライバ（ＴＡＤ）で信号の伝送速度を上げるようにした信号伝送システムを概略的に示すブロック図である。
【図２】図１に示す信号伝送システム内の特定のノードにおける電圧変動を表す第１の波形、および、ＴＡＤによってアシストされない場合の同一のノードにおける電圧変動を表す第２の波形のグラフを示す図である。
【図３】本発明の第２実施例に係る信号伝送システムであって別のＴＡＤが追加された信号伝送システムの概略ブロック図である。
【図４】従来の信号伝送システムを概略的に示すブロック図である。
【図５】図３および図４の信号伝送システム内の異なるノードにおける電圧レベルを表す様々な波形のグラフを示す図である。
【図６】本発明の第３実施例に係る信号伝送システムであって、高い切り替え速度と優れたノイズ不活性との一方を犠牲にして他方を実現できるプログラマブルＴＡＤを備えた信号伝送システムを概略的に示すブロック図である。
【図７】本発明の第４実施例に係る信号伝送システムであって、ノイズ不活性を向上させたプログラマブルＴＡＤを備えた信号伝送システムの一部を示す図である。
【図８】本発明の第５実施例に係る信号伝送システムであって、システムへの電力投入中および／またはシステムリセット中にプリチャージされて論理レベル『０』になったネットにＴＡＤが接続される信号伝送システムを概略的に示すブロック図である。
【図９】図８の信号伝送システム内のノードにおける電圧変動を表す第１の波形、および、ＴＡＤによってアシストされない場合の同一ノードにおける電圧変動を表す第２の波形のグラフを示す図である。
【図１０】本発明の第６実施例に係る信号伝送システムであって、高い切り替え速度と優れたノイズ不活性との一方を犠牲にして他方を実現できるプログラマブルＴＡＤを備えた信号伝送システムを概略的に示すブロック図である。
【図１１】本発明の第７実施例に係る信号伝送システムであって、多数のドライバをネットに接続してネットにおける双方向信号伝送を可能にした信号伝送システムを概略的に示すブロック図である。
【図１２】ネットにおける双方向信号伝送を可能にした従来の信号伝送システムを概略的に示すブロック図である。
【符号の説明】
１００，３００，４００，５００，６００，７００，８００，９００，９５０…信号伝送システム
１０５，１１５．１２０，１２５，４１５，９０５，９２０，９３０，９３５，９５５，９６０，９６５…ドライバ
１１０，４１０，７０５…ネット（信号経路）
１１２，３２５，３３０，４２０，４２５，４３０…レシーバ
１３５，１４０，３４５，３５０，７１０，９４０，９４５…状態変化アシストドライバ（ＴＡＤ）
５０５，６０５，８０５…プログラマブルＴＡＤ
５１０，６１０…Ｎチャネル型トランジスタ
５２５，６２０，７８０…インバータ
７４５…三状態ドライバ
７７０…Ｐチャネル型トランジスタ７７０
ＣＬＫ…プリチャージクロック信号
Claims (4)
- ドライバが信号を駆動するネットに含まれるノードに接続され、前記ドライバによる前記信号の駆動を補助する補助ドライバにおいて、
電源に接続されたソース端子と、前記ノードに接続されたドレイン端子と、プリチャージクロック信号が入力されるゲート端子を有する第１のトランジスタと、
接地されたソース端子と、前記ノードに接続されたドレイン端子と、ゲート端子を有する第２のトランジスタと、
電源に接続されたソース端子と、ドレイン端子と、前記プリチャージクロック信号の反転信号が入力されるゲート端子を有する第３のトランジスタと、
前記第３のトランジスタのドレイン端子に接続されたソース端子と、前記第２のトランジスタのゲート端子に接続されたドレイン端子と、前記ノードに接続されたゲート端子を有する第４のトランジスタと、
接地されたソース端子と、前記第４のトランジスタのドレイン端子に接続されたドレイン端子と、前記プリチャージクロック信号の反転信号が入力されるゲート端子を有する第５のトランジスタと、
接地されたソース端子と、前記第２のトランジスタのゲート端子に接続されたドレイン端子と、前記第２のトランジスタのドレイン端子または接地端子に配線により選択的に接続されるゲート端子を有する第６のトランジスタを備えることを特徴とする補助ドライバ。 - 請求項１に記載の補助ドライバにおいて、さらに、
接地されたソース端子と、前記第２のトランジスタのゲート端子に接続されたドレイン端子と、前記第２のトランジスタのドレイン端子または接地端子に配線により選択的に接続されるゲート端子を有する第７のトランジスタを備えることを特徴とする補助ドライバ。 - 請求項１または２に記載の補助ドライバにおいて、
前記第１，第３および第４のトランジスタは、第１導電型のトランジスタであり、
請求項１における前記第２，第５および第６のトランジスタ、または、請求項２における前記第２，第５，第６および第７のトランジスタは、前記第１導電型と反対の第２導電型のトランジスタであることを特徴とする補助ドライバ。 - 請求項１〜３のいずれか１項に記載の補助ドライバにおいて、
前記補助ドライバは、前記ノードの電圧が所定の電圧レベルに到達した場合に、前記ノードの電圧を変化させることを特徴とする補助ドライバ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/265289 | 1999-03-09 | ||
| US09/265,289 US6249147B1 (en) | 1999-03-09 | 1999-03-09 | Method and apparatus for high speed on-chip signal propagation |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000307662A JP2000307662A (ja) | 2000-11-02 |
| JP4242995B2 true JP4242995B2 (ja) | 2009-03-25 |
Family
ID=23009840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000064756A Expired - Fee Related JP4242995B2 (ja) | 1999-03-09 | 2000-03-09 | 補助ドライバ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6249147B1 (ja) |
| EP (1) | EP1035653B1 (ja) |
| JP (1) | JP4242995B2 (ja) |
| DE (1) | DE60040504D1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001177581A (ja) * | 1999-12-16 | 2001-06-29 | Hitachi Ltd | 信号伝送回路および半導体集積回路装置 |
| US9124266B1 (en) * | 2012-08-31 | 2015-09-01 | Marvell Israel (M.I.S.L) Ltd. | Increasing switching speed of logic circuits |
Family Cites Families (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3819877A (en) | 1971-12-10 | 1974-06-25 | Bell Telephone Labor Inc | Centralized network for a telephone station system |
| FR2296221A1 (fr) | 1974-12-27 | 1976-07-23 | Ibm France | Systeme de traitement du signal |
| JPS5630981B2 (ja) | 1974-12-29 | 1981-07-18 | ||
| US4003057A (en) | 1975-09-05 | 1977-01-11 | The United States Of America As Represented By The Field Operations Bureau Of The Federal Communications Commision | Rear window direction finding antenna |
| US4154978A (en) | 1977-12-08 | 1979-05-15 | Operating Systems, Inc. | Self-contained bidirectional amplifying repeater |
| FR2479515A1 (fr) | 1980-03-28 | 1981-10-02 | Telecommunications Sa | Systeme de transmission numerique a l'alternat |
| US5546083A (en) | 1981-07-14 | 1996-08-13 | The United States Of America As Represented By The Secretary Of The Air Force | Bidirectional repeater amplifier |
| FR2523719B1 (fr) | 1982-03-17 | 1985-09-13 | Merlin Gerin | Detecteur de position d'un element mobile, notamment d'une barre de controle d'un reacteur nucleaire |
| US4512016A (en) | 1983-02-04 | 1985-04-16 | At&T Information Systems Inc. | Digital communication station signaling control |
| IT1161837B (it) | 1983-05-18 | 1987-03-18 | Telettra Lab Telefon | Sistema e apparecchiatura per la telesorveglianza di trasmissioni di dati |
| US4628157A (en) | 1984-09-07 | 1986-12-09 | At&T Bell Laboratories | Bidirectional adaptive voice frequency repeater |
| US4584441A (en) | 1984-09-07 | 1986-04-22 | At&T Bell Laboratories | Bidirectional adaptive voice frequency repeater |
| US4598410A (en) | 1984-09-17 | 1986-07-01 | Ncr Corporation | Bidirectional repeater apparatus |
| US4591669A (en) | 1984-09-26 | 1986-05-27 | At&T Bell Laboratories | Adaptive filter update gain normalization |
| US4658396A (en) | 1985-03-11 | 1987-04-14 | Barden Robert A | Redundancy arrangement for a local area network |
| JPH0720060B2 (ja) * | 1985-08-14 | 1995-03-06 | 株式会社東芝 | 出力回路装置 |
| US4847831A (en) | 1987-03-30 | 1989-07-11 | Honeywell Inc. | Bidirectional repeater for manchester encoded data signals |
| JPH04345062A (ja) | 1991-05-22 | 1992-12-01 | Fujitsu Ltd | 信号伝播高速化回路 |
| US5734334A (en) | 1991-10-30 | 1998-03-31 | I-Cube, Inc. | Programmable port for crossbar switch |
| US5414312A (en) | 1993-07-15 | 1995-05-09 | Altera Corporation | Advanced signal driving buffer with directional input transition detection |
| US5510739A (en) | 1994-03-28 | 1996-04-23 | Motorola, Inc. | Circuit and method for enhancing logic transitions appearing on a line |
| US5572441A (en) | 1994-04-04 | 1996-11-05 | Lucent Technologies Inc. | Data connector for portable devices |
| US5469473A (en) * | 1994-04-15 | 1995-11-21 | Texas Instruments Incorporated | Transceiver circuit with transition detection |
| US5629860A (en) | 1994-05-16 | 1997-05-13 | Motorola, Inc. | Method for determining timing delays associated with placement and routing of an integrated circuit |
| US5475605A (en) | 1994-05-26 | 1995-12-12 | Cadence Design Systems, Inc. | Timing analysis for logic optimization using target library delay values |
| US5655107A (en) | 1994-11-30 | 1997-08-05 | International Business Machines Corporation | Digital logic wire delay simulation |
| US5497108A (en) | 1994-12-08 | 1996-03-05 | Dynalogic Corporation | BICMOS repeater circuit for a programmable logic device |
| US5578939A (en) | 1995-01-23 | 1996-11-26 | Beers; Gregory E. | Bidirectional transmission line driver/receiver |
| US5568064A (en) | 1995-01-23 | 1996-10-22 | International Business Machines Corporation | Bidirectional transmission line driver/receiver |
| US5748487A (en) | 1995-01-31 | 1998-05-05 | Imec | System and method for generating a hazard-free asynchronous circuit |
| GB9502646D0 (en) * | 1995-02-10 | 1995-03-29 | Texas Instruments Ltd | Bus maintenance circuit |
| KR100352009B1 (ko) | 1995-04-28 | 2002-12-12 | 마츠시타 덴끼 산교 가부시키가이샤 | 논리집적회로의 신호전파 지연시간 평가방법 |
| US5659575A (en) | 1995-04-28 | 1997-08-19 | Grinnell Corporation | Method and apparatus for improving data regeneration in asynchronous network communication |
| US5649170A (en) | 1995-06-30 | 1997-07-15 | International Business Machines Corporation | Interconnect and driver optimization for high performance processors |
| US5604450A (en) | 1995-07-27 | 1997-02-18 | Intel Corporation | High speed bidirectional signaling scheme |
| US5886540A (en) * | 1996-05-31 | 1999-03-23 | Hewlett-Packard Company | Evaluation phase expansion for dynamic logic circuits |
| US5742181A (en) | 1996-06-04 | 1998-04-21 | Hewlett-Packard Co. | FPGA with hierarchical interconnect structure and hyperlinks |
| US5723906A (en) | 1996-06-07 | 1998-03-03 | Hewlett-Packard Company | High-density wirebond chip interconnect for multi-chip modules |
| US5933021A (en) * | 1996-06-18 | 1999-08-03 | Sun Microsystems, Inc | Noise suppression method and circuits for sensitive circuits |
| WO1998042021A1 (fr) | 1997-03-19 | 1998-09-24 | Hitachi, Ltd. | Dispositif pour circuit integre semi-conducteur |
-
1999
- 1999-03-09 US US09/265,289 patent/US6249147B1/en not_active Expired - Fee Related
-
2000
- 2000-03-09 EP EP00104487A patent/EP1035653B1/en not_active Expired - Lifetime
- 2000-03-09 JP JP2000064756A patent/JP4242995B2/ja not_active Expired - Fee Related
- 2000-03-09 DE DE60040504T patent/DE60040504D1/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP1035653B1 (en) | 2008-10-15 |
| EP1035653A2 (en) | 2000-09-13 |
| DE60040504D1 (de) | 2008-11-27 |
| EP1035653A3 (en) | 2001-02-07 |
| US6249147B1 (en) | 2001-06-19 |
| JP2000307662A (ja) | 2000-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5698994A (en) | Data output circuit, intermediate potential setting circuit, and semiconductor integrated circuit | |
| JPH08227582A (ja) | 最少パルス幅アドレス遷移検出回路 | |
| KR100202645B1 (ko) | 프리차지회로를 내장한 씨모스 출력회로 | |
| JPH03154290A (ja) | 半導体装置 | |
| KR0179793B1 (ko) | 반도체 메모리의 센스 앰프 출력 제어 회로 | |
| US5306958A (en) | High-speed address transition detection circuit | |
| KR100298182B1 (ko) | 반도체메모리소자의출력버퍼 | |
| KR0163447B1 (ko) | 데이터 아웃 버퍼회로 | |
| US5751160A (en) | Output buffer with improved operational speed and transitional current | |
| KR100567497B1 (ko) | 버스 인터페이스 회로 및 리시버 회로 | |
| US5708607A (en) | Data read circuit of a memory | |
| US20080290894A1 (en) | On die termination (odt) circuit having improved high frequency performance | |
| US4963774A (en) | Intermediate potential setting circuit | |
| JP3113853B2 (ja) | データ出力バッファ回路 | |
| JP4242995B2 (ja) | 補助ドライバ | |
| KR100486301B1 (ko) | 전력 소비를 감소시키는 종단 회로. | |
| US5132574A (en) | Mos output circuit | |
| US5646556A (en) | Apparatus and method for precharging bus conductors to minimize both drive delay and crosstalk within the bus | |
| US6294942B2 (en) | Method and apparatus for providing self-terminating signal lines | |
| KR20050003895A (ko) | 풀업 슬루율을 용이하게 조절할 수 있는 오픈 드레인출력버퍼 회로 | |
| JP3899472B2 (ja) | プリセット機能を持つ出力バッファ回路 | |
| JP3878419B2 (ja) | 半導体集積回路 | |
| US5831908A (en) | Data output circuit, intermediate potential setting circuit, and semiconductor integrated circuit | |
| KR100205094B1 (ko) | 반도체 소자의 출력버퍼 회로 | |
| KR100434966B1 (ko) | 출력 드라이버 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060525 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080118 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080122 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080324 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080701 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080827 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081202 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081226 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |