JP4241608B2 - 画像信号処理装置および画像信号処理方法 - Google Patents

画像信号処理装置および画像信号処理方法 Download PDF

Info

Publication number
JP4241608B2
JP4241608B2 JP2004372840A JP2004372840A JP4241608B2 JP 4241608 B2 JP4241608 B2 JP 4241608B2 JP 2004372840 A JP2004372840 A JP 2004372840A JP 2004372840 A JP2004372840 A JP 2004372840A JP 4241608 B2 JP4241608 B2 JP 4241608B2
Authority
JP
Japan
Prior art keywords
gradation
image signal
error
diffused
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004372840A
Other languages
English (en)
Other versions
JP2005210699A (ja
Inventor
和弘 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2004372840A priority Critical patent/JP4241608B2/ja
Publication of JP2005210699A publication Critical patent/JP2005210699A/ja
Application granted granted Critical
Publication of JP4241608B2 publication Critical patent/JP4241608B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Controls And Circuits For Display Device (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)
  • Image Processing (AREA)
  • Facsimile Image Signal Circuits (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

本発明は、デジタル入力画像信号に対し多階調表示を行う表示装置において、階調不足による画質劣化を改善するための画像信号処理装置および画像信号処理方法に関する。
表示可能な階調数が少ない表示装置において多階調表示を行う場合、明暗の滑らかな変化を表示できず、その結果、明るさがステップ状に変化して等高線状の模様が現れ、画質が劣化してしまう。
例えば、プラズマディスプレイパネル(PDP)やデジタルミラーデバイス(DMD)等のように、1フィールドを輝度重みの異なる複数のサブフィールドに分割してそれぞれのサブフィールドにおける発光・非発光を組み合わせることによって多階調を表示する表示装置においては、動画部分で動画擬似輪郭と呼ばれる特有のノイズが発生することが知られている。これを防止するために、動画擬似輪郭が発生しやすい階調を使用せず、擬似輪郭の発生しにくい階調(以下、「使用可能な階調」と略記する)のみを用いて画像表示を行う方法がある。ここで、使用可能な階調を用いてすべての階調を擬似的に表現するために誤差拡散法を用いることができる。例えば、特許文献1には、表示すべき階調を使用可能な階調に変換する階調変換手段を備え、表示すべき階調が使用可能な階調でない場合には、表示すべき階調をその階調に最も近い使用可能な階調に変換し、このとき発生する誤差を周囲の画素に振分けて加算することにより、使用可能な階調のみを用いて擬似的に表示すべき階調を表示する方法が開示されている。
ここで、コストあるいは実装の面から考えると、階調変換手段としてSRAM等のメモリ素子を用いるのが有利であるが、SRAMのアクセス時間は比較的遅く、アクセス時間が1データ期間(例えば、1フレームが852×480画素のとき、1データ期間は約41nsである)を越える場合には、右隣の画素に誤差を拡散することができないので、このままではSRAMを階調変換手段として用いることができない。
この問題に対して、特許文献1には、画像信号の下位ビットを仮の誤差として右隣の画素に拡散する方法についても開示されている。
特開2000−276100号公報
しかしながら、上記の方法によれば右隣の画素に拡散する誤差が正確な値ではないため、正しく誤差拡散処理を行った場合と比べて画質が劣化してしまうという課題があった。
本発明は上記の課題を解決するためになされたものであり、階調を変換する手段のアクセス時間が1データ期間を越えてしまう場合であっても、右隣の画素に正確に誤差を拡散する誤差拡散処理を行うことが可能な画像信号処理装置および画像信号処理方法を提供することを目的とする。
本発明は、M階調の入力画像信号をN階調(N<M)の出力画像信号に変換し、変換により発生する誤差を、対応する画素の周囲の画素に拡散することにより擬似的にM階調を表示する画像信号処理装置であって、ある画素に対して拡散すべき誤差の内その画素に対する入力画像信号へ拡散するタイミングに誤差の算出が間に合う誤差を入力画像信号に拡散する第1の加算手段と、第1の加算手段で誤差を拡散された画像信号の階調を出力画像信号の階調の候補となる複数の階調候補に変換する階調候補変換手段と、第1の加算手段で誤差を拡散された画像信号を遅延する遅延手段と、ある画素に対して拡散すべき誤差の内その画素に対する入力画像信号へ拡散するタイミングに誤差の算出が間に合わない誤差を遅延手段で遅延された画像信号に拡散する第2の加算手段と、第2の加算手段で誤差を拡散された画像信号の階調に基づき階調候補変換手段で変換された複数の階調候補の中から出力画像信号として1つの階調を選択する階調選択手段と、第2の加算手段で誤差を拡散された画像信号の階調と階調選択手段で出力画像信号として選択された階調との差分を変換により発生する誤差として算出する誤差算出手段とを有することを特徴とする。この構成により、階調を変換する手段のアクセス時間が1データ期間を越えてしまう場合であっても、右隣の画素に正確に誤差を拡散する誤差拡散処理を行うことが可能な画像信号処理装置を提供することができる。
また、本発明の画像信号処理装置の複数の階調候補は、N階調の内、第1の加算手段の出力の階調以下でありかつ第1の加算手段の出力の階調に最も近い階調と、その階調の次に大きい階調と、さらにその階調の次に大きい階調であってもよい。この構成により表示誤差を正の数に限定できるので回路構成を簡素化できる。
また、本発明は、M階調の入力画像信号をN階調(N<M)の出力画像信号に変換し、変換により発生する誤差を、対応する画素の周囲の画素に拡散することにより擬似的にM階調を表示する画像信号処理方法であって、ある画素に対して拡散すべき誤差の内その画素に対する入力画像信号へ拡散するタイミングに誤差の算出が間に合う誤差を入力画像信号に拡散するステップ1と、ステップ1で誤差を拡散された画像信号の階調を出力画像信号の階調の候補となる複数の階調候補に変換するステップ2と、ステップ1で誤差を拡散された画像信号を遅延するステップ3と、ある画素に対して拡散すべき誤差の内その画素に対する入力画像信号へ拡散するタイミングに誤差の算出が間に合わない誤差をステップ3で遅延された画像信号に拡散するステップ4と、ステップ4で誤差を拡散された画像信号の階調に基づきステップ2で変換された複数の階調候補の中から出力画像信号として1つの階調を選択するステップ5と、ステップ4で誤差を拡散された画像信号の階調とステップ5で出力画像信号として選択された階調との差分を変換により発生する誤差として算出するステップ6とを有することを特徴とする。この方法により、階調を変換する手段のアクセス時間が1データ期間を越えてしまう場合であっても、右隣の画素に正確に誤差を拡散する誤差拡散処理を行うことが可能な画像信号処理方法を提供することができる。
また、本発明の画像信号処理方法の複数の階調候補は、N階調の内、ステップ1における出力の階調以下でありかつステップ1における出力の階調に最も近い階調と、その階調の次に大きい階調と、さらにその階調の次に大きい階調であってもよい。この方法により表示誤差を正の数に限定できるので回路構成を簡素化できる。
本発明の画像信号処理装置および画像信号処理方法によれば、階調を変換する手段のアクセス時間が1データ期間を越えてしまう場合であっても、右隣の画素に正確に誤差を拡散する誤差拡散処理を行うことが可能な画像信号処理装置および画像信号処理方法を提供することができる。
(実施の形態)
以下、図面を参照して本発明の一実施の形態による画像信号処理装置について説明する。図1は本実施の形態における使用可能な階調と入力画像信号の階調との対応の一例を示す図である。このように本実施の形態においては、使用可能な階調が0、1、3、6、12、23、41、71、115、175、255であり、これら11個の階調を用いて0から255までの256階調を表示するものとして説明する。また、1フレームが852×480画素で構成されており、1データ期間が約41nsであるものとして説明する。しかし本発明はこれらの数値に限定されるものではない。
まず、本発明の画像信号処理方法の考え方について説明する。図2は誤差拡散処理の基本的な考え方を説明するための図である。図2(a)に示すように、ある1つの画素P0に注目し、対応する画像信号を入力したとする。このとき注目画素P0の1ライン前の画素P1、P2、P3および直前画素P4の表示誤差それぞれに重み係数k1、k2、k3およびk4をそれぞれ乗算し、これらの合計を注目画素P0の入力画像信号に加算する。そしてこの加算した画像信号と階調変換手段の数値とを比較し、加算した画像信号に最も近い数値を注目画素P0の出力画像信号として出力する。それとともに、上記加算した画像信号と出力画像信号との差を表示誤差として求め、その結果に、それぞれ重み係数k5(=k4)、k6(=k3)、k7(=k2)、k8(=k1)を乗じて注目画素P0の次の画素P5と1ライン後の画素P6、P7、P8に拡散する。ここで、各重み係数はk1+k2+k3+k4=1となる値に設定されており、図2には、k1=k8=1/16、k2=k7=5/16、k3=k6=3/16、k4=k5=7/16として図示している。
ここで、1ライン前の画素P1、P2、P3については、それぞれの画素の表示誤差を求め、重み係数倍して注目画素P0に加算するまで、およそ1ライン期間の時間的余裕がある。1ライン期間は41ns×852画素=約3.5μsであり、階調変換手段としてSRAMを用いても余裕を持ってアクセスすることができる。しかし、直前画素P4については、表示誤差を求め、重み係数倍して注目画素P0に加算するまで、1データ期間の時間的余裕しかない。
そこで本発明の実施の形態における画像信号処理方法は、まず時間的に余裕のある画素、すなわち1ライン前の画素P1、P2、P3の表示誤差それぞれに重み係数k1、k2、k3をそれぞれ乗算した値を求め、これらの合計を注目画素P0の入力画像信号に加算する。そしてこの加算した画像信号の階調を使用可能な階調に変換するのであるが、この時点では左隣の画素P4の表示誤差が求まっていないので、画素P4の誤差を加算したときに変換する可能性のある複数の使用可能な階調候補に変換しておく。そしてその後、左隣の画素P4で発生した誤差に重み係数k4を乗算し、画素P1〜P3の誤差を含む注目画素P0の画像信号に加算する。そして、この画像信号の階調に最も近い階調を複数の階調候補の中から選択し、注目画素P0の画像信号として出力するとともに、表示誤差を算出し周囲の画素P5〜P8に拡散する。
図3は本実施の形態における使用可能な階調候補と入力画像信号の階調との対応を示す図であり、本実施の形態においては入力画像信号の階調を3つの階調候補に変換している。例えば、注目画素P0に対応する入力画像信号と1ライン上の3つの画素P1〜P3で発生した誤差とを加算した値が「20」であった場合には、階調候補として「12」、「23」、「41」という3つの階調が出力される。そして、左隣の画素P4で発生した誤差が、例えば「16」の場合は「16」に「7/16」を乗じ、その結果の「7」が「20」に加算されて「27」となり、最終的に「27」に最も近い「23」が注目画素P0の出力画像信号として出力される。そして「27」と「23」の差分である「4」が誤差として周囲の画素P5〜P8に拡散される。
このようにして、SRAMのようにアクセス時間が1データ期間を越えてしまうメモリ素子を階調候補変換手段として用いても、右隣の画素に正確に誤差を拡散する誤差拡散処理を行うことが可能となる。
図4は、本発明の実施の形態における画像信号処理装置の構成を示す回路ブロック図である。遅延回路110は、1ライン期間と1データ期間から後述するSRAMのアクセス時間を引いた時間だけ画像信号を遅延し、乗算回路114は遅延回路110の出力に重み係数k1を乗ずる。遅延回路109は1ライン期間からSRAMのアクセス時間を引いた時間だけ画像信号を遅延し、乗算回路113は遅延回路109の出力に重み係数k2を乗ずる。遅延回路108は1ライン期間から1データ期間とSRAMのアクセス時間を引いた時間だけ画像信号を遅延し、乗算回路112は遅延回路108の出力に重み係数k3を乗ずる。遅延回路107は1データ期間の時間だけ画像信号を遅延し、乗算回路111は遅延回路107の出力に重み係数k4を乗ずる。
第1の加算手段としての第1の加算回路101は、入力された画像信号と乗算回路114の出力と乗算回路113の出力と乗算回路112の出力とを加算する。ここで、入力された画像信号が注目画素P0に対応する画像信号とすると、乗算回路114、113、112の出力は画素P1、P2、P3からの誤差信号である。
階調候補変換手段102は第1の加算回路101の出力に対し、図3に示したように3つの階調候補を出力する。ここで階調候補を、使用可能なN階調の内、第1の加算回路101の出力の階調以下でありかつ第1の加算回路101の出力の階調に最も近い階調と、その階調の次に大きい階調と、さらにその階調の次に大きい階調となるように変換しておくと、表示誤差が負の数になることがなく第1の加算回路101や第2の加算回路104等の回路構成を簡素化できる。
階調候補変換手段102はアクセス時間の遅いメモリ素子、本実施の形態においてはアクセス時間が1データ期間の5倍であるSRAMを用いて構成されている。遅延手段としての遅延回路103は、第1の加算回路101の出力を階調候補変換手段102のアクセス時間と同じ時間だけ遅延する。したがって本実施の形態においては遅延回路103の遅延時間は5データ期間に等しい。
第2の加算手段としての第2の加算回路104は遅延回路103で遅延された画像信号と乗算回路111の出力とを加算する。乗算回路111の出力は画素P4からの誤差に対応するので、第2の加算回路104の出力には4つの隣接画素P1、P2、P3、P4の誤差が拡散されている。
階調選択手段105は、階調候補変換手段102から出力された3つの階調候補の中から、第2の加算回路104の出力に最も近い階調を選択し、出力画像信号として出力する。誤差算出手段としての差分回路106は、表示誤差、すなわち第2の加算回路104で誤差を拡散された画像信号の階調と階調選択手段105で出力画像信号として選択された階調との差分を求め、遅延回路110、109、108、107に注目画素P0に対する表示誤差として出力する。
図5は本発明の実施の形態における階調選択手段105の回路ブッロク図の一例である。差分回路121、122、123のそれぞれは、第2の加算回路104の出力と3つの階調候補のそれぞれとの差を求める。最小値選択回路124は、差分回路121、122、123の出力の内、その絶対値の最も小さい値を選択する。そして加算回路125は、最小値選択回路124の出力に第2の加算回路104の出力を加算することにより、3つの階調候補の中で第2の加算回路104の出力に最も近い階調を出力する。このように階調選択手段105はランダムロジックを用いて構成することができるので、高速処理が可能である。
図6は本発明の実施の形態における画像信号処理装置の動作を説明するためのタイミング図である。なお、説明を簡単にするために、第1の加算回路101、第2の加算回路104、乗算回路111〜114、差分回路106および階調選択手段105の処理時間は1データ期間と比較して十分に速く、無視できるものと仮定する。また、階調候補変換手段102のアクセス時間は5データ期間であるものと仮定する。
注目画像P0に対応する入力画像信号S0が入力されるデータ期間をT0とする。上述したように、1ライン前の画素P1、P2、P3から拡散される誤差を求めるまでおよそ1ライン期間あるので、遅延回路110、109、108の遅延量を調節することにより乗算回路114、113、112から注目画素P0に拡散される誤差Δε1、Δε2、Δε3の出力を期間T0に合わせることができる。したがって、期間T1において誤差Δε1、Δε2、Δε3を加算された信号S’0が第1の加算回路101から出力される。
階調候補変換手段102のアクセス時間は5データ期間であるので、3つの階調候補Σ0a、Σ0b、Σ0cが出力されるのは期間T5である。このとき遅延回路103によって信号S’0も期間T5まで遅延される。ここで期間T5において左隣の画素P4から拡散される誤差Δε4があれば、注目画素P0に対する出力信号Σ0と表示誤差ε0を求めることができる。ところで、左隣の画素P4の画像信号は注目画素P0の1クロック期間前に入力されているので、期間T5の1クロック期間前である期間T4において画素P4に対する表示誤差ε4が求まっている。したがって、遅延回路107で1データ期間遅延し、乗算回路111で重み係数を乗ずることによって、期間T5において注目画素P4から画素P0に拡散すべき誤差Δε4が得られる。
このようにして本発明の実施の形態によれば、階調候補変換手段102のアクセス時間が1データ期間を越える場合であっても正確な誤差拡散処理を行うことができるので、画像信号処理を実行するロジック部から離れたLSI内の領域またはLSI外に設けたSRAMを階調候補変換手段102として用いることができる。
なお、本実施の形態においては、図3に示したように複数の階調候補として階調そのものをSRAM等の記憶素子に格納した。しかし、階調そのものを格納するのではなく、階調候補の値と次の階調候補までの差分値とを格納しておき、加算回路等を用いて階調を再生してもよい。図7は、本発明の他の実施の形態における使用可能な階調候補と入力画像信号の階調との対応を示す図である。このように差分値を格納することにより記憶素子の記憶容量を削減することができる。実際、図7に示した値と図3に示した値とを比較すると記憶容量が2ビット分削減されていることが分かる。
また、ここでは3つの階調候補を備えた場合について説明したが、階調候補の数は必要に応じて任意の数に設定することができる。
さらに、本発明の実施の形態においては、第1の加算回路101、第2の加算回路104、乗算回路111〜114、差分回路106および階調選択手段105の処理時間は無視できるものと仮定したが、これらの回路の処理時間がある程度大きい場合には、遅延回路103、107、108、109、110の遅延時間を調整することにより上述の効果を得ることができる。
本発明の画像信号処理装置および画像信号処理方法は、階調候補変換手段のアクセス時間が1データ期間を越えてしまう場合であっても、右隣の画素に正確に誤差を拡散する誤差拡散処理を行うことができるので、デジタル入力画像信号に対し多階調表示を行う表示装置において、階調不足による画質劣化を改善するための画像信号処理装置および画像信号処理方法として有用である。
本発明の実施の形態の画像信号処理装置において使用可能な階調と入力画像信号の階調との対応の一例を示す図 誤差拡散処理の基本的な考え方を説明するための図 本発明の実施の形態における使用可能な階調と入力画像信号の階調との対応を示す図 本発明の実施の形態における画像信号処理装置の構成を示す回路ブロック図 本発明の実施の形態における階調選択手段の一例の回路ブッロク図 本発明の実施の形態における画像信号処理装置の動作を説明するためのタイミング図 本発明の他の実施の形態における使用可能な階調と入力画像信号の階調との対応を示す図
符号の説明
101 第1の加算回路
102 階調候補変換手段
103,107,108,109,110 遅延回路
104 第2の加算回路
105 階調選択手段
106,121,122,123 差分回路
111,112,113,114 乗算回路
124 最小値選択回路
125 加算回路

Claims (4)

  1. M階調の入力画像信号をN階調(N<M)の出力画像信号に変換し、前記変換により発生する誤差を、対応する画素の周囲の画素に拡散することにより擬似的に前記M階調を表示する画像信号処理装置であって、
    ある画素に対して拡散すべき誤差の内、その画素に対する前記入力画像信号へ拡散するタイミングに誤差の算出が間に合う誤差を前記入力画像信号に拡散する第1の加算手段と、
    前記第1の加算手段で誤差を拡散された画像信号の階調を、出力画像信号の階調の候補となる複数の階調候補に変換する階調候補変換手段と、
    前記第1の加算手段で誤差を拡散された画像信号を遅延する遅延手段と、
    ある画素に対して拡散すべき誤差の内、その画素に対する前記入力画像信号へ拡散するタイミングに誤差の算出が間に合わない誤差を前記遅延手段で遅延された画像信号に拡散する第2の加算手段と、
    前記第2の加算手段で誤差を拡散された画像信号の階調に基づき、前記階調候補変換手段で変換された複数の階調候補の中から前記出力画像信号として1つの階調を選択する階調選択手段と、
    前記第2の加算手段で誤差を拡散された画像信号の階調と前記階調選択手段で前記出力画像信号として選択された階調との差分を、前記変換により発生する誤差として算出する誤差算出手段とを有する画像信号処理装置。
  2. 前記複数の階調候補は、前記N階調の内、前記第1の加算手段の出力の階調以下でありかつ前記第1の加算手段の出力の階調に最も近い階調と、その階調の次に大きい階調と、さらにその階調の次に大きい階調であることを特徴とする請求項1に記載の画像信号処理装置。
  3. M階調の入力画像信号をN階調(N<M)の出力画像信号に変換し、前記変換により発生する誤差を、対応する画素の周囲の画素に拡散することにより擬似的に前記M階調を表示する画像信号処理方法であって、
    ある画素に対して拡散すべき誤差の内、その画素に対する前記入力画像信号へ拡散するタイミングに誤差の算出が間に合う誤差を前記入力画像信号に拡散するステップ1と、
    前記ステップ1で誤差を拡散された画像信号の階調を、出力画像信号の階調の候補となる複数の階調候補に変換するステップ2と、
    前記ステップ1で誤差を拡散された画像信号を遅延するステップ3と、
    ある画素に対して拡散すべき誤差の内、その画素に対する前記入力画像信号へ拡散するタイミングに誤差の算出が間に合わない誤差を前記ステップ3で遅延された画像信号に拡散するステップ4と、
    前記ステップ4で誤差を拡散された画像信号の階調に基づき、前記ステップ2で変換された複数の階調候補の中から前記出力画像信号として1つの階調を選択するステップ5と、
    前記ステップ4で誤差を拡散された画像信号の階調と前記ステップ5で前記出力画像信号として選択された階調との差分を、前記変換により発生する誤差として算出するステップ6とを有する画像信号処理方法。
  4. 前記複数の階調候補は、前記N階調の内、前記ステップ1における出力の階調以下でありかつ前記ステップ1における出力の階調に最も近い階調と、その階調の次に大きい階調と、さらにその階調の次に大きい階調であることを特徴とする請求項3に記載の画像信号処理方法。
JP2004372840A 2003-12-26 2004-12-24 画像信号処理装置および画像信号処理方法 Expired - Fee Related JP4241608B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004372840A JP4241608B2 (ja) 2003-12-26 2004-12-24 画像信号処理装置および画像信号処理方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003433153 2003-12-26
JP2004372840A JP4241608B2 (ja) 2003-12-26 2004-12-24 画像信号処理装置および画像信号処理方法

Publications (2)

Publication Number Publication Date
JP2005210699A JP2005210699A (ja) 2005-08-04
JP4241608B2 true JP4241608B2 (ja) 2009-03-18

Family

ID=34914263

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004372840A Expired - Fee Related JP4241608B2 (ja) 2003-12-26 2004-12-24 画像信号処理装置および画像信号処理方法

Country Status (1)

Country Link
JP (1) JP4241608B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008268557A (ja) * 2007-04-20 2008-11-06 Sony Corp 画像生成装置及び方法、プログラム、並びに記録媒体
JP5391611B2 (ja) * 2008-08-26 2014-01-15 日本電気株式会社 誤差拡散処理装置、誤差拡散処理方法、及び誤差拡散処理プログラム

Also Published As

Publication number Publication date
JP2005210699A (ja) 2005-08-04

Similar Documents

Publication Publication Date Title
JP4245582B2 (ja) ディスプレイ装置及びその制御方法
JP4649108B2 (ja) 画像表示装置および画像表示方法
US20050248508A1 (en) Display apparatus
KR100823153B1 (ko) 화상 신호 처리 장치 및 화상 신호 처리 방법
KR20060041642A (ko) 화상 처리 장치, 화상 처리 방법, 화상 표시 장치, 휴대용정보 기기, 제어 프로그램 및 컴퓨터 판독가능 기록 매체
US8363071B2 (en) Image processing device, image processing method, and program
WO1996031865A1 (fr) Procede de commande de dispositif d'affichage et circuit correspondant
US6812936B2 (en) Method of and unit for displaying an image in sub-fields
JP4241608B2 (ja) 画像信号処理装置および画像信号処理方法
JP3785922B2 (ja) 表示装置の誤差拡散処理方法
JP4094089B2 (ja) 画像表示装置
KR100403698B1 (ko) 다계조 화상 표시 방법 및 그 장치
KR100493622B1 (ko) 플라즈마 디스플레이 패널
JP3912079B2 (ja) 表示装置の誤差拡散処理回路及び方法
JP2000155565A (ja) 誤差拡散方法および誤差拡散装置
US7397445B2 (en) Method of displaying gray scale in plasma display panel
JP3690860B2 (ja) 画像処理装置
JP2002232713A (ja) 画像処理装置及び画像処理方法
KR100289903B1 (ko) 중간조화상표시방법및그장치
JP2006146172A (ja) 多階調表示装置における画質劣化低減方法
JP3309592B2 (ja) ディスプレイ装置の駆動回路
JPH0990902A (ja) 擬似中間調処理回路
JP3994401B2 (ja) 表示装置の誤差拡散処理方法
JP4052142B2 (ja) 画像表示装置
JP4077738B2 (ja) 映像処理回路、映像処理方法及び映像表示装置並びに映像表示方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071009

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20071113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081209

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081222

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130109

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140109

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees