JP4220138B2 - ディジタルディスプレイの階調制御装置 - Google Patents
ディジタルディスプレイの階調制御装置 Download PDFInfo
- Publication number
- JP4220138B2 JP4220138B2 JP2001137247A JP2001137247A JP4220138B2 JP 4220138 B2 JP4220138 B2 JP 4220138B2 JP 2001137247 A JP2001137247 A JP 2001137247A JP 2001137247 A JP2001137247 A JP 2001137247A JP 4220138 B2 JP4220138 B2 JP 4220138B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- error diffusion
- error
- input signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Transforming Electric Information Into Light Information (AREA)
Description
【発明の属する技術分野】
本発明は、誤差拡散手段と擬似紋様除去手段とを備えたプラズマディスプレイなどのディジタルディスプレイの階調制御装置に関する。
【0002】
【従来の技術】
従来、プラズマディスプレイ(以下PDPとする。)などのディジタルディスプレイにおいて、一般的に、AC型のPDPの多階調表示を行う場合には、アドレス・表示分散型駆動法(アドレスサブフィールド法)が用いられている。この駆動法は、1フイールドを複数のサブフィールドから構成し、各画素に対して複数のサブフィールドが存在し、これらサブフィールドに対して各画素ごとの情報を書き込み、各画素の発光時間を制御することにより、より多くの階調を表現するものである。
しかし、このアドレス・表示分散型駆動法によれば、画面を発光するサスティン期間に対し、1フレーム期間の各サブフィールドのデータをアドレスに書き込むために要する時間が長くなる。従って、1フレーム期間のサブフィールド数を増やすことには限界があり、表現できる階調数もおのずと限られてくる。
【0003】
そこで、上記の不都合を解決するために、表示素子が本来持っている階調数より多くの階調を表現する多階調処理が重要視されており、画像信号が表す階調と、表示素子の本来の階調との誤差を周囲の画素に拡散することで、擬似中間調を作り出す誤差拡散処理(Error Diffusion)を施す方法が知られている。
以下、図面を参照し、具体的に従来の誤差拡散処理について説明する。図5は、従来の階調制御装置の構成を示すブロック図である。尚、説明の便宜上、PDPの画像信号(入力信号)を10ビットとし、また、PDP表示素子を駆動する駆動信号(出力信号)を8ビットとする。
まず、画像信号である入力信号は、誤差拡散処理回路1の加算回路3に取り込まれる。そして、加算回路3は、この入力信号と駆動信号である出力信号との差分、即ちこの入力信号の下位2ビットを、誤差として誤差検出回路2へ出力する。
【0004】
この誤差が入力された誤差検出回路2は、この誤差に対して、誤差拡散処理の方式によって決まり、且つのちに拡散する周囲の画素の座標によって決まるフィルタ係数を重み付けし、この重み付けされた誤差を加算回路3へ戻す。そして、加算回路3は、フィルタ係数を重み付けされた誤差を周囲の画素に対応する入力信号に対して加算する。このようにして、周囲の画素に誤差を拡散することで、擬似中間調を生成し、より良質の画像を得ることができる。
【0005】
ところで、上述の誤差拡散処理を施すと、ある特定の階調において、PDPの表示画面上に擬似紋様と呼ばれる規則的な繰り返し模様が表出するということが知られている。そこで、この擬似紋様を除去するために、補正信号発生回路5により、ランダムな雑音信号や、あらかじ決められたパターンの補正信号を発生し、加算回路3が、この補正信号を入力信号に加算することで、出力信号に揺らぎを生じさせ、擬似紋様の発生を抑えている。
【0006】
【発明が解決しようとする課題】
しかしながら、上述の多階調処理において、画像の入力信号と表示素子を駆動する出力信号との誤差が生じない場合、誤差拡散処理が施されたとしても、誤差拡散処理による擬似紋様が発生しない。にもかかわらず、前述の擬似紋様を除去するために補正信号発生回路5が出力するランダムな雑音信号などの補正信号が入力信号に加算されるため、逆に補正信号が表示画面上に、望ましくない映像となって表れ、画像が劣化するという問題が生じる。
本発明は、上記の事情を考慮してなされたもので、その目的は、擬似紋様を除去するための補正処理による画像の劣化を抑制することができる階調制御装置を提供することにある。
【0007】
【課題を解決するための手段】
この発明は、上記の課題を解決すべくなされたもので、請求項1に記載の発明は、ディジタルディスプレイの画像を形成するための入力信号に対して誤差拡散処理を施すとともに、前記誤差拡散処理よって発生する擬似紋様を除去する機能を有する誤差拡散処理部と、前記擬似紋様を除去するための補正信号を発生し、前記誤差拡散処理部へ前記補正信号を供給するとともに、前記入力信号と前記誤差拡散処理によって得られる信号との誤差を監視し、前記誤差が小さい場合、前記補正信号の供給を停止する擬似紋様除去部とを具備することを特徴とするディジタルディスプレイの階調制御装置である。
【0008】
また、この請求項2に記載の発明は、請求項1に記載のディジタルディスプレイの階調制御装置において、前記擬似紋様除去部は、前記補正信号を発生するための補正信号発生部と、前記誤差となる前記入力信号の下位ビットを監視し、前記誤差を検出する下位ビット監視部と、前記補正信号発生部と前記誤差拡散処理部との間に設けられ、前記誤差が小さい場合開放し、前記補正信号の供給経路を遮断するスイッチとを具備することを特徴とするる。
また、この請求項3に記載の発明は、請求項2に記載のディジタルディスプレイの階調制御装置において、前記下位ビット監視部は、前記下位ビットの論理値が全て“0”の場合、制御信号を前記スイッチへ出力することを特徴とする。
【0009】
【発明の実施の形態】
以下、図面を参照し、本発明の一実施形態について説明する。
図1は、同実施形態による階調制御装置の構成を示すブロック図である。
まず、図1において、1は、ディジタルディスプレイの画像を形成するための入力信号に対して、誤差拡散処理を施す誤差拡散処理回路である。この誤差拡散処理回路1は、誤差拡散処理を施すとともに、誤差拡散処理によって発生する擬似紋様を除去する機能を有する。2は、誤差拡散処理回路1の内部にある誤差検出回路である。この誤差検出回路2は、上記入力信号と表示素子を駆動するための出力信号との誤差を検出し、誤差拡散処理の方式によって決まり、且つのちに誤差が拡散される周囲の画素の座標できまるフィルタ係数を、この誤差に対して重み付けする。3は、誤差拡散処理回路1の内部にあり、内部の遅延回路によって、フィルタ係数が重み付けされた誤差を周囲の画素に拡散するように、入力信号に対して加算する加算回路である。
【0010】
4は、誤差拡散処理によって生じる擬似紋様を除去するための擬似紋様除去回路である。この擬似紋様除去回路4は、誤差拡散処理によって生じる擬似紋様を除去するための補正信号を発生し、上述の誤差拡散処理回路1へこの補正信号を供給する。さらに、擬似紋様除去回路4は、入力信号と誤差拡散処理によって得られる信号との誤差を監視し、前記誤差が小さい場合、補正信号の供給を停止する。
【0011】
また、5は、擬似紋様除去回路4の内部にあり、誤差拡散処理によって発生する擬似紋様を除去するための、ランダムな雑音信号や、予めパターンの決められた信号などの補正信号を発生するための補正信号発生回路である。6は、誤差となる画像の入力信号の下位ビットを監視する下位ビット監視回路である。この下位ビット監視回路6は、監視結果に基づいて、入力信号に誤差拡散処理が施されたとしても、擬似紋様が発生しない入力レベルのとき、スイッチ7に対して制御信号を出力する。また、スイッチ7は、前述の補正信号発生回路5の出力端と、誤差拡散処理回路1内部の加算回路3の入力端との間に接続され、前述の下位ビット監視回路が出力する制御信号により開放する。従って、スイッチ7は、下位ビット監視回路6が検出する誤差が小さい場合、すなわち、誤差を検出しなかった場合開放する。
【0012】
また、図2は、図1示す誤差拡散処理回路1の詳細を示すブロック図である。
31は、誤差検出回路2が出力する誤差拡散信号を画像の入力信号に加算するための誤差拡散信号加算回路である。また、32は、擬似紋様を除去するために補正信号発生回路5が出力する補正信号を画像の入力信号に加算するための補正信号加算回路である。33は、周囲の画素に誤差を拡散するために、誤差検出回路2が出力する誤差拡散信号を遅延させる遅延回路である。34は、誤差拡散信号と補正信号とが加算された画像の入力信号を、表示素子を駆動する出力信号に変換するビット変換回路である。
【0013】
次に、同実施形態の階調制御装置の動作について説明する。
まず、誤差拡散処理の概要を説明すると、PDPの画像の入力信号が表現する階調数に対して、PDPの表示素子を駆動する出力信号が表現する階調数が少ない場合、これら入力信号と出力信号との間で誤差が生じる。そこで、この誤差を周囲の画素に拡散して、擬似中間調を生成することで、多階調処理をする処理が誤差拡散処理である。
【0014】
次に、具体的に、誤差拡散処理を説明するために、画像の入力信号を(n+a)ビットとし、表示素子を駆動する出力信号をnビットとする。
まず、図1及び図2において、画像の入力信号は、誤差拡散処理回路1の加算回路3に入力されると、加算回路3は、この入力信号と、表示素子を駆動する出力信号との差分を誤差とし、この誤差を表す入力信号の下位aビットを誤差検出回路2へ出力する。
そして、誤差検出回路2は、下位aビットの信号に対して、誤差を検出し、誤差拡散の方式によって決まり、且つのちに拡散される周囲の画素の座標によって決まるフィルタ係数を重み付けする。次に、誤差検出回路2は、フィルタ係数が重み付けされた信号を誤差拡散信号として、加算回路3の遅延回路33へ出力する。そして、遅延回路33は、この誤差拡散信号に対して、ドット単位またはライン単位の遅延処理を施し、この誤差拡散信号加算回路31へ出力し、誤差拡散信号加算回路31は、画像の入力信号に誤差拡散信号を加算する。
このようにして、誤差に対してフィルタ係数を重み付けし、この重み付けされた誤差拡散信号を周囲の画素に拡散することで、擬似中間調を作りだし、表示素子の本来持っている階調数よりもより多くの階調を表現することができる。
【0015】
前述のように誤差拡散処理を施すと、階調によって擬似紋様と呼ばれる模様が画面上に表れる。そこで、擬似紋様除去回路4により、擬似紋様を除去するための処理を施す。
具体的には、擬似紋様除去回路4内部の補正信号発生回路5が、ランダムな雑音信号やあらかじめパターンの決められた信号などの補正信号を出力する。ここで、誤差が存在する場合、スイッチ7は、閉状態に制御される。この場合、スイッチ7を介して、補正信号発生回路5から、補正信号を入力し、図2に示す加算回路3の補正信号加算回路32は、この補正信号を誤差拡散信号加算回路31から出力される信号に加算する。そして、補正信号加算回路32にて出力される信号は、ビット変換回路34にてPDPの表示素子を駆動する出力信号に変換され、表示素子へ出力される。
このようにして、誤差が存在する場合には、入力信号に対して擬似中間調を生成する誤差拡散処理を施すとともに、入力信号にランダムな雑音信号である補正信号を加えることで、表示素子を駆動する出力信号に揺らぎができ、誤差拡散処理によって生じる擬似紋様を除去することができる。
【0016】
ところで、誤差拡散処理回路1は、常時入力信号に対して、誤差拡散処理を施しているが、画像の入力信号と表示素子を駆動する出力信号との誤差が生じない場合、この入力信号に誤差拡散処理が施されたとしても、擬似紋様が発生しない。このとき、この画像の入力信号に対して、擬似紋様を除去するための補正信号が加算されると、この補正信号のランダムな雑音信号が画面上に表出する。
【0017】
以下、補正信号による画像の劣化を抑制するための処理について説明する。
まず、画像の入力信号と、表示素子を駆動する出力信号との関係について説明する。図3は、誤差拡散処理及び擬似紋様除去処理が施される入力信号と出力信号との関係を示す図である。説明の便宜上、画像の入力信号を10ビット、表示素子を駆動する出力信号を8ビットとする。
図3において、出力信号の網掛けで示した部分が、誤差拡散処理と擬似紋様除処理とによって表現される階調となる。一方、入力信号が0、4、8、・・・・、1020の場合、出力信号は、それぞれ、0、1、2、・・・・、255となり、出力信号8ビットで表現できる階調となる。従って、入力信号が0、4、8、・・・・、1020のとき、出力信号との誤差が生じず、この入力信号に対しては、誤差拡散処理が施されたとしても、擬似紋様が発生しない。
【0018】
そこで、図1に示すように、画像の入力信号をn+aビット、表示素子を駆動する出力信号をnビットとする。そして、これら入力信号と出力信号との間で誤差の生じず、誤差拡散処理を施しても擬似紋様が発生しない入力信号を下式(1)で示す入力レベルαで示すことができる。
α=K×(2a) ・・・・(1)
尚、Kは、0、1、2、・・・・、(n―1)、nであり、aは、画像の入力信号のビット数と表示素子を駆動する出力信号のビット数との差分である。従って、誤差が生じない入力信号の入力レベルは、2のa乗の倍数で示すことができる。
以上のことから、入力信号が上記式(1)で表される入力レベルαの場合、誤差拡散処理が施されたとしても、擬似紋様が発生せず、擬似紋様を除去するための補正信号が加算されると、そのままノイズとなって表示画面に表出する。そこで、本実施形態の階調制御装置において、入力信号の下位ビットを監視し、入力レベルαのときの入力信号を検出する下位ビット監視回路6と、加算回路3と補正信号発生回路5との間にスイッチ7とを設ける。
【0019】
次に、具体的にこの動作について説明すると、まず、下位ビット監視回路6は、画像の入力信号の下位aビットを監視することによって、この入力信号が上記式(1)を満足する入力レベルか否かを判断する。そして、下位ビット監視回路6は、入力信号の入力レベルがαのとき、制御信号を出力する。次に、スイッチ7は、該制御信号によって、補正信号発生回路5と加算回路3との接続を切断して、補正信号発生回路5が発生する補正信号が加算回路3に入力されないようにし、この入力信号に対して補正信号が加算されないようにする。
【0020】
さらに、具体的に、下位ビットの監視方法について説明するために、画像の入力信号を10ビットとし、表示素子を駆動する信号を8ビットとして、この入力信号を10進数と2進数とで示したものを図4に示す。
図4に示すように、入力信号の入力レベルが式(1)で示されるαのとき、入力信号は、常に下位2ビットが“0”となる。つまり、入力信号の下位2ビットが全て“0”となるとき、入力信号と出力信号との間には誤差が存在せず、入力信号に誤差拡散処理が施されたとしても、擬似紋様が発生しない。
【0021】
従って、図1において、下位ビット監視回路6は、画像の入力信号と表示素子を駆動する出力信号との誤差である下位aビットを監視して、この下位aビットが全て“0”となるとき、スイッチ7を開放するための制御信号を出力する。そして、スイッチ7は、下位ビット監視回路6から出力される信号によって、加算回路3と補正信号発生回路5との接続を切断する。そして、この画像の入力信号に対して、補正信号が加算されないようにする。
このように、画像の入力信号と表示素子を駆動する出力信号との間で誤差が生じない場合、この画像の入力信号に補正信号を加算しないことで、入力信号に対して忠実な画面を表示する出力信号を得ることができる。
【0022】
【発明の効果】
以上説明したように、この発明によれば、誤差拡散処理が施されたとしても、擬似紋様が発生しない入力レベルの場合は、擬似紋様除去用の補正信号が画面に表出するのを防止して、入力信号に忠実な画面を表示することができる効果が得られる。
【図面の簡単な説明】
【図1】 本発明の一実施の形態による階調制御装置の構成を示す構成図である。
【図2】 同実施形態による誤差拡散処理回路1の詳細を示す構成図である。
【図3】 同実施形態による入力信号と出力信号の関係を示す図である。
【図4】 同実施形態による入力信号を10進数と2進数とで表現したときの関係を示す図である。
【図5】 従来の階調制御装置の構成を示す構成図である。
【符号の説明】
1…誤差拡散処理回路、2…誤差検出回路、3…加算回路、
4…擬似紋様除去回路、5…補正信号発生回路、6…下位ビット監視回路、
7…スイッチ、31…誤差拡散信号加算回路、32…補正信号加算回路、
33…遅延回路、34…ビット変換回路。
Claims (3)
- ディジタルディスプレイの画像を形成するための入力信号に対して誤差拡散処理を施すとともに、前記誤差拡散処理よって発生する擬似紋様を除去する機能を有する誤差拡散処理部と、
前記擬似紋様を除去するための補正信号を発生し、前記誤差拡散処理部へ前記補正信号を供給するとともに、前記入力信号のビットと前記誤差拡散処理によって得られる表示素子を駆動する出力信号のビットとの差分である前記入力信号の下位ビットを誤差として監視し、前記下位ビットの論理値が全て“0”の場合、前記補正信号の供給を停止する擬似紋様除去部と、
を具備することを特徴とするディジタルディスプレイの階調制御装置。 - 前記擬似紋様除去部は、
前記補正信号を発生するための補正信号発生部と、
前記誤差となる前記入力信号の下位ビットを監視し、前記誤差を検出する下位ビット監視部と、
前記補正信号発生部と前記誤差拡散処理部との間に設けられ、前記下位ビットの論理値が全て“0”の場合開放し、前記補正信号の供給経路を遮断するスイッチと、
を具備することを特徴とする請求項1に記載のディジタルディスプレイの階調制御装置。 - 前記下位ビット監視部は、前記下位ビットの論理値が全て“0”の場合、制御信号を前記スイッチへ出力することを特徴とする請求項2に記載のディジタルディスプレイの階調制御装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001137247A JP4220138B2 (ja) | 2001-05-08 | 2001-05-08 | ディジタルディスプレイの階調制御装置 |
KR10-2002-0014071A KR100453890B1 (ko) | 2001-05-08 | 2002-03-15 | 디지털 디스플레이의 계조 제어 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001137247A JP4220138B2 (ja) | 2001-05-08 | 2001-05-08 | ディジタルディスプレイの階調制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002341822A JP2002341822A (ja) | 2002-11-29 |
JP4220138B2 true JP4220138B2 (ja) | 2009-02-04 |
Family
ID=18984378
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001137247A Expired - Fee Related JP4220138B2 (ja) | 2001-05-08 | 2001-05-08 | ディジタルディスプレイの階調制御装置 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP4220138B2 (ja) |
KR (1) | KR100453890B1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100710258B1 (ko) * | 2005-06-01 | 2007-04-20 | 엘지전자 주식회사 | 디스플레이 장치의 계조 조절 장치 및 방법 |
KR100885917B1 (ko) | 2007-03-16 | 2009-02-26 | 삼성전자주식회사 | 선형 변환기를 이용하여 오차를 효율적으로 분산할 수 있는디더링 시스템 및 그에 적합한 방법 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3158883B2 (ja) * | 1994-07-27 | 2001-04-23 | 株式会社富士通ゼネラル | ディスプレイ装置の誤差拡散回路 |
JP3346107B2 (ja) * | 1995-06-23 | 2002-11-18 | 株式会社富士通ゼネラル | 誤差拡散処理回路 |
KR100289903B1 (ko) * | 1998-09-09 | 2001-05-15 | 구자홍 | 중간조화상표시방법및그장치 |
KR100517365B1 (ko) * | 1998-12-01 | 2005-11-25 | 엘지전자 주식회사 | 플라즈마 표시 패널의 오차 확산 처리 회로 |
KR100517366B1 (ko) * | 1998-12-01 | 2005-11-25 | 엘지전자 주식회사 | 플라즈마 표시 패널의 오차 확산 처리 회로 |
-
2001
- 2001-05-08 JP JP2001137247A patent/JP4220138B2/ja not_active Expired - Fee Related
-
2002
- 2002-03-15 KR KR10-2002-0014071A patent/KR100453890B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100453890B1 (ko) | 2004-10-20 |
KR20020085785A (ko) | 2002-11-16 |
JP2002341822A (ja) | 2002-11-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3956887B2 (ja) | 画像処理装置および画像処理方法並びに画像処理プログラム | |
KR100379703B1 (ko) | 디스플레이의구동방법및장치 | |
WO1996031865A1 (fr) | Procede de commande de dispositif d'affichage et circuit correspondant | |
KR100798987B1 (ko) | 소비전력을 절감시킨 디스플레이 정보 기입용 영상디스플레이 장치 | |
JP4220138B2 (ja) | ディジタルディスプレイの階調制御装置 | |
JPH0844313A (ja) | ディスプレイ装置の誤差拡散回路 | |
JP2005536924A (ja) | ビデオ回路 | |
JPH10319894A (ja) | 画像表示装置 | |
JP3572685B2 (ja) | 擬似中間調処理方法および回路 | |
JP3912079B2 (ja) | 表示装置の誤差拡散処理回路及び方法 | |
JP2007195216A (ja) | 画像処理装置および画像処理方法並びに画像処理プログラム | |
JP3232921B2 (ja) | 擬似紋様処理回路 | |
JP3327058B2 (ja) | 擬似紋様処理回路 | |
JPH11327497A (ja) | 映像信号処理装置および表示装置 | |
KR100646183B1 (ko) | 플라즈마 디스플레이 패널의 디더 노이즈를 저감시키는화상처리장치 및 그 방법 | |
JPH0990902A (ja) | 擬似中間調処理回路 | |
JP2005039490A (ja) | 映像信号処理装置及び映像信号処理方法 | |
KR100289903B1 (ko) | 중간조화상표시방법및그장치 | |
JPH10105116A (ja) | 擬似中間調画像表示装置 | |
JPH06138857A (ja) | 画像情報処理方法及び画像情報処理装置 | |
JP2009294292A (ja) | 映像表示装置 | |
JP4052142B2 (ja) | 画像表示装置 | |
JP4548060B2 (ja) | 誤差拡散処理回路 | |
JP2005043725A (ja) | 表示装置及び中間階調表示方法 | |
KR100577764B1 (ko) | 다중 레벨 노이즈를 이용한 에러 확산 패턴 무늬의 개선방법 및 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040723 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040723 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071211 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080305 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080701 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080919 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081021 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131121 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |