KR100453890B1 - 디지털 디스플레이의 계조 제어 장치 - Google Patents

디지털 디스플레이의 계조 제어 장치 Download PDF

Info

Publication number
KR100453890B1
KR100453890B1 KR10-2002-0014071A KR20020014071A KR100453890B1 KR 100453890 B1 KR100453890 B1 KR 100453890B1 KR 20020014071 A KR20020014071 A KR 20020014071A KR 100453890 B1 KR100453890 B1 KR 100453890B1
Authority
KR
South Korea
Prior art keywords
signal
error
error diffusion
circuit
input signal
Prior art date
Application number
KR10-2002-0014071A
Other languages
English (en)
Other versions
KR20020085785A (ko
Inventor
오카모토류타로
오타하라마사유키
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Publication of KR20020085785A publication Critical patent/KR20020085785A/ko
Application granted granted Critical
Publication of KR100453890B1 publication Critical patent/KR100453890B1/ko

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0271Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

입력신호에 충실한 화면을 재현할 수가 있는 디지털 디스플레이의 계조 제어 장치를 제공한다. 입력 신호를 (n+a) 비트로 하고, 출력 신호를 n 비트로 하는 경우에 있어서, 오차 확산 처리 회로(1)는 입력신호에 대하여 화면에 실제로 표시할 때보다 많은 계조를 표현하기 위해서 오차 확산 처리를 실시한다. 또한, 오차 확산 처리에 의해서 생기는 의사 윤곽을 해소하기 위하여, 의사 윤곽 제거 회로(4)는 보정 신호를 가산 회로(3)에 대하여 출력한다. 또한, 오차가 발생하지 않은 입력 레벨을 감시하기 위하여, 하위 비트 감시 회로(6)는 하위 a 비트를 감시하고, 이 하위 a 비트가 모두 "0"이면 제어신호를 출력한다. 이 때 이 제어 신호에 의해 스위치(7)가 개방되어 가산 회로(3)에 보정 신호가 가산되지 않는다. 본 발명에 의하면, 오차 확산 처리가 실시되었다고 해도 의사 윤곽이 발생하지 않는 입력 레벨의 경우에는 의사 윤곽 제거용 보정 신호가 화면에 표출하는 것을 방지하여 입력 신호에 충실한 화면을 표시할 수가 있는 효과가 얻어진다.

Description

디지털 디스플레이의 계조 제어 장치 {GRAY SCALE CONTROL APPARATUS IN A DIGITAL DISPALY}
본 발명은 오차 확산 수단과 의사 윤곽 제거 수단을 구비한 플라즈마 디스플레이 등의 디지털 디스플레이의 계조 제어 장치에 관한 것이다.
종래, 플라즈마 디스플레이(이하 PDP(Plasma Display Panel)라고 함) 등의 디지털 디스플레이에 있어서, 일반적으로 AC 형의 PDP의 다계조 표시를 행하는 경우에는 어드레스·표시 분산형 구동법(어드레스 서브필드법)이 이용되고 있다.
이 구동법은 1필드를 복수의 서브필드로 구성하여, 각 화소에 대하여 복수의 서브필드가 존재하고, 이들 서브필드에 대하여 각 화소 마다의 정보를 기입하여 각 화소의 발광시간을 제어함으로써 보다 많은 계조를 표현하는 것이다.
그러나, 이 어드레스·표시 분산형 구동법에 의하면 화면을 발광하는 서스틴 기간에 대하여 l프레임 기간의 각 서브필드의 데이터를 어드레스에 기입하기 위해서 요하는 시간이 길어진다. 따라서, 1프레임 기간의 서브필드 수를 증가시키는 것에는 한계가 있어, 표현할 수 있는 계조수도 당연히 한정된다.
따라서, 상기의 문제를 해결하기 위하여 표시 소자가 원래 가지고 있는 계조수보다 많은 계조를 표현하는 다계조 처리가 중요시되고 있으며, 화상 신호가 나타내는 계조와, 표시 소자의 원래의 계조와의 오차를 주위의 화소에 확산하는 것으로, 의사 중간조를 만들어내는 오차 확산 처리(Error Diffusion)를 실시하는 방법이 알려져 있다.
이하, 도면을 참조하여 종래의 오차확산처리에 대해 구체적으로 설명한다.
도 5는 종래의 계조 제어 장치의 구성을 나타내는 블록도이다.
설명의 편의상, PDP의 화상 신호(입력 신호)를 10비트로 하고, PDP 표시 소자를 구동하는 구동 신호(출력 신호)를 8비트로 한다.
먼저, 화상 신호인 입력 신호는 오차 확산 처리 회로(1)의 가산 회로(3)로 받아들여진다.
가산 회로(3)는 이 입력 신호와 구동 신호인 출력 신호와의 차, 즉 이 입력 신호의 하위 2비트를 오차로서 오차 검출 회로(2)에 출력한다.
이 오차가 입력된 오차 검출 회로(2)는 이 오차에 대하여 오차 확산 처리의 방식에 의해서 결정되며, 또한 후에 확산하는 주위의 화소의 좌표에 의해서 결정되는 필터 계수를 무게 부여하고, 이 무게 부여된 오차를 가산 회로(3)로 되돌린다.
그리고, 가산 회로(3)는 필터 계수로 무게 부여된 오차를 주위의 화소에 대응하는 입력 신호에 대하여 가산한다.
이와 같이 하여, 주위의 화소에 오차를 확산하는 것으로, 의사 중간조를 생성하고 보다 양질의 화상을 얻을 수 있다.
그러나, 전술한 오차 확산 처리를 실시하면, 어떤 특정한 계조에 있어서 PDP의 표시 화면 상에 의사 윤곽이라고 불리는 규칙적인 반복 모양이 표출한다는 것이 알려져 있다.
따라서, 이 의사 윤곽을 제거하기 위하여 보정 신호 발생 회로(5)에 의해 랜덤한 잡음 신호나 또는 미리 결정된 패턴의 보정 신호를 발생하고, 가산 회로(3)가 이 보정 신호를 입력 신호에 가산하는 것으로, 출력 신호에 흔들림을 발생시키고 의사 윤곽의 발생을 억제하고 있다.
그러나, 전술한 다계조 처리에 있어서, 화상의 입력 신호와 표시 소자를 구동하는 출력 신호와의 오차가 생기지 않는 경우, 오차 확산 처리가 실시되었다고 해도 오차 확산 처리에 의한 의사 윤곽이 발생하지 않는다. 그럼에도 불구하고, 상기한 의사 윤곽을 제거하기 위해서 보정 신호 발생 회로(5)가 출력하는 랜덤한 잡음 신호 등의 보정 신호가 입력 신호에 가산되기 때문에, 반대로 보정 신호가 표시 화면 상에 바람직하지 않은 영상이 되어 나타나 화상이 열화된다고 하는 문제가 발생된다.
본 발명은 상기의 사정을 고려하여 이루어진 것으로, 그 목적은 의사 윤곽을 제거하기 위한 보정 처리에 의한 화상의 열화를 억제할 수 있는 계조 제어 장치를 제공함에 있다.
도 1은 본 발명의 일실시 형태에 의한 계조 제어 장치의 구성을 나타내는 구성도이다.
도 2는 이 실시형태에 의한 오차 확산 처리 회로의 상세 구성도이다.
도 3은 이 실시형태에 의한 입력 신호와 출력 신호의 관계를 도시한 도면이다.
도 4는 이 실시형태에 의한 입력 신호를 10진수와 2진수로 표현했을 때의 관계를 도시한 도면이다.
도 5는 종래의 계조 제어 장치의 구성을 나타내는 구성도이다.
* 도면의 주요부분에 대한 부호의 설명 *
1 : 오차 확산 처리 회로, 2 : 오차 검출 회로, 3 : 가산 회로,
4 : 의사 윤곽 제거 회로, 5 : 보정 신호 발생 회로,
6 : 하위 비트 감시 회로, 7 : 스위치, 31 : 오차 확산 신호 가산 회로,
32 : 보정 신호 가산 회로, 33 : 지연 회로, 34 : 비트 변환 회로
본 발명은 상기의 과제를 해결하도록 이루어진 것으로, 청구항 1 기재의 발명은,
디지털 디스플레이의 화상을 형성하기 위한 입력 신호에 대하여 오차 확산 처리를 실시함과 동시에, 상기 오차 확산 처리에 의해 발생하는 의사 윤곽을 제거하는 기능을 가지는 오차 확산 처리부와, 상기 의사 윤곽을 제거하기 위한 보정 신호를 발생하고, 상기 오차 확산 처리부에 상기 보정 신호를 공급함과 동시에, 상기 입력 신호와 상기 오차 확산 처리에 의해 얻어지는 신호와의 오차를 감시하고, 상기 오차가 작은 경우 상기 보정 신호의 공급을 정지하는 의사 윤곽 제거부를 구비하는 것을 특징으로 하는 디지털 디스플레이의 계조 제어 장치이다.
또한, 이 청구항 2 기재의 발명은,
청구항 1 기재의 디지털 디스플레이의 계조 제어 장치에 있어서,
상기 의사 윤곽 제거부는 상기 보정 신호를 발생하기 위한 보정 신호 발생부와, 상기 오차가 되는 상기 입력 신호의 하위 비트를 감시하여, 상기 오차를 검출하는 하위 비트 감시부와, 상기 보정 신호 발생부와 상기 오차 확산 처리부와의 사이에 설치되고, 상기 오차가 작은 경우 개방하여, 상기 보정 신호의 공급 경로를 차단하는 스위치를 구비하는 것을 특징으로 한다.
또한, 이 청구항 3 기재의 발명은,
청구항 2 기재의 디지털 디스플레이의 계조 제어 장치에 있어서,
상기 하위 비트 감시부는, 상기 하위 비트의 논리값이 모두 “0"인 경우, 제어 신호를 상기 스위치로 출력하는 것을 특징으로 한다.
이하, 도면을 참조하여, 본 발명의 일실시 형태에 대해 설명한다.
도 1은 이 실시 형태에 의한 계조 제어 장치의 구성을 나타내는 블록도이다.
먼저, 도 1에 있어서, 1은 디지털 디스플레이의 화상을 형성하기 위한 입력 신호에 대하여 오차 확산 처리를 실시하는 오차 확산 처리 회로이다. 이 오차 확산 처리 회로(1)는 오차 확산 처리를 실시함과 동시에, 오차 확산 처리에 의해 발생하는 의사 윤곽을 제거하는 기능을 가진다.
2는 오차 확산 처리 회로(1)의 내부에 있는 오차 검출 회로이다. 이 오차 검출 회로(2)는 상기 입력 신호와 표시 소자를 구동하기 위한 출력 신호와의 오차를 검출하여 오차 확산 처리의 방식에 의해서 결정하며, 또한 후에 오차가 확산되는 주위의 화소의 좌표로 결정되는 필터 계수를 이 오차에 대하여 무게 부여한다.
3은 오차 확산 처리 회로(1)의 내부에 있고, 내부의 지연 회로에 따라 필터 계수가 무게 부여된 오차를 주위의 화소에 확산하도록 입력 신호에 대하여 가산하는 가산 회로이다.
4는 오차 확산 처리에 의해 생기는 의사 윤곽을 제거하기 위한 의사 윤곽 제거회로이다. 이 의사 윤곽 제거 회로(4)는 오차 확산 처리에 의해서 생기는 의사 윤곽을 제거하기 위한 보정 신호를 발생하고, 상술한 오차 확산 처리 회로(1)로 이 보정 신호를 공급한다. 또한, 의사 윤곽 제거 회로(4)는 입력 신호와 오차 확산 처리에 의해 얻어지는 신호와의 오차를 감시하여, 상기 오차가 작은 경우 보정 신호의 공급을 정지한다.
또한, 5는 의사 윤곽 제거 회로(4)의 내부에 있으며, 오차 확산 처리에 의해서 발생하는 의사 윤곽을 제거하기 위한 랜덤한 잡음 신호나 미리 패턴이 결정된 신호 등의 보정 신호를 발생하기 위한 보정 신호 발생 회로이다.
6은 오차가 되는 화상의 입력 신호의 하위 비트를 감시하는 하위 비트 감시 회로이다. 이 하위 비트 감시 회로(6)는 감시결과에 따라 입력 신호에 오차 확산 처리가 실시되었다고 해도 의사 윤곽이 발생하지 않은 입력 레벨일 때, 스위치(7)에 대하여 제어 신호를 출력한다.
또한, 스위치(7)는 상술한 보정 신호 발생 회로(5)의 출력단과 오차 확산 처리 회로(1) 내부의 가산 회로(3)의 입력단 사이에 접속되어, 상술한 하위 비트 감시 회로(6)가 출력하는 제어 신호에 의해 개방된다.
따라서, 스위치(7)는 하위 비트 감시 회로(6)가 검출하는 오차가 작은 경우, 즉 오차를 검출하지 않은 경우 개방된다.
도 2는 도 1에서 나타내는 오차 확산 처리 회로(1)의 상세 블록도이다.
31은 오차 검출 회로(2)가 출력하는 오차 확산 신호를 화상의 입력 신호에 가산하기 위한 오차 확산 신호 가산 회로이다.
32는 의사 윤곽을 제거하기 위해서 보정 신호 발생 회로(5)가 출력하는 보정 신호를 화상의 입력 신호에 가산하기 위한 보정 신호 가산 회로이다.
33은 주위의 화소에 오차를 확산하기 위해서 오차 검출 회로(2)가 출력하는 오차 확산 신호를 지연시키는 지연 회로이다.
34는 오차 확산 신호와 보정 신호가 가산된 화상의 입력 신호를, 표시 소자를 구동하는 출력 신호로 변환하는 비트 변환 회로이다.
다음에, 이 실시 형태의 계조 제어 장치의 동작에 대해 설명한다.
먼저, 오차 확산 처리의 개요를 설명하면, PDP의 화상 입력 신호가 표현하는 계조수에 대하여 PDP의 표시 소자를 구동하는 출력 신호가 표현하는 계조수가 적은 경우, 이들 입력 신호와 출력 신호와의 사이에서 오차가 생긴다. 따라서, 이 오차를 주위의 화소에 확산하여 의사 중간조를 생성하는 것으로 다계조 처리를 하는 처리가 오차 확산 처리이다.
다음에, 구체적으로 오차 확산 처리를 설명하기 위하여 화상의 입력 신호를 (n+a) 비트로 하고, 표시 소자를 구동하는 출력 신호를 n 비트로 한다.
먼저, 도 1 및 도 2에 있어서, 화상의 입력 신호가 오차 확산 처리 회로(1)의 가산 회로(3)에 입력되면, 가산 회로(3)는 이 입력 신호와 표시 소자를 구동하는 출력 신호와의 차를 오차로 하고, 이 오차를 나타내는 입력 신호의 하위 a 비트를 오차 검출 회로(2)로 출력한다.
그리고, 오차 검출 회로(2)는 하위 a 비트의 신호에 대하여 오차를 검출하고, 오차 확산의 방식에 의해서 결정되며, 또한 후에 확산되는 주위 화소의 좌표에 의해서 결정되는 필터 계수를 무게 부여한다.
다음, 오차 검출 회로(2)는 필터 계수가 무게 부여된 신호를 오차 확산 신호로 하여 가산 회로(3)의 지연 회로(33)에 출력한다.
지연 회로(33)는 이 오차 확산 신호에 대하여 도트 단위 또는 라인 단위의 지연 처리를 실시한 후 오차 확산 신호 가산 회로(31)로 출력하고, 오차 확산 신호가산 회로(31)는 화상의 입력 신호에 오차 확산 신호를 가산한다.
이와 같이 하여, 오차에 대하여 필터 계수를 무게 부여하고, 이 무게 부여된 오차 확산 신호를 주위의 화소에 확산하는 것으로 의사 중간조를 만들어내어 표시 소자가 원래 가지고 있는 계조수보다도 많은 계조를 표현할 수가 있다.
상술한 바와 같이 오차 확산 처리를 실시하면, 계조에 의해서 의사 윤곽이라고 불리는 모양이 화면 상에 나타난다. 따라서, 의사 윤곽 제거 회로(4)에 의해 의사 윤곽을 제거하기 위한 처리를 실시한다.
구체적으로는, 의사 윤곽 제거 회로(4) 내부의 보정 신호 발생 회로(5)가 랜덤한 잡음 신호나 미리 패턴이 결정된 신호 등의 보정 신호를 출력한다. 여기에서, 오차가 존재하는 경우 스위치(7)는 폐상태로 제어된다. 이 경우, 스위치(7)를 통하여 보정 신호 발생 회로(5)로부터 보정신호를 입력하고, 도 2에 도시되어 있는 가산 회로(3)의 보정 신호 가산 회로(32)는 이 보정 신호를 오차 확산 신호 가산 회로(31)로부터 출력되는 신호에 가산한다.
그리고, 보정 신호 가산 회로(32)에서 출력되는 신호는 비트 변환 회로(34)에서 PDP의 표시 소자를 구동하는 출력 신호로 변환되어 표시 소자에 출력된다.
이와 같이 하여, 오차가 존재하는 경우에는 입력 신호에 대하여 의사 중간조를 생성하는 오차 확산 처리를 실시함과 동시에, 입력 신호에 랜덤한 잡음 신호인 보정 신호를 가함으로써 표시 소자를 구동하는 출력 신호에 흔들림이 생겨 오차 확산 처리에 의해 생기는 의사 윤곽을 제거할 수가 있다.
그러나, 오차 확산 처리 회로(1)는 상시 입력 신호에 대하여 오차 확산 처리를 실시하고 있지만, 화상의 입력 신호와 표시 소자를 구동하는 출력 신호와의 오차가 생기지 않는 경우, 이 입력 신호에 오차 확산 처리가 실시되었다고 해도 의사 윤곽이 발생하지 않는다. 이 때, 이 화상의 입력 신호에 대하여 의사 윤곽을 제거하기 위한 보정 신호가 가산되면, 이 보정 신호가 랜덤한 잡음 신호가 화면 상에 표출한다.
이하, 보정 신호에 의한 화상의 열화를 억제하기 위한 처리에 대해 설명한다.
먼저, 화상의 입력 신호와 표시 소자를 구동하는 출력 신호와의 관계에 대해 설명한다.
도 3은 오차 확산 처리 및 의사 윤곽 제거 처리가 실시되는 입력 신호와 출력 신호와의 관계를 도시한 도면이다.
설명의 편의상, 화상의 입력 신호를 10비트, 표시 소자를 구동하는 출력 신호를 8비트로 한다.
도 3에 있어서, 출력 신호의 빗금친 부분이 오차 확산 처리와 의사 윤곽 제거 처리에 의해 표현되는 계조가 된다.
한편, 입력 신호가 0, 4, 8, ···, 1020인 경우, 출력 신호는 각각 0, 1, 2, ···, 255가 되고, 출력 신호 8비트로 표현할 수 있는 계조가 된다.
따라서, 입력 신호가 0, 4, 8, ···, 1020일 때 출력 신호와의 오차가 생기지 않고, 이 입력 신호에 대하여는 오차 확산 처리가 실시되었다고 해도 의사 윤곽이 발생하지 않는다.
따라서, 도 1에 도시한 바와 같이, 화상의 입력 신호를 n+a 비트, 표시 소자를 구동하는 출력 신호를 n 비트로 한다. 그리고, 이들 입력 신호와 출력 신호와의 사이에서 오차가 생기지 않고, 오차 확산 처리를 실시하더라도 의사 윤곽이 발생하지 않는 입력 신호를 하기 [수학식 1]로 나타내는 입력 레벨α로 나타낼 수 있다.
여기서, K는 0, 1, 2, ···, (n-1), n 이며, a는 화상의 입력 신호의 비트수와 표시 소자를 구동하는 출력 신호의 비트수와의 차이이다. 따라서, 오차가 생기지 않는 입력 신호의 입력 레벨은 2의 a승의 배수로 나타낼 수 있다.
이상의 점에서, 입력 신호가 상기 [수학식 1]로 표시되는 입력 레벨α의 경우 오차 확산 처리가 실시되었다고 해도 의사 윤곽이 발생하지 않고, 의사 윤곽을 제거하기 위한 보정 신호가 가산되면 그대로 노이즈가 되어 표시 화면에 표출된다.
따라서, 본 실시예의 계조 제어 장치에 있어서 입력 신호의 하위 비트를 감시하고 입력 레벨α인 때의 입력 신호를 검출하는 하위 비트 감시 회로(6) 및 가산 회로(3)와 보정 신호 발생 회로(5)의 사이에 스위치(7)를 설치한다.
다음에, 구체적으로 이 동작에 대해 설명하면, 먼저 하위 비트 감시 회로(6)는 화상의 입력 신호의 하위 a 비트를 감시함으로써, 이 입력 신호가 상기 [수학식 1]을 만족하는 입력 레벨인가 아닌가를 판단한다.
그리고, 하위 비트 감시 회로(6)는 입력 신호의 입력 레벨이 α인 때 제어신호를 출력한다.
다음, 스위치(7)는 상기 제어 신호에 따라 보정 신호 발생 회로(5)와 가산 회로(3)와의 접속을 절단하여, 보정 신호 발생 회로(5)가 발생하는 보정 신호가 가산 회로(3)에 입력되지 않도록 하여, 이 입력 신호에 대하여 보정 신호가 가산되지 않도록 한다.
또한, 구체적으로 하위 비트의 감시 방법에 대해 설명하기 위하여, 화상의 입력 신호를 10비트로 하고 표시 소자를 구동하는 신호를 8비트로 하여 이 입력 신호를 10진수와 2진수로 나타낸 것을 도 4에 나타낸다.
도 4에 도시한 바와 같이, 입력 신호의 입력 레벨이 [수학식 1]로 나타내는 α일 때, 입력 신호는 항상 하위 2비트가 “0"이 된다. 즉, 입력 신호의 하위 2비트가 모두 “0"이면, 입력 신호와 출력 신호와의 사이에는 오차가 존재하지 않고, 입력 신호에 오차 확산 처리가 실시되었다고 해도 의사 윤곽이 발생하지 않는다.
따라서, 도 1에 있어서, 하위 비트 감시 회로(6)는 화상의 입력 신호와 표시 소자를 구동하는 출력 신호와의 오차인 하위 a 비트를 감시하고, 이 하위 a 비트가 모두 “0"이면 스위치(7)를 개방하기 위한 제어 신호를 출력한다.
그리고, 스위치(7)는 하위 비트 감시 회로(6)로부터 출력되는 신호에 따라 가산 회로(3)와 보정 신호 발생 회로(5)와의 접속을 절단하여 화상의 입력 신호에 대하여 보정 신호가 가산되지 않도록 한다.
이와 같이, 화상의 입력 신호와 표시 소자를 구동하는 출력 신호와의 사이에서 오차가 생기지 않는 경우, 화상의 입력 신호에 보정 신호를 가산하지 않는 것으로 입력 신호에 대하여 충실한 화면을 표시하는 출력 신호를 얻을 수 있다.
이상 설명한 바와 같이, 본 발명에 의하면, 오차 확산 처리가 실시되었다고 해도 의사 윤곽이 발생하지 않는 입력 레벨의 경우에는 의사 윤곽 제거용 보정 신호가 화면에 표출하는 것을 방지하여 입력 신호에 충실한 화면을 표시할 수가 있는 효과가 얻어진다.

Claims (3)

  1. 디지털 디스플레이의 화상을 형성하기 위한 입력 신호에 대하여 오차 확산 처리를 실시함과 동시에, 상기 오차 확산 처리에 의해 발생하는 의사 윤곽을 제거하는 기능을 가지는 오차 확산 처리부와,
    상기 의사 윤곽을 제거하기 위한 보정 신호를 발생하고, 상기 오차 확산 처리부에 상기 보정 신호를 공급함과 동시에, 상기 입력 신호와 상기 오차 확산 처리에 의해서 얻어지는 신호와의 오차를 감시하여, 상기 오차가 없는 경우 상기 보정 신호의 공급을 정지하는 의사 윤곽 제거부
    를 구비하는 것을 특징으로 하는 디지털 디스플레이의 계조 제어 장치.
  2. 제1항에 있어서,
    상기 의사 윤곽 제거부는,
    상기 보정 신호를 발생하기 위한 보정 신호 발생부와,
    상기 오차가 되는 상기 입력 신호의 하위 비트를 감시하여, 상기 오차를 검출하는 하위 비트 감시부와,
    상기 보정 신호 발생부와 상기 오차 확산 처리부의 사이에 설치되고, 상기 하위 비트 감시부에 의해 검출되는 오차가 없는 경우 개방하여 상기 보정 신호의 공급 경로를 차단하는 스위치
    를 구비하는 것을 특징으로 하는 디지털 디스플레이의 계조 제어 장치.
  3. 제2항에 있어서,
    상기 하위 비트 감시부는,
    상기 입력 신호의 하위 비트의 논리치가 모두 “0"인 경우, 상기 스위치가 개방되도록 하는 제어 신호를 상기 스위치로 출력하는 것을 특징으로 하는 디지털디스플레이의 계조 제어 장치.
KR10-2002-0014071A 2001-05-08 2002-03-15 디지털 디스플레이의 계조 제어 장치 KR100453890B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00137247 2001-05-08
JP2001137247A JP4220138B2 (ja) 2001-05-08 2001-05-08 ディジタルディスプレイの階調制御装置

Publications (2)

Publication Number Publication Date
KR20020085785A KR20020085785A (ko) 2002-11-16
KR100453890B1 true KR100453890B1 (ko) 2004-10-20

Family

ID=18984378

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0014071A KR100453890B1 (ko) 2001-05-08 2002-03-15 디지털 디스플레이의 계조 제어 장치

Country Status (2)

Country Link
JP (1) JP4220138B2 (ko)
KR (1) KR100453890B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100710258B1 (ko) * 2005-06-01 2007-04-20 엘지전자 주식회사 디스플레이 장치의 계조 조절 장치 및 방법
KR100885917B1 (ko) 2007-03-16 2009-02-26 삼성전자주식회사 선형 변환기를 이용하여 오차를 효율적으로 분산할 수 있는디더링 시스템 및 그에 적합한 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0844313A (ja) * 1994-07-27 1996-02-16 Fujitsu General Ltd ディスプレイ装置の誤差拡散回路
JPH096302A (ja) * 1995-06-23 1997-01-10 Fujitsu General Ltd 誤差拡散処理回路
KR20000019133A (ko) * 1998-09-09 2000-04-06 구자홍 중간조 화상 표시 방법 및 그 장치
KR20000037549A (ko) * 1998-12-01 2000-07-05 구자홍 플라즈마 표시 패널의 오차 확산 처리 회로
KR20000037550A (ko) * 1998-12-01 2000-07-05 구자홍 플라즈마 표시 패널의 오차 확산 처리 회로

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0844313A (ja) * 1994-07-27 1996-02-16 Fujitsu General Ltd ディスプレイ装置の誤差拡散回路
JPH096302A (ja) * 1995-06-23 1997-01-10 Fujitsu General Ltd 誤差拡散処理回路
KR20000019133A (ko) * 1998-09-09 2000-04-06 구자홍 중간조 화상 표시 방법 및 그 장치
KR20000037549A (ko) * 1998-12-01 2000-07-05 구자홍 플라즈마 표시 패널의 오차 확산 처리 회로
KR20000037550A (ko) * 1998-12-01 2000-07-05 구자홍 플라즈마 표시 패널의 오차 확산 처리 회로

Also Published As

Publication number Publication date
JP2002341822A (ja) 2002-11-29
JP4220138B2 (ja) 2009-02-04
KR20020085785A (ko) 2002-11-16

Similar Documents

Publication Publication Date Title
KR100379703B1 (ko) 디스플레이의구동방법및장치
WO1996031865A1 (fr) Procede de commande de dispositif d'affichage et circuit correspondant
KR100885917B1 (ko) 선형 변환기를 이용하여 오차를 효율적으로 분산할 수 있는디더링 시스템 및 그에 적합한 방법
JP2003338928A (ja) 画像信号の誤差拡散処理回路
KR100453890B1 (ko) 디지털 디스플레이의 계조 제어 장치
KR100634688B1 (ko) 노이즈 패턴을 이용한 에러 확산 장치 및 방법
JPH0844313A (ja) ディスプレイ装置の誤差拡散回路
KR100403698B1 (ko) 다계조 화상 표시 방법 및 그 장치
JP3572685B2 (ja) 擬似中間調処理方法および回路
KR20130077044A (ko) 표시장치 및 그 영상처리방법
JP4196060B2 (ja) 画像処理装置
JP3327058B2 (ja) 擬似紋様処理回路
KR100450190B1 (ko) 영상 신호 처리 회로 및 그 방법
JP3232921B2 (ja) 擬似紋様処理回路
KR100289903B1 (ko) 중간조화상표시방법및그장치
KR100517365B1 (ko) 플라즈마 표시 패널의 오차 확산 처리 회로
JP4548060B2 (ja) 誤差拡散処理回路
JP3309592B2 (ja) ディスプレイ装置の駆動回路
JP2009294292A (ja) 映像表示装置
JP3593799B2 (ja) 複数画面表示装置の誤差拡散回路
JP3449083B2 (ja) 表示装置の駆動方法及び駆動回路
KR100577764B1 (ko) 다중 레벨 노이즈를 이용한 에러 확산 패턴 무늬의 개선방법 및 장치
KR20000037550A (ko) 플라즈마 표시 패널의 오차 확산 처리 회로
JP2007041475A (ja) 画像表示装置
JP2001075521A (ja) 表示装置の誤差拡散処理方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110926

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20120921

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee