JP4208770B2

JP4208770B2 - 記録ヘッド及び該記録ヘッドが用いられる記録装置

Info

Publication number: JP4208770B2
Application number: JP2004172532A
Authority: JP
Inventors: 昌伸大村; 崇森井
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2004-06-10
Filing date: 2004-06-10
Publication date: 2009-01-14
Anticipated expiration: 2024-06-10
Also published as: JP2005349689A; US20050275673A1; US7300124B2

Description

本発明は、インクを吐出して記録媒体に記録を行うインクジェット方式の記録ヘッド及び該記録ヘッドが用いられる記録装置に関するものである。

図１３は、従来のインクジェット方式の記録装置に搭載される記録ヘッドの回路構成を示す図である。この種の記録ヘッドの電気熱変換素子（ヒータ）とその駆動回路は、例えば特許文献１に示されているように、半導体プロセス技術を用いて同一基板上に構成することができる。

図１３に示すように、符号１０１はインクを吐出するための熱を発生する記録素子である電気熱変換素子（ヒータ）、符号１０２はヒータ１０１に所望の電流を供給するためのスイッチング素子であるｎ型パワートランジスタ、符号１０６は各ヒータ１０１に電流を供給し、記録ヘッドのノズルからインクを吐出するか否かを決定する画像データを一時的に格納するシフトレジスタを示しており、シフトレジスタ１０６には、転送クロック信号入力端子（ＣＬＫ）と、ヒータ１０１をＯＮ／ＯＦＦさせる画像データをシリアルに入力する画像データ入力端子（ＤＡＴＡ）が設けられている。符号１０５は各ヒータ１０１に対する画像データをヒータ毎に記録保持するためのラッチ回路を示しており、このラッチ回路１０５には、シフトレジスタ１０６の出力を入力とし、ラッチタイミングを制御するためのラッチ信号を入力するラッチ信号入力端子（ＬＴ）が設けられている。符号１０４はＡＮＤ回路を示しており、このＡＮＤ回路１０４は、ラッチ回路１０５の出力とヒータ１０１に電流を流すタイミングを決定するヒート信号（ＨＥ）を入力としている。ＡＮＤ回路１０４の出力は、電圧変換回路１０３を介してｎ型パワートランジスタ１０２のゲートに入力される。

ここで、ｎ型パワートランジスタ１０２は、例えばｎＭＯＳトランジスタやｎ型ＤＭＯＳ（ディフュージョンＭＯＳ）等の電界効果型トランジスタからなる。

電圧変換回路１０３の回路構成を説明すると、符号２０８はＡＮＤ回路１０４からの画像データを反転させる第１のインバータ回路、符号２０７は第１のインバータ回路２０８から出力される信号をさらに反転させる第２のインバータ回路を示している。符号２０２，２０３はそれぞれｐＭＯＳトランジスタ、ｎＭＯＳトランジスタを示しており、これらは第１のＣＭＯＳインバータ回路を構成している。符号２０１は第１のＣＭＯＳインバータ回路をＡＮＤ回路の出力電圧（ロジック部の電源電圧は一般的に５Ｖ以下）である５Ｖ以下で駆動可能とするために、電圧発生回路１０７から出力される内部電源ラインＶＨＴＭから供給される電圧を分割するための第１のバッファ用ｐＭＯＳを示している。符号２０５，２０６はそれぞれｐＭＯＳトランジスタ、ｎＭＯＳトランジスタを示しており、これらは第２のＣＭＯＳインバータ回路を構成している。符号２０４は第２のバッファ用ｐＭＯＳを示している。ここで、第２のバッファ用ｐＭＯＳ２０４のゲートは、対をなす第１のＣＭＯＳインバータ回路の出力部であるｐＭＯＳトランジスタ２０２とｎＭＯＳトランジスタ２０３との接続部に接続されている。また、第１のバッファ用ｐＭＯＳ２０ｑのゲートも同様に、対をなす第２のＣＭＯＳインバータ回路の出力部であるｐＭＯＳトランジスタ２０５とｎＭＯＳトランジスタ２０６との接続部に接続されており、この接続部は電圧変換回路の出力にもなっている。

電圧発生回路１０７の出力電圧ＶＨＴＭは、ＣＭＯＳインバータのブレイクダウン耐圧及びＭＯＳのゲート耐圧を越えることなく、可能な限り高く設定することが望ましく、可能であればヒータの電源ラインＶＨと共通していてもよい。しかしながら、通常のヒータへの駆動電圧は、２０Ｖ以上の比較的高い値に設定される場合が多く、またＣＭＯＳインバータのブレイクダウン耐圧は１５Ｖ程度までのプロセスで作られることが多い。また、ＭＯＳのゲート耐圧はゲート酸化膜に依存すため、ゲート酸化膜の絶縁耐圧より十分低い電圧とする必要があり、電圧変換回路の最適な電圧とヒータの駆動電圧とを一致させることは難しく、電圧変換回路の電源ラインを別に設けることは、システム全体のコストの増大にも繋がる。

そこで、従来の技術では、電圧発生回路１０７を図１４に示すような回路構成で実現している。

図１４に示すような回路構成では、任意の電圧をヒータの電源ラインＶＨから抵抗Ｒｏ，Ｒ１の分圧比によって作り出し、これがバッファとしてのｎＭＯＳトランジスタＴ１と抵抗Ｒ２とで構成されるソースフォロア回路に入力されている。そして、ｎＭＯＳトランジスタＴ１のソースが電圧発生回路１０７の出力端として用いられている。

図１５は、図１３に示す記録ヘッドの駆動回路を駆動するための各種信号のタイミングチャートである。図１５等を参照して、図１３に示す記録ヘッドの駆動回路を説明する。

転送クロック信号（ＣＬＫ）と画像データ信号（ＤＡＴＡ）は、シフトレジスタ１０６に入力される。シフトレジスタ１０６は転送クロック信号ＣＬＫの立ち上がりエッジに同期して動作する。ここで、シフトレジスタ１０６に格納される画像データ（ＤＡＴＡ）のビット数とヒータ１０１及びパワートランジスタ１０２の数が同じであるので、ヒータ１０１の数の分だけ転送クロック信号（ＣＬＫ）のパルスを入力して画像データ（ＤＡＴＡ）をシフトレジスタ１０６に転送した後、ラッチ信号（ＬＴ）を与えて各ヒータ１０１に対応した画像データ（ＤＡＴＡ）をラッチ回路１０５に保持する。その後、ラッチ回路１０５の出力をヒート信号（ＨＥ）でＡＮＤ処理（論理積処理）し、ＡＮＤ回路の出力に対応した時間だけパワートランジスタ１０２及びヒータ１０１に電源ラインＶＨから電流が流れ、その電流はＧＮＤＨラインに流れ込む。このとき、ヒータ１０１はインクを吐出するために必要な熱を発生し、画像データに見合ったインクが記録ヘッドのノズルから吐出される。

以上に説明した回路構成は、特許文献２において既に開示されている。
特開平０５−１８５５９４号公報特開平１１−１２９４７９号公報

しかしながら、上記の従来技術では、電圧発生回路１０７の出力電圧ＶＨＴＭを抵抗Ｒｏ，Ｒ１の分圧比で決定しているので、電圧発生回路１０７はヒータ１０１が接続されている電源ラインの変動に大きく依存している。そのため、出力電圧ＶＨＴＭが変動するとパワートランジスタの導通時の抵抗（ＯＮ抵抗）が変化してしまい、所望の吐出エネルギーが得られないという課題を有している。

また、吐出エネルギーの調整が必要となったとき、一般的には電源ラインＶＨの電源電圧を変更してヒータ１０１が発生する熱エネルギーを調整するが、電源ラインＶＨの電源電圧を変更すると出力電圧ＶＨＴＭが変動してしまうため、記録ヘッドを製作した後ではそのような調整をすることはできない。したがって、吐出エネルギーを調整するには、記録ヘッドの駆動回路を再び設計し直して新たに製作する必要がある。そうすると、記録ヘッドの開発時間が長くなり、また、その開発コストが増大するという問題が生じる。

本発明は上述の問題点に鑑みてなされたものであり、その目的は、ヒータ駆動電圧（第１の電源の電圧）の変動に依存しない電圧発生回路を有する記録ヘッド及び該記録ヘッドが用いられる記録装置を提供することにある。

上記目的を達成するため、本発明の記録ヘッドは、
第１の電源に接続された複数の記録素子と、該記録素子の各々に直列に接続され、前記記録素子の各々を独立に通電駆動するスイッチング素子と、該スイッチング素子を制御する制御信号用の電圧を供給する電圧発生回路と、前記第１の電源の電圧よりも小さな電圧の第２の電源で駆動されるロジック部と、前記電圧発生回路から電圧が供給されて前記ロジック部の出力に基づき前記制御信号を発生する電圧変換回路と、を有する記録ヘッドにおいて、
前記電圧発生回路は、接地電位に接続された第１の抵抗素子と、該第１の抵抗素子に定電流を流すことにより発生する第１の基準電圧、または、該第１の基準電圧に相関する電圧が制御電圧として入力される第１のトランジスタと、前記第１のトランジスタと前記接地電位との間に接続された第２の抵抗素子と、前記定電流を供給する電圧制御電流源と、を備え、前記第１のトランジスタと前記第２の抵抗素子との相互接続点から出力電圧が得られ、
前記電圧制御電流源は、前記第１の電源と前記第１のトランジスタとに接続する第２のトランジスタと、前記第１の電源に一端が接続して前記第２のトランジスタとともにカレントミラー回路を構成する第３のトランジスタと、前記接地電位に接続された第３の抵抗素子と、前記第３のトランジスタの他端と前記第３の抵抗素子との間に接続された第４のトランジスタと、前記第４のトランジスタのゲートに接続し前記第４のトランジスタと前記第３の抵抗素子との相互接続点の電位が第２の基準電圧となるように前記第４のトランジスタを制御する差動増幅器と、を備え、
前記差動増幅器は前記第２の電源によって駆動されることを少なくとも特徴とする記録ヘッド。

上記本発明によれば、第１のトランジスタの制御電圧が第１の電源の変動に依存しない電圧（第１の基準電圧）となり、電圧発生回路は安定した電圧を発生させることが可能になる。また、第１のトランジスタの制御電圧が第１の電源の変動に依存しないことから、記録素子に供給されている第１の電源の電圧を変化させても電圧発生回路の出力電圧は変化しないので、記録ヘッドを作成した後でも記録素子が発生するエネルギーを調整することができる。そのため、吐出エネルギーを調整するために記録ヘッドの駆動回路を再び設計し直して新たに製作する必要はないので、記録ヘッドの開発時間と開発コストを低減することができる。

以上説明したように、本発明の記録ヘッドは、電圧発生回路が、接地電位に接続された第１の抵抗素子と、第１の抵抗素子に定電流を流すことにより発生する第１の基準電圧、または、第１の基準電圧に相関する電圧を制御電圧とし、制御電圧を第１のトランジスタに入力することで、出力電圧が決定されるように構成されているので、その電圧発生回路は、第１の電源の電圧変動に関わらず安定した電圧を発生させることができる。

次に、本発明の実施形態について図面を参照して説明する。

（第１の実施形態）
図１は、本発明の第１の実施形態に係る記録ヘッドを駆動する駆動回路における電圧発生回路の構成を示す回路図である。なお、本実施形態の記録ヘッドにおける駆動回路の電圧発生回路以外の部分は図１３に示した従来技術と同様であるので、駆動回路の他の部分に関する説明は省略する。

本実施形態における電圧発生回路では、第１の電流電圧変換回路を構成する第１の抵抗素子である抵抗Ｒ１の一端がＧＮＤ電位に接続され、その他端に定電流源Ｉｏが接続されている。また、抵抗Ｒ１に定電流源Ｉｏから定電流を流すことで抵抗Ｒ１と定電流源Ｉｏとの接続点に発生する制御電圧としての電圧Ｖ１（第１の基準電圧）が、第１のトランジスタであるｎＭＯＳトランジスタＴ１のゲートに入力されている。

定電流源Ｉｏの他端とトランジスタＴ１のドレインは、第１の電源である電源ラインＶＨに接続されている。トランジスタＴ１のソースは第２の抵抗Ｒ２の一端に接続されており、両者の接続点が電圧発生回路の出力端になっている。抵抗Ｒ２の他端はＧＮＤ電位に接続されている。電圧発生回路は、従来技術と同様に記録ヘッドを構成する内部電源ラインとして電圧変換回路に電源ＶＨＴＭを供給し、さらに、パワートランジスタ１０２（図１３参照）を制御する制御信号用の電圧を供給している。

本実施形態における電圧発生回路を記録ヘッドに用いると、トランジスタＴ１のゲートに入力される電圧Ｖ１は電源ラインＶＨの変動に依存しない電圧（抵抗Ｒ１と定電流源Ｉｏとの接続点に発生する第１の基準電圧）となり、電圧発生回路は安定した電圧を発生させることが可能になる。また、トランジスタＴ１のゲートに入力される電圧が電源ラインＶＨの変動に依存しないことから、ヒータに供給されている電源ラインＶＨの電源電圧を変化させても電圧発生回路の出力電圧ＶＨＴＭは変化しないので、記録ヘッドを作成した後でもヒータが発生する熱エネルギーを調整することができる。そのため、吐出エネルギーを調整するために記録ヘッドの駆動回路を再び設計し直して新たに製作する必要はないので、記録ヘッドの開発時間と開発コストを低減することができる。

なお、本実施形態では、出力端に接続されるトランジスタに電界効果型トランジスタであるｎＭＯＳトランジスタを使用した例を説明したが、出力端に接続されるトランジスタは必ずしもこれに限定されるものではなく、ＮＰＮトランジスタであっても構わない。

（第２の実施形態）
図２は、本発明の第２の実施形態に係る記録ヘッドを駆動する駆動回路における電圧発生回路の構成を示す回路図である。なお、本実施形態の記録ヘッドにおける駆動回路の電圧発生回路以外の部分は、前述した実施形態と同じく図１３に示した従来技術と同様であるので、駆動回路の他の部分に関する説明は省略する。

本実施形態における電圧発生回路では、第１のトランジスタであるｎＭＯＳトランジスタＴ１のゲートに、第１の電流電圧変換回路を構成する第１の抵抗素子である抵抗Ｒ１の一端が接続され、抵抗Ｒ１の他端がＧＮＤ電位に接続されている。トランジスタＴ１のソースは抵抗Ｒ２の一端に接続され、抵抗Ｒ２の他端はＧＮＤ電位に接続されている。トランジスタＴ１のソースは電圧発生回路の出力端となり、記録ヘッドを構成する内部電源ラインとして図１３に示すように電圧変換回路に電源ＶＨＴＭを供給し、さらに、パワートランジスタ１０２（図１３参照）を制御する制御信号用の電圧を供給している。トランジスタＴ１のドレインは、第１の電源である電源ラインＶＨに接続されている。

抵抗Ｒ１とトランジスタＴ１のゲートとの接続点には、電圧制御電流源を構成する第２のトランジスタであるｐＭＯＳトランジスタＴ２のドレインが接続されており、トランジスタＴ２を通して供給される電流を抵抗Ｒ１に流すことで、トランジスタＴ１のゲートに与える電圧Ｖ１を発生させている。

ｐＭＯＳトランジスタＴ２のソースと、第２の電流電圧変換回路を構成する第３のトランジスタであるｐＭＯＳトランジスタＴ３のソースは、第１の電源である電源ラインＶＨに接続されており、トランジスタＴ２のゲートは、トランジスタＴ３のゲートと、トランジスタＴ３のドレインとに接続されている。すなわち、トランジスタＴ２，Ｔ３はカレントミラー回路を構成している。

トランジスタＴ３のドレイン及びゲートは、第４のトランジスタであるｎＭＯＳトランジスタＴ４のドレインに接続されており、トランジスタＴ４のソースは、第３の抵抗Ｒ３の一端に接続されていると共に、差動増幅器ＡＭＰ１の負入力端子に接続されている。差動増幅器ＡＭＰ１の出力端子はトランジスタＴ４のゲートに接続されている。抵抗Ｒ３の他端はＧＮＤ電位に接続されている。差動増幅器ＡＭＰ１は、ロジック部の電源ラインＶＤＤとＧＮＤ電位との間で構成されている。

第４の抵抗Ｒ４は、一端が電源ラインＶＤＤに接続され、他端がダイオードＤ１のアノードに接続されており、ダイオードＤ１のカソードはＧＮＤ電位に接続されている。

このように、抵抗Ｒ４とダイオードＤ１は互いに直列に接続されている。抵抗Ｒ４とダイオードＤ１との接続点に発生する電圧をＶ２とすると、電圧Ｖ２は第２の基準電圧として差動増幅器ＡＭＰ１の正入力端子に入力されている。

上記の構成では、ｐＭＯＳのトランジスタＴ２及びＴ３のゲートに入力される電圧は、第２の基準電圧Ｖ２に基づいて電流を発生させる第３の電圧電流変換回路（ｎＭＯＳトランジスタＴ４および抵抗Ｒ３）からの出力電流に相関している。

次に、第２の基準電圧Ｖ２を発生させている、抵抗Ｒ４およびダイオードＤ１に関して説明する。まず、ロジック部で使用する電源ラインＶＤＤから基準電圧Ｖ２を発生させているのは、ロジック部の電圧が、ヒータが接続されている高電圧電源ラインＶＨに対して、記録ヘッドの開発途中で変更されることがほとんど無いためである。また、ロジック部での電流消費により電源電圧が変動したとしても、ダイオードに電流を流すと発生する順方向電圧Ｖｆは、電流の変化に対して鈍感（ほとんど変わらない）であるという利点があるためでもある。また、ダイオードは負の温度特性を有しているので、負の温度特性を有する抵抗を接続すれば（換言すると、第２の抵抗素子である抵抗Ｒ４が負の温度特性を有していれば）、温度に対しても安定した基準電圧を提供することができる。

続いて、本実施形態に係る電圧発生回路の動作を簡単に説明する。

差動増幅器ＡＭＰ１は、第２の基準電圧Ｖ２とトランジスタＴ４のソース電位Ｖ３とが等しくなるように、トランジスタＴ４のゲート電位を制御する。すると、抵抗Ｒ４の両端に発生した電位差によって電流が発生し、トランジスタＴ２，Ｔ３で構成されたカレントミラー構造を介して抵抗Ｒ１に電流が供給され、これによりトランジスタＴ１のゲート電圧Ｖ１（制御電圧としての第１の基準電圧）が決まり、記録ヘッドを構成する電圧変換回路に電源電圧（Ｖ１−Ｖgs）が供給される。ここで、ＶgsはトランジスタＴ１のゲート・ソース間の電圧を示しており、電圧（Ｖ１−Ｖgs）は電圧ＶＨＴＭに等しい。

以上説明から理解できるように、本実施形態の構成を有する電圧発生回路を記録ヘッドに用いると、トランジスタＴ１のゲートに入力される電圧Ｖ１（第１の基準電圧）は電源ラインＶＨの変動に依存しない電圧となり、トランジスタＴ１は安定した電圧を発生させることが可能になる。また、トランジスタＴ１のゲートに入力される電圧Ｖ１が電源ラインＶＨの変動に依存しないことから、ヒータに供給されている電源ラインＶＨの電源電圧を変化させても電圧発生回路の出力電圧ＶＨＴＭは変化しないので、記録ヘッドを作成した後でもヒータが発生する熱エネルギーを調整することができる。そのため、吐出エネルギーを調整するために記録ヘッド（特に電圧発生回路）を再び設計し直して新たに製作する必要はないので、記録ヘッドの開発時間と開発コストを低減することができる。さらに、基準電流源をロジック電源電圧と同じ低い電圧で構成しているので、消費電力の観点から見ても基準電流源を高電圧電源ＶＨで構成するより有利であり、また、記録ヘッドが必要とする外部から供給される電源の数を少なくすることができるという利点がある。

なお、本実施形態でも、出力端に接続されるトランジスタに電界効果型トランジスタであるｎＭＯＳトランジスタを使用した例を説明しているが、出力端に接続されるトランジスタは必ずしもこれに限定されるものではなく、ＮＰＮトランジスタであっても構わない。

（第３の実施形態）
図３は、本発明の第３の実施形態に係る記録ヘッドを駆動する駆動回路における電圧発生回路の構成を示す回路図である。なお、本実施形態の記録ヘッドにおける駆動回路の電圧発生回路以外の部分は、前述した実施形態と同じく図１３に示した従来技術と同様であるので、駆動回路の他の部分に関する説明は省略する。

本実施形態における電圧発生回路では、第１のトランジスタであるｎＭＯＳトランジスタＴ１のゲートに、第１の電流電圧変換回路を構成する第１の抵抗素子である抵抗Ｒ１の一端が接続され、抵抗Ｒ１の他端がＧＮＤ電位に接続されている。トランジスタＴ１のソースは第２の抵抗Ｒ２の一端に接続され、抵抗Ｒ２の他端はＧＮＤ電位に接続されている。トランジスタＴ１のソースは電圧発生回路の出力端となり、記録ヘッドを構成する内部電源ラインとして、図１３に示すように電圧変換回路に電源ＶＨＴＭを供給し、さらに、パワートランジスタ１０２（図１３参照）を制御する制御信号用の電圧を供給している。トランジスタＴ１のドレインは、第１の電源である電源ラインＶＨに接続されている。

抵抗Ｒ１とトランジスタＴ１のゲートとの接続点には、電圧制御電流源を構成する第２のトランジスタであるｐＭＯＳトランジスタＴ２のドレインが接続されており、トランジスタＴ２を通して供給される電流を抵抗Ｒ１に流すことで、トランジスタＴ１のゲートに与える制御電圧としての第１の基準電圧Ｖ１を発生させている。

ｐＭＯＳトランジスタＴ２のソースと、第２の電流電圧変換回路を構成する第３のトランジスタであるｐＭＯＳトランジスタＴ３のソースが電源ラインＶＨに接続されており、トランジスタＴ２のゲートは、トランジスタＴ３のゲートと、トランジスタＴ３のドレインとに接続されている。言い換えれば、トランジスタＴ２，Ｔ３はカレントミラー回路を構成している。

トランジスタＴ３のドレイン及びゲートは、第４のトランジスタであるｎＭＯＳトランジスタＴ４のドレインに接続されており、トランジスタＴ４のソースは、第３の抵抗Ｒ３の一端に接続されていると共に、ｎＭＯＳトランジスタＴ５のゲートに接続されている。

抵抗Ｒ３の他端はＧＮＤ電位に接続されている。トランジスタＴ５のドレインは、トランジスタＴ４のゲートおよびｐＭＯＳトランジスタＴ７のドレインに接続されている。トランジスタＴ７のゲートはｐＭＯＳトランジスタＴ８のゲートおよびドレインに接続されており、トランジスタＴ７，Ｔ８もカレントミラー構造を構成している。

トランジスタＴ７，Ｔ８のソースは電源ラインＶＤＤに接続されている。電源ＶＤＤは、記録ヘッドを構成するロジック部に供給されている電源である。トランジスタＴ８のドレインおよびゲートはｎＭＯＳトランジスタＴ６に接続されており、トランジスタＴ５のソースとトランジスタＴ６のソースとは、互いに接続されて、第５の抵抗Ｒ５を介してＧＮＤ電位に接続されている。

抵抗Ｒ４は、一端が第２の電源である電源ラインＶＤＤに接続され、他端が第１のダイオードＤ１のアノードに接続されている。ダイオードＤ１のカソードは、第２のダイオードＤ２のアノードに接続され、ダイオードＤ２のカソードはＧＮＤ電位に接続されている。

トランジスタＴ６のゲートには、抵抗Ｒ４とダイオードＤ１との接続点に発生する電圧Ｖ４が第２の基準電圧として入力されている。

本実施形態における第２の基準電圧Ｖ４を抵抗Ｒ４とダイオードＤ１，Ｄ２から発生させているのは、トランジスタＴ５，Ｔ６，Ｔ７，Ｔ８、及び、抵抗Ｒ５で構成される差動増幅器の電流源となる抵抗Ｒ５に安定に電流を流すためであり、第２の実施形態で説明した回路構成で発生する第２の基準電圧Ｖ２（図２参照）を用いて抵抗Ｒ５に安定に電流が流せるのであれば、そのような第２の基準電圧Ｖ２をトランジスタＴ６のゲートに入力しても良い。

上記の構成では、ｐＭＯＳトランジスタＴ２及びＴ３のゲートに入力される電圧は、第２の基準電圧Ｖ４に基づいて電流を発生させる第３の電圧電流変換回路（ｎＭＯＳトランジスタＴ４および抵抗Ｒ３）からの出力電流に相関している。

次に、本実施形態に係る電圧発生回路の動作を簡単に説明する。

本実施形態においても、トランジスタＴ５，Ｔ６，Ｔ７，Ｔ８で構成される差動増幅器は、第２の基準電圧Ｖ４とトランジスタＴ４のソース電位Ｖ２とが等しくなるようにトランジスタＴ４のゲート電位を制御する。すると、抵抗Ｒ３の両端に発生した電位差によって電流が発生し、トランジスタＴ２，Ｔ３で構成されたカレントミラー構造を介して抵抗Ｒ１に電流が供給され、これによりトランジスタＴ１のゲート電圧Ｖ１（制御電圧としての第１の基準電圧）が決まり、記録ヘッドを構成する電圧変換回路に電源電圧（Ｖ１−Ｖgs）が供給される。ここで、ＶgsはトランジスタＴ１のゲート・ソース間の電圧を示しており、電圧（Ｖ１−Ｖgs）は電圧ＶＨＴＭに等しい。

以上説明から理解できるように、本実施形態においても、本実施形態の構成を有する電圧発生回路を記録ヘッドに用いると、トランジスタＴ１のゲートに入力される電圧Ｖ１（第１の基準電圧）は電源ラインＶＨの変動に依存しない電圧となり、トランジスタＴ１は安定した電圧を発生させることが可能になる。また、トランジスタＴ１のゲートに入力される電圧Ｖ１（第１の基準電圧）が電源ラインＶＨの変動に依存しないことから、ヒータに供給されている電源ラインＶＨの電源電圧を変化させても電圧発生回路の出力電圧ＶＨＴＭは変化しないので、記録ヘッドを作成した後でもヒータが発生する熱エネルギーを調整することができる。そのため、吐出エネルギーを調整するために記録ヘッド（特に電圧発生回路）を再び設計し直して新たに製作する必要はないので、記録ヘッドの開発時間と開発コストを低減することができる。さらに、基準電流源をロジック電源電圧と同じ低い電圧で構成しているので、消費電力の観点から見ても基準電流源を高電圧電源ＶＨで構成するより有利であり、また、記録ヘッドが必要とする外部から供給される電源の数を少なくすることができるという利点がある。

なお、本実施形態でも、出力端に接続されるトランジスタに電界効果型トランジスタであるｎＭＯＳトランジスタを使用しているが、出力端に接続されるトランジスタは必ずしもこれに限定されるものではなく、ＮＰＮトランジスタであっても構わない。

（第４の実施形態）
図３を参照して説明した第３の実施形態における電圧発生回路では、ｎＭＯＳトランジスタＴ１のゲートに入力される電圧Ｖ１（第１の基準電圧）を抵抗Ｒ１のみによって決めていたが、この構成では、電圧発生回路の出力電圧ＶＨＴＭにトランジスタＴ１のゲート・ソース間電圧Ｖgsの変動成分等が含まれることになる。

そこで本実施形態では、トランジスタＴ１の電圧Ｖgsに関わらず電圧発生回路の出力電圧ＶＨＴＭを安定させるために、図４に示すように、トランジスタＴ２のドレインと抵抗Ｒ１との間にｎＭＯＳトランジスタＴ９が設けられている。なお、本実施形態に係る図４の電圧発生回路は、トランジスタＴ９が設けられている点を除いては図３に示した第３の実施形態に係る電圧発生回路と同じであるので、以下ではその相違点のみを説明する。

本実施形態の電圧発生回路は、図４に示すように、前述の実施形態で説明したようにしてトランジスタＴ２を通して供給される電流を、ｎＭＯＳトランジスタＴ９を介して抵抗Ｒ１に供給するように構成されている。具体的には、トランジスタＴ９のゲートとドレインがトランジスタＴ２のドレインとトランジスタＴ１のゲートとに接続され、トランジスタＴ９のソースが抵抗Ｒ１に接続されている。トランジスタＴ１のゲートには、抵抗Ｒ１に定電流を流すことにより発生する制御電圧としての第１の基準電圧である電圧Ｖ５に相関する電圧が入力される。ここで、定常状態におけるトランジスタＴ１及びＴ９に流れる電流密度は等しくする。

本実施形態の構成を用いることで、トランジスタＴ１のゲート・ソース間の電圧Ｖgsに関わらず電圧発生回路の出力電圧ＶＨＴＭを安定させることができる。また、出力電圧ＶＨＴＭは、第１の基準電圧である電圧Ｖ５と等しい電圧である。したがって、出力電圧ＶＨＴＭはＶＤＤ電源電圧に相関のある電圧となり、出力電圧の設計および管理が容易になる。

本実施形態による電圧発生回路を記録ヘッドに用いた場合にも、前述の実施形態と同様の効果を得ることができる。

（第５の実施形態）
図５は、本発明の第５の実施形態に係る記録ヘッドを駆動する駆動回路における電圧発生回路の構成を示す回路図である。なお、本実施形態の記録ヘッドにおける駆動回路の電圧発生回路以外の部分は、前述した実施形態と同じく図１３に示した従来技術と同様であるので、駆動回路の他の部分に関する説明は省略する。

本実施形態における電圧発生回路は、図２に示した構成の電圧発生回路における抵抗Ｒ５およびダイオードＤ１に代えて、バンドギャップリファレンス回路３０１を用いて第２の基準電圧である電圧Ｖ６を発生させるように構成されている。本実施形態の電圧発生回路におけるその他の構成は、図２に示した電圧発生回路と同様であるので、それらに関する詳しい説明は省略する。

図５に示すように、バンドギャップリファレンス回路３０１は、ロジック部の電源ラインＶＤＤとＧＮＤ電位との間に構成されており、その出力電圧Ｖ６を差動増幅器ＡＭＰ１の正入力端子に入力している。なお、ロジック部で使用する電源ラインＶＤＤから第２の基準電圧Ｖ６を発生させているのは、ロジック部の電圧は、ヒータが接続されている高電圧電源ラインＶＨに対して、記録ヘッドの開発途中で変更されることが無いためである。

このように、第２の基準電圧Ｖ６の発生にバンドギャップリファレンス回路３０１を用いることにより、温度に対して変動が少なく、かつ電源電圧ＶＤＤの変動にほとんど依存しない第２の基準電圧Ｖ６を得ることができる。

なお、図５に示した構成の電圧発生回路では、第１のトランジスタであるｎＭＯＳトランジスタＴ１のゲートに入力される電圧Ｖ１（制御電圧としての第１の基準電圧）が抵抗Ｒ１のみによって決められているが、この構成では、電圧発生回路の出力電圧ＶＨＴＭにトランジスタＴ１のゲート・ソース間電圧Ｖgsの変動成分等が含まれることがある。そのため、トランジスタＴ１の電圧Ｖgsに関わらず電圧発生回路の出力電圧ＶＨＴＭを安定させるために、第４の実施形態において図４を参照して説明したように、トランジスタＴ９のゲートとドレインをトランジスタＴ２のドレインとトランジスタＴ１のゲートに接続し、トランジスタＴ９のソースを抵抗Ｒ１に接続することによって、トランジスタＴ１のゲート・ソース間電圧Ｖgsの変動成分等に対する補正を行うことも可能である。

（第６の実施形態）
図６は、本発明の第６の実施形態に係る記録ヘッドを駆動する駆動回路における電圧発生回路の構成を示す回路図である。なお、本実施形態の記録ヘッドにおける駆動回路の電圧発生回路以外の部分は、前述した実施形態と同じく図１３に示した従来技術と同様であるので、駆動回路の他の部分に関する説明は省略する。

本実施形態は、バンドギャップリファレンス回路を用いている点では第５の実施形態と同じである。しかしながら、図５に示す第５の実施形態の電圧発生回路では、温度に依存しない第２の基準電圧Ｖ６を発生させ、これを定電流に変換し、その定電流に基づいて第１の基準電圧Ｖ１を発生させている。これに対し、図６に示す本実施形態の電圧発生回路は、温度に依存しない基準電流Ｉ３を発生させ、これに基づいて第１の基準電圧Ｖ１を発生させている点において、第５の実施形態の電圧発生回路と異なっている。

本実施形態における電圧発生回路では、第１のトランジスタであるｎＭＯＳトランジスタＴ１のゲートに、第１の電流電圧変換回路を構成する第１の抵抗素子である抵抗Ｒ１の一端が接続され、抵抗Ｒ１の他端がＧＮＤ電位に接続されている。トランジスタＴ１のソースは抵抗Ｒ２の一端に接続され、抵抗Ｒ２の他端はＧＮＤ電位に接続されている。トランジスタＴ１のソースは電圧発生回路の出力端となり、記録ヘッドを構成する内部電源ラインとして、図１３に示すように電圧変換回路に電源ＶＨＴＭを供給し、さらに、パワートランジスタ１０２（図１３参照）を制御する制御信号用の電圧を供給している。トランジスタＴ１のドレインは、第１の電源である電源ラインＶＨに接続されている。

抵抗Ｒ１とトランジスタＴ１のゲートとの接続点には、電圧制御電流源を構成する第２のトランジスタであるｐＭＯＳトランジスタＴ２のドレインが接続されており、トランジスタＴ２を通して供給される電流を抵抗Ｒ１に流すことで、トランジスタＴ１のゲートに与える電圧を発生させている。ｐＭＯＳトランジスタＴ２のソースと、第２の電流電圧変換回路を構成する第３のトランジスタであるｐＭＯＳトランジスタＴ３のソースが電源ラインＶＨに接続されており、トランジスタＴ２のゲートは、トランジスタＴ３のゲートと、トランジスタＴ３のドレインに接続されている。すなわちトランジスタＴ２，Ｔ３はカレントミラー構造を構成している。

トランジスタＴ３のドレイン及びゲートは、電圧制御電流源を構成するトランジスタであるｎＭＯＳトランジスタＴ１１のドレインに接続されており、トランジスタＴ１１のソースはＧＮＤ電位に接続されている。トランジスタＴ１１のゲートは、ｎＭＯＳトランジスタＴ１２のゲートと、トランジスタＴ１２のドレインと、ｐＭＯＳトランジスタＴ１３のドレインと、ｐＭＯＳトランジスタＴ１５のドレインとに接続されている。トランジスタＴ１２のソースはＧＮＤ電位に接続されている。このように、トランジスタＴ１１，Ｔ１２はカレントミラー構造を構成している。

トランジスタＴ１３のソースとｐＭＯＳトランジスタＴ１４のソースは電源ラインＶＤＤに接続されている。トランジスタＴ１３のゲートはトランジスタＴ１４のゲートおよびドレインに接続されており、トランジスタＴ１３，Ｔ１４はカレントミラー構造を構成している。トランジスタＴ１３，Ｔ１４のゲートとトランジスタＴ１４のドレインは、ｎＭＯＳトランジスタＴ１８のドレインに接続されている。

また、トランジスタＴ１５のソースとｐＭＯＳトランジスタＴ１６のソースとｐＭＯＳトランジスタＴ１７のソースは、電源ラインＶＤＤに接続されている。トランジスタＴ１５のゲートは、トランジスタＴ１６のゲートと、トランジスタＴ１６のドレインと、トランジスタＴ１７のゲートと、ｎＭＯＳトランジスタＴ１９のドレインとに接続されている。トランジスタＴ１５，Ｔ１６，Ｔ１７はこのようにしてカレントミラー構造を構成している。

トランジスタＴ１８のソースは抵抗Ｒ１１の一端に接続されている。抵抗Ｒ１１の他端はＧＮＤ電位に接続されている。トランジスタＴ１８のゲートは、トランジスタＴ１９のゲートと、ｎＭＯＳトランジスタＴ２０のゲートおよびドレインと、トランジスタＴ１７のドレインとに接続されている。トランジスタＴ１９のソースは抵抗Ｒ１２の一端に接続され、抵抗Ｒ１２の他端は第１のダイオードＤ１１のアノードに接続され、第１のダイオードＤ１１のカソードはＧＮＤ電位に接続されている。トランジスタＴ２０のソースは第２のダイオードＤ１２のアノードに接続され、第２のダイオードＤ１２のカソードはＧＮＤ電位に接続されている。

続いて、本実施形態に係る電圧発生回路の動作を説明する。

トランジスタＴ２０，Ｔ１９，Ｔ１８のゲート・ソース間電圧Ｖgsが同一であるとすると、図６中に示した電圧Ｖ６，Ｖ７，Ｖ８は同電位Ｖ_BE12（第２のダイオードＤ１２の順方向電圧）である。従って、抵抗Ｒ１２に流れる電流Ｉ１は、

（ただし、Ｖ_BE11は第１のダイオードＤ１１の順方向電圧）
で求められる。ここで、各ダイオードＤ１１，Ｄ１２に流れる電流が同一で、かつそれらの面積比を１：Ｎとすると、

となり、式（２）より、

が得られる。ここで、式（３）を式（１）に代入すると、

となり、温度変化による電流の変化は、

で表され、正の温度特性を持つ。次に、抵抗Ｒ１１に流れる電流Ｉ２は、

と表される。ここでほぼ、Ｖ_BE12 ∝ −２ｍＶ／℃であるため、電流Ｉ２の温度変化による電流の変化は、

で表され、負の温度特性を持つ。トランジスタＴ１２に流れる電流Ｉ３は、このＩ１とＩ２を適当な比（１：Ｍ）で混合したものであり、電流Ｉ３の温度変化による電流変化は式（５）と式（６）から、

で表され、Ｉ３＝０になるように混合比Ｍを設定することで、温度に依存しない基準電流Ｉ３を発生させることができる。

本実施形態の電圧発生回路は、このようにして温度に依存しない基準電流Ｉ３を発生させ、これに基づいて抵抗Ｒ１に電流を流すことで、温度に対して変動が少なく、かつ電源ラインＶＨおよび電源電圧ＶＤＤの変動にほとんど依存しない第１の基準電圧Ｖ１を発生させることができる。ロジック部で使用する電源ラインＶＤＤから基準電流Ｉ３を発生させているのは、ロジック部の電圧は、ヒータが接続されている高電圧電源ラインＶＨに対して、記録ヘッドの開発途中で変更されることが無いためである。

なお、図６に示した構成の電圧発生回路では、第１のトランジスタであるｎＭＯＳトランジスタＴ１のゲートに入力される電圧Ｖ１（第１の基準電圧）が抵抗Ｒ１のみによって決められているが、この構成では、電圧発生回路の出力電圧ＶＨＴＭにトランジスタＴ１のゲート・ソース間電圧Ｖgsの変動成分等が含まれることがある。そのため、トランジスタＴ１の電圧Ｖgsに関わらず電圧発生回路の出力電圧ＶＨＴＭを安定させるために、第４の実施形態において図４を参照して説明したように、トランジスタＴ９のゲートとドレインをトランジスタＴ２のドレインとトランジスタＴ１のゲートに接続し、トランジスタＴ９のソースを抵抗Ｒ１に接続することによって、トランジスタＴ１のゲート・ソース間電圧Ｖgsの変動成分等に対する補正を行うことも可能である。

（第７の実施形態）
図７は本発明の第７の実施形態に係る記録ヘッドを駆動する駆動回路における電圧発生回路の構成を示す回路図であり、図８は図７に示した構成の電圧発生回路の一回路例を示す回路図である。なお、本実施形態の記録ヘッドにおける駆動回路の電圧発生回路以外の部分は、前述した実施形態と同じく図１３に示した従来技術と同様であるので、駆動回路の他の部分に関する説明は省略する。

本実施形態における電圧発生回路は、電圧制御電流源を構成する第２のトランジスタであるｐＭＯＳトランジスタＴ２のアーリー効果による電流誤差を検知する誤差電流検知器４０１と、その誤差電流を出力電流から差し引く電流引算器４０２とを含む誤差電流除去手段を備え、電源ラインＶＨの電圧変動に依存しない第１の基準電圧Ｖ１を発生させるように構成されている。

抵抗Ｒ１とトランジスタＴ１のゲートとの接続点には、電圧制御電流源を構成する第２のトランジスタであるｐＭＯＳトランジスタＴ２のドレインが接続されており、トランジスタＴ２を通して供給される電流を抵抗Ｒ１に流すことで、トランジスタＴ１のゲートに与える電圧を発生させている。トランジスタＴ２のソースと、ｐＭＯＳトランジスタＴ３のソースと、ｐＭＯＳトランジスタＴ３０のソースは電源ラインＶＨに接続されており、トランジスタＴ２のゲートは、トランジスタＴ３０のゲートと、トランジスタＴ３のゲートおよびドレインと、定電流源Ｉａとに接続されている。このように、トランジスタＴ２，Ｔ３，Ｔ３０はカレントミラー構造を構成している。

トランジスタＴ３０のドレインは誤差電流検知器４０１に接続されており、その誤差電流検知器４０１で検知された誤差電流は、トランジスタＴ２のドレインに接続された電流引算器４０２によって、トランジスタＴ２からの出力電流から差し引かれるように構成されている。

図７に示した構成の電圧発生回路の一例を図８を参照して具体的に説明すると、図７に示した誤差電流検知器４０１と電流引算器４０２は、主として図８に示すトランジスタＴ３１，Ｔ３２，Ｔ３３によって構成されている。

トランジスタＴ３０のドレインは、ｎＭＯＳトランジスタＴ３１のドレインと、ｎＭＯＳトランジスタＴ３２のドレインおよびゲートと、ｎＭＯＳトランジスタＴ３３のゲートとに接続されている。トランジスタＴ３１のソースはＧＮＤ電位に接続され、トランジスタＴ３１のゲートはｎＭＯＳトランジスタＴ２１のゲートと、ｎＭＯＳトランジスタＴ２２のゲートおよびドレインとに接続されている。トランジスタＴ２１，Ｔ２２は互いのゲートが接続されており、カレントミラー構造を構成している。

トランジスタＴ３２のソースとトランジスタＴ３３のソースはＧＮＤ電位に接続されている。トランジスタＴ３２，３３は互いのゲートが接続されており、カレントミラー構造を構成している。トランジスタＴ３３のドレインは、トランジスタＴ２のドレインとトランジスタＴ１のゲートと抵抗Ｒ１との接続点に接続されている。

続いて、図８を参照して、本実施形態に係る電圧発生回路の動作を説明する。

トランジスタＴ３のドレイン側を流れる定電流Ｉ４は、カレントミラー構造を構成するトランジスタＴ２，Ｔ３０の各々によって折り返される。トランジスタＴ２で折り返されてそのドレイン側に流れる電流は、トランジスタＴ２のアーリー効果による誤差電流を含み、Ｉ４＋ΔＩ４となる。また、トランジスタＴ３０で折り返されてそのドレイン側に流れる電流も、トランジスタＴ３０のアーリー効果による誤差電流を含み、Ｉ４＋ΔＩ４'となる。

ここで、トランジスタＴ３１は電流Ｉ４を流す電流源であり、これにより、トランジスタＴ３２のドレインには、Ｉ４＋ΔＩ４'−Ｉ４＝ΔＩ４'の電流が流される。この電流ΔＩ４'は、トランジスタＴ３２，３３で構成されているカレントミラー構造によって折り返されてトランジスタＴ３３のドレイン側に流され、トランジスタＴ２のドレインから流れてくる電流Ｉ４＋ΔＩ４から電流ΔＩ４'が差し引かれる。これにより、抵抗Ｒ１に流れる電流は、Ｉ４＋ΔＩ４−ΔＩ４'となる。したがって、ΔＩ４＝ΔＩ４'となるようにこの回路を設計すると、抵抗Ｒ１には電流源Ｉ４しか流れなくなるので、トランジスタＴ２のアーリー効果による誤差電流をなくすことができる。

ΔＩ４＝ΔＩ４'となるようにするためには、図８における電圧Ｖ８と電圧Ｖ１を同電位にする必要がある。その方策としては、図８で示したノードａ（トランジスタＴ３１のドレインとトランジスタＴ３２のドレインとの間）に抵抗を挿入したり、あるいはダイオードを挿入したりすることが考えられる。

また、上記では、ｎＭＯＳトランジスタで構成されたカレントミラー構造のアーリー効果の影響は無視して説明しているが、ｎＭＯＳトランジスタで構成されたカレントミラー構造のアーリー効果を抑える方策としては、カレントミラー構造をカスケード接続すること等が可能である。

以上説明したとおり、本実施形態の構成によれば、トランジスタＴ２のアーリー効果を抑えることができ、電源ラインＶＨの電圧変動による出力電圧（ＶＨＴＭ）の変動を抑えることができる。

（その他の実施形態）
次に、第１から第７のいずれかの実施形態の回路構造を有するインクジェット記録ヘッド用基体について説明する。図９は、インクジェット記録ヘッド用基体の詳細構成を示す斜視図である。

図９に示すように、インクジェット記録ヘッド用基体８０８は、複数の吐出口８００に連通した液路８０５を形成するための流路壁部材８０１と、インク供給口８０３を有する天板８０２とを組み付けることにより、インクジェット記録方式の記録ヘッド８１０を構成できる。この場合、インク供給口８０３から注入されるインクが内部の共通液室８０４へ蓄えられて各液路８０５へ供給され、その状態で基体８０８上の発熱部８０６を駆動することで吐出口８００からインクの吐出がなされる。

また、図９に示す記録ヘッド８１０をインクジェット記録装置本体に装着し、装置本体から記録ヘッド８１０へ付与される信号をコントロールすることにより、高速記録、高画質記録を実現できるインクジェット記録装置を提供することができる。

次に、図９に示す記録ヘッド８１０を用いたインクジェット記録装置について説明する。図１０は、本発明の一実施形態に係るインクジェット記録装置９００を示す外観斜視図である。

図１０において、記録ヘッド８１０は、駆動モータ９０１の正逆回転に連動して駆動力伝達ギア９０２，９０３を介して回転するリードスクリュー９０４の螺旋溝９２１に対して係合するキャリッジ９２０上に搭載されており、駆動モータ９０１の駆動力によってキャリッジ９２０と共にガイド９１９に沿って矢印ａ又はｂ方向に往復移動可能となっている。不図示の記録媒体給送装置によってプラテン９０６上に搬送される記録用紙Ｐ用の紙押え板９０５は、キャリッジ移動方向に沿って記録用紙Ｐをプラテン９０６に対して押圧する。

フォトカプラ９０７，９０８は、キャリッジ９２０に設けられたレバー９０９のフォトカプラ９０７，９０８が設けられた領域での存在を確認して駆動モータ９０１の回転方向の切換等を行うためのホームポジション検知手段である。支持部材９１０は記録ヘッド８１０の全面をキャップするキャップ部材９１１を支持し、吸引手段９１２はキャップ部材９１１内を吸引し、キャップ内開口５１３を介して記録ヘッド８１０の吸引回復を行う。移動部材９１５は、クリーニングブレード９１４を前後方向に移動可能にし、クリーニングブレード９１４及び移動部材９１５は、本体支持板９１６に支持されている。クリーニングブレード９１４は、図示の形態でなく周知のクリーニングブレードを本実施形態にも適用できることは言うまでもない。また、レバー９１７は、吸引回復の吸引を開始するために設けられ、キャリッジ９２０と係合するカム９１８の移動に伴って移動し、駆動モータ９０１からの駆動力がクラッチ切換等の公知の伝達手段で移動制御される。記録ヘッド８１０に設けられた発熱部８０６に信号を付与したり、駆動モータ９０１等の各機構の駆動制御を司ったりする記録制御部（不図示）は、装置本体側に設けられている。

上述のような構成のインクジェット記録装置９００は、記録媒体給送装置によってプラテン９０６上に搬送される記録用紙Ｐに対し、記録ヘッド８１０が記録用紙Ｐの全幅にわたって往復移動しながら記録を行うものであり、記録ヘッド８１０は、前述の各実施形態の回路構造を有するインクジェット記録ヘッド用基体を用いて製造されているため、高精度で高速な記録が可能となる。

次に、上述した装置の記録制御を実行するための制御回路の構成について説明する。図１１はインクジェット記録装置９００の制御回路の構成を示すブロック図である。制御回路を示す同図において、符号１７００は記録信号を入力するインターフェース、符号１７０１はＭＰＵ、符号１７０２はＭＰＵ１７０１が実行する制御プログラムを格納するプログラムＲＯＭ、符号１７０３は各種データ（上記記録信号やヘッドに供給される記録データ等）を保存しておくダイナミック型のＲＡＭ（ＤＲＡＭ）をそれぞれ示している。

また、符号１７０４は記録ヘッド１７０８に対する記録データの供給制御を行うゲートアレイを示しており、このゲートアレイ１７０４はインターフェース１７００、ＭＰＵ１７０１、ＲＡＭ１７０３間のデータ転送制御も行う。符号１７１０は記録ヘッド１７０８を搬送するためのキャリアモータ、符号１７０９は記録紙搬送のための搬送モータをそれぞれ示している。符号１７０５はヘッドを駆動するヘッドドライバを示し、符号１７０６，１７０７はそれぞれ搬送モータ１７０９、キャリアモータ１７１０を駆動するためのモータドライバを示している。

上記構成の動作を説明すると、インターフェース１７００に記録信号が入るとゲートアレイ１７０４とＭＰＵ１７０１との間で記録信号がプリント用の記録データに変換される。そして、モータドライバ１７０６，１７０７が駆動されると共に、ヘッドドライバ１７０５に送られた記録データに従って記録ヘッドが駆動され、記録動作が行われる。

以上の説明においては、インクジェット記録ヘッド用基体をインクジェット方式の記録ヘッドに採用した例について説明したが、本発明に基づく基体構造は、たとえば、サーマルヘッド用基体にも応用できるものである。

本発明は、特にインクジェット記録方式の中でも出願人の提唱する、熱エネルギーを利用してインクを吐出する方式の記録ヘッド、記録装置において、優れた効果をもたらすものである。

その代表的な構成や原理については、例えば、米国特許第４，７２３，１２９号明細書、同第４，７４０，７９６号明細書に開示されている基本的な原理を用いて行うものが好ましい。この方法はいわゆるオンデマンド型、コンティニュアス型のいずれにも適用可能であるが、特に、オンデマンド型の場合には、液体（インク）が保持されているシートや液路に対応して配置されている電気熱変換体に、記録情報に対応していて該沸騰を越える急速な温度上昇を与える少なくとも一つの駆動信号を印加することによって、電気熱変換体に熱エネルギーを発生せしめ、記録ヘッドの熱作用面に膜沸騰させて、結果的にこの駆動信号に一対一対応し液体（インク）内の気泡を形成できるので有効である。この気泡の成長、収縮により吐出用開口を介して液体（インク）を吐出させて、少なくとも一つの滴を形成する。この駆動信号をパルス形状とすると、即時適切に気泡の成長収縮が行なわれるので、特に応答性に優れた液体（インク）の吐出が達成でき、より好ましい。このパルス形状の駆動信号としては、米国特許第４，４６３，３５９号明細書、同第４，３４５，２６２号明細書に記載されているようなものが適している。なお、上記熱作用面の温度上昇率に関する発明の米国特許第４，３１３，１２４号明細書に記載されている条件を採用すると、さらに優れた記録を行うことができる。

記録ヘッドの構成としては、上述の各明細書に開示されているような吐出口、液路、電器熱変換体の組み合わせ構成（直線状液流路または直角液流路）の他に熱作用部が屈曲する領域に配置されている構成を開示する米国特許第４，５５８，３３３号明細書、米国特許第４，４５９，６００号明細書を用いた構成も本発明に含まれるものである。加えて、複数の電気熱変換体に対して、共通するスリットを電気熱変換体の吐出部とする構成を開示する特開昭５９−１２３６７０号公報や熱エネルギーの圧力波を吸収する開口を吐出部に対応させる構成を開示する特開昭５９−１３８４６１号公報に基づいた構成としても本発明は有効である。

さらに、記録装置が記録できる最大記録媒体の幅に対応した長さを有するフルラインタイプの記録ヘッドとしては、上述した明細書に開示されているような複数記録ヘッドの組み合わせによって、その長さを満たす構成や一体的に形成された一個の記録ヘッドとしての構成のいずれでもよいが、本発明は、上述した効果を一層有効に発揮することができる。

＜インクジェット記録ヘッドの他の形態＞
図１２に示すように、他の形態に係るインクジェット記録ヘッド８１０は、複数の吐出口８００を有する記録ヘッド部８１１と、この記録ヘッド部８１１に供給するためのインクを保持するインク容器８１２とを備えている。インク容器８１２は、境界線Ｋを境に記録ヘッド部８１１に着脱可能に設けられている。インクジェット記録ヘッド８１０には、図１０に示す記録装置に搭載された時にキャリッジ側からの電気信号を受け取るための電気的コンタクト（不図示）が設けられており、この電気信号によってヒータが駆動される。インク容器８１２の内部には、インクを保持するために繊維質状もしくは多孔質状のインク吸収体が設けられており、これらのインク吸収体によってインクが保持されている。

なお、インクジェット記録ヘッド８１０の記録ヘッド部８１１とインク容器８１２とは、一体的に構成されていてもよい。

本発明は、その趣旨を逸脱しない範囲で上記実施形態を修正又は変更したものに適用可能である。

本発明は、複数の機器（例えばホストコンピュータ、インターフェース機器、リーダ、プリンタなど）から構成されるシステムに適用しても、１つの機器からなる装置（例えば、複写機、ファクシミリ装置等）に適用してもよい。

本発明の第１の実施形態に係る記録ヘッドを駆動する駆動回路における電圧発生回路の構成を示す回路図である。本発明の第２の実施形態に係る記録ヘッドを駆動する駆動回路における電圧発生回路の構成を示す回路図である。本発明の第３の実施形態に係る記録ヘッドを駆動する駆動回路における電圧発生回路の構成を示す回路図である。本発明の第４の実施形態に係る記録ヘッドを駆動する駆動回路における電圧発生回路の構成を示す回路図である。本発明の第５の実施形態に係る記録ヘッドを駆動する駆動回路における電圧発生回路の構成を示す回路図である。本発明の第６の実施形態に係る記録ヘッドを駆動する駆動回路における電圧発生回路の構成を示す回路図である。本発明の第７の実施形態に係る記録ヘッドを駆動する駆動回路における電圧発生回路の構成を示す図である。図７に示した構成の電圧発生回路の一回路例を示す回路図である。インクジェット記録ヘッド用基体の詳細構成を示す斜視図である。本発明の一実施形態に係るインクジェット記録装置を示す外観斜視図である。インクジェット記録装置の制御回路の構成を示すブロック図である。他の形態に係るインクジェット記録ヘッドを示す斜視図である。従来のインクジェット方式の記録装置に搭載される記録ヘッドの回路構成を示す図である。図１３に示した電圧発生回路の回路構成を示す図である。図１３に示す記録ヘッドの駆動回路を駆動するための各種信号のタイミングチャートである。

符号の説明

３０１バンドギャップリファレンス電圧発生回路
４０１誤差電流検知器
４０２電流引算器
８００吐出口
８０１流路壁部材
８０２天板
８０３インク供給口
８０４共通液室
８０５流路
８０６発熱部
８０８基体
８１０記録ヘッド
８１１記録ヘッド部
８１２インク容器
９００インクジェット記録装置
９０１駆動モータ
９０２，９０３駆動力伝達ギア
９０４リードスクリュー
９０５紙押え板
９０６プラテン
９０７，９０８フォトカプラ
９０９，９１７レバー
９１０支持部材
９１１キャップ部材
９１２吸引手段
９１３キャップ内開口
９１４クリーニングブレード
９１５移動部材
９１６本体支持板
９１８カム
９１９ガイド
９２０キャリッジ
９２１螺旋溝
１７００インターフェース
１７０１ＭＰＵ
１７０２ＲＯＭ
１７０３ＤＲＡＭ
１７０４ゲートアレイ（Ｇ．Ａ．）
１７０５ヘッドドライバ
１７０６，１７０７モータドライバ
１７０８記録ヘッド
１７０９搬送モータ
１７１０キャリアモータ

Claims

第１の電源に接続された複数の記録素子と、該記録素子の各々に直列に接続され、前記記録素子の各々を独立に通電駆動するスイッチング素子と、該スイッチング素子を制御する制御信号用の電圧を供給する電圧発生回路と、前記第１の電源の電圧よりも小さな電圧の第２の電源で駆動されるロジック部と、前記電圧発生回路から電圧が供給されて前記ロジック部の出力に基づき前記制御信号を発生する電圧変換回路と、を有する記録ヘッドにおいて、
前記電圧発生回路は、接地電位に接続された第１の抵抗素子と、該第１の抵抗素子に定電流を流すことにより発生する第１の基準電圧、または、該第１の基準電圧に相関する電圧が制御電圧として入力される第１のトランジスタと、前記第１のトランジスタと前記接地電位との間に接続された第２の抵抗素子と、前記定電流を供給する電圧制御電流源と、を備え、前記第１のトランジスタと前記第２の抵抗素子との相互接続点から出力電圧が得られ、
前記電圧制御電流源は、前記第１の電源と前記第１のトランジスタとに接続する第２のトランジスタと、前記第１の電源に一端が接続して前記第２のトランジスタとともにカレントミラー回路を構成する第３のトランジスタと、前記接地電位に接続された第３の抵抗素子と、前記第３のトランジスタの他端と前記第３の抵抗素子との間に接続された第４のトランジスタと、前記第４のトランジスタのゲートに接続し前記第４のトランジスタと前記第３の抵抗素子との相互接続点の電位が第２の基準電圧となるように前記第４のトランジスタを制御する差動増幅器と、を備え、
前記差動増幅器は前記第２の電源によって駆動されることを少なくとも特徴とする記録ヘッド。
前記第１のトランジスタは電界効果型トランジスタであることを特徴とする、請求項１に記載の記録ヘッド。
前記第２の基準電圧は、前記第２の電源と接地電位との間に直列に接続された第４の抵抗素子とダイオードとによって発生させられ、前記第４の抵抗素子は一端が前記第２の電源に接続され他端が前記ダイオードのアノードに接続されており、前記ダイオードはカソードが前記接地電位に接続されていることを少なくとも特徴とする、請求項１または２に記載の記録ヘッド。
前記第４の抵抗素子は負の温度特性を有していることを特徴とする、請求項３に記載の記録ヘッド。
前記第２の基準電圧は、前記第２の電源と接地電位との間に接続されたバンドギャップリファレンス回路によって発生させられることを特徴とする、請求項１または２に記載の記録ヘッド。
前記電圧制御電流源は、前記第２のトランジスタのアーリー効果によって生じる誤差電流を除去する誤差電流除去手段を有していることを特徴とする、請求項１から５のいずれか１項に記載の記録ヘッド。
前記誤差電流除去手段は、前記第２のトランジスタから出力される出力電流に含まれている前記誤差電流を検知する誤差電流検知手段と、前記出力電流から前記誤差電流を差し引く電流演算手段とを含んでいることを特徴とする、請求項６に記載の記録ヘッド。
請求項１から７のいずれか１項に記載の記録ヘッドが用いられる記録装置。