JP4167459B2 - チップ状バリスタの製造方法 - Google Patents
チップ状バリスタの製造方法 Download PDFInfo
- Publication number
- JP4167459B2 JP4167459B2 JP2002217271A JP2002217271A JP4167459B2 JP 4167459 B2 JP4167459 B2 JP 4167459B2 JP 2002217271 A JP2002217271 A JP 2002217271A JP 2002217271 A JP2002217271 A JP 2002217271A JP 4167459 B2 JP4167459 B2 JP 4167459B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- ceramic body
- varistor
- shaped
- shaped ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thermistors And Varistors (AREA)
Description
【発明の属する技術分野】
本発明は、主成分として酸化亜鉛が使用され、内部電極及び外部電極として銀が使用されているチップ状バリスタの製造方法に関するものである。
【0002】
【従来の技術】
従来から種々のチップ状バリスタが知られているが、それらは典型的には、図5に示すように、酸化亜鉛を主成分とするチップ状セラミックス体1の中に所定間隔をおいて平行に内部電極2を埋設させるとともに、該内部電極2を前記チップ状セラミックス体1の両端部1a、1bに交互に露出させ、さらに両端部に露出している内部電極の一端部と通電可能に外部電極3が取り付けられた構造を有している。
【0003】
前記チップ状セラミックス体1は、主として一種の半導体である酸化亜鉛からなっているとともに微細な気孔を有しているので、チップ状バリスタの耐湿特性及び耐サージ特性を所定以上に維持させるとともに、前記外部電極3の上に内側めっき4a及び外側めっき4bを施すとき、それら電極に被覆されない前記チップ状セラミックス体1の非電極被覆面1cにめっきの金属を付着させないようにするために、前記非電極被覆面1cに高抵抗層5を被覆している。なお、外部電極3の表面に形成されている内側めっき4aはニッケルを主成分とするめっき層になっており、外側めっき4bは錫を主成分とするめっき層になっている。
【0004】
前記チップ状セラミックス体1に対する高抵抗層5の被覆方法として従来から種々の方法が提案されているが、両端部1a、1bに外部電極3が焼付けられたチップ状セラミックス体1をSiO2粉体に埋設してそれらを回転焼成炉の中で焼成することにより前記チップ状セラミックス体1の表面にSiO2を焼成するとともにチップ状セラミックス体1を構成する酸化亜鉛と反応させてZn2SiO4を主成分とする高抵抗層を形成する方法が提案されている(特開平10−70012号公報)。
【0005】
【発明が解決しようとする課題】
この方法で得られたバリスタは、耐湿特性、耐サージ特性及びめっきの付着性能に関し相応の効果を発揮しているが、前記高抵抗層5は、チップ状セラミックス体1とSiO2粉体との固体接触反応により形成されるので高抵抗層5が所定の厚みをもって均一に生成し難く製品の信頼性を損なうという問題がある。
【0006】
そこで本発明者等は上記問題を解消すべく鋭意研究したところ、前記固体接触反応系においてチップ状セラミックス体を形成する酸化亜鉛とSiO2粉末とが反応して生成するZn2SiO4が晶析する際に核材を存在させれば、チップ状セラミックス体の表面にZn2SiO4を主成分とする高抵抗層を迅速かつ均一に形成できるという事実を見出し、本発明を完成した。従って本発明の課題は、チップ状バリスタを構成するチップ状セラミックス体において外部電極に被覆されていない非電極被覆面にZn2SiO4を主成分とする高抵抗層を均一に形成可能なチップ状バリスタの製造方法を提供することにある。
【0007】
【課題を解決するための手段】
本請求項1発明は前記の課題を解決するために、主成分として酸化亜鉛が使用され、内部電極及び外部電極として銀が使用されているチップ状セラミックス体の表面と、少なくともケイ素化合物を含有する原料とを焼成反応させて、前記表面に酸化亜鉛とケイ酸化合物の反応生成物からなる高抵抗層を形成させる際、前記焼成反応の反応系に前記原料の平均粒径を基準にして1/1000〜1/10の範囲の平均粒径のケイ素化合物からなる核材を存在させるという手段を採用する。この態様において、平均粒径の小さい核材をチップ状セラミックス体の表面に付着させるべく、前記焼成反応を行なう前に、チップ状セラミックス体の表面に前記核材を付着させてから、前記原料の粉末を付着させる。更にこの態様において核材としてSiO 2 化合物、特にそれを均一にチップ状セラミックス体に付着させるために、コロイダルシリカを使用する。但し、コロイダルシリカを使用すると、そこから水分を蒸発させる必要があるので、チップ状セラミックス体の表面にコロイダルシリカを付着させた後、乾燥させるという手段を採用する。
【0008】
【発明の実施の形態】
次に図面を参照しながら本発明の好ましい実施の形態について詳述する。
(チップ状セラミックス体の製造)
主成分としての酸化亜鉛粉末100重量部に副成分として酸化コバルト、酸化マンガン、酸化ニッケル、酸化クロム、酸化アルミニウム、酸化チタン、酸化アンチモン等の粉末を5〜15重量部混合し、得られた原料粉末をボールミルで粉砕した後600〜950℃で仮焼した。しかる後に原料粉末に有機バインダ及び溶媒を混合して原料スラリーを得た。この原料スラリーをドクターブレード法で厚さ10〜100μmのグリーンシートを形成し、そのグリーンシートの上に銀ペーストを所定の大きさにスクリーン印刷することにより内部電極を形成した。
【0009】
上記のように製造したグリーンシートを内部電極同士が接触しないように、かつ上下に接触するグリーンシート上の内部電極の一端部が長さ方向に幾分ずれるように多数枚積層するとともに最も上層と最も下層に積層されたグリーンシート上に内部電極が印刷されていないにグリーンシートを重ねて内部電極を保護して、それが露出しないようにした。次いでグリーンシートの積層物を圧着して内部電極とグリーンシートとが厚み方向に交互に積層された圧着積層物を製造した後、その圧着積層物を裁断して両端面に内部電極が交互に露出したチップ状セラミックス体を製造した。
【0010】
(外部電極の形成)
次に上記のように製造されたチップ状セラミックス体の両端部に公知の手段により銀ペースト付着させて、図1に示す構造のチップ状セラミックス体6を得た。すなわち、チップ状セラミックス体1の両端部1a、1bに内側外部電極3aが接合したチップ状セラミックス体6を得た。
【0011】
(高抵抗層の形成)
前記チップ状セラミックス体6を平均粒径0.01〜0.4μmのSiO2粉体が1〜20重量%、水の中に含まれているコロイダルシリカの中に浸漬して、図2に示すように、前記外部電極3の表面以外の、チップ状セラミックス体6の表面、すなわち非電極被覆面1cにコロイダルシリカ7を付着させた。それからチップ状セラミックス体6を乾燥してコロイダルシリカ7の水分を蒸発させることにより、チップ状セラミックス体6の表面に核材としてのSiO2粉体を付着させた。
【0012】
続いてSiO2 粉体が付着したチップ状セラミックス体6を、高抵抗層原料として平均粒径0.1〜10μmのSiO2 粉体が充填されている回転焼成炉の中に入れて、図3に示すように、チップ状セラミックス体6の表面に高抵抗層の原料を付着させるとともに800〜950℃、5分〜5時間、前記核材の存在下で前記チップ状セラミックス体6と高抵抗層原料とを焼成反応させた。その結果、図4に示すように、チップ状セラミックス体1の非電極被覆面1cの表面に、前記チップ状セラミックス体1のセラミック主成分である酸化亜鉛と高抵抗層の原料であるケイ素化合物とが反応したZn2 SiO4 が高抵抗層5となって生成した。高抵抗層5によって非電極被覆面1cが被覆されているチップ状セラミックス体6を切断して前記高抵抗層5を電子顕微鏡で観察したところ、約0.1〜20μmの均一な厚さの被覆層であることが判明した。なお、内側外部電極3aの表面には部分的にSiO2 粉体が付着していた。
【0013】
このようにして得たチップ状セラミックス体6の内側外部電極3aに対して銀粒子が多量混合されている樹脂電極ペーストを付着させて外側外部電極3bを形成した。続いて、公知の手段により順次電解ニッケルめっき及び錫めっきを施して、図5に示すように、内側外部電極3a、外側外部電極3bからなる外部電極3の表面に、内側めっき4a及び外側めっき4bが順次被覆された構造のチップ状バリスタ6を製造し、このチップ状バリスタ6を100個サンプリングし、それらのめっき流れ、すなわち非電極被覆面1cの表面にめっきが残存しているチップ状バリスタ6の数を顕微鏡観察法によりを測定した。その結果を表1に示す。
【0014】
【表1】
【0015】
(比較例)
前記実施態様においてチップ状セラミックス体6の非電極被覆面1cにコロイダルシリカ7を付着させることなく、高抵抗層の原料を付着させながら焼成して高抵抗層5を形成した。そして、前記同様にチップ状セラミックス体を切断して高抵抗層5の厚みとその均一性を観察したら、厚みはその均一性に欠けていた。続いて前記外側外部電極3aに内側めっき4a、外側めっき4bを施し、前記めっき流れを観察した。その結果を表1に併せて記載した。
【0016】
以上のように本発明に係るチップ状バリスタにおいて非電極被覆面に形成した高抵抗層の厚みが均一形成され、その結果、外部電極のはんだ付着性能を良好に確保するためにニッケル及び錫膜を電解めっき法により形成する際、チップ状セラミックス体6の非電極被覆面1cにめっき流れが生ずるのを防止することができるという優れた効果を発揮する。
【0017】
本発明はその根本的技術思想を踏襲して発明の効果を著しく損なわない限度において前記実施態様の一部分を変更して、例えば、外部電極として樹脂の中に銀粒子を混合した、いわゆる樹脂電極を使用したり、銀粒子のみからなる電極を使用したりすることができる。また外部電極を1層又は2層の積層構造にすることもできる。
【0018】
【発明の効果】
以上詳述したように本発明は、バリスタを構成するチップ状セラミック体において外部電極に被覆されていない非電極被覆面にZn2SiO4を主成分とする高抵抗層を均一に形成できるとともに、めっき流れを防止できるという優れた効果を発揮する。
【図面の簡単な説明】
【図1】本発明に係るチップ状セラミックス体の断面図である。
【図2】前記チップ状セラミックス体の非電極被覆面に核材を付着させた状態を示す断面図である。
【図3】前記チップ状セラミックス体の非電極被覆面に高抵抗層の原料を付着させた状態を示す断面図である。
【図4】同様に前記非電極被覆面に高抵抗層を被覆した状態を示す断面図である。
【図5】本発明及び従来技術に関するチップ状バリスタの断面図である。
【符号の説明】
1 :チップ状セラミックス体
1a:一端部
1b:他端部
1c:非電極被覆面
2 :内部電極
3 :外部電極
3a:内側外部電極
3b:外側外部電極
4 :めっき層
4a:内側めっき
4b:外側めっき
5 :高抵抗層
6 :チップ状セラミックス体
7 :核材
8 :原料。
Claims (7)
- 主成分として酸化亜鉛が使用され、内部電極(2)及び外部電極(3)として銀が使用されているチップ状セラミックス体(1)の表面(1c)と、少なくともケイ素化合物を含有する原料(8)とを焼成反応させて、前記表面に酸化亜鉛とケイ酸化合物の反応生成物からなる高抵抗層(5)を形成させる際、前記焼成反応の反応系に前記原料の平均粒径を基準にして1/1000〜1/10の範囲の平均粒径のケイ素化合物からなる核材(7)を存在させることを特徴とするチップ状バリスタの製造方法。
- 前記焼成反応を行なう前に、チップ状セラミックス体(1)の表面(1c)に前記核材(7)を付着させてから、前記原料(8)の粉末を付着させることを特徴とする請求項1に記載のチップ状バリスタの製造方法。
- 前記核材(7)は、SiO2 化合物である請求項2に記載のチップ状バリスタの製造方法。
- 前記SiO 2 化合物が、コロイダルシリカから得られたものである請求項3に記載のチップ状バリスタの製造方法。
- 前記核材(7)は、前記チップ状セラミックス体(1)の表面(1c)にコロイダルシリカを付着させた後、乾燥させたものである請求項3に記載のチップ状バリスタの製造方法。
- 前記原料(8)は、0.1〜10μmの平均粒径を有するSiO 2 粉体である請求項1乃至請求項5の何れか一つに記載のチップ状バリスタの製造方法。
- 前記焼成反応が、800〜950℃において行なわれる請求項1乃至請求項6の何れか一つに記載のチップ状バリスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002217271A JP4167459B2 (ja) | 2002-06-20 | 2002-06-20 | チップ状バリスタの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002217271A JP4167459B2 (ja) | 2002-06-20 | 2002-06-20 | チップ状バリスタの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004023090A JP2004023090A (ja) | 2004-01-22 |
JP4167459B2 true JP4167459B2 (ja) | 2008-10-15 |
Family
ID=31184610
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002217271A Expired - Fee Related JP4167459B2 (ja) | 2002-06-20 | 2002-06-20 | チップ状バリスタの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4167459B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020119935A (ja) * | 2019-01-21 | 2020-08-06 | パナソニックIpマネジメント株式会社 | 積層バリスタおよびその製造方法 |
CN116420199A (zh) * | 2020-11-25 | 2023-07-11 | 松下知识产权经营株式会社 | 多层压敏电阻器及其制造方法 |
-
2002
- 2002-06-20 JP JP2002217271A patent/JP4167459B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004023090A (ja) | 2004-01-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7148239B2 (ja) | セラミック電子部品およびその製造方法 | |
CN104078235B (zh) | 陶瓷电子部件及玻璃糊剂 | |
TWI537992B (zh) | Ceramic electronic parts and manufacturing method thereof | |
JP2019062100A (ja) | セラミック電子部品およびその製造方法 | |
JP2015035581A (ja) | セラミック電子部品およびその製造方法 | |
JP5678520B2 (ja) | サーミスタ素子 | |
JP3254399B2 (ja) | 積層チップバリスタ及びその製造方法 | |
KR100678882B1 (ko) | 적층 세라믹 콘덴서 | |
TWI580568B (zh) | Ceramic electronic parts and manufacturing method thereof | |
TW202124332A (zh) | 陶瓷電子零件及其製造方法 | |
JP2006344820A (ja) | セラミック電子部品の製造方法 | |
JPH1070012A (ja) | バリスタの製造方法 | |
JP7437866B2 (ja) | セラミック電子部品およびその製造方法 | |
CN114694969A (zh) | 多层陶瓷电子组件 | |
JP2020141091A (ja) | 積層セラミックコンデンサ及びその製造方法 | |
CN112542320B (zh) | 多层陶瓷电子组件 | |
JP4167459B2 (ja) | チップ状バリスタの製造方法 | |
US6749891B2 (en) | Zinc oxide varistor and method of manufacturing same | |
JP2004111698A (ja) | 積層セラミック電子部品 | |
JP2016063079A (ja) | 抵抗素子およびその製造方法 | |
JP2019096862A (ja) | 積層セラミックキャパシタ及びその製造方法 | |
JPH097879A (ja) | セラミック電子部品及びその製造方法 | |
JP4539671B2 (ja) | 電子部品及びその製造方法 | |
JP3396973B2 (ja) | 積層型バリスタの製造方法 | |
JP4710654B2 (ja) | 積層型チップバリスタの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050425 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060811 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071211 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080208 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080729 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080801 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140808 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |