JP4164735B2 - 固体撮像素子及びその駆動方法 - Google Patents
固体撮像素子及びその駆動方法 Download PDFInfo
- Publication number
- JP4164735B2 JP4164735B2 JP2002109271A JP2002109271A JP4164735B2 JP 4164735 B2 JP4164735 B2 JP 4164735B2 JP 2002109271 A JP2002109271 A JP 2002109271A JP 2002109271 A JP2002109271 A JP 2002109271A JP 4164735 B2 JP4164735 B2 JP 4164735B2
- Authority
- JP
- Japan
- Prior art keywords
- charge transfer
- transfer unit
- horizontal charge
- transferred
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、固体撮像素子及び固体撮像素子の駆動方法に関する。詳しくは、３以上の水平電荷転送部を有する固体撮像素子及び固体撮像素子の駆動方法に係るものである。
【０００２】
【従来の技術】
入力光に応じた量の電荷を蓄積するフォトダイオードからなる画素が一次元的に配列され、これら画素からの電荷をＣＣＤ（charge coupled device）の電荷転送方式によって電荷電圧変換部側に転送する水平電荷転送部を有するＣＣＤカラーリニアセンサ（以下、リニアセンサと言う）は、小型・低消費電力等の点で優れており、コピー，ファクシミリ，ＯＣＲ，パターン認識及び各種計測など、多くの分野で使用されている。
以下、図面を用いて従来のリニアセンサについて説明する。
【０００３】
図１６は、従来のリニアセンサを示す模式図であり、図１６中符号Ｒで示す赤色に関する画素、図１６中符号Ｇで示す緑色に関する画素及び図１６中符号Ｂで示す青色に関する画素の３画素を一組とする画素パターン１０１が多数組、一次元的に配列された画像取り込み部１０２、画像取り込み部に隣接して配置され画像取り込み部で取り込んだ電荷を読み出す読み出しゲート１０３及び読み出しゲートに隣接して配置され読み出しゲートによって読み出された電荷を出力部側に転送する水平電荷転送部１０４が形成されている。
【０００４】
図１７はリニアセンサの水平電荷転送部から電荷電圧変換部（以下、ＦＤ部と言う）１０５までの電位模式図であり、電極（１）（以下、Ｈφ１と言う）１０６と電極（２）（以下、Ｈφ２と言う）１０７に駆動パルスを与えることによって電荷の転送を行い、Ｈφ１がオフの状態になった時に水平電荷転送部からＦＤ部に電荷が転送される。
なお、電荷がＦＤ部に転送された後にリセットゲート（以下、φＲＧと言う）１０８をオンの状態にすることでＦＤ部に蓄積された電荷のリセットを行う。
【０００５】
図１８は各パルスの動作タイミングを示す模式図であり、図１８中符号ＡはＨφ１の駆動パルスの動作タイミング、図１８中符号ＢはＨφ２の駆動パルスの動作タイミング、図１８中符号ＣはφＲＧの駆動パルスの動作タイミング、図１８中符号Ｄは後述するサンプルホールドpre-charged相（以下、ＳＨＰと言う）のクランプパルスの動作タイミング及び図１８中符号Ｅは後述するサンプルホールドdata相（以下、ＳＨＤと言う）のクランプパルスの動作タイミングを示している。
【０００６】
また、図１９はリニアセンサの出力波形模式図を示したものであり、図１８中符号Ａ及び符号Ｂで示すタイミングでＨφ１及びＨφ２に駆動パルスを与えることによって図１９中符号符号Ｆで示すリニアセンサの出力波形が得られ、このリニアセンサ出力を図２０に示す様な相関２重サンプリング（以下、ＣＤＳと言う）回路に入力し、図１８中符号Ｃで示すタイミングでφＲＧに駆動パルスを与えると共に、図１８中符号Ｄ及び符号Ｅで示すタイミングでＳＨＰ及びＳＨＤにクランプパルスを与えることによって図１９中符号Ｇで示すリニアセンサの出力（ＣＤＳ後）波形が得られる。
即ち、ＣＤＳ回路はリニアセンサ出力のうちＳＨＰのクランプパルスでサンプリングされ基準として用いられるpre-charged相（以下、Ｐ相と言う）１０９と、リニアセンサの出力のうちＳＨＤのクランプパルスでサンプリングされるそれぞれの画素のデータの出力であるdata相（以下、Ｄ相と言う）１１０との差を差動アンプによって減算処理を行うことによってリニアセンサの出力波形を整形しているものである。
【０００７】
【発明が解決しようとする課題】
ところで、水平電荷転送部による電荷の転送速度を上げた場合には、図１９中符号Ｈで示すリニアセンサ１画素の出力波形の領域が狭まり、Ｐ相及びＤ相の領域も狭まってしまうために、Ｐ相及びＤ相をクランプパルスでサンプリングする際に、高精度でＳＨＰ及びＳＨＤにクランプパルスを印加しなければならないという不都合があった。
即ち、水平電荷転送部の電荷の転送速度を増加させたとしても、クランプパルスでのサンプリングを高精度で行うことが困難であるために、電荷の転送速度の向上が図れないという不都合があった。
【０００８】
本発明は、以上の点に鑑みて創案されたものであって、電荷の転送速度を増加したとしても容易な固体撮像素子出力の信号処理で済む固体撮像素子を提供し、電荷の転送速度の向上を図ることが可能である固体撮像素子及び固体撮像素子の駆動方法を提供することを目的とするものである。
【０００９】
【課題を解決するための手段】
上記の目的を達成するために、本発明に係る固体撮像素子は、３以上の水平電荷転送部を有する固体撮像素子において、３以上の画素を有する画像取り込み部と、該画像取り込み部に隣接して配置され前記画像取り込み部で取り込んだ電荷の読み出しを行う多段に形成された読み出しゲートと、該読み出しゲートに隣接して配置され前記読み出しゲートによって読み出された電荷を出力部側に転送する第１水平電荷転送部と、該第１水平電荷転送部に隣接して配置され前記第１水平電荷転送部から転送された電荷を出力部側に転送する第２水平電荷転送部と、該第２水平電荷転送部に隣接して配置され前記第２水平電荷転送部から転送された電荷を出力部側に転送する第３水平電荷転送部とを備える。
【００１０】
ここで、３以上の画素を有する画像取り込み部によって、入力光に応じた電荷を取り込むことができる。
また、画像取り込み部に隣接して配置され画像取り込み部で取り込んだ電荷の読み出しを行う多段に形成された読み出しゲートによって、画像取り込み部の各画素により取り込まれた電荷を３以上の水平電荷転送部に振り分けることができる。
更に、読み出しゲートに隣接して配置され読み出しゲートによって読み出された電荷を出力部側に転送する第１水平電荷転送部、第１水平電荷転送部に隣接して配置され第１水平電荷転送部から転送された電荷を出力部側に転送する第２水平電荷転送部及び第２水平電荷転送部に隣接して配置され第２水平電荷転送部から転送された電荷を出力部側に転送する第３水平電荷転送部によって、読み出しゲートによって振り分けられた電荷を出力部側に転送することができる。
【００１１】
また、本発明に係る固体撮像素子は、４以上の画素を有する画像取り込み部と、該画像取り込み部に隣接して配置され前記画像取り込み部で取り込んだ電荷の読み出しを行う多段に形成された読み出しゲートと、該読み出しゲートに隣接して配置され前記読み出しゲートによって読み出された電荷を２相駆動により出力部側に転送する第１水平電荷転送部と、該第１水平電荷転送部に隣接して配置され前記第１水平電荷転送部から転送された電荷を２相駆動により出力部側に転送する第２水平電荷転送部と、該第２水平電荷転送部に隣接して配置され前記第２水平電荷転送部から転送された電荷を２相駆動により出力部側に転送する第３水平電荷転送部と、該第３水平電荷転送部に隣接して配置され前記第３水平電荷転送部から転送された電荷を２相駆動により出力部側に転送する第４水平電荷転送部とを備える４以上の偶数本の水平電荷転送部を有する固体撮像素子であって、前記第１水平電荷転送部または前記第３水平電荷転送部によって転送される電荷は、前記第１水平電荷転送部に印加された一方の水平駆動パルスにより前記読み出しゲートから第１水平電荷転送部に転送された電荷であり、前記第２水平電荷転送部または前記第４水平電荷転送部によって転送される電荷は、前記第１水平電荷転送部に印加された他方の水平駆動パルスにより前記読み出しゲートから第１水平電荷転送部に転送された電荷である。
【００１２】
ここで、第１水平電荷転送部または第３水平電荷転送部によって転送される電荷は、第１水平電荷転送部に印加された一方の水平駆動パルスにより読み出しゲートから第１水平電荷転送部に転送された電荷であり、第２水平電荷転送部または第４水平電荷転送部によって転送される電荷は、第１水平電荷転送部に印加された他方の水平駆動パルスにより読み出しゲートから第１水平電荷転送部に転送された電荷であることによって、第１水平電荷転送部によって読み出しゲートにより読み出された電荷を水平電荷転送部に振り分けることができる。
【００１３】
また、上記の目的を達成するために、本発明に係る固体撮像素子の駆動方法は、３以上の画素を有する画像取り込み部と、該画像取り込み部に隣接して配置され前記画像取り込み部で取り込んだ電荷の読み出しを行う多段に形成された読み出しゲートと、該読み出しゲートに隣接して配置され前記読み出しゲートによって読み出された電荷を出力部側に転送する第１水平電荷転送部と、該第１水平電荷転送部に隣接して配置され前記第１水平電荷転送部から転送された電荷を出力部側に転送する第２水平電荷転送部と、該第２水平電荷転送部に隣接して配置され前記第２水平電荷転送部から転送された電荷を出力部側に転送する第３水平電荷転送部とを備える３以上の水平電荷転送部を有する固体撮像素子の駆動方法であって、前記３以上の画素を有する画像取り込み部で電荷を取り込む工程と、
前記３以上の画素を有する画像取り込み部で取り込んだ電荷を前記多段に形成された読み出しゲートに読み出す工程と、前記読み出しゲートに読み出された電荷を前記第１水平電荷転送部に転送する工程と、前記第１水平電荷転送部に転送された電荷を前記第２水平電荷転送部に転送する工程と、前記第２水平電荷転送部に転送された電荷を前記第３水平電荷転送部に転送する工程とを備える。
【００１４】
ここで、３以上の画素を有する画像取り込み部で電荷を取り込む工程によって、入力光に応じた電荷を取り込むことができる。
また、３以上の画素を有する画像取り込み部で取り込んだ電荷を多段に形成された読み出しゲートに読み出す工程によって、画像取り込み部の各画素により取り込まれた電荷を３以上の水平電荷転送部に振り分けることができる。
更に、読み出しゲートに読み出された電荷を第１水平電荷転送部に転送する工程、第１水平電荷転送部に転送された電荷を第２水平電荷転送部に転送する工程及び第２水平電荷転送部に転送された電荷を第３水平電荷転送部に転送する工程によって、読み出しゲートによって振り分けられた電荷を出力部側に転送することができる。
【００１５】
また、本発明に係る固体撮像素子の駆動方法は、４以上の画素を有する画像取り込み部と、該画像取り込み部に隣接して配置され前記画像取り込み部で取り込んだ電荷の読み出しを行う多段に形成された読み出しゲートと、該読み出しゲートに隣接して配置され前記読み出しゲートによって読み出された電荷を２相駆動により出力部側に転送する第１水平電荷転送部と、該第１水平電荷転送部に隣接して配置され前記第１水平電荷転送部から転送された電荷を２相駆動により出力部側に転送する第２水平電荷転送部と、該第２水平電荷転送部に隣接して配置され前記第２水平電荷転送部から転送された電荷を２相駆動により出力部側に転送する第３水平電荷転送部と、該第３水平電荷転送部に隣接して配置され前記第３水平電荷転送部から転送された電荷を２相駆動により出力部側に転送する第４水平電荷転送部とを備える４以上の偶数本の水平電荷転送部を有する固体撮像素子の駆動方法であって、前記４以上の画素を有する画像取り込み部で電荷を取り込む工程と、前記４以上の画素を有する画像取り込み部で取り込んだ電荷を前記多段に形成された読み出しゲートに読み出す工程と、前記読み出しゲートに読み出された電荷のうち前記第１水平電荷転送部または第３水平電荷転送部によって転送される電荷を前記第１水平電荷転送部に印加する一方の水平駆動パルスにより第１水平電荷転送部に転送する工程と、前記読み出しゲートに読み出された電荷のうち前記第２水平電荷転送部または第４水平電荷転送部によって転送される電荷を前記第１水平電荷転送部に印加する他方の水平駆動パルスにより第１水平電荷転送部に転送する工程と、前記第１水平電荷転送部に転送された電荷を前記第２水平電荷転送部に転送する工程と、前記第２水平電荷転送部に転送された電荷を前記第３水平電荷転送部に転送する工程と、前記第３水平電荷転送部に転送された電荷を前記第４水平電荷転送部に転送する工程とを備える。
【００１６】
ここで、４以上の画素を有する画像取り込み部で電荷を取り込む工程によって、入力光に応じた電荷を取り込むことができる。
また、４以上の画素を有する画像取り込み部で取り込んだ電荷を多段に形成された読み出しゲートに読み出す工程によって、画像取り込み部の各画素により取り込まれた電荷を４以上の水平電荷転送部に振り分けることができる。
更に、読み出しゲートに読み出された電荷のうち第１水平電荷転送部または第３水平電荷転送部によって転送される電荷を第１水平電荷転送部に印加する一方の水平駆動パルスにより第１水平電荷転送部に転送する工程及び読み出しゲートに読み出された電荷のうち第２水平電荷転送部または第４水平電荷転送部によって転送される電荷を第１水平電荷転送部に印加する他方の水平駆動パルスにより第１水平電荷転送部に転送する工程によって、第１水平電荷転送部によって読み出しゲートにより読み出された電荷を水平電荷転送部に振り分けることができる。
また、第１水平電荷転送部に転送された電荷を第２水平電荷転送部に転送する工程、第２水平電荷転送部に転送された電荷を第３水平電荷転送部に転送する工程及び第３水平電荷転送部に転送された電荷を第４水平電荷転送部に転送する工程によって、振り分けられた電荷を出力部側に転送することができる。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照しながら説明し、本発明の理解に供する。
【００１８】
図１は本発明を適用した固体撮像素子の一例を説明するための平面的な模式図を示す。ここで示す固体撮像素子１は、図１中符号ｓ１〜ｓ１００００で示す１００００個の画素からなるセンサ部２、センサ部に隣接して設けられセンサ部で取り込んだ電荷を読み出す読み出しゲート３、読み出しゲートに隣接して設けられ読み出しゲートによって読み出された電荷を第１ＦＤ部４に転送する第１ＣＣＤレジスタ５、第１ＣＣＤレジスタに隣接して設けられ第１ＣＣＤレジスタに転送された電荷を第１ＣＣＤレジスタから第２ＣＣＤレジスタに転送する第１レジスタ間転送部６、第１レジスタ間転送部に隣接して設けられ第１レジスタ間転送部によって転送された電荷を第２ＦＤ部７に転送する第２ＣＣＤレジスタ８、第２ＣＣＤレジスタに隣接して設けられ第２ＣＣＤレジスタに転送された電荷を第２ＣＣＤレジスタから第３ＣＣＤレジスタに転送する第２レジスタ間転送部９及び第２レジスタ間転送部に隣接して設けられ第２レジスタ間転送部によって転送された電荷を第３ＦＤ部１０に転送する第３ＣＣＤレジスタ１１とを備える。
【００１９】
なお、第１ＣＣＤレジスタ、第２ＣＣＤレジスタ及び第３ＣＣＤレジスタはいずれも２相駆動であり、水平駆動パルスφ１、φ２が印加され、φ１及びφ２は各々ハイレベル（以下、Ｈレベルと言う）及びローレベル（以下、Ｌレベルと言う）の２値をとり、これらにより電荷の転送が行われる。
また、第１レジスタ間転送部及び第２レジスタ間転送部には第１レジスタ間転送パルスφＴ１及び第２レジスタ間転送パルスφＴ２が印加され、φＴ１及びφＴ２は各々Ｈレベル及びＬレベルの２値をとり、レジスタ間転送パルスがＨレベルの際に第１レジスタ間転送部または第２レジスタ間転送部に電荷が転送される。
【００２０】
ここで、読み出しゲートは、センサ部の３画素を一組とする画素パターンの一の画素で取り込んだ電荷を第１ＣＣＤレジスタで転送でき、画素パターンの他の一の画素で取り込んだ電荷を第２ＣＣＤレジスタで転送でき、画素パターンの更に他の一の画素で取り込んだ電荷を第３ＣＣＤレジスタで転送できるように４段に形成されている。
即ち、図１中符号ｓ４、ｓ５及びｓ６で示す３画素を一組とする画素パターンを例に挙げて図２を用いて説明すると、第１ＣＣＤレジスタによって取り込まれた電荷の転送が行われる符号ｓ４で示す画素は、画素に隣接して共通読み出しゲート１２が形成され、共通読み出しゲートに隣接して第３読み出しゲート１３、第３読み出しゲートに隣接して第２読み出しゲート１４、第２読み出しゲートに隣接して第１読み出しゲート１５が形成されている。また、第２ＣＣＤレジスタによって取り込まれた電荷の転送が行われる符号ｓ５で示す画素は、画素に隣接して共通読み出しゲートが形成され、共通読み出しゲートに隣接して第２読み出しゲート、第２読み出しゲートに隣接して第１読み出しゲートが形成されている。更に、第３ＣＣＤレジスタによって取り込まれた電荷の転送が行われる符号ｓ６で示す画素は、画素に隣接して共通読み出しゲートが形成され、共通読み出しゲートに隣接して第１読み出しゲートが形成されている。
なお、図２中符号（１）〜（１４）は、電荷の転送状態の説明の便宜を考慮して付したものである。
【００２１】
ここで、共通読み出しゲート、第１読み出しゲート、第２読み出しゲート及び第３読み出しゲートには共通読み出しパルスφＲＯＧ、第１読み出しパルスφＲＯＧ１、第２読み出しパルスφＲＯＧ２及び第３読み出しパルスφＲＯＧ３が印加され、φＲＯＧ、φＲＯＧ１、φＲＯＧ２及びφＲＯＧ３は各々Ｈレベル及びＬレベルの２値をとり、読み出しパルスがＨレベルの際に電荷の読み出しが行われる。
また、図２中符号（１）で示す第３ＣＣＤレジスタの電荷蓄積部、図２中符号（３）で示す第２ＣＣＤレジスタの電荷蓄積部及び図２中符号（５）で示す第１ＣＣＤレジスタの電荷蓄積部にはいずれもφ１が印加されるように形成されている。
【００２２】
以下、上記の様に構成された本発明を適用した固体撮像素子の一例の駆動方法について図１中符号ｓ４、ｓ５及びｓ６で示す画素で取り込んだ電荷の転送状態を示した図を参酌しながら説明する。
【００２３】
図３は本発明を適用した固体撮像素子の一例の駆動方法についてのクロックのタイミングチャートの一例であり、図３中符号ａはφＲＯＧの動作タイミング、図３中符号ｂはφＲＯＧ１の動作タイミング、図３中符号ｃはφＲＯＧ２の動作タイミング、図３中符号ｄはφＲＯＧ３の動作タイミング、図３中符号ｅはφ１の動作タイミング、図３中符号ｆはφＴ１の動作タイミングであり、図３中符号ｇはφＴ２の動作タイミングである。
ここで、φＲＯＧにはＨレベルの時に２０Ｖ、Ｌレベルの時に−６Ｖ、φＲＯＧ１にはＨレベルの時に５Ｖ、Ｌレベルの時に０Ｖ、φＲＯＧ２にはＨレベルの時に１０Ｖ、Ｌレベルの時に−３Ｖ、φＲＯＧ３にはＨレベルの時に１５Ｖ、Ｌレベルの時に−６Ｖの電圧が印加される。なお、φＲＯＧ、φＲＯＧ１、φＲＯＧ２及びφＲＯＧ３に印加される電圧値は上記した値に限定されるものではなく、φＲＯＧのＨレベルの電圧値はφＲＯＧがＨレベルの際に共通読み出しゲートに読み出された電荷が第１読み出しゲート、第２読み出しゲート及び第３読み出しゲートに読み出されないようにφＲＯＧ１、φＲＯＧ２及びφＲＯＧ３のＨレベルの電圧値よりも大きければ良く、φＲＯＧ３のＨレベルの電圧値はφＲＯＧ３がＨレベルの際に第３読み出しゲートに読み出された電荷が第２読み出しゲートに読み出されないようにφＲＯＧ２のＨレベルの電圧値よりも大きければ良く、φＲＯＧ２のＨレベルの電圧値はφＲＯＧ２がＨレベルの際に第２読み出しゲートに読み出された電荷が第１読み出しゲートに読み出されないようにφＲＯＧ１のＨレベルの電圧値よりも大きければ良く、φＲＯＧ及びφＲＯＧ３のＬレベルの電圧値はφＲＯＧ２がＬレベルの際に第２読み出しゲートに読み出された電荷が共通読み出しゲートや第３読み出しゲートに読み出されないようにφＲＯＧ２のＬレベルの電圧値よりも小さければ良い。
また、図４は本発明を適用した固体撮像素子の一例の駆動方法について図１中符号ｓ４、ｓ５及びｓ６で示す画素で取り込んだ電荷の転送状態を示した図である。
【００２４】
本発明を適用した固体撮像素子の一例の駆動方法では、先ず、時刻ｔ１において、φＲＯＧをＨレベルにすることにより各画素で取り込んだ電荷が共通読み出しパルスによって図４（１）で示す様に、符号（９）、（１２）及び（１４）で示す共通読み出しゲートに読み出される。この時、φＲＯＧ１、φＲＯＧ２、φＲＯＧ３及びφ１はＨレベルであり、φＴ１及びφＴ２はＬレベルである。
【００２５】
次に、時刻ｔ２において、φＲＯＧをＬレベルにすることにより共通読み出しゲートに読み出された電荷が図４（２）で示す様に、符号（８）、（１１）及び（１３）で示す第３読み出しゲート、第２読み出しゲート及び第１読み出しゲートに読み出される。
【００２６】
次に、時刻ｔ３において、φＲＯＧ１をＬレベルにすることにより図４（３）で示す様に、符号（１３）で示す第１読み出しゲートに読み出された電荷が符号（５）で示す第１ＣＣＤレジスタの電荷蓄積部に転送される。
【００２７】
次に、時刻ｔ４において、φ１をＬレベル、φＴ１をＨレベルにすることにより図４（４）で示す様に、符号（５）で示す第１ＣＣＤレジスタの電荷蓄積部に転送された電荷が符号（４）で示す第１レジスタ間転送部に転送される。
【００２８】
次に、時刻ｔ５において、φＲＯＧ１をＨレベル、φＲＯＧ２をＬレベルにすることにより図４（５）に示す様に、符号（１１）で示す第２読み出しゲートに読み出された電荷が符号（１０）で示す第１読み出しゲートに読み出される。
【００２９】
次に、時刻ｔ６において、φＲＯＧ１及びφＴ１をＬレベル、φ１をＨレベルにすることにより図４（６）に示す様に、符号（４）で示す第１レジスタ間転送部に転送された電荷が符号（３）で示す第２ＣＣＤレジスタの電荷蓄積部に転送されると共に、符号（１０）で示す第１読み出しゲートに読み出された電荷が符号（５）で示す第１ＣＣＤレジスタの電荷蓄積部に転送される。
【００３０】
次に、時刻ｔ７において、φ１をＬレベル、φＴ１及びφＴ２をＨレベルにすることにより図４（７）に示す様に、符号（３）で示す第２ＣＣＤレジスタの電荷蓄積部に転送された電荷が符号（２）で示す第２レジスタ間転送部に転送されると共に、符号（５）で示す第１ＣＣＤレジスタの電荷蓄積部に転送された電荷が符号（４）で示す第１レジスタ間転送部に転送される。
【００３１】
次に、時刻ｔ８において、φＲＯＧ２をＨレベル、φＲＯＧ３をＬレベルにすることにより図４（８）に示す様に、符号（８）で示す第３読み出しゲートに読み出された電荷が符号（７）で示す第２読み出しゲートに読み出される。
【００３２】
次に、時刻ｔ９において、φＲＯＧ１をＨレベル、φＲＯＧ２をＬレベルにすることにより図４（９）に示す様に、符号（７）で示す第２読み出しゲートに読み出された電荷が符号（６）で示す第１読み出しゲートに読み出される。
【００３３】
次に、時刻ｔ１０において、φＲＯＧ１、φＴ１及びφＴ２をＬレベル、φ１をＨレベルにすることにより、図４（１０）に示す様に、符号（２）で示す第２レジスタ間転送部に転送された電荷が符号（１）で示す第３ＣＣＤレジスタの電荷蓄積部に転送され、符号（４）で示す第１レジスタ間転送部に転送された電荷が符号（３）で示す第２ＣＣＤレジスタの電荷蓄積部に転送されると共に、符号（６）で示す第１読み出しゲートに読み出された電荷が符号（５）で示す第１ＣＣＤレジスタの電荷蓄積部に転送される。
【００３４】
その後、φ１とφ２とを交互にＨレベル、Ｌレベルとする通常のＣＣＤレジスタ転送を行い、図１中符号ｓ４で示す画素で取り込まれた電荷は第１ＣＣＤレジスタによって水平転送がなされ、図１中符号ｓ５で示す画素で取り込まれた電荷は第２ＣＣＤレジスタによって水平転送がなされ、図１中符号ｓ６で示す画素で取り込まれた電荷は第３ＣＣＤレジスタによって水平転送がなされる。
【００３５】
上記した本発明を適用した固体撮像素子では、画素パターンを構成する３画素で取り込んだ電荷を各々異なるＣＣＤレジスタで転送することにより、各ＣＣＤレジスタのビット数を低減することができ、φ１及びφ２の周波数を低減することが可能である。
即ち、全体としての電荷の転送速度を増加したとしても、センサ部で取り込んだ電荷を３本のＣＣＤレジスタに振り分けて転送するために、クランプパルスでサンプリングを行う各々のＣＣＤレジスタの出力領域が充分に確保され、固体撮像素子出力の信号処理を容易に行うことが可能である。
【００３６】
図５は、本発明を適用した固体撮像素子の他の一例を説明するための平面的な断面図を示す。ここで示す固体撮像素子１は、上記した本発明を適用した固体撮像素子の一例と同様にセンサ部２、読み出しゲート３、第１ＦＤ部４、第１ＣＣＤレジスタ５、第１レジスタ間転送部６、第２ＦＤ部７、第２ＣＣＤレジスタ８、第２レジスタ間転送部９、第３ＦＤ部１０及び第３ＣＣＤレジスタ１１を備えると共に、第３ＣＣＤレジスタに隣接して設けられ第３ＣＣＤレジスタに転送された電荷を第３ＣＣＤレジスタから第４ＣＣＤレジスタに転送する第３レジスタ間転送部１６及び第３レジスタ間転送部に隣接して設けられ第３レジスタ間転送部によって転送された電荷を第４ＦＤ部１７に転送する第４ＣＣＤレジスタ１８とを備える。
【００３７】
なお、第１ＣＣＤレジスタ、第２ＣＣＤレジスタ、第３ＣＣＤレジスタ及び第４ＣＣＤレジスタはいずれも２相駆動であり、φ１、φ２が印加され、φ１及びφ２は各々Ｈレベル及びＬレベルの２値をとり、これらにより電荷の転送が行われる点は上記した本発明を適用した固体撮像素子の一例と同様である。
また、第１レジスタ間転送部、第２レジスタ間転送部及び第３レジスタ間転送部にはφＴ１、φＴ２及び第３レジスタ間転送パルスφＴ３が印加され、φＴ１、φＴ２及びφＴ３は各々Ｈレベル及びＬレベルの２値をとり、レジスタ間転送パルスがＨレベルの際に第１レジスタ間転送部または第２レジスタ間転送部または第３レジスタ間転送部に電荷が転送される点についても上記した本発明を適用した固体撮像素子の一例と同様である。
【００３８】
ここで、読み出しゲートは、センサ部の４画素を一組とする画素パターンの一の画素で取り込んだ電荷を第１ＣＣＤレジスタで転送でき、画素パターンの他の一の画素で取り込んだ電荷を第２ＣＣＤレジスタで転送でき、画素パターンの更に他の一の画素で取り込んだ電荷を第３ＣＣＤレジスタで転送でき、画素パターンのまた更に他の一の画素で取り込んだ電荷を第４ＣＣＤレジスタで転送できるように５段に形成されている。
即ち、図５中符号ｓ５〜ｓ８で示す４画素を一組とする画素パターンを例に挙げて図６を用いて説明すると、第１ＣＣＤレジスタによって取り込まれた電荷の転送が行われる符号ｓ５で示す画素は、画素に隣接して共通読み出しゲート１２が形成され、共通読み出しゲートに隣接して第４読み出しゲート１９、第４読み出しゲートに隣接して第３読み出しゲート１３、第３読み出しゲートに隣接して第２読み出しゲート１４、第２読み出しゲートに隣接して第１読み出しゲート１５が形成されている。また、第２ＣＣＤレジスタによって取り込まれた電荷の転送が行われる符号ｓ６で示す画素は、画素に隣接して共通読み出しゲートが形成され、共通読み出しゲートに隣接して第３読み出しゲート、第３読み出しゲートに隣接して第２読み出しゲート、第２読み出しゲートに隣接して第１読み出しゲートが形成されている。更に、第３ＣＣＤレジスタによって取り込まれた電荷の転送が行われる符号ｓ７で示す画素は、画素に隣接して共通読み出しゲートが形成され、共通読み出しゲートに隣接して第２読み出しゲート、第２読み出しゲートに隣接して第１読み出しゲートが形成されている。また、第４ＣＣＤレジスタによって取り込まれた電荷の転送が行われる符号ｓ８で示す画素は、画素に隣接して共通読み出しゲートが形成され、共通読み出しゲートに隣接して第１読み出しゲートが形成されている。
なお、図６中符号（１）〜（２１）は、電荷の転送状態の説明の便宜を考慮して付したものである。
【００３９】
ここで、共通読み出しゲート、第１読み出しゲート、第２読み出しゲート、第３読み出しゲート及び第４読み出しゲートにはφＲＯＧ、φＲＯＧ１、φＲＯＧ２、φＲＯＧ３及び第４読み出しパルスφＲＯＧ４が印加され、φＲＯＧ、φＲＯＧ１、φＲＯＧ２、φＲＯＧ３及びφＲＯＧ４は各々Ｈレベル及びＬレベルの２値をとり、読み出しパルスがＨレベルの際に電荷の読み出しが行われる点は上記した本発明を適用した固体撮像素子の一例と同様である。
また、図６中符号（１）で示す第４ＣＣＤレジスタの電荷蓄積部、図６中符号（３）で示す第３ＣＣＤレジスタの電荷蓄積部、図６中符号（５）で示す第２ＣＣＤレジスタの電荷蓄積部及び図６中符号（７）で示す第１ＣＣＤレジスタの電荷蓄積部にはいずれもφ１が印加されるように形成されている点についても上記した本発明を適用した固体撮像素子の一例と同様である。
【００４０】
以下、上記の様に構成された本発明を適用した固体撮像素子の他の一例の駆動方法について図５中符号ｓ５〜ｓ８で示す画素で取り込んだ電荷の転送状態を示した図を参酌しながら説明する。
【００４１】
図７は本発明を適用した固体撮像素子の他の一例の駆動方法についてのクロックのタイミングチャートの一例であり、図７中符号ｈはφＲＯＧ４の動作タイミングであり、図７中符号ｉはφＴ３の動作タイミングである。
ここで、φＲＯＧにはＨレベルの時に２５Ｖ、Ｌレベルの時に−９Ｖ、φＲＯＧ１にはＨレベルの時に５Ｖ、Ｌレベルの時に０Ｖ、φＲＯＧ２にはＨレベルの時に１０Ｖ、Ｌレベルの時に−３Ｖ、φＲＯＧ３にはＨレベルの時に１５Ｖ、Ｌレベルの時に−６Ｖ、φＲＯＧ４はＨレベルの時に２０Ｖ、Ｌレベルの時に−９Ｖの電圧が印加される。なお、φＲＯＧ、φＲＯＧ１、φＲＯＧ２、φＲＯＧ３及びφＲＯＧ４に印加される電圧値は上述した値に限定されるものではない点は上記した本発明を適用した固体撮像装置の一例と同様である。
また、図８は本発明を適用した固体撮像素子の他の一例の駆動方法について図５中符号ｓ５〜ｓ８で示す画素で取り込んだ電荷の転送状態を示した図である。
【００４２】
本発明を適用した固体撮像素子の他の一例の駆動方法では、先ず、時刻ｔ１において、φＲＯＧをＨレベルにすることにより各画素で取り込んだ電荷が共通読み出しパルスによって図８（１）で示す様に、符号（１２）、（１６）、（１９）及び（２１）で示す共通読み出しゲートに読み出される。この時、φＲＯＧ１、φＲＯＧ２、φＲＯＧ３、φＲＯＧ４及びφ１はＨレベルであり、φＴ１、φＴ２及びφＴ３はＬレベルである。
【００４３】
次に、時刻ｔ２〜ｔ１０において、上記した本発明を適用した固体撮像素子の一例の駆動方法と同様にφＲＯＧ、φＲＯＧ１、φＲＯＧ２、φＲＯＧ３、φ１、φＴ１及びφＴ２にパルスを印加することによって、図８（２）〜図８（１０）で示す様に、符号（２１）で示す共通読み出しゲートに読み出された電荷が符号（３）で示す第３ＣＣＤレジスタの電荷蓄積部に転送され、符号（１９）で示す共通読み出しゲートに読み出された電荷が符号（５）で示す第２ＣＣＤレジスタの電荷蓄積部に転送され、符号（１６）で示す共通読み出しゲートに読み出された電荷が符号（７）で示す第１ＣＣＤレジスタの電荷蓄積部に転送され、符号（１２）で示す共通読み出しゲートに読み出された電荷が符号（１１）で示す第４読み出しゲートに読み出される。
【００４４】
次に、時刻ｔ１１において、φ１をＬレベル、φＴ１、φＴ２及びφＴ３をＨレベルにすることにより図８（１１）に示す様に、符号（３）で示す第３ＣＣＤレジスタの電荷蓄積部に転送された電荷が符号（２）で示す第３レジスタ間転送部に転送され、符号（５）で示す第２ＣＣＤレジスタの電荷蓄積部に転送された電荷が符号（４）で示す第２レジスタ間転送部に転送され、符号（７）で示す第１ＣＣＤレジスタの電荷蓄積部に転送された電荷が符号（６）で示す第１レジスタ間転送部に転送される。
【００４５】
次に、時刻ｔ１２において、φＲＯＧ３をＨレベル、φＲＯＧ４をＬレベルにすることにより図８（１２）に示す様に、符号（１１）で示す第４読み出しゲートに読み出された電荷が符号（１０）で示す第３読み出しゲートに読み出される。
【００４６】
次に、時刻ｔ１３において、φＲＯＧ２をＨレベル、φＲＯＧ３をＬレベルにすることにより図８（１３）で示す様に、符号（１０）で示す第３読み出しゲートに読み出された電荷が符号（９）で示す第２読み出しゲートに読み出される。
【００４７】
次に、時刻ｔ１４において、φＲＯＧ１をＨレベル、φＲＯＧ２をＬレベルにすることにより図８（１４）で示す様に、符号（９）で示す第２読み出しゲートに読み出された電荷が符号（８）で示す第１読み出しゲートに読み出される。
【００４８】
次に、時刻ｔ１５において、φＲＯＧ１、φＴ１、φＴ２及びφＴ３をＬレベル、φ１をＨレベルにすることにより図８（１５）で示す様に、符号（２）で示す第３レジスタ間転送部に転送された電荷が符号（１）で示す第４ＣＣＤレジスタの電荷蓄積部に転送され、符号（４）で示す第２レジスタ間転送部に転送された電荷が符号（３）で示す第３ＣＣＤレジスタの電荷蓄積部に転送され、符号（６）で示す第１レジスタ間転送部に転送された電荷が符号（５）で示す第２ＣＣＤレジスタの電荷蓄積部に転送され、符号（８）で示す第１読み出しゲートに読み出された電荷が符号（７）で示す第１ＣＣＤレジスタの電荷蓄積部に転送される。
【００４９】
その後、上記した本発明を適用した固体撮像素子の一例の駆動方法と同様に、φ１とφ２とを交互にＨレベル、Ｌレベルとする通常のＣＣＤレジスタ転送を行い、図５中符号ｓ５で示す画素で取り込まれた電荷は第１ＣＣＤレジスタによって水平転送がなされ、図５中符号ｓ６で示す画素で取り込まれた電荷は第２ＣＣＤレジスタによって水平転送がなされ、図５中符号ｓ７で示す画素で取り込まれた電荷は第３ＣＣＤレジスタによって水平転送がなされ、図５中符号ｓ８で示す画素で取り込まれた電荷は第４ＣＣＤレジスタによって水平転送がなされる。
【００５０】
上記した本発明を適用した固体撮像素子では、画素パターンを構成する４画素で取り込んだ電荷を各々異なるＣＣＤレジスタで転送することにより、各ＣＣＤレジスタのビット数を低減することができ、φ１及びφ２の周波数を低減することが可能である。
【００５１】
なお、上記した本発明を適用した固体撮像素子の一例及び本発明を適用した固体撮像素子の他の一例では、いずれも画素に隣接して共通読み出しゲートが形成されているが、読み出しゲートは多段に構成されることによって、画素で取り込まれた電荷を複数のＣＣＤレジスタに振り分けることができれば充分であって、必ずしも共通読み出しゲートが形成される必要は無く、本発明を適用した固体撮像素子の一例においてはセンサ部から直接電荷を第１読み出しゲート、第２読み出しゲート及び第３読み出しゲートに読み出しても良いし、本発明を適用した固体撮像素子の他の一例においてはセンサ部から直接電荷を第１読み出しゲート、第２読み出しゲート、第３読み出しゲート及び第４読み出しゲートに読み出しても良い。
【００５２】
また、上記した本発明を適用した固体撮像素子の一例では、３画素を一組とする画素パターンを例に挙げ共通読み出しゲートを含めて４段に形成された読み出しゲートによって３本のＣＣＤレジスタに電荷を振り分ける場合について説明し、本発明を適用した固体撮像素子の他の一例では、４画素を一組とする画素パターンを例に挙げ共通読み出しゲートを含めて５段に形成された読み出しゲートによって４本のＣＣＤレジスタに電荷を振り分ける場合について説明したが、電荷の振り分けは必ずしも３本若しくは４本のＣＣＤレジスタである必要は無いのは勿論であって、共通読み出しゲートを含めてｎ＋１段に形成された読み出しゲートによって、ｎ本のＣＣＤレジスタに電荷を振り分けることが可能である。
即ち、ｓ１〜ｓｎで示すｎ画素を一組とする画素パターンを例に挙げて図９を用いて説明すると、第１ＣＣＤレジスタ５によって取り込まれた電荷の転送が行われる符号ｓ１で示す画素には画素に隣接して共通読み出しゲート１２、共通読み出しゲートに隣接して第ｎ読み出しゲート２０、第ｎ読み出しゲートに隣接して第（ｎ−１）読み出しゲート２１・・・第３読み出しゲートに隣接して第２読み出しゲート１４、第２読み出しゲートに隣接して第１読み出しゲート１５が形成され、第２ＣＣＤレジスタ８によって取り込まれた電荷の転送が行われる符号ｓ２で示す画素には画素に隣接して共通読み出しゲート、共通読み出しゲートに隣接して第（ｎ−１）読み出しゲート、第（ｎ−１）読み出しゲートに隣接して第（ｎ−２）読み出しゲート２２、・・・第３読み出しゲートに隣接して第２読み出しゲート、第２読み出しゲートに隣接して第１読み出しゲートが形成され、第３ＣＣＤレジスタ〜第ｎＣＣＤレジスタによって取り込まれた電荷の転送が行われる符号ｓ３〜符号ｓｎで示す画素についても同様に読み出しゲートが多段に形成されることによって、共通読み出しゲートを含めてｎ＋１段に形成された読み出しゲートによってｎ本のＣＣＤレジスタに電荷を振り分けることが可能である。なお、図９中符号２３は符号ｓ（ｎ−１）で示す画素で取り込まれた電荷の転送が行われる第（ｎ−１）ＣＣＤレジスタを示し、図９中符号２４は第（ｎ−１）ＣＣＤレジスタに隣接して配置され第（ｎ−１）ＣＣＤレジスタに転送された電荷を符号ｓｎで示す画素で取り込まれた電荷の転送が行われる第ｎＣＣＤレジスタ２５に転送する第（ｎ−１）レジスタ間転送部を示している。
【００５３】
図１０は、本発明を適用した固体撮像素子の更に他の一例を説明するための平面的な断面図を示す。ここで示す固体撮像素子１は、上記した本発明を適用した固体撮像素子の他の一例と同様にセンサ部２、読み出しゲート３、第１ＦＤ部４、第１ＣＣＤレジスタ５、第１レジスタ間転送部６、第２ＦＤ部７、第２ＣＣＤレジスタ８、第２レジスタ間転送部９、第３ＦＤ部１０、第３ＣＣＤレジスタ１１、第３レジスタ間転送部１６、第４ＦＤ部１７及び第４ＣＣＤレジスタ１８とを備える。
【００５４】
なお、第１ＣＣＤレジスタ、第２ＣＣＤレジスタ、第３ＣＣＤレジスタ及び第４ＣＣＤレジスタはいずれも２相駆動であり、φ１、φ２が印加され、φ１及びφ２は各々Ｈレベル及びＬレベルの２値をとり、これらにより電荷の転送が行われる点は上記した本発明を適用した固体撮像素子の一例及び本発明を適用した固体撮像素子の他の一例と同様である。
また、第１レジスタ間転送部、第２レジスタ間転送部及び第３レジスタ間転送部にはφＴ１、φＴ２及びφＴ３が印加され、φＴ１、φＴ２及びφＴ３は各々Ｈレベル及びＬレベルの２値をとり、レジスタ間転送パルスがＨレベルの際に第１レジスタ間転送部または第２レジスタ間転送部または第３レジスタ間転送部に電荷が転送される点についても上記した本発明を適用した固体撮像素子の一例及び本発明を適用した固体撮像素子の他の一例と同様である。
【００５５】
ここで、読み出しゲートは、センサ部の４画素を一組とする画素パターンの一の画素で取り込んだ電荷を第１ＣＣＤレジスタで転送でき、画素パターンの他の一の画素で取り込んだ電荷を第２ＣＣＤレジスタで転送でき、画素パターンの更に他の一の画素で取り込んだ電荷を第３ＣＣＤレジスタで転送でき、画素パターンのまた更に他の一の画素で取り込んだ電荷を第４ＣＣＤレジスタで転送できるように３段に形成されている。
即ち、図１０中符号ｓ５〜ｓ８で示す４画素を一組とする画素パターンを例に挙げて図１１を用いて説明すると、第１ＣＣＤレジスタによって取り込まれた電荷の転送が行われる符号ｓ５で示す画素及び第２ＣＣＤレジスタによって取り込まれた電荷の転送が行われる符号７で示す画素は、画素に隣接して共通読み出しゲート１２が形成され、共通読み出しゲートに隣接して第２読み出しゲート１４、第２読み出しゲートに隣接して第１読み出しゲート１５が形成されている。また、第３ＣＣＤレジスタによって取り込まれた電荷の転送が行われる符号ｓ６で示す画素及び第４ＣＣＤレジスタによって取り込まれた電荷の転送が行われる符号ｓ８で示す画素は、画素に隣接して共通読み出しゲートが形成され、共通読み出しゲートに隣接して第１読み出しゲートが形成されている。
なお、図１１中符号（１）〜（２４）は、電荷の転送状態の説明の便宜を考慮して付したものである。
【００５６】
ここで、共通読み出しゲート、第１読み出しゲート及び第２読み出しゲートにはφＲＯＧ、φＲＯＧ１及びφＲＯＧ２が印加され、φＲＯＧ、φＲＯＧ１及びφＲＯＧ２は各々Ｈレベル及びＬレベルの２値をとり、読み出しパルスがＨレベルの際に電荷の読み出しが行われる点は上記した本発明を適用した固体撮像素子の一例及び本発明を適用した固体撮像素子の他の一例と同様である。
また、図１１中符号符号（３）で示す第３ＣＣＤレジスタの電荷蓄積部、図１１中符号（７）で示す第１ＣＣＤレジスタの電荷蓄積部、図１１中符号（８）で示す第４ＣＣＤレジスタの電荷蓄積部及び図１１中符号（１２）で示す第２ＣＣＤレジスタの電荷蓄積部にはいずれもφ１が印加されるように形成されており、図１１中符号（１）で示す第４ＣＣＤレジスタの電荷蓄積部、図１１中符号（５）で示す第２ＣＣＤレジスタの電荷蓄積部、図１１中符号（１０）で示す第３ＣＣＤレジスタの電荷蓄積部及び図１１中符号（１４）で示す第１ＣＣＤレジスタの電荷蓄積部にはいずれもφ２が印加されるように形成されている。
【００５７】
以下、上記の様に構成された本発明を適用した固体撮像素子の更に他の一例の駆動方法について図１０中符号ｓ５〜ｓ８で示す画素で取り込んだ電荷の転送状態を示した図を参酌しながら説明する。
【００５８】
図１２は本発明を適用した固体撮像素子の更に他の一例の駆動方法についてのクロックのタイミングチャートの一例であり、図１２中符号ｊはφ２の動作タイミングである。
ここで、φＲＯＧにはＨレベルの時に１５Ｖ、Ｌレベルの時に−３Ｖ、φＲＯＧ１にはＨレベルの時に５Ｖ、Ｌレベルの時に０Ｖ、φＲＯＧ２にはＨレベルの時に１０Ｖ、Ｌレベルの時に−３Ｖの電圧が印加される。なお、φＲＯＧ、φＲＯＧ１及びφＲＯＧ２に印加される電圧値は上述した値に限定されるものではない点は上記した本発明を適用した固体撮像素子の一例及び本発明を適用した固体撮像素子の他の一例と同様である。
また、図１３は本発明を適用した固体撮像素子の更に他の一例の駆動方法について図１０中符号ｓ５〜ｓ８で示す画素で取り込んだ電荷の転送状態を示した図である。
【００５９】
本発明を適用した固体撮像素子の更に他の一例の駆動方法では、先ず、時刻ｔ１において、φＲＯＧをＨレベルにすることにより各画素で取り込んだ電荷が共通読み出しパルスによって図１３（１）で示す様に、符号（１７）、（１９）、（２２）及び（２４）で示す共通読み出しゲートに読み出される。この時、φＲＯＧ１、φＲＯＧ２及びφ２はＨレベルであり、φ１、φＴ１、φＴ２及びφＴ３はＬレベルである。
【００６０】
次に、時刻ｔ２において、φＲＯＧをＬレベルにすることにより共通読み出しゲートに読み出された電荷が図１３（２）で示す様に、符号（１６）、（１８）、（２１）及び（２３）で示す第１読み出しゲート及び第２読み出しゲートに読み出される。
【００６１】
次に、時刻ｔ３において、φＲＯＧ１をＬレベルにすることにより図１３（３）で示す様に、符号（２３）で示す第１読み出しゲートに読み出された電荷が符号（１４）で示す第１ＣＣＤレジスタの電荷蓄積部に転送される。
【００６２】
次に、時刻ｔ４において、φ２をＬレベル、φＴ１をＨレベルにすることにより図１３（４）で示す様に、符号（１４）で示す第１ＣＣＤレジスタの電荷蓄積部に転送された電荷が符号（１３）で示す第１レジスタ間転送部に転送される。
【００６３】
次に、時刻ｔ５において、φ１をＨレベル、φＴ１をＬレベルにすることにより図１３（５）で示す様に、符号（１３）で示す第１レジスタ間転送部に転送された電荷が符号（１２）で示す第２ＣＣＤレジスタの電荷蓄積部に転送されると共に、符号（１８）で示す第１読み出しゲートから符号（７）で示す第１ＣＣＤレジスタの電荷蓄積部への電荷の転送が開始される。
【００６４】
次に、時刻ｔ６において、φＲＯＧ１をＬレベルにすることにより図１３（６）で示す様に、符号（１８）で示す第１読み出しゲートに読み出された電荷が符号（７）で示す第１ＣＣＤレジスタの電荷蓄積部に転送される。
【００６５】
次に、時刻ｔ７において、φＲＯＧ１をＨレベル、φＲＯＧ２をＬレベルにすることにより図１３（７）で示す様に、符号（２１）で示す第２読み出しゲートに読み出された電荷が符号（２０）で示す第１読み出しゲートに読み出されると共に、符号（１６）で示す第２読み出しゲートに読み出された電荷が符号（１５）で示す第１読み出しゲートに読み出される。
【００６６】
次に、時刻ｔ８において、φ１をＬレベル、φＴ２をＨレベルにすることにより図１３（８）に示す様に、符号（１２）で示す第２ＣＣＤレジスタの電荷蓄積部に転送された電荷が符号（１１）で示す第２レジスタ間転送部に転送される。
【００６７】
次に、時刻ｔ９において、φＴ１をＨレベルにすることにより図１３（９）に示す様に、符号（７）で示す第１ＣＣＤレジスタの電荷蓄積部に転送された電荷が符号（６）で示す第１レジスタ間転送部に転送される。
【００６８】
次に、時刻ｔ１０において、φ２をＨレベル、φＴ２をＬレベルにすることにより図１３（１０）に示す様に、符号（１１）で示す第２レジスタ間転送部に転送された電荷が符号（１０）で示す第３ＣＣＤレジスタの電荷蓄積部に転送される。
【００６９】
次に、時刻ｔ１１において、φＴ１をＬレベルにすることにより図１３（１１）に示す様に、符号（６）で示す第１レジスタ間転送部に転送された電荷が符号（５）で示す第２ＣＣＤレジスタの電荷蓄積部に転送される。
【００７０】
次に、時刻ｔ１２において、φＲＯＧ１をＬレベルにすることにより図１３（１２）に示す様に、符号（２０）で示す第１読み出しゲートに読み出された電荷が符号（１４）で示す第１ＣＣＤレジスタの電荷蓄積部に転送される。
【００７１】
次に、時刻ｔ１３において、φＲＯＧ１及びφＴ３をＨレベル、φ２をＬレベルにすることにより図１３（１３）に示す様に、符号（１０）で示す第３ＣＣＤレジスタの電荷蓄積部に転送された電荷が符号（９）で示す第３レジスタ間転送部に転送される。
【００７２】
次に、時刻ｔ１４において、φＴ２をＨレベルにすることにより図１３（１４）に示す様に、符号（５）で示す第２ＣＣＤレジスタの電荷蓄積部に転送された電荷が符号（４）で示す第２レジスタ間転送部に転送される。
【００７３】
次に、時刻ｔ１５において、φＴ１をＨレベルにすることにより図１３（１５）に示す様に、符号（１４）で示す第１ＣＣＤレジスタの電荷蓄積部に転送された電荷が符号（１３）で示す第１レジスタ間転送部に転送される。
【００７４】
次に、時刻ｔ１６において、φ１をＨレベル、φＴ３をＬレベルにすることにより図１３（１６）に示す様に、符号（９）で示す第３レジスタ間転送部に転送された電荷が符号（８）で示す第４ＣＣＤレジスタの電荷蓄積部に転送される。
【００７５】
次に、時刻ｔ１７において、φＴ２をＬレベルにすることにより図１３（１７）に示す様に、符号（４）で示す第２レジスタ間転送部に転送された電荷が符号（３）で示す第３ＣＣＤレジスタの電荷蓄積部に転送される。
【００７６】
次に、時刻ｔ１８において、φＴ１をＬレベルにすることにより図１３（１８）に示す様に、符号（１３）で示す第１レジスタ間転送部に転送された電荷が符号（１２）で示す第２ＣＣＤレジスタの電荷蓄積部に転送される。
【００７７】
次に、時刻ｔ１９において、φＲＯＧ１をＬレベルにすることにより図１３（１９）に示す様に、符号（１５）で示す第１読み出しゲートに読み出された電荷が符号（７）で示す第１ＣＣＤレジスタの電荷蓄積部に転送される。
【００７８】
その後、上述した本発明を適用した固体撮像素子の一例及び本発明を適用した固体撮像素子の他の一例の駆動方法と同様に、φ１とφ２とを交互にＨレベル、Ｌレベルとする通常のＣＣＤレジスタ転送を行い、図１０中符号ｓ５で示す画素で取り込まれた電荷は第１ＣＣＤレジスタによって水平転送がなされ、図１０中符号ｓ６で示す画素で取り込まれた電荷は第３ＣＣＤレジスタによって水平転送がなされ、図１０中符号ｓ７で示す画素で取り込まれた電荷は第２ＣＣＤレジスタによって水平転送がなされ、図１０中符号ｓ８で示す画素で取り込まれた電荷は第４ＣＣＤレジスタによって水平転送がなされる。
【００７９】
なお、上記した本発明を適用した固体撮像素子の更に他の一例の駆動方法では、時刻ｔ３における符号（１８）で示す第１読み出しゲート、時刻ｔ８における符号（７）で示す第１ＣＣＤレジスタの電荷蓄積部、時刻ｔ１２における符号（１５）で示す第１読み出しゲート、時刻ｔ１３における符号（５）で示す第２ＣＣＤレジスタの電荷蓄積部及び符号（１４）で示す第１ＣＣＤレジスタの電荷蓄積部、時刻ｔ１４における符号（１４）で示す第１ＣＣＤレジスタの電荷蓄積部ではＬレベルのパルスが印加されているが、ＣＣＤレジスタの電荷蓄積部は図１４に示す様にＳｔｏｒａｇｅ部２６とＴｒａｎｓｆｅｒ部２７とから成り、印加される水平駆動パルスが同一である場合にはＳｔｏｒａｇｅ部がＴｒａｎｓｆｅｒ部よりもポテンシャルが深くなる様に構成されているために、電荷の逆流を生じることは無い。
【００８０】
上記した本発明を適用した固体撮像素子では、画素パターンを構成する４画素で取り込んだ電荷を各々異なるＣＣＤレジスタで転送することにより、各ＣＣＤレジスタのビット数を低減することができ、φ１及びφ２の周波数を低減することが可能である。
また、上記した本発明を適用した固体撮像素子では、読み出しゲート及び第１ＣＣＤレジスタによって各画素で取り込んだ電荷の振り分けを行うことができ、読み出しゲートの段数を減少することが可能である。
また、読み出しゲートの段数の減少ができることにより、読み出しゲートに印加する読み出しパルスの数を減少させることが可能である。
【００８１】
なお、本発明を適用した固体撮像素子の更に他の一例では、画素に隣接して共通読み出しゲートが形成されているが、必ずしも共通読み出しゲートが形成されている必要が無い点は上記した本発明を適用した固体撮像素子の一例及び本発明を適用した固体撮像素子の他の一例と同様である。
【００８２】
また、本発明を適用した固体撮像素子の更に他の一例では、４画素を一組とする画素パターンを例に挙げ共通読み出しゲートを含めて３段に形成された読み出しゲートによって４本のＣＣＤレジスタに電荷を振り分ける場合について説明したが、電荷の振り分けは必ずしも４本のＣＣＤレジスタである必要は無いのは勿論であって、共通読み出しゲートを含めて（ｎ／２）＋１段（但しｎは偶数）に形成された読み出しゲートによって、ｎ本のＣＣＤレジスタに電荷を振り分けることが可能である。
即ち、ｓ１〜ｓｎで示すｎ画素を一組とする画素パターンを例に挙げて図１５を用いて説明すると、第１ＣＣＤレジスタ５によって取り込まれた電荷の転送が行われる符号ｓ１で示す画素及び第２ＣＣＤレジスタ８によって取り込まれた電荷の転送が行われる符号ｓ｛（ｎ／２）＋１｝で示す画素には画素に隣接して共通読み出しゲート１２、共通読み出しゲートに隣接して第（ｎ／２）読み出しゲート２８、第（ｎ／２）読み出しゲートに隣接して第｛（ｎ／２）−１｝読み出しゲート２９・・・第３読み出しゲートに隣接して第２読み出しゲート１４、第２読み出しゲートに隣接して第１読み出しゲート１５が形成され、第３ＣＣＤレジスタ（図示せず）によって取り込まれた電荷の転送が行われる符号ｓ２で示す画素及び第４ＣＣＤレジスタ（図示せず）によって取り込まれた電荷の転送が行われる符号｛（ｎ／２）＋２｝で示す画素には画素に隣接して共通読み出しゲート、共通読み出しゲートに隣接して第｛（ｎ／２）−１｝読み出しゲート、第｛（ｎ／２）−１｝読み出しゲートに隣接して第｛（ｎ／２）−２｝読み出しゲート３０・・・第３読み出しゲートに隣接して第２読み出しゲート、第２読み出しゲートに隣接して第１読み出しゲートが形成され、第５ＣＣＤレジスタ〜第ｎＣＣＤレジスタによって取り込まれた電荷の転送が行われる符号ｓ３〜ｓ（ｎ／２）及び符号ｓ｛（ｎ／２）＋３｝〜ｓｎで示す画素についても同様に読み出しゲートが多段に形成されることによって、共通読み出しゲートを含めて（ｎ／２）＋１段に形成された読み出しゲートによってｎ本のＣＣＤレジスタに電荷を振り分けることが可能である。なお、符号ｓ１〜ｓ（ｎ／２）で示す画素で取り込まれた電荷は第１ＣＣＤレジスタに印加されるφ１によって第１読み出しゲートから第１ＣＣＤレジスタの電荷蓄積部に転送され、符号ｓ｛（ｎ／２）＋１｝〜ｓｎで示す画素で取り込まれた電荷は第１ＣＣＤレジスタに印加されるφ２によって第１読み出しゲートから第１ＣＣＤレジスタの電荷蓄積部に転送されるように形成されている。
【００８３】
なお、上記した本発明を適用した固体撮像素子の一例、本発明を適用した固体撮像素子の他の一例及び本発明を適用した固体撮像素子の更に他の一例では、φＲＯＧ、φＲＯＧ１、φＲＯＧ２、φＲＯＧ３及びφＲＯＧ４に印加するＨレベル及びＬレベルの電圧値を変化させることによって電荷の先送りや電荷の逆流を防止しているが、共通読み出しゲート、第１読み出しゲート、第２読み出しゲート、第３読み出しゲート及び第４読み出しゲートの各々に水平電荷転送部の様にＴｒａｎｓｆｅｒ部及びＳｔｏｒａｇｅ部を形成し、印加される電圧値が同一である場合にはＳｔｏｒａｇｅ部がＴｒａｎｓｆｅｒ部よりもポテンシャルが深くなるように構成することによって電荷の先送りや電荷の逆流を防止しても良い。
【００８４】
【発明の効果】
以上述べてきた如く、本発明の固体撮像素子及び固体撮像素子の駆動方法によれば、電荷の転送速度の向上を図ることが可能である。
【図面の簡単な説明】
【図１】本発明を適用した固体撮像素子の一例を説明するための平面的な模式図である。
【図２】本発明を適用した固体撮像素子の一例の読み出しゲートを説明するための模式図である。
【図３】本発明を適用した固体撮像素子の一例の駆動方法についてのクロックのタイミングチャートの一例である。
【図４】本発明を適用した固体撮像素子の一例の駆動方法について図１中符号ｓ４、ｓ５及びｓ６で示す画素で取り込んだ電荷の転送状態を示した図である。
【図５】本発明を適用した固体撮像素子の他の一例を説明するための平面的な断面図である。
【図６】本発明を適用した固体撮像素子の他の一例の読み出しゲートを説明するための模式図である。
【図７】本発明を適用した固体撮像素子の他の一例の駆動方法についてのクロックのタイミングチャートの一例である。
【図８】本発明を適用した固体撮像素子の他の一例の駆動方法について図５中符号ｓ５〜ｓ８で示す画素で取り込んだ電荷の転送状態を示した図である。
【図９】共通読み出しゲートを含めてｎ＋１段に形成された読み出しゲートによるｎ本のＣＣＤレジスタへの電荷の振り分けを説明するための模式図である。
【図１０】本発明を適用した固体撮像素子の更に他の一例を説明するための平面的な断面図である。
【図１１】本発明を適用した固体撮像素子の更に他の一例の読み出しゲートを説明するための模式図である。
【図１２】本発明を適用した固体撮像素子の更に他の一例の駆動方法についてのクロックのタイミングチャートの一例である。
【図１３】本発明を適用した固体撮像素子の更に他の一例の駆動方法について図１０中符号ｓ５〜ｓ８で示す画素で取り込んだ電荷の転送状態を示した図である
【図１４】ＣＣＤレジスタの電荷蓄積部の構成を説明するための模式図である。
【図１５】共通読み出しゲートを含めて（ｎ／２）＋１段に形成された読み出しゲートによるｎ本のＣＣＤレジスタへの電荷の振り分けを説明するための模式図である。
【図１６】従来のリニアセンサを示す模式図である。
【図１７】リニアセンサの水平電荷転送部から電荷電圧変換部までの電位模式図である。
【図１８】各パルスの動作タイミングを示す模式図である。
【図１９】リニアセンサの出力波形模式図である。
【図２０】ＣＤＳ回路を説明するための模式図である。
【符号の説明】
１ 固体撮像素子
２ センサ部
３ 読み出しゲート
４ 第１ＦＤ部
５ 第１ＣＣＤレジスタ
６ 第１レジスタ間転送部
７ 第２ＦＤ部
８ 第２ＣＣＤレジスタ
９ 第２レジスタ間転送部
１０ 第３ＦＤ部
１１ 第３ＣＣＤレジスタ
１２ 共通読み出しゲート
１３ 第３読み出しゲート
１４ 第２読み出しゲート
１５ 第１読み出しゲート
１６ 第３レジスタ間転送部
１７ 第４ＦＤ部
１８ 第４ＣＣＤレジスタ
１９ 第４読み出しゲート
２０ 第ｎ読み出しゲート
２１ 第（ｎ−１）読み出しゲート
２２ 第（ｎ−２）読み出しゲート
２３ 第（ｎ−１）ＣＣＤレジスタ
２４ 第（ｎ−１）レジスタ間転送部
２５ 第ｎＣＣＤレジスタ
２６ Ｓｔｏｒａｇｅ部
２７ Ｔｒａｎｓｆｅｒ部
２８ 第（ｎ／２）読み出しゲート
２９ 第｛（ｎ／２）−１｝読み出しゲート
３０ 第｛（ｎ／２）−２｝読み出しゲート
【発明の属する技術分野】
本発明は、固体撮像素子及び固体撮像素子の駆動方法に関する。詳しくは、３以上の水平電荷転送部を有する固体撮像素子及び固体撮像素子の駆動方法に係るものである。
【０００２】
【従来の技術】
入力光に応じた量の電荷を蓄積するフォトダイオードからなる画素が一次元的に配列され、これら画素からの電荷をＣＣＤ（charge coupled device）の電荷転送方式によって電荷電圧変換部側に転送する水平電荷転送部を有するＣＣＤカラーリニアセンサ（以下、リニアセンサと言う）は、小型・低消費電力等の点で優れており、コピー，ファクシミリ，ＯＣＲ，パターン認識及び各種計測など、多くの分野で使用されている。
以下、図面を用いて従来のリニアセンサについて説明する。
【０００３】
図１６は、従来のリニアセンサを示す模式図であり、図１６中符号Ｒで示す赤色に関する画素、図１６中符号Ｇで示す緑色に関する画素及び図１６中符号Ｂで示す青色に関する画素の３画素を一組とする画素パターン１０１が多数組、一次元的に配列された画像取り込み部１０２、画像取り込み部に隣接して配置され画像取り込み部で取り込んだ電荷を読み出す読み出しゲート１０３及び読み出しゲートに隣接して配置され読み出しゲートによって読み出された電荷を出力部側に転送する水平電荷転送部１０４が形成されている。
【０００４】
図１７はリニアセンサの水平電荷転送部から電荷電圧変換部（以下、ＦＤ部と言う）１０５までの電位模式図であり、電極（１）（以下、Ｈφ１と言う）１０６と電極（２）（以下、Ｈφ２と言う）１０７に駆動パルスを与えることによって電荷の転送を行い、Ｈφ１がオフの状態になった時に水平電荷転送部からＦＤ部に電荷が転送される。
なお、電荷がＦＤ部に転送された後にリセットゲート（以下、φＲＧと言う）１０８をオンの状態にすることでＦＤ部に蓄積された電荷のリセットを行う。
【０００５】
図１８は各パルスの動作タイミングを示す模式図であり、図１８中符号ＡはＨφ１の駆動パルスの動作タイミング、図１８中符号ＢはＨφ２の駆動パルスの動作タイミング、図１８中符号ＣはφＲＧの駆動パルスの動作タイミング、図１８中符号Ｄは後述するサンプルホールドpre-charged相（以下、ＳＨＰと言う）のクランプパルスの動作タイミング及び図１８中符号Ｅは後述するサンプルホールドdata相（以下、ＳＨＤと言う）のクランプパルスの動作タイミングを示している。
【０００６】
また、図１９はリニアセンサの出力波形模式図を示したものであり、図１８中符号Ａ及び符号Ｂで示すタイミングでＨφ１及びＨφ２に駆動パルスを与えることによって図１９中符号符号Ｆで示すリニアセンサの出力波形が得られ、このリニアセンサ出力を図２０に示す様な相関２重サンプリング（以下、ＣＤＳと言う）回路に入力し、図１８中符号Ｃで示すタイミングでφＲＧに駆動パルスを与えると共に、図１８中符号Ｄ及び符号Ｅで示すタイミングでＳＨＰ及びＳＨＤにクランプパルスを与えることによって図１９中符号Ｇで示すリニアセンサの出力（ＣＤＳ後）波形が得られる。
即ち、ＣＤＳ回路はリニアセンサ出力のうちＳＨＰのクランプパルスでサンプリングされ基準として用いられるpre-charged相（以下、Ｐ相と言う）１０９と、リニアセンサの出力のうちＳＨＤのクランプパルスでサンプリングされるそれぞれの画素のデータの出力であるdata相（以下、Ｄ相と言う）１１０との差を差動アンプによって減算処理を行うことによってリニアセンサの出力波形を整形しているものである。
【０００７】
【発明が解決しようとする課題】
ところで、水平電荷転送部による電荷の転送速度を上げた場合には、図１９中符号Ｈで示すリニアセンサ１画素の出力波形の領域が狭まり、Ｐ相及びＤ相の領域も狭まってしまうために、Ｐ相及びＤ相をクランプパルスでサンプリングする際に、高精度でＳＨＰ及びＳＨＤにクランプパルスを印加しなければならないという不都合があった。
即ち、水平電荷転送部の電荷の転送速度を増加させたとしても、クランプパルスでのサンプリングを高精度で行うことが困難であるために、電荷の転送速度の向上が図れないという不都合があった。
【０００８】
本発明は、以上の点に鑑みて創案されたものであって、電荷の転送速度を増加したとしても容易な固体撮像素子出力の信号処理で済む固体撮像素子を提供し、電荷の転送速度の向上を図ることが可能である固体撮像素子及び固体撮像素子の駆動方法を提供することを目的とするものである。
【０００９】
【課題を解決するための手段】
上記の目的を達成するために、本発明に係る固体撮像素子は、３以上の水平電荷転送部を有する固体撮像素子において、３以上の画素を有する画像取り込み部と、該画像取り込み部に隣接して配置され前記画像取り込み部で取り込んだ電荷の読み出しを行う多段に形成された読み出しゲートと、該読み出しゲートに隣接して配置され前記読み出しゲートによって読み出された電荷を出力部側に転送する第１水平電荷転送部と、該第１水平電荷転送部に隣接して配置され前記第１水平電荷転送部から転送された電荷を出力部側に転送する第２水平電荷転送部と、該第２水平電荷転送部に隣接して配置され前記第２水平電荷転送部から転送された電荷を出力部側に転送する第３水平電荷転送部とを備える。
【００１０】
ここで、３以上の画素を有する画像取り込み部によって、入力光に応じた電荷を取り込むことができる。
また、画像取り込み部に隣接して配置され画像取り込み部で取り込んだ電荷の読み出しを行う多段に形成された読み出しゲートによって、画像取り込み部の各画素により取り込まれた電荷を３以上の水平電荷転送部に振り分けることができる。
更に、読み出しゲートに隣接して配置され読み出しゲートによって読み出された電荷を出力部側に転送する第１水平電荷転送部、第１水平電荷転送部に隣接して配置され第１水平電荷転送部から転送された電荷を出力部側に転送する第２水平電荷転送部及び第２水平電荷転送部に隣接して配置され第２水平電荷転送部から転送された電荷を出力部側に転送する第３水平電荷転送部によって、読み出しゲートによって振り分けられた電荷を出力部側に転送することができる。
【００１１】
また、本発明に係る固体撮像素子は、４以上の画素を有する画像取り込み部と、該画像取り込み部に隣接して配置され前記画像取り込み部で取り込んだ電荷の読み出しを行う多段に形成された読み出しゲートと、該読み出しゲートに隣接して配置され前記読み出しゲートによって読み出された電荷を２相駆動により出力部側に転送する第１水平電荷転送部と、該第１水平電荷転送部に隣接して配置され前記第１水平電荷転送部から転送された電荷を２相駆動により出力部側に転送する第２水平電荷転送部と、該第２水平電荷転送部に隣接して配置され前記第２水平電荷転送部から転送された電荷を２相駆動により出力部側に転送する第３水平電荷転送部と、該第３水平電荷転送部に隣接して配置され前記第３水平電荷転送部から転送された電荷を２相駆動により出力部側に転送する第４水平電荷転送部とを備える４以上の偶数本の水平電荷転送部を有する固体撮像素子であって、前記第１水平電荷転送部または前記第３水平電荷転送部によって転送される電荷は、前記第１水平電荷転送部に印加された一方の水平駆動パルスにより前記読み出しゲートから第１水平電荷転送部に転送された電荷であり、前記第２水平電荷転送部または前記第４水平電荷転送部によって転送される電荷は、前記第１水平電荷転送部に印加された他方の水平駆動パルスにより前記読み出しゲートから第１水平電荷転送部に転送された電荷である。
【００１２】
ここで、第１水平電荷転送部または第３水平電荷転送部によって転送される電荷は、第１水平電荷転送部に印加された一方の水平駆動パルスにより読み出しゲートから第１水平電荷転送部に転送された電荷であり、第２水平電荷転送部または第４水平電荷転送部によって転送される電荷は、第１水平電荷転送部に印加された他方の水平駆動パルスにより読み出しゲートから第１水平電荷転送部に転送された電荷であることによって、第１水平電荷転送部によって読み出しゲートにより読み出された電荷を水平電荷転送部に振り分けることができる。
【００１３】
また、上記の目的を達成するために、本発明に係る固体撮像素子の駆動方法は、３以上の画素を有する画像取り込み部と、該画像取り込み部に隣接して配置され前記画像取り込み部で取り込んだ電荷の読み出しを行う多段に形成された読み出しゲートと、該読み出しゲートに隣接して配置され前記読み出しゲートによって読み出された電荷を出力部側に転送する第１水平電荷転送部と、該第１水平電荷転送部に隣接して配置され前記第１水平電荷転送部から転送された電荷を出力部側に転送する第２水平電荷転送部と、該第２水平電荷転送部に隣接して配置され前記第２水平電荷転送部から転送された電荷を出力部側に転送する第３水平電荷転送部とを備える３以上の水平電荷転送部を有する固体撮像素子の駆動方法であって、前記３以上の画素を有する画像取り込み部で電荷を取り込む工程と、
前記３以上の画素を有する画像取り込み部で取り込んだ電荷を前記多段に形成された読み出しゲートに読み出す工程と、前記読み出しゲートに読み出された電荷を前記第１水平電荷転送部に転送する工程と、前記第１水平電荷転送部に転送された電荷を前記第２水平電荷転送部に転送する工程と、前記第２水平電荷転送部に転送された電荷を前記第３水平電荷転送部に転送する工程とを備える。
【００１４】
ここで、３以上の画素を有する画像取り込み部で電荷を取り込む工程によって、入力光に応じた電荷を取り込むことができる。
また、３以上の画素を有する画像取り込み部で取り込んだ電荷を多段に形成された読み出しゲートに読み出す工程によって、画像取り込み部の各画素により取り込まれた電荷を３以上の水平電荷転送部に振り分けることができる。
更に、読み出しゲートに読み出された電荷を第１水平電荷転送部に転送する工程、第１水平電荷転送部に転送された電荷を第２水平電荷転送部に転送する工程及び第２水平電荷転送部に転送された電荷を第３水平電荷転送部に転送する工程によって、読み出しゲートによって振り分けられた電荷を出力部側に転送することができる。
【００１５】
また、本発明に係る固体撮像素子の駆動方法は、４以上の画素を有する画像取り込み部と、該画像取り込み部に隣接して配置され前記画像取り込み部で取り込んだ電荷の読み出しを行う多段に形成された読み出しゲートと、該読み出しゲートに隣接して配置され前記読み出しゲートによって読み出された電荷を２相駆動により出力部側に転送する第１水平電荷転送部と、該第１水平電荷転送部に隣接して配置され前記第１水平電荷転送部から転送された電荷を２相駆動により出力部側に転送する第２水平電荷転送部と、該第２水平電荷転送部に隣接して配置され前記第２水平電荷転送部から転送された電荷を２相駆動により出力部側に転送する第３水平電荷転送部と、該第３水平電荷転送部に隣接して配置され前記第３水平電荷転送部から転送された電荷を２相駆動により出力部側に転送する第４水平電荷転送部とを備える４以上の偶数本の水平電荷転送部を有する固体撮像素子の駆動方法であって、前記４以上の画素を有する画像取り込み部で電荷を取り込む工程と、前記４以上の画素を有する画像取り込み部で取り込んだ電荷を前記多段に形成された読み出しゲートに読み出す工程と、前記読み出しゲートに読み出された電荷のうち前記第１水平電荷転送部または第３水平電荷転送部によって転送される電荷を前記第１水平電荷転送部に印加する一方の水平駆動パルスにより第１水平電荷転送部に転送する工程と、前記読み出しゲートに読み出された電荷のうち前記第２水平電荷転送部または第４水平電荷転送部によって転送される電荷を前記第１水平電荷転送部に印加する他方の水平駆動パルスにより第１水平電荷転送部に転送する工程と、前記第１水平電荷転送部に転送された電荷を前記第２水平電荷転送部に転送する工程と、前記第２水平電荷転送部に転送された電荷を前記第３水平電荷転送部に転送する工程と、前記第３水平電荷転送部に転送された電荷を前記第４水平電荷転送部に転送する工程とを備える。
【００１６】
ここで、４以上の画素を有する画像取り込み部で電荷を取り込む工程によって、入力光に応じた電荷を取り込むことができる。
また、４以上の画素を有する画像取り込み部で取り込んだ電荷を多段に形成された読み出しゲートに読み出す工程によって、画像取り込み部の各画素により取り込まれた電荷を４以上の水平電荷転送部に振り分けることができる。
更に、読み出しゲートに読み出された電荷のうち第１水平電荷転送部または第３水平電荷転送部によって転送される電荷を第１水平電荷転送部に印加する一方の水平駆動パルスにより第１水平電荷転送部に転送する工程及び読み出しゲートに読み出された電荷のうち第２水平電荷転送部または第４水平電荷転送部によって転送される電荷を第１水平電荷転送部に印加する他方の水平駆動パルスにより第１水平電荷転送部に転送する工程によって、第１水平電荷転送部によって読み出しゲートにより読み出された電荷を水平電荷転送部に振り分けることができる。
また、第１水平電荷転送部に転送された電荷を第２水平電荷転送部に転送する工程、第２水平電荷転送部に転送された電荷を第３水平電荷転送部に転送する工程及び第３水平電荷転送部に転送された電荷を第４水平電荷転送部に転送する工程によって、振り分けられた電荷を出力部側に転送することができる。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照しながら説明し、本発明の理解に供する。
【００１８】
図１は本発明を適用した固体撮像素子の一例を説明するための平面的な模式図を示す。ここで示す固体撮像素子１は、図１中符号ｓ１〜ｓ１００００で示す１００００個の画素からなるセンサ部２、センサ部に隣接して設けられセンサ部で取り込んだ電荷を読み出す読み出しゲート３、読み出しゲートに隣接して設けられ読み出しゲートによって読み出された電荷を第１ＦＤ部４に転送する第１ＣＣＤレジスタ５、第１ＣＣＤレジスタに隣接して設けられ第１ＣＣＤレジスタに転送された電荷を第１ＣＣＤレジスタから第２ＣＣＤレジスタに転送する第１レジスタ間転送部６、第１レジスタ間転送部に隣接して設けられ第１レジスタ間転送部によって転送された電荷を第２ＦＤ部７に転送する第２ＣＣＤレジスタ８、第２ＣＣＤレジスタに隣接して設けられ第２ＣＣＤレジスタに転送された電荷を第２ＣＣＤレジスタから第３ＣＣＤレジスタに転送する第２レジスタ間転送部９及び第２レジスタ間転送部に隣接して設けられ第２レジスタ間転送部によって転送された電荷を第３ＦＤ部１０に転送する第３ＣＣＤレジスタ１１とを備える。
【００１９】
なお、第１ＣＣＤレジスタ、第２ＣＣＤレジスタ及び第３ＣＣＤレジスタはいずれも２相駆動であり、水平駆動パルスφ１、φ２が印加され、φ１及びφ２は各々ハイレベル（以下、Ｈレベルと言う）及びローレベル（以下、Ｌレベルと言う）の２値をとり、これらにより電荷の転送が行われる。
また、第１レジスタ間転送部及び第２レジスタ間転送部には第１レジスタ間転送パルスφＴ１及び第２レジスタ間転送パルスφＴ２が印加され、φＴ１及びφＴ２は各々Ｈレベル及びＬレベルの２値をとり、レジスタ間転送パルスがＨレベルの際に第１レジスタ間転送部または第２レジスタ間転送部に電荷が転送される。
【００２０】
ここで、読み出しゲートは、センサ部の３画素を一組とする画素パターンの一の画素で取り込んだ電荷を第１ＣＣＤレジスタで転送でき、画素パターンの他の一の画素で取り込んだ電荷を第２ＣＣＤレジスタで転送でき、画素パターンの更に他の一の画素で取り込んだ電荷を第３ＣＣＤレジスタで転送できるように４段に形成されている。
即ち、図１中符号ｓ４、ｓ５及びｓ６で示す３画素を一組とする画素パターンを例に挙げて図２を用いて説明すると、第１ＣＣＤレジスタによって取り込まれた電荷の転送が行われる符号ｓ４で示す画素は、画素に隣接して共通読み出しゲート１２が形成され、共通読み出しゲートに隣接して第３読み出しゲート１３、第３読み出しゲートに隣接して第２読み出しゲート１４、第２読み出しゲートに隣接して第１読み出しゲート１５が形成されている。また、第２ＣＣＤレジスタによって取り込まれた電荷の転送が行われる符号ｓ５で示す画素は、画素に隣接して共通読み出しゲートが形成され、共通読み出しゲートに隣接して第２読み出しゲート、第２読み出しゲートに隣接して第１読み出しゲートが形成されている。更に、第３ＣＣＤレジスタによって取り込まれた電荷の転送が行われる符号ｓ６で示す画素は、画素に隣接して共通読み出しゲートが形成され、共通読み出しゲートに隣接して第１読み出しゲートが形成されている。
なお、図２中符号（１）〜（１４）は、電荷の転送状態の説明の便宜を考慮して付したものである。
【００２１】
ここで、共通読み出しゲート、第１読み出しゲート、第２読み出しゲート及び第３読み出しゲートには共通読み出しパルスφＲＯＧ、第１読み出しパルスφＲＯＧ１、第２読み出しパルスφＲＯＧ２及び第３読み出しパルスφＲＯＧ３が印加され、φＲＯＧ、φＲＯＧ１、φＲＯＧ２及びφＲＯＧ３は各々Ｈレベル及びＬレベルの２値をとり、読み出しパルスがＨレベルの際に電荷の読み出しが行われる。
また、図２中符号（１）で示す第３ＣＣＤレジスタの電荷蓄積部、図２中符号（３）で示す第２ＣＣＤレジスタの電荷蓄積部及び図２中符号（５）で示す第１ＣＣＤレジスタの電荷蓄積部にはいずれもφ１が印加されるように形成されている。
【００２２】
以下、上記の様に構成された本発明を適用した固体撮像素子の一例の駆動方法について図１中符号ｓ４、ｓ５及びｓ６で示す画素で取り込んだ電荷の転送状態を示した図を参酌しながら説明する。
【００２３】
図３は本発明を適用した固体撮像素子の一例の駆動方法についてのクロックのタイミングチャートの一例であり、図３中符号ａはφＲＯＧの動作タイミング、図３中符号ｂはφＲＯＧ１の動作タイミング、図３中符号ｃはφＲＯＧ２の動作タイミング、図３中符号ｄはφＲＯＧ３の動作タイミング、図３中符号ｅはφ１の動作タイミング、図３中符号ｆはφＴ１の動作タイミングであり、図３中符号ｇはφＴ２の動作タイミングである。
ここで、φＲＯＧにはＨレベルの時に２０Ｖ、Ｌレベルの時に−６Ｖ、φＲＯＧ１にはＨレベルの時に５Ｖ、Ｌレベルの時に０Ｖ、φＲＯＧ２にはＨレベルの時に１０Ｖ、Ｌレベルの時に−３Ｖ、φＲＯＧ３にはＨレベルの時に１５Ｖ、Ｌレベルの時に−６Ｖの電圧が印加される。なお、φＲＯＧ、φＲＯＧ１、φＲＯＧ２及びφＲＯＧ３に印加される電圧値は上記した値に限定されるものではなく、φＲＯＧのＨレベルの電圧値はφＲＯＧがＨレベルの際に共通読み出しゲートに読み出された電荷が第１読み出しゲート、第２読み出しゲート及び第３読み出しゲートに読み出されないようにφＲＯＧ１、φＲＯＧ２及びφＲＯＧ３のＨレベルの電圧値よりも大きければ良く、φＲＯＧ３のＨレベルの電圧値はφＲＯＧ３がＨレベルの際に第３読み出しゲートに読み出された電荷が第２読み出しゲートに読み出されないようにφＲＯＧ２のＨレベルの電圧値よりも大きければ良く、φＲＯＧ２のＨレベルの電圧値はφＲＯＧ２がＨレベルの際に第２読み出しゲートに読み出された電荷が第１読み出しゲートに読み出されないようにφＲＯＧ１のＨレベルの電圧値よりも大きければ良く、φＲＯＧ及びφＲＯＧ３のＬレベルの電圧値はφＲＯＧ２がＬレベルの際に第２読み出しゲートに読み出された電荷が共通読み出しゲートや第３読み出しゲートに読み出されないようにφＲＯＧ２のＬレベルの電圧値よりも小さければ良い。
また、図４は本発明を適用した固体撮像素子の一例の駆動方法について図１中符号ｓ４、ｓ５及びｓ６で示す画素で取り込んだ電荷の転送状態を示した図である。
【００２４】
本発明を適用した固体撮像素子の一例の駆動方法では、先ず、時刻ｔ１において、φＲＯＧをＨレベルにすることにより各画素で取り込んだ電荷が共通読み出しパルスによって図４（１）で示す様に、符号（９）、（１２）及び（１４）で示す共通読み出しゲートに読み出される。この時、φＲＯＧ１、φＲＯＧ２、φＲＯＧ３及びφ１はＨレベルであり、φＴ１及びφＴ２はＬレベルである。
【００２５】
次に、時刻ｔ２において、φＲＯＧをＬレベルにすることにより共通読み出しゲートに読み出された電荷が図４（２）で示す様に、符号（８）、（１１）及び（１３）で示す第３読み出しゲート、第２読み出しゲート及び第１読み出しゲートに読み出される。
【００２６】
次に、時刻ｔ３において、φＲＯＧ１をＬレベルにすることにより図４（３）で示す様に、符号（１３）で示す第１読み出しゲートに読み出された電荷が符号（５）で示す第１ＣＣＤレジスタの電荷蓄積部に転送される。
【００２７】
次に、時刻ｔ４において、φ１をＬレベル、φＴ１をＨレベルにすることにより図４（４）で示す様に、符号（５）で示す第１ＣＣＤレジスタの電荷蓄積部に転送された電荷が符号（４）で示す第１レジスタ間転送部に転送される。
【００２８】
次に、時刻ｔ５において、φＲＯＧ１をＨレベル、φＲＯＧ２をＬレベルにすることにより図４（５）に示す様に、符号（１１）で示す第２読み出しゲートに読み出された電荷が符号（１０）で示す第１読み出しゲートに読み出される。
【００２９】
次に、時刻ｔ６において、φＲＯＧ１及びφＴ１をＬレベル、φ１をＨレベルにすることにより図４（６）に示す様に、符号（４）で示す第１レジスタ間転送部に転送された電荷が符号（３）で示す第２ＣＣＤレジスタの電荷蓄積部に転送されると共に、符号（１０）で示す第１読み出しゲートに読み出された電荷が符号（５）で示す第１ＣＣＤレジスタの電荷蓄積部に転送される。
【００３０】
次に、時刻ｔ７において、φ１をＬレベル、φＴ１及びφＴ２をＨレベルにすることにより図４（７）に示す様に、符号（３）で示す第２ＣＣＤレジスタの電荷蓄積部に転送された電荷が符号（２）で示す第２レジスタ間転送部に転送されると共に、符号（５）で示す第１ＣＣＤレジスタの電荷蓄積部に転送された電荷が符号（４）で示す第１レジスタ間転送部に転送される。
【００３１】
次に、時刻ｔ８において、φＲＯＧ２をＨレベル、φＲＯＧ３をＬレベルにすることにより図４（８）に示す様に、符号（８）で示す第３読み出しゲートに読み出された電荷が符号（７）で示す第２読み出しゲートに読み出される。
【００３２】
次に、時刻ｔ９において、φＲＯＧ１をＨレベル、φＲＯＧ２をＬレベルにすることにより図４（９）に示す様に、符号（７）で示す第２読み出しゲートに読み出された電荷が符号（６）で示す第１読み出しゲートに読み出される。
【００３３】
次に、時刻ｔ１０において、φＲＯＧ１、φＴ１及びφＴ２をＬレベル、φ１をＨレベルにすることにより、図４（１０）に示す様に、符号（２）で示す第２レジスタ間転送部に転送された電荷が符号（１）で示す第３ＣＣＤレジスタの電荷蓄積部に転送され、符号（４）で示す第１レジスタ間転送部に転送された電荷が符号（３）で示す第２ＣＣＤレジスタの電荷蓄積部に転送されると共に、符号（６）で示す第１読み出しゲートに読み出された電荷が符号（５）で示す第１ＣＣＤレジスタの電荷蓄積部に転送される。
【００３４】
その後、φ１とφ２とを交互にＨレベル、Ｌレベルとする通常のＣＣＤレジスタ転送を行い、図１中符号ｓ４で示す画素で取り込まれた電荷は第１ＣＣＤレジスタによって水平転送がなされ、図１中符号ｓ５で示す画素で取り込まれた電荷は第２ＣＣＤレジスタによって水平転送がなされ、図１中符号ｓ６で示す画素で取り込まれた電荷は第３ＣＣＤレジスタによって水平転送がなされる。
【００３５】
上記した本発明を適用した固体撮像素子では、画素パターンを構成する３画素で取り込んだ電荷を各々異なるＣＣＤレジスタで転送することにより、各ＣＣＤレジスタのビット数を低減することができ、φ１及びφ２の周波数を低減することが可能である。
即ち、全体としての電荷の転送速度を増加したとしても、センサ部で取り込んだ電荷を３本のＣＣＤレジスタに振り分けて転送するために、クランプパルスでサンプリングを行う各々のＣＣＤレジスタの出力領域が充分に確保され、固体撮像素子出力の信号処理を容易に行うことが可能である。
【００３６】
図５は、本発明を適用した固体撮像素子の他の一例を説明するための平面的な断面図を示す。ここで示す固体撮像素子１は、上記した本発明を適用した固体撮像素子の一例と同様にセンサ部２、読み出しゲート３、第１ＦＤ部４、第１ＣＣＤレジスタ５、第１レジスタ間転送部６、第２ＦＤ部７、第２ＣＣＤレジスタ８、第２レジスタ間転送部９、第３ＦＤ部１０及び第３ＣＣＤレジスタ１１を備えると共に、第３ＣＣＤレジスタに隣接して設けられ第３ＣＣＤレジスタに転送された電荷を第３ＣＣＤレジスタから第４ＣＣＤレジスタに転送する第３レジスタ間転送部１６及び第３レジスタ間転送部に隣接して設けられ第３レジスタ間転送部によって転送された電荷を第４ＦＤ部１７に転送する第４ＣＣＤレジスタ１８とを備える。
【００３７】
なお、第１ＣＣＤレジスタ、第２ＣＣＤレジスタ、第３ＣＣＤレジスタ及び第４ＣＣＤレジスタはいずれも２相駆動であり、φ１、φ２が印加され、φ１及びφ２は各々Ｈレベル及びＬレベルの２値をとり、これらにより電荷の転送が行われる点は上記した本発明を適用した固体撮像素子の一例と同様である。
また、第１レジスタ間転送部、第２レジスタ間転送部及び第３レジスタ間転送部にはφＴ１、φＴ２及び第３レジスタ間転送パルスφＴ３が印加され、φＴ１、φＴ２及びφＴ３は各々Ｈレベル及びＬレベルの２値をとり、レジスタ間転送パルスがＨレベルの際に第１レジスタ間転送部または第２レジスタ間転送部または第３レジスタ間転送部に電荷が転送される点についても上記した本発明を適用した固体撮像素子の一例と同様である。
【００３８】
ここで、読み出しゲートは、センサ部の４画素を一組とする画素パターンの一の画素で取り込んだ電荷を第１ＣＣＤレジスタで転送でき、画素パターンの他の一の画素で取り込んだ電荷を第２ＣＣＤレジスタで転送でき、画素パターンの更に他の一の画素で取り込んだ電荷を第３ＣＣＤレジスタで転送でき、画素パターンのまた更に他の一の画素で取り込んだ電荷を第４ＣＣＤレジスタで転送できるように５段に形成されている。
即ち、図５中符号ｓ５〜ｓ８で示す４画素を一組とする画素パターンを例に挙げて図６を用いて説明すると、第１ＣＣＤレジスタによって取り込まれた電荷の転送が行われる符号ｓ５で示す画素は、画素に隣接して共通読み出しゲート１２が形成され、共通読み出しゲートに隣接して第４読み出しゲート１９、第４読み出しゲートに隣接して第３読み出しゲート１３、第３読み出しゲートに隣接して第２読み出しゲート１４、第２読み出しゲートに隣接して第１読み出しゲート１５が形成されている。また、第２ＣＣＤレジスタによって取り込まれた電荷の転送が行われる符号ｓ６で示す画素は、画素に隣接して共通読み出しゲートが形成され、共通読み出しゲートに隣接して第３読み出しゲート、第３読み出しゲートに隣接して第２読み出しゲート、第２読み出しゲートに隣接して第１読み出しゲートが形成されている。更に、第３ＣＣＤレジスタによって取り込まれた電荷の転送が行われる符号ｓ７で示す画素は、画素に隣接して共通読み出しゲートが形成され、共通読み出しゲートに隣接して第２読み出しゲート、第２読み出しゲートに隣接して第１読み出しゲートが形成されている。また、第４ＣＣＤレジスタによって取り込まれた電荷の転送が行われる符号ｓ８で示す画素は、画素に隣接して共通読み出しゲートが形成され、共通読み出しゲートに隣接して第１読み出しゲートが形成されている。
なお、図６中符号（１）〜（２１）は、電荷の転送状態の説明の便宜を考慮して付したものである。
【００３９】
ここで、共通読み出しゲート、第１読み出しゲート、第２読み出しゲート、第３読み出しゲート及び第４読み出しゲートにはφＲＯＧ、φＲＯＧ１、φＲＯＧ２、φＲＯＧ３及び第４読み出しパルスφＲＯＧ４が印加され、φＲＯＧ、φＲＯＧ１、φＲＯＧ２、φＲＯＧ３及びφＲＯＧ４は各々Ｈレベル及びＬレベルの２値をとり、読み出しパルスがＨレベルの際に電荷の読み出しが行われる点は上記した本発明を適用した固体撮像素子の一例と同様である。
また、図６中符号（１）で示す第４ＣＣＤレジスタの電荷蓄積部、図６中符号（３）で示す第３ＣＣＤレジスタの電荷蓄積部、図６中符号（５）で示す第２ＣＣＤレジスタの電荷蓄積部及び図６中符号（７）で示す第１ＣＣＤレジスタの電荷蓄積部にはいずれもφ１が印加されるように形成されている点についても上記した本発明を適用した固体撮像素子の一例と同様である。
【００４０】
以下、上記の様に構成された本発明を適用した固体撮像素子の他の一例の駆動方法について図５中符号ｓ５〜ｓ８で示す画素で取り込んだ電荷の転送状態を示した図を参酌しながら説明する。
【００４１】
図７は本発明を適用した固体撮像素子の他の一例の駆動方法についてのクロックのタイミングチャートの一例であり、図７中符号ｈはφＲＯＧ４の動作タイミングであり、図７中符号ｉはφＴ３の動作タイミングである。
ここで、φＲＯＧにはＨレベルの時に２５Ｖ、Ｌレベルの時に−９Ｖ、φＲＯＧ１にはＨレベルの時に５Ｖ、Ｌレベルの時に０Ｖ、φＲＯＧ２にはＨレベルの時に１０Ｖ、Ｌレベルの時に−３Ｖ、φＲＯＧ３にはＨレベルの時に１５Ｖ、Ｌレベルの時に−６Ｖ、φＲＯＧ４はＨレベルの時に２０Ｖ、Ｌレベルの時に−９Ｖの電圧が印加される。なお、φＲＯＧ、φＲＯＧ１、φＲＯＧ２、φＲＯＧ３及びφＲＯＧ４に印加される電圧値は上述した値に限定されるものではない点は上記した本発明を適用した固体撮像装置の一例と同様である。
また、図８は本発明を適用した固体撮像素子の他の一例の駆動方法について図５中符号ｓ５〜ｓ８で示す画素で取り込んだ電荷の転送状態を示した図である。
【００４２】
本発明を適用した固体撮像素子の他の一例の駆動方法では、先ず、時刻ｔ１において、φＲＯＧをＨレベルにすることにより各画素で取り込んだ電荷が共通読み出しパルスによって図８（１）で示す様に、符号（１２）、（１６）、（１９）及び（２１）で示す共通読み出しゲートに読み出される。この時、φＲＯＧ１、φＲＯＧ２、φＲＯＧ３、φＲＯＧ４及びφ１はＨレベルであり、φＴ１、φＴ２及びφＴ３はＬレベルである。
【００４３】
次に、時刻ｔ２〜ｔ１０において、上記した本発明を適用した固体撮像素子の一例の駆動方法と同様にφＲＯＧ、φＲＯＧ１、φＲＯＧ２、φＲＯＧ３、φ１、φＴ１及びφＴ２にパルスを印加することによって、図８（２）〜図８（１０）で示す様に、符号（２１）で示す共通読み出しゲートに読み出された電荷が符号（３）で示す第３ＣＣＤレジスタの電荷蓄積部に転送され、符号（１９）で示す共通読み出しゲートに読み出された電荷が符号（５）で示す第２ＣＣＤレジスタの電荷蓄積部に転送され、符号（１６）で示す共通読み出しゲートに読み出された電荷が符号（７）で示す第１ＣＣＤレジスタの電荷蓄積部に転送され、符号（１２）で示す共通読み出しゲートに読み出された電荷が符号（１１）で示す第４読み出しゲートに読み出される。
【００４４】
次に、時刻ｔ１１において、φ１をＬレベル、φＴ１、φＴ２及びφＴ３をＨレベルにすることにより図８（１１）に示す様に、符号（３）で示す第３ＣＣＤレジスタの電荷蓄積部に転送された電荷が符号（２）で示す第３レジスタ間転送部に転送され、符号（５）で示す第２ＣＣＤレジスタの電荷蓄積部に転送された電荷が符号（４）で示す第２レジスタ間転送部に転送され、符号（７）で示す第１ＣＣＤレジスタの電荷蓄積部に転送された電荷が符号（６）で示す第１レジスタ間転送部に転送される。
【００４５】
次に、時刻ｔ１２において、φＲＯＧ３をＨレベル、φＲＯＧ４をＬレベルにすることにより図８（１２）に示す様に、符号（１１）で示す第４読み出しゲートに読み出された電荷が符号（１０）で示す第３読み出しゲートに読み出される。
【００４６】
次に、時刻ｔ１３において、φＲＯＧ２をＨレベル、φＲＯＧ３をＬレベルにすることにより図８（１３）で示す様に、符号（１０）で示す第３読み出しゲートに読み出された電荷が符号（９）で示す第２読み出しゲートに読み出される。
【００４７】
次に、時刻ｔ１４において、φＲＯＧ１をＨレベル、φＲＯＧ２をＬレベルにすることにより図８（１４）で示す様に、符号（９）で示す第２読み出しゲートに読み出された電荷が符号（８）で示す第１読み出しゲートに読み出される。
【００４８】
次に、時刻ｔ１５において、φＲＯＧ１、φＴ１、φＴ２及びφＴ３をＬレベル、φ１をＨレベルにすることにより図８（１５）で示す様に、符号（２）で示す第３レジスタ間転送部に転送された電荷が符号（１）で示す第４ＣＣＤレジスタの電荷蓄積部に転送され、符号（４）で示す第２レジスタ間転送部に転送された電荷が符号（３）で示す第３ＣＣＤレジスタの電荷蓄積部に転送され、符号（６）で示す第１レジスタ間転送部に転送された電荷が符号（５）で示す第２ＣＣＤレジスタの電荷蓄積部に転送され、符号（８）で示す第１読み出しゲートに読み出された電荷が符号（７）で示す第１ＣＣＤレジスタの電荷蓄積部に転送される。
【００４９】
その後、上記した本発明を適用した固体撮像素子の一例の駆動方法と同様に、φ１とφ２とを交互にＨレベル、Ｌレベルとする通常のＣＣＤレジスタ転送を行い、図５中符号ｓ５で示す画素で取り込まれた電荷は第１ＣＣＤレジスタによって水平転送がなされ、図５中符号ｓ６で示す画素で取り込まれた電荷は第２ＣＣＤレジスタによって水平転送がなされ、図５中符号ｓ７で示す画素で取り込まれた電荷は第３ＣＣＤレジスタによって水平転送がなされ、図５中符号ｓ８で示す画素で取り込まれた電荷は第４ＣＣＤレジスタによって水平転送がなされる。
【００５０】
上記した本発明を適用した固体撮像素子では、画素パターンを構成する４画素で取り込んだ電荷を各々異なるＣＣＤレジスタで転送することにより、各ＣＣＤレジスタのビット数を低減することができ、φ１及びφ２の周波数を低減することが可能である。
【００５１】
なお、上記した本発明を適用した固体撮像素子の一例及び本発明を適用した固体撮像素子の他の一例では、いずれも画素に隣接して共通読み出しゲートが形成されているが、読み出しゲートは多段に構成されることによって、画素で取り込まれた電荷を複数のＣＣＤレジスタに振り分けることができれば充分であって、必ずしも共通読み出しゲートが形成される必要は無く、本発明を適用した固体撮像素子の一例においてはセンサ部から直接電荷を第１読み出しゲート、第２読み出しゲート及び第３読み出しゲートに読み出しても良いし、本発明を適用した固体撮像素子の他の一例においてはセンサ部から直接電荷を第１読み出しゲート、第２読み出しゲート、第３読み出しゲート及び第４読み出しゲートに読み出しても良い。
【００５２】
また、上記した本発明を適用した固体撮像素子の一例では、３画素を一組とする画素パターンを例に挙げ共通読み出しゲートを含めて４段に形成された読み出しゲートによって３本のＣＣＤレジスタに電荷を振り分ける場合について説明し、本発明を適用した固体撮像素子の他の一例では、４画素を一組とする画素パターンを例に挙げ共通読み出しゲートを含めて５段に形成された読み出しゲートによって４本のＣＣＤレジスタに電荷を振り分ける場合について説明したが、電荷の振り分けは必ずしも３本若しくは４本のＣＣＤレジスタである必要は無いのは勿論であって、共通読み出しゲートを含めてｎ＋１段に形成された読み出しゲートによって、ｎ本のＣＣＤレジスタに電荷を振り分けることが可能である。
即ち、ｓ１〜ｓｎで示すｎ画素を一組とする画素パターンを例に挙げて図９を用いて説明すると、第１ＣＣＤレジスタ５によって取り込まれた電荷の転送が行われる符号ｓ１で示す画素には画素に隣接して共通読み出しゲート１２、共通読み出しゲートに隣接して第ｎ読み出しゲート２０、第ｎ読み出しゲートに隣接して第（ｎ−１）読み出しゲート２１・・・第３読み出しゲートに隣接して第２読み出しゲート１４、第２読み出しゲートに隣接して第１読み出しゲート１５が形成され、第２ＣＣＤレジスタ８によって取り込まれた電荷の転送が行われる符号ｓ２で示す画素には画素に隣接して共通読み出しゲート、共通読み出しゲートに隣接して第（ｎ−１）読み出しゲート、第（ｎ−１）読み出しゲートに隣接して第（ｎ−２）読み出しゲート２２、・・・第３読み出しゲートに隣接して第２読み出しゲート、第２読み出しゲートに隣接して第１読み出しゲートが形成され、第３ＣＣＤレジスタ〜第ｎＣＣＤレジスタによって取り込まれた電荷の転送が行われる符号ｓ３〜符号ｓｎで示す画素についても同様に読み出しゲートが多段に形成されることによって、共通読み出しゲートを含めてｎ＋１段に形成された読み出しゲートによってｎ本のＣＣＤレジスタに電荷を振り分けることが可能である。なお、図９中符号２３は符号ｓ（ｎ−１）で示す画素で取り込まれた電荷の転送が行われる第（ｎ−１）ＣＣＤレジスタを示し、図９中符号２４は第（ｎ−１）ＣＣＤレジスタに隣接して配置され第（ｎ−１）ＣＣＤレジスタに転送された電荷を符号ｓｎで示す画素で取り込まれた電荷の転送が行われる第ｎＣＣＤレジスタ２５に転送する第（ｎ−１）レジスタ間転送部を示している。
【００５３】
図１０は、本発明を適用した固体撮像素子の更に他の一例を説明するための平面的な断面図を示す。ここで示す固体撮像素子１は、上記した本発明を適用した固体撮像素子の他の一例と同様にセンサ部２、読み出しゲート３、第１ＦＤ部４、第１ＣＣＤレジスタ５、第１レジスタ間転送部６、第２ＦＤ部７、第２ＣＣＤレジスタ８、第２レジスタ間転送部９、第３ＦＤ部１０、第３ＣＣＤレジスタ１１、第３レジスタ間転送部１６、第４ＦＤ部１７及び第４ＣＣＤレジスタ１８とを備える。
【００５４】
なお、第１ＣＣＤレジスタ、第２ＣＣＤレジスタ、第３ＣＣＤレジスタ及び第４ＣＣＤレジスタはいずれも２相駆動であり、φ１、φ２が印加され、φ１及びφ２は各々Ｈレベル及びＬレベルの２値をとり、これらにより電荷の転送が行われる点は上記した本発明を適用した固体撮像素子の一例及び本発明を適用した固体撮像素子の他の一例と同様である。
また、第１レジスタ間転送部、第２レジスタ間転送部及び第３レジスタ間転送部にはφＴ１、φＴ２及びφＴ３が印加され、φＴ１、φＴ２及びφＴ３は各々Ｈレベル及びＬレベルの２値をとり、レジスタ間転送パルスがＨレベルの際に第１レジスタ間転送部または第２レジスタ間転送部または第３レジスタ間転送部に電荷が転送される点についても上記した本発明を適用した固体撮像素子の一例及び本発明を適用した固体撮像素子の他の一例と同様である。
【００５５】
ここで、読み出しゲートは、センサ部の４画素を一組とする画素パターンの一の画素で取り込んだ電荷を第１ＣＣＤレジスタで転送でき、画素パターンの他の一の画素で取り込んだ電荷を第２ＣＣＤレジスタで転送でき、画素パターンの更に他の一の画素で取り込んだ電荷を第３ＣＣＤレジスタで転送でき、画素パターンのまた更に他の一の画素で取り込んだ電荷を第４ＣＣＤレジスタで転送できるように３段に形成されている。
即ち、図１０中符号ｓ５〜ｓ８で示す４画素を一組とする画素パターンを例に挙げて図１１を用いて説明すると、第１ＣＣＤレジスタによって取り込まれた電荷の転送が行われる符号ｓ５で示す画素及び第２ＣＣＤレジスタによって取り込まれた電荷の転送が行われる符号７で示す画素は、画素に隣接して共通読み出しゲート１２が形成され、共通読み出しゲートに隣接して第２読み出しゲート１４、第２読み出しゲートに隣接して第１読み出しゲート１５が形成されている。また、第３ＣＣＤレジスタによって取り込まれた電荷の転送が行われる符号ｓ６で示す画素及び第４ＣＣＤレジスタによって取り込まれた電荷の転送が行われる符号ｓ８で示す画素は、画素に隣接して共通読み出しゲートが形成され、共通読み出しゲートに隣接して第１読み出しゲートが形成されている。
なお、図１１中符号（１）〜（２４）は、電荷の転送状態の説明の便宜を考慮して付したものである。
【００５６】
ここで、共通読み出しゲート、第１読み出しゲート及び第２読み出しゲートにはφＲＯＧ、φＲＯＧ１及びφＲＯＧ２が印加され、φＲＯＧ、φＲＯＧ１及びφＲＯＧ２は各々Ｈレベル及びＬレベルの２値をとり、読み出しパルスがＨレベルの際に電荷の読み出しが行われる点は上記した本発明を適用した固体撮像素子の一例及び本発明を適用した固体撮像素子の他の一例と同様である。
また、図１１中符号符号（３）で示す第３ＣＣＤレジスタの電荷蓄積部、図１１中符号（７）で示す第１ＣＣＤレジスタの電荷蓄積部、図１１中符号（８）で示す第４ＣＣＤレジスタの電荷蓄積部及び図１１中符号（１２）で示す第２ＣＣＤレジスタの電荷蓄積部にはいずれもφ１が印加されるように形成されており、図１１中符号（１）で示す第４ＣＣＤレジスタの電荷蓄積部、図１１中符号（５）で示す第２ＣＣＤレジスタの電荷蓄積部、図１１中符号（１０）で示す第３ＣＣＤレジスタの電荷蓄積部及び図１１中符号（１４）で示す第１ＣＣＤレジスタの電荷蓄積部にはいずれもφ２が印加されるように形成されている。
【００５７】
以下、上記の様に構成された本発明を適用した固体撮像素子の更に他の一例の駆動方法について図１０中符号ｓ５〜ｓ８で示す画素で取り込んだ電荷の転送状態を示した図を参酌しながら説明する。
【００５８】
図１２は本発明を適用した固体撮像素子の更に他の一例の駆動方法についてのクロックのタイミングチャートの一例であり、図１２中符号ｊはφ２の動作タイミングである。
ここで、φＲＯＧにはＨレベルの時に１５Ｖ、Ｌレベルの時に−３Ｖ、φＲＯＧ１にはＨレベルの時に５Ｖ、Ｌレベルの時に０Ｖ、φＲＯＧ２にはＨレベルの時に１０Ｖ、Ｌレベルの時に−３Ｖの電圧が印加される。なお、φＲＯＧ、φＲＯＧ１及びφＲＯＧ２に印加される電圧値は上述した値に限定されるものではない点は上記した本発明を適用した固体撮像素子の一例及び本発明を適用した固体撮像素子の他の一例と同様である。
また、図１３は本発明を適用した固体撮像素子の更に他の一例の駆動方法について図１０中符号ｓ５〜ｓ８で示す画素で取り込んだ電荷の転送状態を示した図である。
【００５９】
本発明を適用した固体撮像素子の更に他の一例の駆動方法では、先ず、時刻ｔ１において、φＲＯＧをＨレベルにすることにより各画素で取り込んだ電荷が共通読み出しパルスによって図１３（１）で示す様に、符号（１７）、（１９）、（２２）及び（２４）で示す共通読み出しゲートに読み出される。この時、φＲＯＧ１、φＲＯＧ２及びφ２はＨレベルであり、φ１、φＴ１、φＴ２及びφＴ３はＬレベルである。
【００６０】
次に、時刻ｔ２において、φＲＯＧをＬレベルにすることにより共通読み出しゲートに読み出された電荷が図１３（２）で示す様に、符号（１６）、（１８）、（２１）及び（２３）で示す第１読み出しゲート及び第２読み出しゲートに読み出される。
【００６１】
次に、時刻ｔ３において、φＲＯＧ１をＬレベルにすることにより図１３（３）で示す様に、符号（２３）で示す第１読み出しゲートに読み出された電荷が符号（１４）で示す第１ＣＣＤレジスタの電荷蓄積部に転送される。
【００６２】
次に、時刻ｔ４において、φ２をＬレベル、φＴ１をＨレベルにすることにより図１３（４）で示す様に、符号（１４）で示す第１ＣＣＤレジスタの電荷蓄積部に転送された電荷が符号（１３）で示す第１レジスタ間転送部に転送される。
【００６３】
次に、時刻ｔ５において、φ１をＨレベル、φＴ１をＬレベルにすることにより図１３（５）で示す様に、符号（１３）で示す第１レジスタ間転送部に転送された電荷が符号（１２）で示す第２ＣＣＤレジスタの電荷蓄積部に転送されると共に、符号（１８）で示す第１読み出しゲートから符号（７）で示す第１ＣＣＤレジスタの電荷蓄積部への電荷の転送が開始される。
【００６４】
次に、時刻ｔ６において、φＲＯＧ１をＬレベルにすることにより図１３（６）で示す様に、符号（１８）で示す第１読み出しゲートに読み出された電荷が符号（７）で示す第１ＣＣＤレジスタの電荷蓄積部に転送される。
【００６５】
次に、時刻ｔ７において、φＲＯＧ１をＨレベル、φＲＯＧ２をＬレベルにすることにより図１３（７）で示す様に、符号（２１）で示す第２読み出しゲートに読み出された電荷が符号（２０）で示す第１読み出しゲートに読み出されると共に、符号（１６）で示す第２読み出しゲートに読み出された電荷が符号（１５）で示す第１読み出しゲートに読み出される。
【００６６】
次に、時刻ｔ８において、φ１をＬレベル、φＴ２をＨレベルにすることにより図１３（８）に示す様に、符号（１２）で示す第２ＣＣＤレジスタの電荷蓄積部に転送された電荷が符号（１１）で示す第２レジスタ間転送部に転送される。
【００６７】
次に、時刻ｔ９において、φＴ１をＨレベルにすることにより図１３（９）に示す様に、符号（７）で示す第１ＣＣＤレジスタの電荷蓄積部に転送された電荷が符号（６）で示す第１レジスタ間転送部に転送される。
【００６８】
次に、時刻ｔ１０において、φ２をＨレベル、φＴ２をＬレベルにすることにより図１３（１０）に示す様に、符号（１１）で示す第２レジスタ間転送部に転送された電荷が符号（１０）で示す第３ＣＣＤレジスタの電荷蓄積部に転送される。
【００６９】
次に、時刻ｔ１１において、φＴ１をＬレベルにすることにより図１３（１１）に示す様に、符号（６）で示す第１レジスタ間転送部に転送された電荷が符号（５）で示す第２ＣＣＤレジスタの電荷蓄積部に転送される。
【００７０】
次に、時刻ｔ１２において、φＲＯＧ１をＬレベルにすることにより図１３（１２）に示す様に、符号（２０）で示す第１読み出しゲートに読み出された電荷が符号（１４）で示す第１ＣＣＤレジスタの電荷蓄積部に転送される。
【００７１】
次に、時刻ｔ１３において、φＲＯＧ１及びφＴ３をＨレベル、φ２をＬレベルにすることにより図１３（１３）に示す様に、符号（１０）で示す第３ＣＣＤレジスタの電荷蓄積部に転送された電荷が符号（９）で示す第３レジスタ間転送部に転送される。
【００７２】
次に、時刻ｔ１４において、φＴ２をＨレベルにすることにより図１３（１４）に示す様に、符号（５）で示す第２ＣＣＤレジスタの電荷蓄積部に転送された電荷が符号（４）で示す第２レジスタ間転送部に転送される。
【００７３】
次に、時刻ｔ１５において、φＴ１をＨレベルにすることにより図１３（１５）に示す様に、符号（１４）で示す第１ＣＣＤレジスタの電荷蓄積部に転送された電荷が符号（１３）で示す第１レジスタ間転送部に転送される。
【００７４】
次に、時刻ｔ１６において、φ１をＨレベル、φＴ３をＬレベルにすることにより図１３（１６）に示す様に、符号（９）で示す第３レジスタ間転送部に転送された電荷が符号（８）で示す第４ＣＣＤレジスタの電荷蓄積部に転送される。
【００７５】
次に、時刻ｔ１７において、φＴ２をＬレベルにすることにより図１３（１７）に示す様に、符号（４）で示す第２レジスタ間転送部に転送された電荷が符号（３）で示す第３ＣＣＤレジスタの電荷蓄積部に転送される。
【００７６】
次に、時刻ｔ１８において、φＴ１をＬレベルにすることにより図１３（１８）に示す様に、符号（１３）で示す第１レジスタ間転送部に転送された電荷が符号（１２）で示す第２ＣＣＤレジスタの電荷蓄積部に転送される。
【００７７】
次に、時刻ｔ１９において、φＲＯＧ１をＬレベルにすることにより図１３（１９）に示す様に、符号（１５）で示す第１読み出しゲートに読み出された電荷が符号（７）で示す第１ＣＣＤレジスタの電荷蓄積部に転送される。
【００７８】
その後、上述した本発明を適用した固体撮像素子の一例及び本発明を適用した固体撮像素子の他の一例の駆動方法と同様に、φ１とφ２とを交互にＨレベル、Ｌレベルとする通常のＣＣＤレジスタ転送を行い、図１０中符号ｓ５で示す画素で取り込まれた電荷は第１ＣＣＤレジスタによって水平転送がなされ、図１０中符号ｓ６で示す画素で取り込まれた電荷は第３ＣＣＤレジスタによって水平転送がなされ、図１０中符号ｓ７で示す画素で取り込まれた電荷は第２ＣＣＤレジスタによって水平転送がなされ、図１０中符号ｓ８で示す画素で取り込まれた電荷は第４ＣＣＤレジスタによって水平転送がなされる。
【００７９】
なお、上記した本発明を適用した固体撮像素子の更に他の一例の駆動方法では、時刻ｔ３における符号（１８）で示す第１読み出しゲート、時刻ｔ８における符号（７）で示す第１ＣＣＤレジスタの電荷蓄積部、時刻ｔ１２における符号（１５）で示す第１読み出しゲート、時刻ｔ１３における符号（５）で示す第２ＣＣＤレジスタの電荷蓄積部及び符号（１４）で示す第１ＣＣＤレジスタの電荷蓄積部、時刻ｔ１４における符号（１４）で示す第１ＣＣＤレジスタの電荷蓄積部ではＬレベルのパルスが印加されているが、ＣＣＤレジスタの電荷蓄積部は図１４に示す様にＳｔｏｒａｇｅ部２６とＴｒａｎｓｆｅｒ部２７とから成り、印加される水平駆動パルスが同一である場合にはＳｔｏｒａｇｅ部がＴｒａｎｓｆｅｒ部よりもポテンシャルが深くなる様に構成されているために、電荷の逆流を生じることは無い。
【００８０】
上記した本発明を適用した固体撮像素子では、画素パターンを構成する４画素で取り込んだ電荷を各々異なるＣＣＤレジスタで転送することにより、各ＣＣＤレジスタのビット数を低減することができ、φ１及びφ２の周波数を低減することが可能である。
また、上記した本発明を適用した固体撮像素子では、読み出しゲート及び第１ＣＣＤレジスタによって各画素で取り込んだ電荷の振り分けを行うことができ、読み出しゲートの段数を減少することが可能である。
また、読み出しゲートの段数の減少ができることにより、読み出しゲートに印加する読み出しパルスの数を減少させることが可能である。
【００８１】
なお、本発明を適用した固体撮像素子の更に他の一例では、画素に隣接して共通読み出しゲートが形成されているが、必ずしも共通読み出しゲートが形成されている必要が無い点は上記した本発明を適用した固体撮像素子の一例及び本発明を適用した固体撮像素子の他の一例と同様である。
【００８２】
また、本発明を適用した固体撮像素子の更に他の一例では、４画素を一組とする画素パターンを例に挙げ共通読み出しゲートを含めて３段に形成された読み出しゲートによって４本のＣＣＤレジスタに電荷を振り分ける場合について説明したが、電荷の振り分けは必ずしも４本のＣＣＤレジスタである必要は無いのは勿論であって、共通読み出しゲートを含めて（ｎ／２）＋１段（但しｎは偶数）に形成された読み出しゲートによって、ｎ本のＣＣＤレジスタに電荷を振り分けることが可能である。
即ち、ｓ１〜ｓｎで示すｎ画素を一組とする画素パターンを例に挙げて図１５を用いて説明すると、第１ＣＣＤレジスタ５によって取り込まれた電荷の転送が行われる符号ｓ１で示す画素及び第２ＣＣＤレジスタ８によって取り込まれた電荷の転送が行われる符号ｓ｛（ｎ／２）＋１｝で示す画素には画素に隣接して共通読み出しゲート１２、共通読み出しゲートに隣接して第（ｎ／２）読み出しゲート２８、第（ｎ／２）読み出しゲートに隣接して第｛（ｎ／２）−１｝読み出しゲート２９・・・第３読み出しゲートに隣接して第２読み出しゲート１４、第２読み出しゲートに隣接して第１読み出しゲート１５が形成され、第３ＣＣＤレジスタ（図示せず）によって取り込まれた電荷の転送が行われる符号ｓ２で示す画素及び第４ＣＣＤレジスタ（図示せず）によって取り込まれた電荷の転送が行われる符号｛（ｎ／２）＋２｝で示す画素には画素に隣接して共通読み出しゲート、共通読み出しゲートに隣接して第｛（ｎ／２）−１｝読み出しゲート、第｛（ｎ／２）−１｝読み出しゲートに隣接して第｛（ｎ／２）−２｝読み出しゲート３０・・・第３読み出しゲートに隣接して第２読み出しゲート、第２読み出しゲートに隣接して第１読み出しゲートが形成され、第５ＣＣＤレジスタ〜第ｎＣＣＤレジスタによって取り込まれた電荷の転送が行われる符号ｓ３〜ｓ（ｎ／２）及び符号ｓ｛（ｎ／２）＋３｝〜ｓｎで示す画素についても同様に読み出しゲートが多段に形成されることによって、共通読み出しゲートを含めて（ｎ／２）＋１段に形成された読み出しゲートによってｎ本のＣＣＤレジスタに電荷を振り分けることが可能である。なお、符号ｓ１〜ｓ（ｎ／２）で示す画素で取り込まれた電荷は第１ＣＣＤレジスタに印加されるφ１によって第１読み出しゲートから第１ＣＣＤレジスタの電荷蓄積部に転送され、符号ｓ｛（ｎ／２）＋１｝〜ｓｎで示す画素で取り込まれた電荷は第１ＣＣＤレジスタに印加されるφ２によって第１読み出しゲートから第１ＣＣＤレジスタの電荷蓄積部に転送されるように形成されている。
【００８３】
なお、上記した本発明を適用した固体撮像素子の一例、本発明を適用した固体撮像素子の他の一例及び本発明を適用した固体撮像素子の更に他の一例では、φＲＯＧ、φＲＯＧ１、φＲＯＧ２、φＲＯＧ３及びφＲＯＧ４に印加するＨレベル及びＬレベルの電圧値を変化させることによって電荷の先送りや電荷の逆流を防止しているが、共通読み出しゲート、第１読み出しゲート、第２読み出しゲート、第３読み出しゲート及び第４読み出しゲートの各々に水平電荷転送部の様にＴｒａｎｓｆｅｒ部及びＳｔｏｒａｇｅ部を形成し、印加される電圧値が同一である場合にはＳｔｏｒａｇｅ部がＴｒａｎｓｆｅｒ部よりもポテンシャルが深くなるように構成することによって電荷の先送りや電荷の逆流を防止しても良い。
【００８４】
【発明の効果】
以上述べてきた如く、本発明の固体撮像素子及び固体撮像素子の駆動方法によれば、電荷の転送速度の向上を図ることが可能である。
【図面の簡単な説明】
【図１】本発明を適用した固体撮像素子の一例を説明するための平面的な模式図である。
【図２】本発明を適用した固体撮像素子の一例の読み出しゲートを説明するための模式図である。
【図３】本発明を適用した固体撮像素子の一例の駆動方法についてのクロックのタイミングチャートの一例である。
【図４】本発明を適用した固体撮像素子の一例の駆動方法について図１中符号ｓ４、ｓ５及びｓ６で示す画素で取り込んだ電荷の転送状態を示した図である。
【図５】本発明を適用した固体撮像素子の他の一例を説明するための平面的な断面図である。
【図６】本発明を適用した固体撮像素子の他の一例の読み出しゲートを説明するための模式図である。
【図７】本発明を適用した固体撮像素子の他の一例の駆動方法についてのクロックのタイミングチャートの一例である。
【図８】本発明を適用した固体撮像素子の他の一例の駆動方法について図５中符号ｓ５〜ｓ８で示す画素で取り込んだ電荷の転送状態を示した図である。
【図９】共通読み出しゲートを含めてｎ＋１段に形成された読み出しゲートによるｎ本のＣＣＤレジスタへの電荷の振り分けを説明するための模式図である。
【図１０】本発明を適用した固体撮像素子の更に他の一例を説明するための平面的な断面図である。
【図１１】本発明を適用した固体撮像素子の更に他の一例の読み出しゲートを説明するための模式図である。
【図１２】本発明を適用した固体撮像素子の更に他の一例の駆動方法についてのクロックのタイミングチャートの一例である。
【図１３】本発明を適用した固体撮像素子の更に他の一例の駆動方法について図１０中符号ｓ５〜ｓ８で示す画素で取り込んだ電荷の転送状態を示した図である
【図１４】ＣＣＤレジスタの電荷蓄積部の構成を説明するための模式図である。
【図１５】共通読み出しゲートを含めて（ｎ／２）＋１段に形成された読み出しゲートによるｎ本のＣＣＤレジスタへの電荷の振り分けを説明するための模式図である。
【図１６】従来のリニアセンサを示す模式図である。
【図１７】リニアセンサの水平電荷転送部から電荷電圧変換部までの電位模式図である。
【図１８】各パルスの動作タイミングを示す模式図である。
【図１９】リニアセンサの出力波形模式図である。
【図２０】ＣＤＳ回路を説明するための模式図である。
【符号の説明】
１ 固体撮像素子
２ センサ部
３ 読み出しゲート
４ 第１ＦＤ部
５ 第１ＣＣＤレジスタ
６ 第１レジスタ間転送部
７ 第２ＦＤ部
８ 第２ＣＣＤレジスタ
９ 第２レジスタ間転送部
１０ 第３ＦＤ部
１１ 第３ＣＣＤレジスタ
１２ 共通読み出しゲート
１３ 第３読み出しゲート
１４ 第２読み出しゲート
１５ 第１読み出しゲート
１６ 第３レジスタ間転送部
１７ 第４ＦＤ部
１８ 第４ＣＣＤレジスタ
１９ 第４読み出しゲート
２０ 第ｎ読み出しゲート
２１ 第（ｎ−１）読み出しゲート
２２ 第（ｎ−２）読み出しゲート
２３ 第（ｎ−１）ＣＣＤレジスタ
２４ 第（ｎ−１）レジスタ間転送部
２５ 第ｎＣＣＤレジスタ
２６ Ｓｔｏｒａｇｅ部
２７ Ｔｒａｎｓｆｅｒ部
２８ 第（ｎ／２）読み出しゲート
２９ 第｛（ｎ／２）−１｝読み出しゲート
３０ 第｛（ｎ／２）−２｝読み出しゲート
Claims (4)
- ３以上の水平電荷転送部を有する固体撮像素子において、
３以上の画素を有する画像取り込み部と、
該画像取り込み部に隣接して配置され前記画像取り込み部で取り込んだ電荷の読み出しを行う多段に形成された読み出しゲートと、
該読み出しゲートに隣接して配置され前記読み出しゲートによって読み出された電荷を出力部側に転送する第１水平電荷転送部と、
該第１水平電荷転送部に隣接して配置され前記第１水平電荷転送部から転送された電荷を出力部側に転送する第２水平電荷転送部と、
該第２水平電荷転送部に隣接して配置され前記第２水平電荷転送部から転送された電荷を出力部側に転送する第３水平電荷転送部とを備え、
多段に形成された前記読み出しゲートの段数は、出力部側に電荷を転送する水平電荷転送部の数に対応して定められた
ことを特徴とする固体撮像素子。 - ４以上の画素を有する画像取り込み部と、該画像取り込み部に隣接して配置され前記画像取り込み部で取り込んだ電荷の読み出しを行う多段に形成された読み出しゲートと、該読み出しゲートに隣接して配置され前記読み出しゲートによって読み出された電荷を２相駆動により出力部側に転送する第１水平電荷転送部と、該第１水平電荷転送部に隣接して配置され前記第１水平電荷転送部から転送された電荷を２相駆動により出力部側に転送する第２水平電荷転送部と、該第２水平電荷転送部に隣接して配置され前記第２水平電荷転送部から転送された電荷を２相駆動により出力部側に転送する第３水平電荷転送部と、該第３水平電荷転送部に隣接して配置され前記第３水平電荷転送部から転送された電荷を２相駆動により出力部側に転送する第４水平電荷転送部とを備える４以上の偶数本の水平電荷転送部を有する固体撮像素子であって、
前記第１水平電荷転送部または前記第３水平電荷転送部によって転送される電荷は、前記第１水平電荷転送部に印加された一方の水平駆動パルスにより前記読み出しゲートから第１水平電荷転送部に転送された電荷であり、前記第２水平電荷転送部または前記第４水平電荷転送部によって転送される電荷は、前記第１水平電荷転送部に印加された他方の水平駆動パルスにより前記読み出しゲートから第１水平電荷転送部に転送された電荷であると共に、
多段に形成された前記読み出しゲートの段数は、出力部側に電荷を転送する水平電荷転送部の数に対応して定められた
固体撮像素子。 - ３以上の画素を有する画像取り込み部と、該画像取り込み部に隣接して配置され前記画像取り込み部で取り込んだ電荷の読み出しを行う多段に形成された読み出しゲートと、該読み出しゲートに隣接して配置され前記読み出しゲートによって読み出された電荷を出力部側に転送する第１水平電荷転送部と、該第１水平電荷転送部に隣接して配置され前記第１水平電荷転送部から転送された電荷を出力部側に転送する第２水平電荷転送部と、該第２水平電荷転送部に隣接して配置され前記第２水平電荷転送部から転送された電荷を出力部側に転送する第３水平電荷転送部とを備え、多段に形成された前記読み出しゲートの段数は、出力部側に電荷を転送する水平電荷転送部の数に対応して定められた３以上の水平電荷転送部を有する固体撮像素子の駆動方法であって、
前記３以上の画素を有する画像取り込み部で電荷を取り込む工程と、
前記３以上の画素を有する画像取り込み部で取り込んだ電荷を前記多段に形成された読み出しゲートに読み出す工程と、
前記読み出しゲートに読み出された電荷を前記第１水平電荷転送部に転送する工程と、
前記第１水平電荷転送部に転送された電荷を前記第２水平電荷転送部に転送する工程と、
前記第２水平電荷転送部に転送された電荷を前記第３水平電荷転送部に転送する工程とを備える
固体撮像素子の駆動方法。 - ４以上の画素を有する画像取り込み部と、該画像取り込み部に隣接して配置され前記画像取り込み部で取り込んだ電荷の読み出しを行う多段に形成された読み出しゲートと、該読み出しゲートに隣接して配置され前記読み出しゲートによって読み出された電荷を２相駆動により出力部側に転送する第１水平電荷転送部と、該第１水平電荷転送部に隣接して配置され前記第１水平電荷転送部から転送された電荷を２相駆動により出力部側に転送する第２水平電荷転送部と、該第２水平電荷転送部に隣接して配置され前記第２水平電荷転送部から転送された電荷を２相駆動により出力部側に転送する第３水平電荷転送部と、該第３水平電荷転送部に隣接して配置され前記第３水平電荷転送部から転送された電荷を２相駆動により出力部側に転送する第４水平電荷転送部とを備え、多段に形成された前記読み出しゲートの段数は、出力部側に電荷を転送する水平電荷転送部の数に対応して定められた４以上の偶数本の水平電荷転送部を有する固体撮像素子の駆動方法であって、
前記４以上の画素を有する画像取り込み部で電荷を取り込む工程と、
前記４以上の画素を有する画像取り込み部で取り込んだ電荷を前記多段に形成された読み出しゲートに読み出す工程と、前記読み出しゲートに読み出された電荷のうち前記第１水平電荷転送部または第３水平電荷転送部によって転送される電荷を前記第１水平電荷転送部に印加する一方の水平駆動パルスにより第１水平電荷転送部に転送する工程と、
前記読み出しゲートに読み出された電荷のうち前記第２水平電荷転送部または第４水平電荷転送部によって転送される電荷を前記第１水平電荷転送部に印加する他方の水平駆動パルスにより第１水平電荷転送部に転送する工程と、
前記第１水平電荷転送部に転送された電荷を前記第２水平電荷転送部に転送する工程と、
前記第２水平電荷転送部に転送された電荷を前記第３水平電荷転送部に転送する工程と、
前記第３水平電荷転送部に転送された電荷を前記第４水平電荷転送部に転送する工程とを備える
固体撮像素子の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002109271A JP4164735B2 (ja) | 2002-04-11 | 2002-04-11 | 固体撮像素子及びその駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002109271A JP4164735B2 (ja) | 2002-04-11 | 2002-04-11 | 固体撮像素子及びその駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003304447A JP2003304447A (ja) | 2003-10-24 |
| JP4164735B2 true JP4164735B2 (ja) | 2008-10-15 |
Family
ID=29392781
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002109271A Expired - Fee Related JP4164735B2 (ja) | 2002-04-11 | 2002-04-11 | 固体撮像素子及びその駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4164735B2 (ja) |
-
2002
- 2002-04-11 JP JP2002109271A patent/JP4164735B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003304447A (ja) | 2003-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2014033433A (ja) | 撮像素子 | |
| JP3392676B2 (ja) | 固体撮像素子及びこれを用いた撮像装置 | |
| JP4164735B2 (ja) | 固体撮像素子及びその駆動方法 | |
| JP3819631B2 (ja) | 固体撮像装置 | |
| JPWO2003034714A1 (ja) | 固体撮像装置 | |
| JP3964567B2 (ja) | 固体撮像装置 | |
| JP2001054021A (ja) | 固体撮像装置及びその駆動方法 | |
| JPS639288A (ja) | 固体撮像素子の駆動方法 | |
| JPH10191168A (ja) | Ｃｃｄ撮像素子 | |
| JP3751931B2 (ja) | エリアイメージセンサ | |
| KR100381486B1 (ko) | 고체 촬상 소자의 구동 방법 | |
| JP2003303952A (ja) | 固体撮像装置及びその駆動方法 | |
| JP2001157119A (ja) | 固体撮像装置の駆動方法 | |
| JPH0748828B2 (ja) | 固体撮像素子 | |
| JPH0370375A (ja) | 固体撮像素子の駆動方法 | |
| US7375747B2 (en) | Method of driving solid-state image pickup device | |
| JP2001094740A (ja) | 固体撮像装置およびその駆動方法並びに画像入力装置 | |
| JP2931531B2 (ja) | 固体撮像装置 | |
| JP4373817B2 (ja) | 固体撮像装置及びその駆動方法 | |
| EP0880276A2 (en) | Variable resolution driving method for image sensor | |
| JPH11266401A (ja) | 固体撮像素子 | |
| JP4508940B2 (ja) | タイミングジェネレータ、アナログフロントエンド回路、及び固体撮像装置 | |
| JP2004312496A (ja) | 固体撮像素子および固体撮像素子の駆動方法 | |
| JPS59128876A (ja) | 固体撮像装置 | |
| JPS6135750B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050314 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071129 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071207 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080205 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080703 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080716 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |