JP4156636B2

JP4156636B2 - シミュレーション装置、シミュレーションプログラムおよびシミュレーションプログラムが格納された記録媒体

Info

Publication number: JP4156636B2
Application number: JP2006190548A
Authority: JP
Inventors: 洋提坂
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2006-07-11
Filing date: 2006-07-11
Publication date: 2008-09-24
Anticipated expiration: 2026-07-11
Also published as: US7707020B2; JP2008021008A; US20080021690A1

Description

本発明は、電子機器を対象に、複数のノイズ源候補から耐ノイズ性の低い端子にノイズが漏話する経路を電磁界解析によって解析する技術に関する。

近年のデジタル機器動作周波数の高速化に伴い、不要輻射、電源品質及び信号品質低下による機器の誤動作等のノイズ問題が顕在化している。これは、動作周波数の高速化に伴って、プリント基板をはじめとした配線周囲の３次元形状による電磁気的影響が増大したためである。

ノイズ問題の中には、アナログ回路の入力に対して、同じ機器内の高速化したデジタル信号のノイズが設計者の意図しない経路で混入し、誤動作を引き起こす、あるいは、所望の性能を確保できなくなるといった事例がある。このような問題に対し、機器の設計においてノイズが漏話する経路を解析することは、問題の対策を行なう上で非常に有効である。

従来の設計では、試作機などの実機の測定を通してノイズが漏話する経路の推定を行なってきた。しかし、この実機の測定には、様々な測定技術や煩雑な操作が必要とされる上、動作周波数の高速化に伴って高速信号の測定自体の難易度が向上している。

そこで、ノイズが漏話する経路を推定する方法として、上記の実機測定に替わり、回路解析や電磁界解析の解析手法を用いる取り組みが行なわれてきた。特に、電磁界解析においては、これまでアンテナ等の設計に用いられてきた３次元電磁界解析を、回路解析と連携し、プリント基板等に適用する取り組みが近年報告されている。

たとえば、非特許文献１には複数台のコンピュータを用いてＦＤＴＤ（Finite Difference Time Domain）法による電磁界解析と回路解析の並列処理を行ない、プリント基板上のノイズ問題を対策した事例が開示されている。また、特許文献１には上記解析の高速化を実現する方法に関する発明が開示されている。
特開２００４−５４６４２号公報日経ＢＰ社刊日経エレクトロニクス２００５年１月３１日号ｐ．１１７〜１３０。

しかしながら、非特許文献１に示されるように、上記電磁界解析は、デジタル機器のノイズ問題のメカニズムを解析する上で非常に有効な方法であるが、解析対象が大規模化、微細化するにつれて、その解析時間は膨大なものとなる。

また、ノイズ源と考えられる端子（以下、「ノイズ源候補」と呼ぶ）が複数存在するプリント基板等を解析する際、ノイズ混入の経路を解析するためには、以下の点に注意が必要となる。

全てのノイズ源候補の端子に同時にノイズを印加して電磁界解析を行なった場合は、電磁界解析を実行する回数は１回でよいものの、全てのノイズ源候補の影響が重なり合っているために、ある特定の端子に漏話したノイズがどのノイズ源によるものかを特定するのが非常に困難となる。

一方、全てのノイズ源候補に対し順番にノイズを印加して逐次的に解析を行なった場合は、それぞれのノイズ源候補からある特定の端子におけるノイズの経路を解析できるものの、電磁界解析を実行する回数がノイズ源候補の数だけ必要となり、その解析時間は莫大なものとなる。

本発明は上記のような問題を解決するためになされたものであって、その目的は、ノイズが漏話する経路を効率的に解析するようなシミュレーション装置を提供することである。

本発明の１つの局面に従うと、回路基板上のノイズ源として予め設定されている複数の第１のノイズ源候補から所定の端子へノイズが漏話する経路の解析処理を行なうシミュレーション装置であって、回路基板に対し第１の電磁界解析をすることによって、所定の端子から各第１のノイズ源候補への結合を示す第１の伝達関数を求めるための手段と、第１の伝達関数より、各第１のノイズ源候補から所定の端子への結合を示す第２の伝達関数を設定するための手段と、各第１のノイズ源候補の出力特性を求めるための手段と、第２の伝達関数と各第１のノイズ源候補の出力特性とから各第１のノイズ源候補から所定の端子に漏話するノイズの強度を求めるための手段と、強度が所定の値以上である第１のノイズ源候補を第２のノイズ源候補とするための手段と、第２のノイズ源候補にノイズ源の等価回路を設定し、回路基板に対し第２の電磁界解析を行なうための手段と、各第２のノイズ源候補に対し、第２の電磁界解析を逐次的に繰り返すための手段と、第２の電磁界解析を逐次的に繰り返す手段の結果に基づきノイズが漏話する経路を解析するための手段とを備える。

好ましくは、第２の伝達関数を設定するための手段は、第２の伝達関数の関数型として第１の伝達関数を設定する。

好ましくは、第１の電磁界解析および第２の電磁界解析は有限差分時間領域法により実行し、ノイズ源としてインパルス状の波形を印加する。

本発明の他の局面に従うと、演算部を有するコンピュータに、回路基板上のノイズ源として予め設定されている複数の第１のノイズ源候補から所定の端子へノイズが漏話する経路の解析処理を実行させるためのシミュレーションプログラムであって、演算部が、回路基板に対し第１の電磁界解析することによって、所定の端子から各第１のノイズ源候補への結合を示す第１の伝達関数を求めるステップと、演算部が、第１の伝達関数より、各第１のノイズ源候補から所定の端子への結合を示す第２の伝達関数を設定するステップと、演算部が、各第１のノイズ源候補の出力特性を求めるステップと、演算部が、第２の伝達関数と各第１のノイズ源候補の出力特性とから各第１のノイズ源候補から所定の端子に漏話するノイズの強度を求めるステップと、演算部が、強度が所定の値以上である第１のノイズ源候補を第２のノイズ源候補とするステップと、演算部が、第２のノイズ源候補にノイズ源の等価回路を設定し、回路基板に対し第２の電磁界解析を行なうステップと、演算部が、各第２のノイズ源候補に対し、第２の電磁界解析を逐次的に繰り返すステップと、演算部が、第２の電磁界解析を逐次的に繰り返すステップの結果に基づきノイズが漏話する経路を解析するステップとを備える。

本発明のさらに他の局面に従うと、上記シミュレーションプログラムを格納したコンピュータ読み取り可能な記録媒体を提供する。

本発明のさらに他の局面に従うと、回路基板上のノイズ源として予め設定されている複数の第１のノイズ源候補から所定の端子へノイズが漏話する経路を解析するシミュレーション方法であって、回路基板に対し第１の電磁界解析することによって、所定の端子から各第１のノイズ源候補への結合を示す第１の伝達関数を求めるステップと、第１の伝達関数より、各第１のノイズ源候補から所定の端子への結合を示す第２の伝達関数を設定するステップと、各第１のノイズ源候補の出力特性を求めるステップと、第２の伝達関数と各第１のノイズ源候補の出力特性とから各第１のノイズ源候補から所定の端子に漏話するノイズの強度を求めるステップと、強度が所定の値以上である第１のノイズ源候補を第２のノイズ源候補とするステップと、第２のノイズ源候補にノイズ源の等価回路を設定し、回路基板に対し第２の電磁界解析を行なうステップと、各第２のノイズ源候補に対し、第２の電磁界解析を逐次的に繰り返すステップと、第２の電磁界解析を逐次的に繰り返すステップの結果に基づきノイズが漏話する経路を解析するステップとを備える。

本発明によれば、ノイズが漏話する経路を効率的に解析することができる。これにより、電磁界解析の実行回数を減らし、解析時間を短縮することができる。

以下、図面を参照しつつ本発明の実施の形態について説明する。以下の説明では、同一の部品には同一の符号を付してある。それらの名称および機能も同じである。したがって、それらについては詳細な説明は繰り返さない。

以下の説明で明らかとなるように、本発明に係るシミュレーション装置は、電磁界解析の対象に含まれる、ある特定の端子へ漏話するノイズの発生源を効率的に特定する。これにより、ノイズ源として考えられる複数のノイズ源候補の中からノイズ源を特定するために実行する電磁界解析の実行回数を削減し、ノイズが漏話する経路の解析時間を短縮することができる。なお、本実施の形態にかかるシミュレーション装置は、ノイズが入ると本来の機能が損なわれるような端子またはノイズの影響が大きい端子（以下、「耐ノイズ性の低い端子」と呼ぶ）に対するノイズ源を特定する。

図１は、本発明に係るシミュレーション装置１００の構成をブロック図形式で示す図である。

図１を参照して、シミュレーション装置１００の構成について説明する。
シミュレーション装置１００は、コンピュータ本体１０２と、コンピュータ本体１０２とバス１０５を介して接続される、フレキシブルディスク（Flexible Disk、以下「ＦＤ」と呼ぶ）１１６に情報を読み書きするためのＦＤドライブ１０６と、ＣＤ−ＲＯＭ（Compact Disc Read-Only Memory）１１８等の光ディスク上の情報を読み込むための光ディスクドライブ１０８と、外部とデータの授受を行なうための通信インターフェイス１２８と、表示装置としてのモニタ１０４と、入力装置としてのキーボード１１０およびマウス１１２とを備える。コンピュータ本体１０２は、バス１０５に接続されたＣＰＵ（Central Processing Unit）１２０と、ＲＯＭ（Read Only Memory）およびＲＡＭ（Random Access Memory）を含むメモリ１２２と、直接アクセスメモリ装置、たとえば、ハードディスク１２４を含む。

ハードディスク１２４は、解析対象となる回路基板の形状、基板を構成する媒質の誘電率等の物理的性質を表現するパラメータ等が格納された回路・基板ＣＡＤデータ２００と、回路基板上に配置される各部品に対応する等価回路モデルが格納されたモデルデータベース（以下、「モデルＤＢ」と呼ぶ）２０１と、電磁界解析を実行するプログラム２０２、回路解析を実行するプログラム２０３と、解析するための条件が格納された解析条件２０４と、電磁界解析の解析モデルを格納するための解析モデル２０５と、各解析の結果を格納するための解析結果２０６を含む。

ここで、たとえば、回路・基板ＣＡＤデータ２００、モデルＤＢ２０１、解析条件２０４については、通信インターフェイス１２８を介して、外部のデータベースから供給されてもよい。また、本発明に係るシミュレーションを行なうプログラムは、ＦＤ１１６、またはＣＤ−ＲＯＭ１１８等の記憶媒体によって供給されてもよいし、他のコンピュータにより通信回線を経由して供給されてもよい。電磁界解析、回路解析の実行は、通信インターフェイス１２８を介して、外部のコンピュータに実行させ、その結果をハードディスク１２４に格納させてもよい。

演算処理装置として機能するＣＰＵ１２０は、メモリ１２２をワーキングメモリとして、上述した各プログラムに対応した処理を実行する。

なお、ＣＤ−ＲＯＭ１１８は、コンピュータ本体に対してインストールされるプログラム等の情報を記録可能な媒体であれば、他の媒体、たとえば、ＤＶＤ−ＲＯＭ（Digital Versatile Disc）やメモリーカードなどでもよく、その場合は、コンピュータ本体１０２には、これらの媒体を読み取ることが可能なドライブ装置が設けられる。また、バス１０５には、カセット形式の磁気テープを着脱自在に装着してアクセスする磁気テープ装置が接続されていてもよい。

本発明に係るシミュレーションを行なうプログラムは、上述の通り、ＣＰＵ１２０により実行されるソフトウェアである。一般的に、こうしたソフトウェアは、ＣＤ−ＲＯＭ１１８、ＦＤ１１６等の記憶媒体に格納されて流通し、光ディスクドライブ１０８またはＦＤドライブ１０６等により記憶媒体から読み取られてハードディスク１２４に一旦格納される。または、コンピュータ１００がネットワークに接続されている場合には、ネットワーク上のサーバから一旦ハードディスク１２４にコピーされる。そうしてさらにハードディスク１２４からメモリ１２２中のＲＡＭに読み出されてＣＰＵ１２０により実行される。なお、ネットワーク接続されている場合には、ハードディスク１２４に格納することなくＲＡＭに直接ロードして実行するようにしてもよい。

図１に示したコンピュータのハードウェア自体およびその動作原理は一般的なものである。したがって、本発明の機能を実現するに当り本質的な部分は、ＦＤ１１６、ＣＤ−ＲＯＭ１１８、ハードディスク１２４等の記憶媒体に記憶されたソフトウェアである。

図２は、ＣＰＵ１２０の機能的構成を示すブロック図である。
図２を参照して、ＣＰＵ１２０の機能的構成を説明する。

ＣＰＵ１２０は、電磁界解析を実行するプログラム２０２に従い電磁界解析を行なう電磁界解析部２１０と、回路解析を実行するプログラム２０３に従い回路解析を行なう回路解析部２２０と、電磁界解析および回路解析の結果を分析する解析結果分析部２３０と、各解析の制御を行なう解析制御部２４０とから構成される。

電磁界解析部２１０は、機器の解析モデルを作成するモデル作成部２１２と、電磁界解析を実行する解析部２１４とを含む。

モデル作成部２１２は、回路・基板ＣＡＤデータ２００やモデルＤＢ２０１から、ＣＡＤ設計データ、各構成要素の構造情報および物性値を読み込み、３次元構造情報を構築する。そして、構築した３次元構造情報を解析モデル２０５に格納する。たとえば、プリント基板が解析対象の場合、モデル作成部２１２は、誘電体からなる基板および導体等からなる基板を構成する物質の物性値と、各層における各物質の２次元構造情報、及び、プリント基板の積層方向（厚み方向）の構造情報を読み込むことにより３次元構造情報を構築する。

解析部２１４は、解析条件２０４、解析モデル２０５を読み込み、電磁界解析を行なう。そして、解析した結果を解析結果２０６に書き込む。本実施の形態では、ＦＤＴＤ法による電磁界解析を行なう。ＦＤＴＤ法では、未知電界を配置する格子と未知磁界を配置する格子とを、格子の半分の幅だけずらすＹｅｅ格子という構造により解析が行なわれる。ＦＤＴＤ法は、これらの未知電界および磁界と、隣接する未知磁界および電界との間に働く関係式をマクスウェルの電磁界方程式を差分化することによって導き、それを基に未知電界および磁界をあるタイムステップを単位に更新していくことで全体の電磁界挙動を求める解析手法である。この解析手法に従えば、あるタイムステップで電界を更新し、１／２タイムステップ後に磁界を更新し、１タイムステップ後に電界を更新するというようにして、電界および磁界を交互に求めることができる。

なお、解析条件２０４には、耐ノイズ性の低い端子およびノイズ源候補の端子の信号名や、格子セルの寸法、ＦＤＴＤ解析のタイムステップ等が含まれる。

回路解析部２２０は、ノイズ源候補となる信号の配線構造が記載されている基板のＣＡＤデータおよび、その信号に関する素子の等価回路を、回路・基板ＣＡＤデータ２００やモデルＤＢ２０１から読み込み、回路解析を実行する。そして、ノイズ源候補の出力特性を算出し、解析結果２０６に書き込む。

解析結果分析部２３０は、伝達関数導出部２３２と、ノイズ評価部２３４とを含む。
伝達関数導出部２３２は、解析結果２０６より耐ノイズ性の低い端子と各ノイズ源候補端子の電圧及び電流値を読み込み、耐ノイズ性の低い端子から各ノイズ源候補端子における第１の伝達関数を算出する。次に、第１の伝達関数を用いて、各ノイズ源候補端子から耐ノイズ性の低い端子への第２の伝達関数を設定する。

ノイズ評価部２３４は、回路解析部２２０より算出された各ノイズ源候補端子の出力特性と伝達関数導出部２３２より与えられた第２の伝達関数からノイズ量を計算し、これを解析条件２０４で与えられるノイズの閾値と比較することによって、耐ノイズ性の低い端子に影響を与えている可能性が高いノイズ源端子を特定し、解析結果２０６に書き込む。

解析制御部２４０は、電磁界解析部２１０、回路解析部２２０および解析結果分析部２３０が実行する処理を制御する。

以下に、上述した構成のシミュレーション装置１００が行なう処理について説明する。
図３は、シミュレーション装置１００が行なう処理の概略を示したフローチャートである。

図３を参照して、シミュレーション装置１００が行なう処理について説明する。まず、処理全体の概略について説明し、その後で、ステップＳ３０２、ステップＳ３１１、ステップＳ３２１、ステップＳ３３１の各処理についての詳細を述べる。

ステップＳ３００において、ＣＰＵ１２０は、ハードディスク１２４から解析条件２０４を読み込み、メモリ１２２に保存する。

ステップＳ３０１において、ＣＰＵ１２０は、ステップＳ３００で読み込んだ解析条件２０４に従って、第１の電磁界解析制御情報を作成し、メモリ１２２、あるいはハードディスク１２４に保存する。第１の電磁界解析制御情報には、解析対象をＣＡＤデータファイル名等によって指定する情報、電磁界解析条件、耐ノイズ性の低い信号名、及び、ノイズ源候補となる信号名が含まれる。

ステップＳ３０２において、ＣＰＵ１２０は、耐ノイズ性の低い端子に電源を設定して第１の電磁界解析を実行する。なお、電磁界解析する条件として、ステップＳ３０１で作成した第１の電磁界解析制御情報を指定する。また、ステップＳ３０２では、インパルス状の波形を印加してもよい。インパルス状の波形は広帯域な周波数成分を有する。このため、第１の電磁界解析では広帯域な特性を解析することができる。

ステップＳ３０３において、ＣＰＵ１２０は、第１の電磁界解析の解析結果を解析結果２０６に格納する。第１の電磁界解析の解析結果には、耐ノイズ性の低い端子、及び、ノイズ源候補となる端子における電圧・電流値の解析結果をファイル名等によって指定する情報を含む。

ステップＳ３１０において、ＣＰＵ１２０は、ノイズ源候補の出力特性を解析するための回路解析制御情報を作成する。回路解析制御情報には、ノイズ源候補となる信号の電源電圧値、動作周波数、端子名を含む。

ステップＳ３１１において、ＣＰＵ１２０は、回路解析を実行する。このとき、解析の条件としてステップＳ３１０で作成した回路解析制御情報を指定する。

ステップＳ３１２において、ＣＰＵ１２０は、回路解析の解析結果を解析結果２０６に格納する。回路解析の解析結果には、ノイズ源候補となる信号の電圧・電流値の解析結果を指定する情報が含まれる。

なお、ＣＰＵ１２０は、Ｓ３０１〜Ｓ３０３の処理と、Ｓ３１０〜Ｓ３１２の処理を独立に実行することができる。これら２つの処理を並列に行なうことにしてもよい。

ステップＳ３２０において、ＣＰＵ１２０は、ノイズ源を特定するための解析結果分析処理を実行するのに用いる解析結果分析制御情報を作成する。解析結果分析制御情報には、第１の電磁界解析結果と回路解析結果をファイル名等で指定する情報、周波数領域の刻み幅、解析条件で指定されるノイズの閾値を含む。

ステップＳ３２１において、ＣＰＵ１２０は、解析結果分析を実行する。このとき解析結果分析の条件として、Ｓ３２０で作成した解析結果分析制御情報を指定する。

ステップＳ３２２において、ＣＰＵ１２０は、解析結果分析により得られた情報を解析結果２０６に格納する。解析結果分析により得られた情報には、解析条件２０４で予め設定されているノイズの閾値を超えた信号を特定する情報が含まれる。

ステップＳ３３０において、ＣＰＵ１２０は、第２の電磁界解析制御情報を作成する。第２の電磁界解析制御情報には、ステップＳ３２２で解析結果２０６に格納された、特定されたノイズ源の信号名情報が含まれる。

ステップＳ３３１において、ＣＰＵ１２０は、特定されたノイズ源からノイズが漏話する経路を特定するための第２の電磁界解析を実行する。このとき、解析条件としてステップＳ３３０で作成した第２の電磁界解析制御情報を指定する。

ステップＳ３３２において、ＣＰＵ１２０は、第２の電磁界解析の解析結果を解析結果２０６に格納する。第２の電磁界解析の解析結果には、第２の電磁界解析結果を指定するための情報を含む。

ステップＳ３４０において、ＣＰＵ１２０は、解析結果の表示をモニタ１０４上に行ない、その後、終了する。

続いて、上記のステップＳ３０２で行なわれる第１の電磁界解析について説明する。
図４は、第１の電磁界解析における処理について示したフローチャートである。

図４を参照して、第１の電磁界解析について説明する。
ステップＳ４００において、ＣＰＵ１２０は、第１の電磁界解析制御情報を保存するためのメモリ領域確保など、初期化作業を行なう。

ステップＳ４０１において、ＣＰＵ１２０は、ステップＳ３０１で作成された第１の電磁界解析制御情報を読み込み、ステップＳ４００で確保したメモリ上の領域に保存する。

ステップＳ４０２において、ＣＰＵ１２０は、解析対象となる機器の全体構造を表すＣＡＤデータ、および、各構成要素の構造情報と物性値を、回路・基板ＣＡＤデータ２００やモデルＤＢ２０１から読み出す。

ステップＳ４０３において、ＣＰＵ１２０は、機器の３次元構造情報をメモリ１２２上に構築する。たとえば、プリント基板が解析対象となる機器の場合、基板（誘電体）及び導体等基板を構成する物質の物性値と、各層における各物質の２次元構造情報、及び、プリント基板の積層方向（厚み方向）の構造情報がこれにあたる。これらは基板ＣＡＤデータに記載されており、以上の情報から、プリント基板単体の３次元構造情報を構築することが可能となる。機器におけるプリント基板の位置情報は、機器全体の構造を表すＣＡＤデータに示されているため、解析領域全体におけるプリント基板の構造を構築することが可能となる。

ＣＰＵ１２０は、このような処理を全ての構成要素に対して行なうことで、機器全体の３次元構造情報を構築する。

ステップＳ４０４において、機器全体の３次元構造情報とその物性値情報を電磁界解析可能な情報に変換する。この処理の一例として、本実施の形態では、上述したようにＦＤＴＤ法を用いる。ステップＳ４０３で構築した機器の３次元構造情報には、各構成要素の物性値情報が含まれており、この情報を元に、それぞれのセルを満たす媒質を設定する。

ステップＳ４０５において、ＣＰＵ１２０は、ステップＳ４０４で構築した第１の電磁界解析モデルをハードディスク１２４内の解析モデル２０５に保存する。

ステップＳ４０６において、ＣＰＵ１２０は、プリント基板上に実装される部品に対応する等価回路データをモデルＤＢ２０１より読み出し、基板ＣＡＤデータで示される位置情報に従って第１の電磁界解析モデルに付加する。このとき、耐ノイズ性の低い端子からノイズ補候補の端子への第１の伝達関数を求めるため、伝達関数を求める端子に関し、以下の処理を行なう。

まず、耐ノイズ性の低い端子には基準インピーダンスとなる基準インピーダンスと電源を挿入する。そして、ノイズ源候補の端子には伝達関数を求める際の基準インピーダンスを挿入する。本実施の形態では、全端子において、基準インピーダンスとして５０オームの抵抗を用いる。

なお、上記ステップＳ４００〜Ｓ４０６の処理は、図２で示した電磁界解析部２１０のモデル作成部２１２にて実行される。

ステップＳ４０７において、ＣＰＵ１２０は、回路モデルが付加された解析モデルに対して、電磁界解析を実行する。

ステップＳ４０８において、ＣＰＵ１２０は、ノイズ源候補端子と耐ノイズ性の低い端子の電圧／電流値に関する過渡応答解析結果を解析結果２０６に保存する。

続いて、上記のステップＳ３１１で行なわれる回路解析について説明する。
図５は、回路解析における処理について示したフローチャートである。

図５を参照して、回路解析について説明する。
ステップＳ５００において、ＣＰＵ１２０は、回路解析制御情報を保存するためのメモリ領域確保などの初期化作業を行なう。

ステップＳ５０１において、ＣＰＵ１２０は、ステップＳ３１０で作成された回路解析制御情報を読み出し、メモリ１２２上に保存する。

ステップＳ５０２において、ＣＰＵ１２０は、ノイズ源候補となる信号の配線構造が記載されている基板ＣＡＤデータ、および、その信号に関する素子の等価回路を、回路・基板ＣＡＤデータ２００やモデルＤＢ２０１より読み出す。

ステップＳ５０３において、ＣＰＵ１２０は、ステップＳ５０２で読み出された基板ＣＡＤデータからノイズ源候補となる信号の配線構造情報を抽出し、配線の等価回路モデルを作成する。その際の手順として、配線の断面構造情報と、導体の導電率、誘電体の誘電率を元に単位長あたりの等価回路モデルを算出し、これを配線長分接続し、配線モデルを構築する。

ＣＰＵ１２０は、以上の配線モデルに加え、ステップＳ５０２で読み出した素子等価回路モデルを付加し、ノイズ源候補信号の等価回路モデルを作成する。また、回路解析制御条件で指定される全てのノイズ源候補信号に対して同様の処理を行なう。

ステップＳ５０４では、ＣＰＵ１２０は、ステップＳ５０３にて作成したノイズ源候補信号の等価回路モデルを回路解析する。

ステップＳ５０５では、ＣＰＵ１２０は、ノイズ源候補における電圧・電流値を解析結果２０６に保存する。

続いて、上記のステップＳ３２１で行なわれる解析結果を分析する処理の詳細について説明する。

図６は、解析結果を分析する処理について示したフローチャートである。
図６を参照して、解析結果を分析する処理について説明する。

ステップＳ６００において、ＣＰＵ１２０は、解析結果分析制御情報を保存するためのメモリ領域確保などの初期化処理を行なう。

ステップＳ６０１において、ＣＰＵ１２０は、解析結果分析制御情報を読み出し、メモリ上に保存する。

ステップＳ６０２において、ＣＰＵ１２０は、解析結果分析制御情報で指定される耐ノイズ性の低い端子の電圧値・電流値を、同じく解析結果分析制御情報で指定される第１の電磁界解析結果を解析結果２０６より読み出し、メモリ上に保存する。

ステップＳ６０３において、ＣＰＵ１２０は、ステップＳ６０２で読み出した電圧・電流値に対して、離散フーリエ変換などの手法を用いて周波数領域のデータに変換する。このときの周波数の刻み幅は解析結果分析制御情報で指定されるものとする。

なお、以下の説明では、耐ノイズ性の低い端子における電圧をＶ_１、電流値（周波数領域）をＩ_１とする。

また、ＣＰＵ１２０は、第１の電磁界解析実行時、ステップＳ４０８で周波数領域に変換して出力した場合は、ステップＳ６０３の処理を行なわずに、ステップＳ６０２で読み出したデータを用いて次ステップに進む。

ステップＳ６０４において、ＣＰＵ１２０は、ステップＳ６０１で読み出した解析結果分析制御情報で指定されるノイズ源候補信号のリストを作成する。

ステップＳ６０５において、ＣＰＵ１２０は、ステップＳ６０４で作成されたノイズ源候補リストから、逐次的に、分析対象となるノイズ源候補信号を設定する。

ステップＳ６０６において、ＣＰＵ１２０は、ステップＳ６０５で設定されたノイズ源候補信号の電圧値、電流値に関して、解析結果２０６から第１の電磁界解析の結果を読み出し、メモリ上に保存する。

ステップＳ６０７において、ＣＰＵ１２０は、ステップＳ６０６で保存された電圧値、電流値に関して、離散フーリエ変換などの手法を用いて周波数領域のデータに変換し、メモリ上に保存する。このときの周波数の刻み幅は解析結果部分析制御情報で指定されるものとする。

なお、以下の説明では、リストのｎ番目のノイズ信号端子の電圧をＶ_ｎ、電流値をＩ_ｎとする。

また、第１の電磁界解析の結果を周波数領域で保存している場合は、ＣＰＵ１２０は、ステップＳ６０７の処理は行なわず、ステップＳ６０６で読み出したデータを用いて、次ステップに進む。

ステップＳ６０８において、ＣＰＵ１２０は、ステップＳ６０３，６０７で保存されたデータを用いて、各周波数に対し、Ｓ−パラメータのＳ_ｎ１の成分を次の式（１）を用いて算出する。本実施の形態では、これを第１の伝達関数と呼ぶ。

ただし、Ｚ_０は、基準インピーダンスを表わし、本実施の形態では、５０Ωとする。
ステップＳ６０９において、ＣＰＵ１２０は、ステップＳ６０８で求めた第１の伝達関数Ｓ_ｎ１からノイズ源候補から耐ノイズ性の低い端子への結合を示す第２の伝達関数Ｓ_１ｎを設定し、メモリ上に保存する。

この際、ノイズ源候補から耐ノイズ性の低い端子への結合を求めるには、各ノイズ源候補に対し電源を設定して、ノイズ源候補の数だけ電磁界解析をする必要があり、このような解析には多大な時間がかかる。また、第１の電磁界解析では、耐ノイズ性の低い端子に電源を設定しているため、耐ノイズ性の低い端子からノイズ源候補への結合しか求めることはできない。

しかし、信号を伝える伝送路は受動的な挙動を示すこと、また、第１の伝達関数と第２の伝達関数とは共に入口と出口は異なるが、２信号間の結合度を示すものであることから、ノイズ量の見積もりに関し、両伝達関数は同一のものと扱ってもよいと考えられる。このため、本実施の形態では、第２の伝達関数として、ステップＳ６０８で求めた第１の伝達関数を設定する。

ステップＳ６１０において、ＣＰＵ１２０は、ステップＳ６０５で設定されたノイズ源候補信号端子に対し、ステップＳ４０８で出力される回路解析結果の電圧・電流値を読み込み、メモリ上に保存する。

ステップＳ６１１において、ＣＰＵ１２０は、ステップＳ６１０で保存された電圧値、電流値に関して、離散フーリエ変換などの手法を用いて周波数領域のデータに変換し、メモリ上に保存する。ステップＳ４０８において、電圧値・電流値が周波数領域で保存されている場合は、ステップＳ６１１の処理を行なわずに、ステップＳ６１０で保存したデータを用いて、次ステップに進む。

ステップＳ６１２において、ＣＰＵ１２０は、ステップＳ６０９で設定した第２の伝達関数と、ステップＳ６１１で保存したノイズ源候補端子における電圧・電流値から耐ノイズ性に漏話するノイズ量ｂ_ｎを、次の式（２）を用いて計算する。

ステップＳ６１３において、ＣＰＵ１２０は、ノイズ量の判定を行なう。ＣＰＵ１２０は、解析結果分析制御情報で与えられる閾値と、式（２）で算出したノイズ量ｂ_ｎとを比較し、ノイズ量ｂ_ｎが閾値を上回る場合は、ノイズ源である可能性が高いため、ステップＳ６０５で設定した信号名とノイズ量を問題端子リストに追加する（ステップＳ６１４）。

ステップＳ６１５において、ＣＰＵ１２０は、ステップＳ６０４で作成したノイズ源リストにあるすべての候補に対し、実行したかどうか判定する。すべての候補に対して実行していなければ（ステップ６１５にて、ＮＯ）、ステップＳ６０５の処理に戻る。すべての候補に対して実行していれば（ステップ６１５にて、ＹＥＳ）、処理を終了する。

最後に、上記のステップＳ３３１で行なわれる第２の電磁界解析の詳細について説明する。

図７は、第２の電磁界解析示における処理について示したフローチャートである。
図７を参照して、第２の電磁界解析について説明する。

ステップＳ７００において、ＣＰＵ１２０は、解析条件、解析制御情報を保存するためのメモリ領域確保などの初期化作業を行なう。

ステップＳ７０１において、ＣＰＵ１２０は、ステップＳ３３０で作成された第２の電磁界解析制御情報を読み込み、ステップＳ７００で確保したメモリ上の領域に保存する。

ステップＳ７０２にいて、ＣＰＵ１２０は、ステップＳ４０５で保存した第１の電磁界解析モデルを解析モデル２０５より読み出し、メモリ上に保存する。

ステップＳ７０３において、ＣＰＵ１２０は、ステップＳ７０１で読み込んだ第２の電磁界解析制御情報から問題となる端子のリストを作成する。

ステップＳ７０４において、ＣＰＵ１２０は、ステップＳ７０３で作成した問題端子リストから、逐次的にノイズ源信号を設定する。

ステップＳ７０５において、ＣＰＵ１２０は、プリント基板上に実装される部品に対応する等価回路データをモデルＤＢ２０１より読み出す。そして、基板ＣＡＤデータで示される位置情報に従って、ステップＳ７０２で読み出した第１の電磁界解析モデルに付加する。このとき、ステップＳ７０４で設定したノイズ源信号端子には、能動的回路特性を表す等価回路モデルを、他のノイズ源端子には受動的回路特性を表す等価回路モデルを、耐ノイズ性の低い端子には等価回路モデルを設定する。

たとえば、部品の電気特性を表わすデバイスモデルとしてＩＢＩＳ（Input/Output Buffer Specification）モデルを用いた場合、能動的回路特性を表す等価回路モデルには能動的特性（Ｐｕｌｌｕｐ，Ｐｕｌｌｄｏｗｎ，Ｒａｍｐ）、保護ダイオード特性（ＰＯＷＥＲ，Ｃｌａｍｐ，ＧＮＤ，Ｃｌａｍｐ）、受動的特性（Ｐａｃｋａｇｅ，Ｃ＿ｃｏｍｐ）を、受動的回路特性を表す等価回路モデルには保護ダイオード特性、受動的特性を設定する。

ステップＳ７０６において、ＣＰＵ１２０は、ステップＳ７０５で構築した解析モデルに関して、電磁界解析を実行する。この際、上記で設定したノイズ源としてインパルス状の波形を印加してもよい。

ステップＳ７０７において、ＣＰＵ１２０は、解析領域内の電界・磁界強度及び電流・電圧値などの解析結果をハードディスク１２４の解析結果２０６に保存する。なお、ＣＰＵ１２０は、ステップＳ７０６の電磁界解析実行中に、ステップＳ７０７の解析結果保存を実行してもよい。

ステップＳ７０８において、ＣＰＵ１２０は、ノイズ源リストにある全ての端子に対し解析を実行したかを判定する。全ての端子に対して実行していなければ（ステップＳ７０８において、ＮＯ）、ステップＳ７０４の処理に戻る。そうでなければ（ステップＳ７０８において、ＹＥＳ）、処理を終了する。

以上で説明したように、本発明に係るシミュレーション装置によれば、電磁界解析の対象に含まれる、耐ノイズ性が低い端子へ漏話するノイズ経路を効率的に解析する。具体的には、耐ノイズ性の低い端子に対して、ノイズ源候補端子がＮ個存在し、そのうち実際に許容値を超えるノイズを与える端子がＭ個ある場合（Ｍ＜Ｎ）、従来はＮ回必要だった電磁界解析を、第１の電磁界解析を１回、第２の電磁界解析をＭ回の合計（Ｍ＋１）回に削減することが可能となる。これにより、ノイズの発生源として考えられる複数のノイズ源候補の中からノイズの発生源を特定するために実行する電磁界解析の実行回数を削減し、解析時間を短縮することができる。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

本発明に係るシミュレーション装置１００の構成をブロック図形式で示す図である。ＣＰＵ１２０の機能的構成を示すブロック図である。シミュレーション装置１００が行なう処理の概略を示したフローチャートである。第１の電磁界解析における処理について示したフローチャートである。回路解析における処理について示したフローチャートである。解析結果を分析する処理について示したフローチャートである。第２の電磁界解析示における処理について示したフローチャートである。

符号の説明

１００シミュレーション装置、１０２コンピュータ本体、１０４モニタ、１０５バス、１０６ＦＤドライブ、１０８光ディスクドライブ、１１０キーボード、１１２マウス、１１６ＦＤ、１１８ＣＤ−ＲＯＭ、１２０ＣＰＵ、１２２メモリ、１２４ハードディスク、１２８通信インターフェイス、２００回路・基板ＣＡＤデータ、２０１モデルＤＢ、２０２電磁界解析を実行するプログラム、２０３回路解析を実行するプログラム、２０４解析条件、２０５解析モデル、２０６解析結果、２１０電磁界解析部、２１２モデル作成部、２１４解析部、２２０回路解析部、２３０解析結果分析部、２３２伝達関数導出部、２３４ノイズ評価部、２４０解析制御部。

Claims

回路基板上のノイズ源の端子として予め設定されている複数の第１のノイズ源候補から所定の端子へノイズが漏話する経路の解析処理を行なうシミュレーション装置であって、
前記回路基板に対し第１の電磁界解析をすることによって、前記所定の端子から各前記第１のノイズ源候補への結合を示す第１の伝達関数を求めるための手段と、
前記第１の伝達関数より、各前記第１のノイズ源候補から前記所定の端子への結合を示す第２の伝達関数を設定するための手段と、
各前記第１のノイズ源候補の出力特性を求めるための手段と、
前記第２の伝達関数と各前記第１のノイズ源候補の前記出力特性とから各前記第１のノイズ源候補から前記所定の端子に漏話するノイズの強度を求めるための手段と、
前記強度が所定の値以上である前記第１のノイズ源候補を第２のノイズ源候補とするための手段と、
前記第２のノイズ源候補にノイズ源の等価回路を設定し、前記回路基板に対し第２の電磁界解析を行なうための手段と、
各前記第２のノイズ源候補に対し、前記第２の電磁界解析を逐次的に繰り返すための手段と、
前記第２の電磁界解析を逐次的に繰り返す手段の結果に基づきノイズが漏話する経路を解析するための手段とを備える、シミュレーション装置。
前記第２の伝達関数を設定するための手段は、前記第２の伝達関数の関数型として前記第１の伝達関数を設定する、請求項１記載のシミュレーション装置。
前記第１の電磁界解析および第２の電磁界解析は有限差分時間領域法により実行し、前記ノイズ源としてインパルス状の波形を印加する、請求項２記載のシミュレーション装置。
演算部を有するコンピュータに、回路基板上のノイズ源の端子として予め設定されている複数の第１のノイズ源候補から所定の端子へノイズが漏話する経路の解析処理を実行させるためのシミュレーションプログラムであって、
前記演算部が、前記回路基板に対し第１の電磁界解析することによって、前記所定の端子から各前記第１のノイズ源候補への結合を示す第１の伝達関数を求めるステップと、
前記演算部が、前記第１の伝達関数より、各前記第１のノイズ源候補から前記所定の端子への結合を示す第２の伝達関数を設定するステップと、
前記演算部が、各前記第１のノイズ源候補の出力特性を求めるステップと、
前記演算部が、前記第２の伝達関数と各前記第１のノイズ源候補の前記出力特性とから各前記第１のノイズ源候補から前記所定の端子に漏話するノイズの強度を求めるステップと、
前記演算部が、前記強度が所定の値以上である前記第１のノイズ源候補を第２のノイズ源候補とするステップと、
前記演算部が、前記第２のノイズ源候補にノイズ源の等価回路を設定し、前記回路基板に対し第２の電磁界解析を行なうステップと、
前記演算部が、各前記第２のノイズ源候補に対し、前記第２の電磁界解析を逐次的に繰り返すステップと、
前記演算部が、前記第２の電磁界解析を逐次的に繰り返すステップの結果に基づきノイズが漏話する経路を解析するステップとを備える、シミュレーションプログラム。
請求項４記載のシミュレーションプログラムを格納したコンピュータ読み取り可能な記録媒体。