JP4144108B2 - 関数電卓 - Google Patents
関数電卓 Download PDFInfo
- Publication number
- JP4144108B2 JP4144108B2 JP11224199A JP11224199A JP4144108B2 JP 4144108 B2 JP4144108 B2 JP 4144108B2 JP 11224199 A JP11224199 A JP 11224199A JP 11224199 A JP11224199 A JP 11224199A JP 4144108 B2 JP4144108 B2 JP 4144108B2
- Authority
- JP
- Japan
- Prior art keywords
- function
- restriction
- time
- function restriction
- calculation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Calculators And Similar Devices (AREA)
Description
【発明の属する技術分野】
本発明は、各種関数等の計算機能が搭載された関数電卓に関する。
【0002】
【従来の技術】
例えば、関数電卓と呼ばれる電子計算装置では、基本の四則計算機能の他に、関数計算機能や統計計算機能,微分積分計算機能等の複数種類の計算機能が搭載されており、各計算機能に応じたキーを選択的に操作することで、任意の種類の計算が行なえるようになっている。
【0003】
一般に、高校や大学等の教育現場にあって、学力試験等を行なうに際しては、統計計算や微分積分計算そのものが出題されたりするので、このような多機能な電子計算装置を利用して答案を作成することが禁止されており、例えば単純な四則計算機能しか備えない電子計算装置しか利用が認められないのが現状である。
【0004】
【発明が解決しようとする課題】
しかしながら、学生が所持している電子計算装置は、そのほとんどが前記多機能型の電子計算装置であり、試験会場に持ち込んで利用することができない問題がある。
【0005】
本発明は、前記のような問題に鑑みなされたもので、各種備えられた計算機能の一部を制限し、且つその制限状態を外部に明確にして利用することが可能になる関数電卓を提供することを目的とする。
【0006】
【課題を解決するための手段】
すなわち、本発明に係わる関数電卓は、複数の計算機能を有する関数電卓であって、装置本体の上部に被せるように取り付けられる着脱可能な機能制限解除用キャップと、前記機能制限解除用キャップが取り付けられた状態で当該キャップにより隠される位置に計算機能が制限されていることを示す表記が付けられた装置本体と、前記機能制限解除用キャップを装置本体に取り付けた時には全ての計算機能を利用可能とし、取り外した時には一部の計算機能以外の機能を利用不可能とする機能制限制御手段とを具備したことを特徴とする。
【0012】
【発明の実施の形態】
以下図面により本発明の実施の形態について説明する。
【0013】
(第1実施形態)
図1は本発明の電子装置の第1実施形態に係る電子計算装置の外観構成を示す正面図であり、同図(A)は機能制限されていない通常使用状態を示す図、同図(B)は機能制限されている試験適合使用状態を示す図である。
【0014】
電子計算装置の装置本体11の正面には、テンキーや演算子キー,各種関数キー,ファンクションキー等を備えたキー入力部12、及び液晶表示部13が設けられ、この装置本体11の上部には、機能制限解除用キャップ14が着脱自在な構造にして設けられる。
【0015】
前記機能制限解除用キャップ14は、図1(A)に示すように、装置本体11の上部に被せるように取り付けた状態において、四則計算等の基本計算機能の他に、関数計算機能,統計計算機能,微分積分計算機能,プログラム計算機能等の、この計算装置に搭載されている複数種類の機能(モード)の全てを利用可能な機能制限解除モードに設定し、また、図1(B)に示すように、装置本体11の上部から外した状態において、前記基本計算機能以外の機能(モード)を利用不可能な機能制限モードに設定するためのもので、この機能制限解除用キャップ14における装置本体11の操作面側と同一の側面には、機能制限解除モードに設定されていることを外部に知らせる制限解除メッセージ「通常使用」15が印刷により表記される。
【0016】
また、前記機能制限解除用キャップ14の取り付けに際し、当該制限解除用キャップ14に嵌め込まれて隠れ、装置本体11内部の電子回路と電気的接続を図るキャップ接続部16の、装置本体11の操作面側と同一の側面には、機能制限モードに設定されていることを外部に知らせる制限メッセージ「試験対応」17が印刷により表記される。
【0017】
図2は前記電子計算装置の電子回路の構成を示すブロック図である。
【0018】
電子計算装置の電子回路には、制御部(CPU)21が備えられる。
【0019】
制御部(CPU)21は、キー入力部12からのキー操作信号や液晶表示部13の表示画面上に重ねて設けられたタブレット26から位置検出回路27を介して入力されるタッチ位置データに応じて、ROM22に予め記憶されているシステムプログラムを起動させ、あるいはフロッピディスク等の外部記憶媒体28に記憶されている計算装置制御用プログラムを磁気ディスク装置等の記憶媒体読み取り部29により読み取らせて起動させ、これら起動プログラムに従い、RAM23をワークメモリとして、回路各部の動作を制御する。
【0020】
この制御部(CPU)21には、前記キー入力部12、液晶表示部13、タブレット26、位置検出回路27、ROM22、RAM23、記憶媒体読み取り部29が接続される他に、機能制限解除認識部24が接続されると共に、表示駆動回路25を介して液晶表示部13が接続される。
【0021】
タブレット26は、液晶表示部13の表示画面上に重ねて設けられ、ペンや指先によりタッチされた位置に応じた電圧信号を発生するもので、このタブレット26から出力されるタッチ位置に応じた電圧信号に基づき、位置検出回路27により表示画面に対応させた座標が検出され、このタッチ位置座標に応じて制御部(CPU)11により操作の内容が判断される。
【0022】
ROM22には、この電子計算装置の全体の動作を司るシステムプログラムが予め記憶されると共に、各種計算機能(モード)に応じた計算処理プログラムが記憶される他、前記機能制限解除用キャップ14を装置本体11から外した制限モードでの電源投入に伴ない液晶表示部13に表示される機能制限時メッセージ「試験対応」22a、及び前記機能制限解除用キャップ14を装置本体11に取り付けた制限解除モードでの電源投入に伴ない液晶表示部13に表示させる機能制限解除時メッセージ「全機能・全メモリ使用可能」22bも記憶される。
【0023】
RAM23には、前記液晶表示部13に表示すべき表示データがビットマップ形式のデータとして記憶される表示データメモリ23aが備えられる他、入力された計算式や計算結果データ、計算経過データ、統計データ等が必要に応じて記憶されるワークエリアが備えられる。
【0024】
機能制限解除認識部24は、機能制限解除用キャップ14の取り付け又は取り外しに伴なう当該制限解除用キャップ14との信号線14a,24aを介した電気的接続状態を認識するもので、機能制限解除用キャップ14との接続認識状態では、制御部(CPU)21に対して機能制限解除信号となる接続確認信号(c)が出力され、また、機能制限解除用キャップ14との非接続認識状態では、前記機能制限解除信号となる接続確認信号(c)の制御部(CPU)21への出力は停止される。
【0025】
そして、前記機能制限解除認識部24からの機能制限解除信号となる接続確認信号(c)の出力中には、制御部(CPU)21は、制限解除モードに設定され、ROM22に記憶されている全ての計算機能プログラムの起動が可能な状態にセットされる。また、前記機能制限解除認識部24からの機能制限解除信号となる接続確認信号(c)の出力停止中には、制御部(CPU)21は、制限モードに設定され、ROM22に記憶されている複数種類の計算処理プログラムの中の基本計算機能のプログラムのみの起動が可能な状態、つまり、基本計算以外の関数計算機能や統計計算機能,微分積分計算機能,プログラム計算機能等のプログラムの起動が制限された状態にセットされる。
【0026】
この場合、例えば前記各種計算機能の起動の制限、及びこの制限の解除は、ROM22に予め記憶されている各種計算機能プログラムそれぞれの起動可,起動不可を設定するフラグをRAM23にセットすることで行なわれる。
【0027】
図3は前記電子計算装置の機能制限解除認識部24と機能制限解除用キャップ14との電気的接続状態を示す図であり、同図(A)はその回路構成図、同図(B)はその動作波形図である。
【0028】
機能制限解除用キャップ14内部の電気回路は、機能制限解除認識部24からのから供給される2つの入力信号(a)に基づき2つの出力信号(b)を生成する2つのフリップフロップFF1,FF2を組み合わせて構成され、また、機能制限解除認識部24内部の電気回路は、前記入力信号(a)の一方と前記機能制限解除用キャップ14から供給される2つの出力信号(b)とに基づき接続確認信号(c)を生成するアンドゲートAND及びインバータINVを組み合わせて構成される。
【0029】
すなわち、機能制限解除用キャップ14を電子計算装置の装置本体11に取り付け、機能制限解除認識部24と信号線14a,24aを介して電気的に接続されると、該機能制限解除認識部24からの所定の入力信号(a)のみに応じた所定の出力信号(b)が機能制限解除用キャップ14から機能制限解除認識部24に供給され、この所定の出力信号(b)のみに応じて接続確認信号(c)が生成され制御部21に出力される。これにより、制御部(CPU)21は制限解除モードに設定され、キー入力に応じて全ての計算機能プログラムの起動可能な状態にセットされる。
【0030】
この際、電子計算装置の装置本体11の上部には、機能制限解除モードに設定されていることを外部に知らせる制限解除メッセージ「通常使用」15が表記された形態となる。
【0031】
そして、機能制限解除用キャップ14が取り外されて機能制限解除認識部24との電気的接続が断たれ、当該機能制限解除認識部24において接続確認信号(c)が生成されなくなると、制御部(CPU)21は機能制限モードに設定され、キー入力されても、基本計算機能以外の種類の計算機能プログラムは起動不可能な状態にセットされる。
【0032】
この際、電子計算装置の装置本体11の上部には、機能制限モードに設定されていることを外部に知らせる制限メッセージ「試験対応」17が表記された形態となる。
【0033】
図4は前記電子計算装置の機能制限解除認識部24と機能制限解除用キャップ14との電気的接続状態の他の実施形態(その1)を示す回路構成図であり、同図(A)は機能制限解除用キャップ14内に1つのフリップフロップFFを用いた場合の回路構成図、同図(B)は機能制限解除用キャップ14内にフリップフロップFFを用いない場合の回路構成図である。
【0034】
この何れの機能制限解除回路の場合でも、機能制限解除用キャップ14の取り付けに伴ない、機能制限解除認識部24では、その自らの入力信号(a)に応じた接続確認信号(c)が生成されて制御部(CPU)21に供給され、制限解除モードに設定される。また、この何れの場合でも、機能制限解除用キャップ14の取り外しに伴ない、機能制限解除認識部24では、その自らの入力信号(a)に応じた接続確認信号(c)が生成されなくなり、制御部(CPU)21は機能制限モードに設定される。
【0035】
図5は前記電子計算装置の機能制限解除認識部24と機能制限解除用キャップ14との電気的接続状態の他の実施形態(その2)を示す回路構成図であり、同図(A)は機能制限解除用キャップ14内にショート回路を用いた場合の回路構成図、同図(B)は機能制限解除用キャップ14内に抵抗回路を用いた場合の回路構成図、同図(C)は機能制限解除用キャップ14内にダイオード回路を用いた場合の回路構成図である。
【0036】
すなわち、図5(A)に示すように、機能制限解除用キャップ14内にショート回路を用いた場合には、機能制限解除認識部24におけるモード検出端子1及び2において、完全ショートによる短絡信号が得られ、また、図5(B)に示すように、機能制限解除用キャップ14内に抵抗回路を用いた場合には、機能制限解除認識部24におけるモード検出端子1及び2において、抵抗値Rを介した所定の短絡信号が得られ、また、図5(C)に示すように、機能制限解除用キャップ14内にダイオード回路を用いた場合には、機能制限解除認識部24におけるモード検出端子1及び2において、ダイオードDを介した所定の短絡信号が得られるもので、この何れの機能制限解除回路の場合でも、機能制限解除用キャップ14の取り付けに伴ない、機能制限解除認識部24では、それぞれ所定の短絡信号による接続確認信号(c)が生成されて制御部(CPU)21に供給され、制限解除モードに設定される。また、この何れの場合でも、機能制限解除用キャップ14の取り外しに伴ない、機能制限解除認識部24では、各所定の短絡信号による接続確認信号(c)が生成されなくなり、制御部(CPU)21は機能制限モードに設定される。
【0037】
図6は前記第1実施形態の電子計算装置の装置本体11に対する機能制限解除用キャップ14の取り付け構造及び機能制限解除回路の接続構造を示す部分断面図である。
【0038】
機能制限解除用キャップ14は、装置本体11の上端部に対して、その外側から被さるように嵌め合わせて取り付けられるもので、機能制限解除回路はキャップ内PCB(回路基板)31上に形成され、このキャップ内PCB31の端部に設けたコネクタ32に機能制限解除認識部24からの信号線24aとして設けた本体側PCB(回路基板)33が嵌め込まれることで電気的接続が図られる。
【0039】
図7は前記第1実施形態の電子計算装置における機能制限モードと機能制限解除モードとの電源投入に伴なう機能状態報知メッセージの表示動作を示す図であり、同図(A)は機能制限モードでの表示動作を示す図、同図(B)は機能制限解除モードでの表示動作を示す図である。
【0040】
この電子計算装置の第1実施形態では、前記図1(A)で示したように、機能制限解除用キャップ14を装置本体11に取り付けている機能制限解除モードの設定状態である場合に、その操作面側の側面において制限解除メッセージ「通常使用」15が表記されて外部に知らされるだけでなく、図7(B)に示すように、キー入力部12における電源キー「ON」の操作時点から計算操作の開始に伴なうオールクリアキー「AC」の入力が為されるまでは、ROM22内に記憶されている機能制限解除時メッセージ「全機能・全メモリ使用可能」22bが読み出され、液晶表示部13に表示される。
【0041】
そして、この場合には、全ての計算機能の起動が可能であり、そのことが外部に報知される。
【0042】
また、前記図1(B)で示したように、機能制限解除用キャップ14を装置本体11から外している機能制限モードの設定状態である場合に、該装置本体11の上部にキャップ接続部16が露出してその操作面側の側面において制限メッセージ「試験対応」17が表記されて外部に知らされるだけでなく、図7(A)に示すように、キー入力部12における電源キー「ON」の操作時点から計算操作の開始に伴なうオールクリアキー「AC」の入力が為されるまでは、ROM22内に記憶されている機能制限時メッセージ「試験対応」22aが読み出され液晶表示部13に表示される。
【0043】
そして、この場合には、関数計算機能や統計計算機能,微分積分計算機能,プログラム計算機能等を除く基本計算機能のみの起動が可能であり、そのことが外部に報知される。
【0044】
したがって、前記構成の第1実施形態の電子計算装置によれば、装置本体11の上端部に対して着脱可能にした機能制限解除用キャップ14を設け、この機能制限解除用キャップ14が取り付けられた状態では、機能制限解除モードとなり本装置に搭載された全ての計算機能の起動が可能な状態に設定されると共に、当該機能制限解除の状態であることが、前記機能制限解除用キャップ14の側面に印刷表記された制限解除メッセージ「通常使用」15により外部に明確に知らされ、また、機能制限解除用キャップ14が外された状態では、機能制限モードとなり基本計算機能のみ起動可能な状態に設定されると共に、当該機能制限の状態であることが、前記機能制限解除用キャップ14が外されることで露出するキャップ接続部16の側面に印刷表記された制限メッセージ「試験対応」17により外部に明確に知らされるようになるので、例えば基本計算機能のみの計算機なら使用が許可されている学生試験等において、前記機能制限解除用キャップ14を外すことで、試験対応の基本計算機能でしか動作しないことが試験管理者に明確に伝えられ、当該多機能型の計算装置でも持ち込み利用できるようになる。
【0045】
また、前記構成の第1実施形態の電子計算装置によれば、機能制限解除用キャップ14と装置本体11との電気的接続に応じて機能制限解除認識部24から制御部(CPU)21に対して所定の接続確認信号(c)が供給された場合に、前記機能制限解除モードに設定されて電源キー「ON」の操作に伴ないROM22内に記憶されている機能制限解除時メッセージ「全機能・全メモリ使用可能」22bが液晶表示部13に表示され、機能制限解除用キャップ14と装置本体11との電気的切断に応じて機能制限解除認識部24から制御部(CPU)21に対する所定の接続確認信号(c)の供給が停止された場合に、前記機能制限モードに設定されて電源キー「ON」の操作に伴ないROM22内に記憶されている機能制限時メッセージ「試験対応」22aが液晶表示部13に表示されるので、前記機能制限解除用キャップ14を外している状態において何等かの不正操作により所定の接続確認信号(c)を制御部(CPU)に与えて機能制限解除モードに設定するのは困難であり、しかも、万一不正操作により前記機能制限解除認識部24において所定の接続確認信号(c)を発生させた場合でも、機能制限の解除状態であることは前記機能制限解除時メッセージ「全機能・全メモリ使用可能」22bの表示により明確に外部に知らされ、確実に不正防止が図られるようになる。
【0046】
なお、前記第1実施形態では、機能制限解除用キャップ14の取り付けに伴なう機能制限解除モードの設定メッセージの報知は、機能制限解除キャップ14そのものに印刷表記した制限解除メッセージ「通常使用」15、あるいは装置本体11の液晶表示部13に表示させる機能制限解除時メッセージ「全機能・全メモリ使用可能」22bで行なう構成としたが、それ以外に、図8に示すような報知手段として構成してもよい。
【0047】
図8は前記第1実施形態の電子計算装置による機能制限解除モードの設定メッセージの報知状態を示す図であり、同図(A)は機能制限解除用キャップ14そのものによるメッセージ表示状態を示す図、同図(B)は機能制限解除用キャップ14そのものによるメッセージ音発生状態を示す図である。
【0048】
すなわち、機能制限解除用キャップ14を装置本体11に取り付けた機能制限解除モードの設定状態にあっては、図8(A)に示すように、機能制限解除用キャップ14の側面に設けた表示部14bにおいて、装置本体11との電気的接続に応じ、機能制限解除時メッセージ「全機能使用可能」を表示させ、全ての計算機能が起動可能であることを外部に明確に報知する構成としてもよい。
【0049】
また、機能制限解除用キャップ14を装置本体11に取り付けた機能制限解除モードの設定状態にあっては、図8(B)に示すように、機能制限解除用キャップ14の側面に設けた電子音発生部14cにおいて、装置本体11との電気的接続に応じ、機能制限解除時ブザー(ピピピ…)を発生させ、全ての計算機能が起動可能であることを外部に明確に報知する構成としてもよい。
【0050】
これにより、例えば基本計算機能のみの計算機なら使用が許可されている学生試験等において、使用が許可されない機能制限解除モードの設定状態であることが明確に知らされるようになる。
【0051】
なお、前記第1実施形態では、電子計算装置の装置本体11に対し機能制限解除用キャップ14を取り付けることで機能制限解除状態となり、また、機能制限解除用キャップ14を取り外すことで機能制限状態となるように構成したが、次の、第2実施形態の電子計算装置(図9・図10参照)で説明するように、電気的には前記第1実施形態同様の接続認識のための電子回路(図4〜図5)を有する機能制限用プラグ14A取り付けることで機能制限状態となり、また、機能制限用プラグ14Aを取り外すことで機能制限解除状態となるように構成してもよい。
【0052】
(第2実施形態)
図9は本発明の電子装置の第2実施形態に係る電子計算装置の外観構成を示す斜視図である。
【0053】
この第2実施形態の電子計算装置では、機能制限用プラグ14Aを、装置本体11の上部から差し込むように取り付けた状態において、基本計算機能以外の機能(モード)を利用不可能な機能制限モードに設定されるもので、この機能制限用プラグ14Aにおける装置本体11の操作面側と同一の側面には、機能制限モードに設定されていることを外部に知らせる制限メッセージ「試験対応」17が印刷により表記される。
【0054】
また、この第2実施形態の電子計算装置では、前記機能制限用プラグ14Aを、装置本体11の上部から取り外した状態において、四則計算等の基本計算機能の他に、関数計算機能,統計計算機能,微分積分計算機能,プログラム計算機能等の、この計算装置に搭載されている複数種類の機能(モード)の全てを利用可能な機能制限解除モードに設定されるもので、この場合には、前記機能制限用プラグ14Aが取り外されて前記制限メッセージ「試験対応」17の表記がなくなることで、この電子計算装置が機能制限解除状態であることは外部から明らかに判断できるので、前記第1実施形態の電子計算装置において表記を必要した制限解除メッセージ「通常使用」の印刷は成されない。
【0055】
図10は前記第2実施形態の電子計算装置の装置本体11に対する機能制限用プラグ14Aの取り付け構造及び機能制限解除回路の接続構造を示す部分断面図である。
【0056】
機能制限用プラグ14Aは、装置本体11の上端部に形成したプラグ接続穴11aに対して、差し込むように嵌め込まれて取り付けられるもので、前記第1実施形態における機能制限解除用回路(図4〜図5)と同様の作用を成す機能制限回路はプラグ内PCB(回路基板)31上に形成され、このプラグ内PCB31の端部に設けたコネクタ32に機能制限解除認識部24からの信号線24aとして設けた本体側PCB(回路基板)33が嵌め込まれることで電気的接続が図られる。
【0057】
この電子計算装置の第2実施形態では、機能制限用プラグ14Aを装置本体11から外している機能制限解除モードの設定状態である場合に、キー入力部12における電源キー「ON」の操作時点から計算操作の開始に伴なうオールクリアキー「AC」の入力が為されるまでは、ROM22内に記憶されている機能制限解除時メッセージ「全機能・全メモリ使用可能」22bが読み出され、液晶表示部13に表示される(図7(B)参照)。
【0058】
そして、この場合には、全ての計算機能の起動が可能であり、そのことが外部に報知される。
【0059】
また、機能制限用プラグ14Aを装置本体11に取り付けている機能制限モードの設定状態である場合に、その操作面側の側面において制限メッセージ「試験対応」17が表記されて外部に知らされるだけでなく、キー入力部12における電源キー「ON」の操作時点から計算操作の開始に伴なうオールクリアキー「AC」の入力が為されるまでは、ROM22内に記憶されている機能制限時メッセージ「試験対応」22aが読み出され液晶表示部13に表示される(図7(A)参照)。
【0060】
そして、この場合には、関数計算機能や統計計算機能,微分積分計算機能,プログラム計算機能等を除く基本計算機能のみの起動が可能であり、そのことが外部に報知される。
【0061】
したがって、前記構成の第2実施形態の電子計算装置によれば、装置本体11の上端部に対して着脱可能にした機能制限用プラグ14Aを設け、この機能制限用プラグ14Aが外された状態では、機能制限解除モードとなり本装置に搭載された全ての計算機能の起動が可能な状態に設定されると共に、当該機能制限解除の状態であることが、前記電源ONの操作時点において液晶表示部13に表示される機能制限解除時メッセージ「全機能・全メモリ使用可能」22bによって外部に知らされ、また、機能制限用プラグ14Aが取り付けられた状態では、機能制限モードとなり基本計算機能のみ起動可能な状態に設定されると共に、当該機能制限の状態であることが、機能制限用プラグ14Aの側面に印刷表記された制限メッセージ「試験対応」17により外部に明確に知らされるようになるので、例えば基本計算機能のみの計算機なら使用が許可されている学生試験等において、前記機能制限用プラグ14Aを取り付けることで、試験対応の基本計算機能でしか動作しないことが試験管理者に明確に伝えられ、当該多機能型の計算装置でも持ち込み利用できるようになる。
【0062】
なお、前記第1実施形態における電子計算装置では、機能制限解除用キャップ14の着脱により機能制限解除状態と機能制限状態との切り替えを行なう構成とし、また、前記第2実施形態における電子計算装置では、機能制限用プラグ14Aの着脱により機能制限状態と機能制限解除状態との切り替えを行なう構成としたが、次の第3実施形態(図11・図12参照)において説明するように、キャップやプラグ等の別体部品を用いず、装置本体11におけるキー操作に応じて機能制限状態と機能制限解除状態との切り替えを行なうと共に、その状態表示を行なう構成としてもよい。
【0063】
なお、前記第1実施形態における機能制限解除用キャップ14と前記第2実施形態における機能制限用プラグ14Aとは、全く逆の作用を成す構成、つまり、前記機能制限解除用キャップ14を機能制限用キャップとし、また、前記機能制限用プラグ14Aを機能制限解除用プラグとして構成してもよく、この場合、液晶表示部13における表示やキャップ及びプラグ側面の印刷表記によって行なわれる制限状態の報知内容を、機能制限メッセージと機能制限解除時メッセージとで全く逆にして構成すればよい。
【0064】
(第3実施形態)
図11は本発明の電子装置の第3実施形態(その1)に係る電子計算装置の外観構成を示す正面図である。
【0065】
この第3実施形態の電子計算装置では、装置本体11の正面上部に対して機能制限設定キー34が設けられ、制限解除モードでの通常使用の状態において、機能制限設定キー34が操作されると、基本計算機能以外の機能(モード)を利用不可能な機能制限モードに設定されるもので、この場合には機能制限モードに設定されていることを外部に知らせるための機能制限時メッセージデータ「試験対応」22aが液晶表示部13の画面下部に表示される。
【0066】
また、前記機能制限モードでの試験対応の使用状態において、機能制限設定キー34が操作されると、四則計算等の基本計算機能の他に、関数計算機能,統計計算機能,微分積分計算機能,プログラム計算機能等の、この計算装置に搭載されている複数種類の機能(モード)の全てを利用可能な機能制限解除モードに設定されもので、この場合には機能制限解除モードに設定されていることを外部に知らせるための機能制限解除時メッセージデータ「全機能・全メモリ使用可能」22bが液晶表示部13の画面下部に前記機能制限時メッセージデータ「試験対応」22aに替わって表示される。
【0067】
なお、前記機能制限モード及び機能制限解除モードにそれぞれ対応して表示される機能制限時メッセージ「試験対応」22a及び機能制限解除時メッセージ「全機能・全メモリ使用可能」22bは、前記機能制限設定キー34に隣接して液晶表示部13とは別に設けた状態表示部13a(図12参照)により専用に表示して、機能制限の有無状態をより明確に外部に知らせる構成としてもよい。
【0068】
図12は本発明の電子装置の第3実施形態(その2)に係る電子計算装置の外観構成を示す正面図である。
【0069】
したがって、前記構成の第3実施形態の電子計算装置によれば、装置本体11の正面上部に対して機能制限設定キー34を設け、この機能制限設定キー34を制限解除モードでの通常使用の状態において操作すると、機能制限モードとなり基本計算機能のみ起動可能な状態に設定されると共に、当該機能制限の状態であることが、液晶表示部13(状態表示部13a)に表示される機能制限時メッセージ「試験対応」22aによって外部に知らされ、また、前記機能制限モードでの試験対応の使用状態において前記機能制限設定キー34を操作すると、機能制限解除モードとなり本装置に搭載された全ての計算機能の起動が可能な状態に設定されると共に、当該機能制限解除の状態であることが、液晶表示部13(状態表示部13a)に表示される機能制限解除時メッセージ「全機能・全メモリ使用可能」22bによって外部に知らされるようになるので、例えば基本計算機能のみの計算機なら使用が許可されている学生試験等において、前記機能制限設定キー34を操作するのみで、試験対応の基本計算機能でしか動作しないことが試験管理者に明確に伝えられ、当該多機能型の計算装置でも持ち込み利用できるようになる。
【0070】
なお、前記第1〜第3実施形態における電子計算装置の搭載機能及び機能制限時と機能制限解除時とにおける起動可能な機能の種類は限定されるものではなく、その組み合わせは、例えば市場の要求に応じて設定すればよい。
【0071】
また、前記第1〜第3実施形態では、機能制限解除用キャップ14や機能制限用プラグ14Aの着脱、あるいは機能制限設定キー34の操作毎に、機能制限解除モードと機能制限モードとが固定的に切り替え設定される構成としたが、次の第4実施形態において説明するように、機能制限を行なう際には、制限の対象となる機能の種類を任意に選択すると共に、その制限時間をも任意に設定し、例えば試験現場での出題内容や使用許可される計算機能、及び試験時間等に容易に適応できる構成としてもよい。
【0072】
(第4実施形態)
この第4実施形態の電子計算装置は、例えば前記第3実施形態の電子計算装置(図11・図12参照)で示したような機能制限設定キー34を設けた外観構成を有しており、電子回路としては、前記各実施形態の電子計算装置の電子回路(図2参照)と略同様の構成を有し、機能制限解除用キャップ14や機能制限用プラグ14A等、別体部品の着脱により機能制限/制限解除を認識するための機能制限解除認識部24が存在しない点が異なる。
【0073】
図13は本発明の電子装置の第4実施形態に係る電子計算装置におけるRAM23内のメモリ構成を示す図である。
【0074】
この第4実施形態の電子計算装置におけるRAM23には、液晶表示部13に表示すべき表示データがビットマップ形式のデータとして記憶される表示データメモリ23aをはじめ、入力された計算式や計算結果データ、計算経過データ、統計データ等が必要に応じて記憶される種々のワークエリアが備えられると共に、制限モードメモリ23b、制限機能メモリ23c、制限時間メモリ23d、制限コマンドメモリ23e、タイマメモリ23f、制限メッセージメモリ23g、制限パスワードメモリ23h、機能制限タイムテーブルメモリ23i、ファンクションデータメモリ23j、及び退避データメモリ23k等が備えられる。
【0075】
制限モードメモリ23bには、機能制限設定キー34の操作に応じて機能制限モード処理が起動されたことを示すフラグデータがセットされる。
【0076】
制限機能メモリ23cには、制限対象として任意に選択入力された機能の種類を示すデータが記憶される。
【0077】
制限時間メモリ23dには、前記制限対象として選択入力された機能に対し任意に入力設定された機能制限時間が記憶される。
【0078】
制限コマンドメモリ23eには、制限対象をプログラム計算機能におけるプログラムコマンドとした場合に、制限対象として任意に選択入力されたコマンドのデータが記憶される。
【0079】
タイマメモリ23fには、前記制限時間メモリ23dに入力設定された機能制限時間を計測するための計時データが逐次更新されて記憶される。
【0080】
制限メッセージメモリ23gには、実行入力された機能が制限中であることを表示により報知するためのメッセージデータが記憶される。
【0081】
制限パスワードメモリ23hには、制限対象として入力された任意の関数機能を示す番号と制限時間及び制限実行入力時刻とをそれぞれ変数として所定のアルゴリズムで生成された計算機能制限用のパスワードが記憶される。
【0082】
機能制限タイムテーブルメモリ23iには、制限対象として任意に入力された関数機能の制限時間に対応する時刻の範囲がタイムテーブルとして記憶される。
【0083】
ファンクションデータメモリ23jには、各種の関数機能を用いて過去に実行された複数の関数計算式が任意に格納されて記憶される。
【0084】
退避データメモリ23kには、前記制限対象として記憶された関数機能に対する制限時間内において、前記ファンクションデータメモリ23jに記憶されている複数の関数計算式が退避されて記憶される。
【0085】
図14は本発明の第4実施形態(その1)に係る電子計算装置の時間指定機能制限処理を示すフローチャートである。
【0086】
図15は前記電子計算装置の時間指定機能制限処理に伴なう制限機能及び制限時間の入力表示画面を示す図である。
【0087】
装置本体11の正面上部に設けられている機能制限設定キー34が操作されると、時間指定機能制限モードの制御プログラムが起動され、RAM23内の制限モードメモリ23bに対して制限モードのフラグがセットされる(ステップS1)。
【0088】
すると、液晶表示部13の表示画面が制限対象となる任意の機能とその制限時間とを表示するための時間指定機能制限モード表示状態となる(ステップS2)。
【0089】
そして、キー入力部12において制限対象となる任意の関数機能に対応するファンクションキーが選択操作され、「EXE」キーにより確定操作されると、この選択確定された制限対象となる任意の関数機能の種類が、図15に示すように、液晶表示部13の表示画面上に表示されると共に、当該制限対象とした関数機能に対する制限時間の入力待ち状態となる(ステップS3,S4→S5)。
【0090】
ここでさらに、前記制限対象関数機能に対する任意の制限時間がキー入力部12において入力されて指定され、「EXE」キーが操作されると、当該入力指定された制限時間が前記液晶表示部13の表示画面上に前記制限対象関数機能と共に表示されると共に、この制限対象関数機能の種類を示すデータ及び制限時間のデータがそれぞれRAM23内の制限機能メモリ23c及び制限時間メモリ23dに対して記憶される(ステップS6)。
【0091】
すると、RAM23内のタイマメモリ23fにて逐次更新記憶される計時データあるいは図示しないコンデンサの充放電が開始されて前記制限時間メモリ23dに記憶された機能制限時間の計測が開始される(ステップS7)。
【0092】
例えば図15に示す時間指定機能制限モード表示画面では、制限対象として「Integration(積分計算機能)」「Equation(方程式計算機能)」が選択確定されると共に、その機能制限時間が「90min」として指定されたもので、これにより、今後90分間は積分及び方程式の計算機能が制限されて使用不可能な状態に設定される。
【0093】
このような時間指定機能制限状態にあって、何らかの関数機能に対応するキー入力が為されると、機能制限中の関数機能であるか否か、つまりこの場合には、積分計算機能か又は方程式計算機能の何れであるかが判断される(ステップS8,S9)。
【0094】
ここで、前記制限対象機能以外の関数機能の実行入力が為されたと判断されると、この実行入力された関数機能に対応する制御プログラムが起動され、ユーザ所望の通常の処理が行なわれる(ステップS9→S10)。
【0095】
一方、前記キー入力された関数機能の種類が、RAM23内の制限機能メモリ23cに設定記憶されている制限対象の関数機能であると判断されると、前記タイマメモリ23fにおける計時データあるいはコンデンサにおける充電電荷の放電状態に応じて、前記制限時間メモリ23dに記憶されている機能制限時間が経過したか否か判断される(ステップS8,S9→S11)。
【0096】
ここで、制限時間中であると判断された場合には、前記関数機能のキー入力は無視され、対応機能の制限中であることを示すメッセージデータが制限メッセージメモリ23gから読み出され、液晶表示部13に表示される(ステップS11→S12,S13)。
【0097】
この後、前記同様に、RAM23内の制限機能メモリ23cに設定記憶されている制限対象機能に対応するキー入力が為された際に、前記制限時間メモリ23dに記憶されている機能制限時間が経過していると判断された場合には、前記制限機能メモリ23c及び制限時間メモリ23dにおける各記憶データが消去されると共に、制限モードメモリ23bにセットされた制限モードフラグがリセットされ、この機能制限の設定状態が解除される(ステップS8,S9→S11→S14)。
【0098】
すると、前記入力された関数機能に対応する制御プログラムが起動され、ユーザ所望の通常の処理が行なわれる(ステップS15)。
【0099】
したがって、前記構成の第4実施形態(その1)に係る電子計算装置の時間指定機能制限処理によれば、キー入力操作により任意の関数機能を選択的に制限対象機能として設定記憶させると共に、その制限時間を指定入力すると、前記指定された機能制限時間中においては、前記制限対象として指定された関数機能を実行させるためのキー入力は無視され、当該関数機能の制限中であることを示すメッセージが液晶表示部13に表示されるので、例えばこの電子計算装置を試験会場に持ち込んだ際に、試験の出題内容や科目規定等に応じて使用許可されない計算機能をその試験時間中に対応させて容易に制限できるようになり、しかも、機能制限中であることを制限メッセージを表示させて外部に知らせることができるようになる。
【0100】
なお、前記第4実施形態(その1)では、例えば試験会場にいる受験者それぞれ個人が、自分の電子計算装置に対して、制限対象機能の選択入力とその制限時間の指定入力とを同様に行なう必要があるが、次の第4実施形態(その2)(図16・図17参照)において説明するように、ある1人の電子計算装置において制限対象機能とその制限時間及び制限開始時刻とを符号化した機能制限用のパスワードを生成し、それ以外の人の電子計算装置は、この機能制限用のパスワードを入力することで、同様の機能制限モードに設定する構成としてもよい。
【0101】
図16は本発明の第4実施形態(その2)に係る電子計算装置の機能制限パスワード生成処理及びパスワードによる機能制限設定処理を示すフローチャートである。
【0102】
図17は前記電子計算装置の機能制限パスワード生成処理及びパスワードによる機能制限設定処理に伴ない表示されるパスワード生成表示画面及び制限機能設定画面を示す図である。
【0103】
一方の電子計算装置において、前記図14におけるステップS1〜S6の処理と同様に、図17(A1)に示すように、制限対象となる関数機能が任意に選択入力されてRAM23内の制限機能メモリ23cに設定記憶されると共に、その制限時間が指定入力されて制限時間メモリ23dに記憶され、任意の機能制限状態に設定されると(ステップA1〜A6)、前記制限機能メモリ23cに記憶された制限対象となる関数機能の番号と前記制限時間メモリ23dに記憶された機能制限時間及び現在時刻である制限実行入力時刻とをそれぞれ変数とした所定のアルゴリズムに従った符号化処理により機能制限パスワードが生成され、制限パスワードメモリ23hに記憶されると共に、図17(A2)に示すように、液晶表示部13に表示される(ステップA7,A8)。
【0104】
すると、前記機能制限パスワードを生成した電子計算装置は、前記RAM13内の制限機能メモリ23c及び制限時間メモリ23dにそれぞれ記憶された制限機能及びその制限時間に従って、前記図14におけるステップS8以降の時間指定機能制限処理に移行される。
【0105】
そして、その他の電子計算装置において、機能制限設定キー34の操作により、時間指定機能制限モードの制御プログラムを起動させ、RAM23内の制限モードメモリ23bに対して制限モードのフラグがセットされた状態で、所定のキー操作によりパスワード入力モードに設定すると共に、前記一方の電子計算装置において生成表示された機能制限パスワードを、図17(B1)に示すように、キー入力して表示させると、当該機能制限パスワードが解析され、図17(B2)に示すように、前記同様の制限対象となる関数機能とその制限時間及び制限実行入力(開始)時刻が取得表示され、この電子計算装置におけるRAM23内の制限機能メモリ23c及び制限時間メモリ23dに設定記憶される(ステップB1〜B4)。
【0106】
すると、前記解析取得された機能制限時間と制限実行入力(開始)時刻とに応じて現在時刻からの制限時間が算出され、前記図14におけるステップS7以降の時間指定機能制限処理に移行される(ステップB5)。
【0107】
これにより、その他の電子計算装置においても、前記一方の電子計算装置と同様の時間指定機能制限状態に設定される。
【0108】
したがって、前記構成の第4実施形態(その2)に係る電子計算装置の機能制限パスワード生成処理及びパスワードによる機能制限設定処理によれば、一方の電子計算装置において、制限対象となる任意の関数機能を選択設定すると共に、その制限時間を指定入力すると、この制限対象機能と制限時間とを符号化した機能制限パスワードが生成された後に、前記任意選択された関数機能とその制限時間に従った機能制限状態となり、その他の電子計算装置において、前記生成された機能制限パスワードを入力すると、このパスワードが解析されて前記一方の電子計算装置にて設定したのと同一の制限対象機能とその制限時間とが取得され、これに従った機能制限状態となるので、例えば試験管理者が有する電子計算装置にて試験内容に応じた機能制限パスワードを生成し、これを受験者に知らせて該受験者各個人の電子計算装置に入力させ機能制限状態に設定することで、容易に受験者全員の電子計算装置を所望の時間指定機能制限状態に統一して設定できるようになる。
【0109】
なお、前記第4実施形態(その1)(その2)では、任意に選択された制限機能に対して1つの制限時間を指定入力し、複数の制限機能を選択した場合でも、その機能制限時間は同一に設定される構成としたが、次の第4実施形態(その3)(図18・図19参照)において説明するように、任意に選択された複数の制限対象機能のそれぞれに対して別々の機能制限時間を設定する構成としてもよい。
【0110】
図18は本発明の第4実施形態(その3)に係る電子計算装置の時間指定機能別制限処理を示すフローチャートである。
【0111】
図19は前記電子計算装置の時間指定機能別制限処理に伴なう制限機能及び制限時間の入力表示画面を示す図である。
【0112】
装置本体11に設けられている機能制限設定キー34が操作されると、時間指定機能別制限モードの制御プログラムが起動され、RAM23内の制限モードメモリ23bに対して制限モードのフラグがセットされる(ステップC1)。
【0113】
すると、液晶表示部13の表示画面が制限対象となる任意の機能とその制限時間とを個々に対応付けて表示するための時間指定機能別制限モード表示状態となる(ステップC2)。
【0114】
そして、キー入力部12において制限対象となる任意の関数機能に対応するファンクションキーが選択操作されると共に、個々の制限機能の選択操作毎にその制限時間が指定入力され、「EXE」キーにより確定操作されると、図19に示すように、この選択確定された制限対象となる複数の関数機能の種類が各関数機能のそれぞれに対し個別に指定入力された制限時間と対応付けられて、液晶表示部13の表示画面上に表示される(ステップC3,C4,C5)。
【0115】
すると、前記複数の制限対象関数機能の種類を示すデータとそのそれぞれにおける制限時間のデータとが、それぞれRAM23内の制限機能メモリ23cと制限時間メモリ23dとに対応付けられて記憶される(ステップC6)。
【0116】
すると、RAM23内のタイマメモリ23fにて逐次更新記憶される計時データに基づいて前記制限時間メモリ23dに記憶された複数の制限機能それぞれの機能制限時間の計測が開始される(ステップC7)。
【0117】
例えば図19に示す時間指定機能別制限モード表示画面では、制限対象として「Integration(積分計算機能)」「Equation(方程式計算機能)」「Mat(行列計算機能)」が選択設定されると共に、そのそれぞれの機能制限時間が「135min」「90min」「45min」として個別に指定されたもので、これにより、今後45分間は行列計算機能が制限されて使用不可能な状態に設定されると共に、今後90分間は方程式計算機能が制限されて使用不可能な状態に設定され、さらに今後135分間は成分計算機能が制限されて使用不可能な状態に設定される。
【0118】
このような時間指定機能別制限状態にあって、何らかの関数機能に対応するキー入力が為されると、機能制限中の関数機能であるか否か、つまりこの場合には、行列計算機能か又は方程式計算機能か又は積分計算機能の何れであるかが判断される(ステップC8,C9)。
【0119】
ここで、前記制限対象機能以外の関数機能の実行入力が為されたと判断されると、この実行入力された関数機能に対応する制御プログラムが起動され、ユーザ所望の通常の処理が行なわれる(ステップC9→C10)。
【0120】
この際、前記機能制限メモリ23c及び制限時間メモリ23dに記憶されている全ての制限対象機能についてそのそれぞれの機能制限時間が経過したか否か、つまり、機能制限状態が完全に解除されたか否か判断され、1つの制限対象設定機能でも制限解除されてないと判断された場合には、前記ステップC8における関数機能の入力待ち状態となる(ステップC11→C8)。
【0121】
一方、前記キー入力された関数機能の種類が、RAM23内の制限機能メモリ23cに設定記憶されている複数の制限対象機能の内の1つであると判断されると、前記タイマメモリ23fにおける計時データに応じて、前記制限時間メモリ23dに記憶されている当該キー入力された制限対象機能の制限時間が経過したか否か判断される(ステップC8,C9→S12)。
【0122】
ここで、前記キー入力された制限対象の関数機能についてその制限時間中であると判断された場合には、当該関数機能のキー入力は無視され、対応機能の制限中であることを示すメッセージデータが制限メッセージメモリ23gから読み出され、液晶表示部13に表示される(ステップC12→C13,C14)。
【0123】
この後、前記同様に、RAM23内の制限機能メモリ23cに設定記憶されている制限対象機能に対応するキー入力が為された際に、当該制限機能に対応して制限時間メモリ23dに記憶されている機能制限時間が経過していると判断された場合には、前記制限機能メモリ23c及び制限時間メモリ23dに記憶されている当該制限機能とその制限時間のデータが削除され、前記入力された関数機能に対応する制御プログラムが起動され、ユーザ所望の通常の処理が行なわれる(ステップC8,C9→C12→C15,C10)。
【0124】
すなわち、機能制限の実行入力時点から45分経過した後に行列計算モードにするためのキー入力が行なわれると、当該行列計算機能に関する制限データが削除され、また、同時点から90分経過した後に方程式計算モードにするためのキー入力が行なわれると、当該方程式計算機能に関する制限データが削除され、また、同時点から135分経過した後に積分計算モードにするためのキー入力が行なわれると、当該積分計算機能に関する制限データが削除されるもので、これにより、制限モードメモリ23bにセットされた制限モードフラグがリセットされ、機能制限状態が完全に解除されたと判断された場合には、前記一連の時間指定機能別制限処理は終了され、全ての搭載機能が使用可能な通常使用の状態に戻る(ステップC11→終了)。
【0125】
したがって、前記構成の第4実施形態(その3)に係る電子計算装置の時間指定機能別制限処理によれば、キー入力操作により任意の複数の関数機能を選択的に制限対象機能として設定記憶させると共に、そのそれぞれの制限機能毎に個別の制限時間を指定入力すると、各指定された機能制限時間中においては、それぞれ対応する制限対象関数機能を実行させるためのキー入力は無視され、当該関数機能の制限中であることを示すメッセージが液晶表示部13に表示される。そして、前記指定された複数の制限対象関数機能それぞれの制限時間が経過する毎に、該当する関数機能の制限状態が解除されるので、例えばこの電子計算装置を試験会場に持ち込んだ際に、各科目毎の試験の出題内容等に応じて使用許可されない複数の計算機能を各試験時間範囲に対応させて容易に制限できるようになり、しかも、機能制限中であることを制限メッセージを表示させて外部に知らせることができるようになる。
【0126】
なお、前記第4実施形態(その1)(その2)(その3)では、制限対象として設定され制限時間中にある関数機能を実行させるための入力操作を行なうと、当該関数機能が制限中であることを示すメッセージ表示を行なう構成としたが、次の第4実施形態(その4)(図20・図21参照)において説明するように、搭載機能(モード)のメニューをアイコンで一覧表示した際に、制限対象機能を示すアイコンを変更表示させ、この制限対象機能のアイコンが選択入力された場合には、他の無関係なアイコン位置において制限残り時間を表示して入力機能が制限中であることを知らせる構成としてもよい。
【0127】
図20は本発明の第4実施形態(その4)に係る電子計算装置の時間指定機能別制限表示処理を示すフローチャートである。
【0128】
図21は前記電子計算装置の時間指定機能別制限表示処理に伴ない表示される制限機能及び制限時間の入力表示画面と搭載機能選択用のメニュー画面とを示す図である。
【0129】
装置本体11に設けられている機能制限設定キー34が操作されると、時間指定機能別制限モードの制御プログラムが起動され、RAM23内の制限モードメモリ23bに対して制限モードのフラグがセットされる(ステップD1)。
【0130】
すると、液晶表示部13の表示画面が制限対象となる任意の機能とその制限時間とを個々に対応付けて表示するための時間指定機能別制限モード表示状態となる(ステップD2)。
【0131】
そして、キー入力部12において制限対象となる任意の関数機能に対応するファンクションキーが選択操作されると共に、個々の制限機能の選択操作毎にその制限時間が指定入力され、「EXE」キーにより順次確定操作されると、図21(A)に示すように、この選択確定された制限対象となる複数の関数機能の種類が各関数機能のそれぞれに対し個別に指定入力された制限時間と対応付けられて、液晶表示部13の表示画面上に表示されると共に、RAM23内の制限機能メモリ23cと制限時間メモリ23dとに記憶される(ステップD3〜D6)。
【0132】
すると、RAM23内のタイマメモリ23fにて逐次更新記憶される計時データに基づいて前記制限時間メモリ23dに記憶された複数の制限機能それぞれの機能制限時間の計測が開始されるもので、この際、図21(B)に示すように、搭載機能選択用のメニュー画面が各機能を示すアイコンの一覧画面として液晶表示部13に表示され、前記制限機能メモリ23c及び制限時間メモリ23dに基づき機能制限中にある、例えば行列計算機能を示すアイコンI3 と方程式計算機能を示すアイコンIA とが白抜き反転されて変更表示される(ステップD7,D8)。
【0133】
このような時間指定機能別制限状態でのメニュー画面表示にあって、何らかの関数機能(モード)に対応するアイコンが選択入力されると、当該選択された機能(モード)を示すアイコンが変更表示されると共に、当該選択機能が機能制限中の関数機能であるか否か判断される(ステップD9,D10,D11)。
【0134】
ここで、前記制限対象機能以外の関数機能(モード)を示すアイコンが選択入力されたと判断されると、この選択入力された関数機能(モード)に対応する制御プログラムが起動され、ユーザ所望の通常の処理が行なわれる(ステップD11→D12)。
【0135】
一方、前記選択入力されたアイコンに対応する関数機能の種類が、RAM23内の制限機能メモリ23cに設定記憶されている複数の制限対象機能の内の1つであると判断された場合、例えば図21(B)に示す機能制限状態にある行列計算機能のMATアイコンI3 が選択入力されたと判断された場合には、図21(C)に示すように、当該MATアイコンI3 はマスク表示I3 ′されて選択機能の制限中であることが知らされる共に、当該選択機能や制限中の機能に無関係なアイコン、例えばPRGMアイコンIB が一時消去され、これに替わって前記タイマメモリ23fから読み出される計時データと前記制限時間メモリ23dから読み出される選択機能(MAT)の制限時間とに基づき算出された制限残り時間TL が、例えば「25mLATE」として表示される(ステップD9〜D11→D13,D14)。
【0136】
ここでさらに、前記マスク表示I3 されている機能制限中の行列計算機能に対する進入入力が、アイコン選択ではなくキー操作入力の検知に基づき判断された場合には、当該選択機能のキー入力は無視され、対応機能の制限中であることを示すメッセージデータが制限メッセージメモリ23gから読み出され、液晶表示部13に表示される(ステップD15→D16,D17)。
【0137】
一方、前記マスク表示I3 されている機能制限中の行列計算機能に対する進入入力がなく、「OFF」キーが操作された場合には、図21(B)で示したように、機能制限中にある関数機能のアイコンI3 ,IA が白抜反転表示されているメニュー画面の表示状態に戻り、任意の機能のアイコン選択待ちとなる(ステップD15→D18→D9)。
【0138】
この後、前記RAM23内の制限時間メモリ23dに記憶されている複数の制限対象機能にそれぞれ対応する制限時間が経過した場合には、全ての機能制限が解除され、任意の選択アイコンに対応する機能が通常に起動実行される。
【0139】
したがって、前記構成の第4実施形態(その4)に係る電子計算装置の時間指定機能別制限表示処理によれば、キー入力操作により任意の複数の関数機能を選択的に制限対象機能として設定記憶させると共に、そのそれぞれの制限機能毎に個別の制限時間を指定入力すると、搭載機能アイコンの一覧表示画面からなるメニュー画面において、機能制限状態にあるアイコンI3 ,IA が反転表示されて示されると共に、この機能制限中にある機能のアイコンが選択入力されると、制限機能と無関係な他のアイコン位置において当該選択入力された制限機能の制限残り時間TL が表示され、そして、この制限機能を実行させるためのキー入力は無視されて、当該関数機能の制限中であることを示すメッセージが液晶表示部13に表示されるので、例えばこの電子計算装置を試験会場に持ち込んだ際に、各科目毎の試験の出題内容等に応じて使用許可されない複数の計算機能を各試験時間範囲に対応させて容易に制限できるばかりでなく、制限中にある機能の制限残り時間を表示できるようになる。
【0140】
なお、前記第4実施形態(その1)〜(その4)では、制限対象を装置本体11に搭載された各機能(モード)毎に選択的に設定できる構成としたが、次の第4実施形態(その5)(図22・図23参照)において説明するように、プログラム計算機能における各コマンド毎にその使用を選択的に制限できる構成としてもよい。
【0141】
図22は本発明の第4実施形態(その5)に係る電子計算装置のプログラム機能制限処理及びプログラムモード処理を示すフローチャートである。
【0142】
図23は前記電子計算装置のプログラム機能制限処理及びプログラムモード処理に伴なう制限コマンドの入力表示画面及びプログラムの作成実行表示状態を示す図である。
【0143】
装置本体11に設けられている機能制限設定キー34が操作されると、機能制限モードの制御プログラムが起動され、RAM23内の制限モードメモリ23bに対して制限モードのフラグがセットされる(ステップE1)。
【0144】
そして、制限対象機能としてプログラム計算機能がキー入力されて指定されると、当該プログラム計算機能そのものを機能制限するか、このプログラム計算機能にて用いられるプログラムの各コマンドの使用を制限するかがキー操作による指定に応じて判断される(ステップE2,E3)。
【0145】
ここで、コマンド毎の使用制限が指定されないと判断された場合には、当該プログラム計算機能のみの時間指定制限処理に移行される(ステップE3→E7)。
【0146】
一方、プログラム計算機能の制限指定の後に、そのコマンド毎の使用制限が指定されたと判断された場合には、図23(A)に示すように、プログラムの作成において用いられるコマンドの一覧表示画面が液晶表示部13に表示される(ステップE3→E4)。
【0147】
そして、前記コマンド一覧表示画面の表示状態にあって、使用を制限(不可能に)したいコマンドが選択的に指定されると、この制限指定されたプログラムコマンドは、RAM23内の制限コマンドメモリ23eに対して記憶され、これに基づく機能制限の実行入力状態となる(ステップE5,E6)。
【0148】
こうして、プログラム計算機能に用いられる任意のコマンドが選択的に制限対象として指定された状態で、プログラム計算モードが起動されると、図23(B)に示すように、任意のプログラムの作成表示画面が液晶表示画面に表示され、任意のキー操作に応じて任意のプログラムが作成表示される(ステップF1)。
【0149】
そして、前記任意のプログラムを作成した後に、「EXE」キーが操作されて当該プログラムの実行が指示されると、その実行プログラム中に前記RAM23内の制限コマンドメモリ23eに記憶されている制限対象コマンドが存在するか否か判断される(ステップF2,F3)。
【0150】
ここで、前記実行プログラム中に制限対象となっているコマンドは存在しないと判断された場合には、当該実行プログラムに従った通常のプログラム計算処理が行なわれる(ステップF3→F4)。
【0151】
一方、前記実行プログラム中に前記RAM23内の制限コマンドメモリ23eに記憶されている制限対象コマンドが存在すると判断された場合には、当該プログラムの実行が停止されると共に、図23(C)に示すように、実行プログラム中に存在した制限対象となっているコマンドのプログラム部分に対応させて当該コマンドが使用制限中であることを示す使用制限コマンドメッセージ22a′が表示される(ステップF3→F5,F6)。
【0152】
すると、前記制限対象となっているコマンドを含むプログラムがプログラム入力作成画面(図23(B)参照)として再表示されると共に、前記制限対象となっているコマンドの表示形態が変更されて識別表示される(ステップF7,F8)。
【0153】
ここで、プログラムの編集作業が行なわれて、前記制限対象となっているコマンドが含まれないように訂正された後、「EXE」キーの操作により当該訂正後プログラムの再実行が指示されると、前記ステップF3からの処理に戻り、再実行されたプログラム中に、さらに制限対象となっているコマンドが存在するか否か判断される(ステップF9→F10,F11→F3)。
【0154】
したがって、前記構成の第4実施形態(その5)に係る電子計算装置のプログラム機能制限処理及びプログラムモード処理によれば、制限対象機能としてプログラム計算機能を指定すると共に、プログラムコマンドの使用制限を指定すると、該プログラムコマンドの一覧表示が行なわれ、任意に選択された使用制限コマンドがRAM23内の制限コマンドメモリ23eに記憶される。そして、プログラムモード処理において任意のプログラムが作成されてその実行が開始されると、当該実行プログラム中に含まれる使用制限コマンドの有無が判断され、使用制限コマンドが存在する場合には当該プログラムの実行が停止されると共に、その制限メッセージ22a′が表示され、さらに、使用制限コマンドが識別表示されてプログラムの編集が行なえるので、同じ動作を行なうプログラムを異なるコマンドを使用して編集し作成し直すことができ、プログラム作成の学習をより効果的に行なうことができる。
【0155】
前記第4実施形態(その1)〜(その4)では、制限対象機能に対して指定する制限時間を、現時点からの連続制限時間として指定する構成としたが、次の第4実施形態(その6)(図24・図25参照)において説明するように、制限対象機能に対する制限時間をタイムテーブル上で断続的に設定できる構成としてもよい。
【0156】
図24は本発明の第4実施形態(その6)に係る電子計算装置のタイムテーブル機能制限処理を示すフローチャートである。
【0157】
図25は前記電子計算装置のタイムテーブル機能制限処理に伴なうタイムテーブル上での機能制限設定表示状態を示す図である。
【0158】
装置本体11に設けられている機能制限設定キー34が操作されると、機能制限モードの制御プログラムが起動され、RAM23内の制限モードメモリ23bに対して制限モードのフラグがセットされる(ステップG1)。
【0159】
すると、図25に示すように、液晶表示部13の表示画面に対して機能制限設定用のタイムテーブルが表示され、このタイムテーブル上において、制限対象となる任意の機能とその制限時間帯が入力されて表示される(ステップG2,G3)。
【0160】
そして、「EXE」キーにより確定操作が為されると、前記任意の制限機能とその制限時間帯とを設定表示したタイムテーブルのデータが、RAM23内の機能制限タイムテーブルメモリ23iに対して記憶され、設定された機能制限処理が開始される(ステップG4,G5)。
【0161】
ここで、現在時刻の確認が行なわれると共に、前記RAM23内の機能制限タイムテーブルメモリ23iに記憶されたタイムテーブルのデータが検索されて、制限機能に対応付けられた制限時間帯の開始時刻に前記現在時刻が一致するか否か判断される(ステップG6,G7,G8)。
【0162】
前記タイムテーブル上で設定された制限機能の制限開始時刻に現在時刻が一致しないと判断された場合には、前記制限時間帯の制限解除(終了)時刻に現在時刻が一致するか否か判断される(ステップG8→G9)。
【0163】
すなわち、前記ステップG8において、制限機能に対応付けられた制限時間帯の開始時刻に現在時刻が一致したと判断された場合には、当該制限対象機能の使用が不可能な制限処理に移行される(ステップG8→G12)。
【0164】
そして、前記ステップG9において、前記制限時間帯の制限解除(終了)時刻に現在時刻が一致したと判断された場合には、それまで制限状態にあった機能の制限が解除され、この後、前記タイムテーブル上で設定されている全ての制限機能に対応する制限時間帯を現在時刻が経過したか否か判断される(ステップG9→G10,G11)。
【0165】
ここで、前記タイムテーブル上で設定されている全ての制限機能に対応する制限時間帯を現在時刻が経過してないと判断された場合には、再び前記ステップG6以降の処理に戻り、タイムテーブル上で設定されている次の制限時間帯に合わせた機能制限処理が前記同様に繰り返される(ステップG11→G6〜G10)。
【0166】
この後、前記タイムテーブル上で設定されている全ての制限機能に対応する制限時間帯を現在時刻が経過したと判断された場合には、前記一連のタイムテーブル機能制限処理による時間帯別の機能制限処理が終了される(ステップG11→終了)。
【0167】
したがって、前記構成の第4実施形態(その6)に係る電子計算装置のタイムテーブル機能制限処理によれば、液晶表示部13に表示されるタイムテーブル上で、制限対象機能とその制限時間帯とを入力して設定すると、当該タイムテーブル上の機能制限時間帯の制限開始時刻及び制限終了時刻と現在時刻とが比較一致判断され、各制限時間帯に対応した機能制限処理が成されるので、例えば複数の試験科目にそれぞれ対応した機能制限を、各試験の実施時間割りに沿って1回設定することで、全ての試験実施時間に合わせたそれぞれの不許可機能の制限処理を行なうことができる。
【0168】
なお、前記第4実施形態(その1)〜(その6)にて説明したそれぞれの機能制限処理にあって、次の第4実施形態(その7)(図26・図27参照)にて説明するように、適宜使用が可能なファンクションデータメモリ23iに記憶されているユーザデータを、機能制限の実行に合わせて該機能制限中は読み出し不可能なメモリエリアに退避する構成を付加してもよい。
【0169】
図26は本発明の第4実施形態(その7)に係る電子計算装置の機能制限時メモリ退避処理を示すフローチャートである。
【0170】
図27は前記電子計算装置の機能制限時メモリ退避処理に伴なうファンクションデータメモリのデータ退避及び復帰表示状態を示す図である。
【0171】
機能制限設定キー34の操作により、機能制限モードの制御プログラムが起動され、RAM23内の制限モードメモリ23bに対して制限モードのフラグがセットされた後に(ステップH1)、キー操作によりメモリ非表示有無の設定が為されると共に(ステップH2)、前記第4実施形態(その1)〜(その6)と同様にして制限対象となる機能が選択設定され、その制限時間が指定入力されて、「EXE」キーにより機能制限処理の実行入力が為されると、前記選択設定された制限機能及びその制限時間に従った機能制限処理の実行が開始される(ステップH3)。
【0172】
すると、RAM23内のファンクションデータメモリ23jに記憶されている、つうじょうじは、たとえばず27(A)にしめすようによみだしひょうじされる、過去に蓄積された関数計算式等の全てのユーザデータが読み出され、同RAM23内の機能制限中には読み出しができない退避データメモリ23kに対して転送されて退避される(ステップH4)。
【0173】
ここで、キー操作により前記ファンクションデータメモリ23jに対するデータ呼び出し命令が入力されると(ステップH5)、前記ステップH2においてメモリ非表示の設定が成されたか否か判断され(ステップH6)、該メモリ非表示の設定が成されてないと判断された場合には、前記ステップH4において退避データメモリ23kに転送退避されたユーザデータは前記ファンクションデータメモリ23jに対して再転送されて戻され、退避データメモリ23k内のデータは消去される(ステップH6→H7)。
【0174】
そして、前記ファンクションデータメモリ23j内のユーザデータの読み出し表示処理が適宜行なわれる(ステップH8)。
【0175】
一方、前記キー入力操作によりファンクションデータメモリ23jに対するデータ呼び出し命令が入力された際に(ステップH5)、前記ステップH2においてメモリ非表示の設定が成されていると判断された場合には、当該ファンクションデータメモリ23j内に記憶されている退避済みのユーザデータが消去される(ステップH6→H9)。
【0176】
そして、現在時刻が確認され(ステップH10)、RAM23内の制限時間メモリ23dに記憶されている機能制限の時間内であると判断された場合には、前期ユーザデータが退避されて消去されたファンクションデータメモリ23jの内容が液晶表示部13に表示される(ステップH11→H12)。
【0177】
この場合、前記ファンクションデータメモリ23j内には、記憶されているユーザデータが存在しないので、図27(B)に示すように、過去に入力した関数計算式等のユーザデータは全く表示されることはないが、この機能制限中における必要なデータをユーザデータとして新たに書き込み及び読み出すことは可能である。
【0178】
一方、前記ステップH10において確認された現在時刻が、制限時間メモリ23dに記憶されている機能制限の時間内でないと判断された場合には、前記ステップH4において退避データメモリ23kに転送退避されたユーザデータが前記ファンクションデータメモリ23jに対し再転送されて戻された後、例えば図27(C)に示すように、当該ファンクションデータメモリ23j内のユーザデータが液晶表示部13に表示される(ステップH11→H13,H12)。
【0179】
したがって、前記構成の第4実施形態(その7)に係る電子計算装置の機能制限時メモリ退避処理によれば、制限対象機能及びその制限時間の設定と共に、予めメモリ非表示の設定をすると、RAM23内のファンクションデータメモリ23j内に過去に蓄積記憶された種々の関数計算式等のユーザデータは、機能制限中は読み出し不能となる退避データメモリ23kに対して転送退避されて消去され、ユーザデータの呼び出し命令が入力された際に、機能制限時間中である場合には、データ退避済みで過去のユーザデータが存在しないファンクションデータメモリ23jの内容が読み出されて表示され、機能制限実行中でない場合には、前記退避データメモリ23kに転送退避されたユーザデータがファンクションデータメモリ23jへ戻された後、そのユーザデータが読み出されて表示されるので、機能制限処理の実行に伴ない、ファンクションデータメモリ23j内のユーザデータを消失せずとも、制限機能に関連する計算式等のユーザデータを読み出して利用可能となることを防止することができる。
【0180】
なお、前記第4実施形態(その1)〜(その7)では、その何れの電子計算装置にあっても、その個々の電子計算装置での入力操作により、機能制限のための設定操作を行なう構成としたが、例えば複数の電子計算装置を赤外線やオンライン等の通信手段を介して接続し、そのうち1台の電子計算装置における入力操作により設定した機能制限情報を、他の全ての電子計算装置に対し転送して同様の機能制限設定が成される構成とすれば、試験会場等における全受験者の電子計算装置に対する統一的な機能制限作業を、非常に簡単に行なうことができる。
【0181】
例えばパーソナルコンピュータ等の電子計算装置を各デスク上にオンラインで配置した教室において、該パーソナルコンピュータを試験中に使用許可した場合に、各パーソナルコンピュータの機能制限を試験内容に応じて容易且つ確実に行なうことができる。
【0182】
なお、前記第4実施形態(その1)〜(その7)において記載した電子計算装置における機能制限ためのそれぞれの手法、すなわち、図14のフローチャートに示す時間指定機能制限処理、図16のフローチャートに示す機能制限パスワード作成処理及びパスワードによる機能制限設定処理、図18のフローチャートに示す時間指定機能別制限処理、図20のフローチャートに示す時間指定機能別制限表示処理、図22のフローチャートに示すプログラム機能制限処理及びプログラムモード処理、図24のフローチャートに示すタイムテーブル機能制限処理、図26のフローチャートに示す機能制限時メモリ退避処理等の各手法は、コンピュータに実行させることができるプログラムとして、メモリカード(ROMカード、RAMカード等)、磁気ディスク(フロッピーディスク、ハードディスク等)、光ディスク(CD−ROM、DVD等)、半導体メモリ等の外部記憶媒体28に格納して配布することができる。そして、コンピュータは、この外部記憶媒体28に記憶されたプログラムを磁気ディスク装置等の記憶媒体読み取り部29によって読み込み、この読み込んだプログラムによって動作が制御されることにより、前記第4実施形態(その1)〜(その7)において説明した時間指定による機能制限の動作とその表示報知動作とを実現し、前述した手法による同様の機能制限処理を実行することができる。
【0183】
【発明の効果】
以上のように、本発明によれば、複数の計算機能を有する関数電卓は、機能制限解除用キャップを装置本体に取り付けた時には全ての計算機能を利用可能とし、取り外した時には計算機能が制限されていることを示す表記が装置本体上に表され、一部の計算機能以外の機能を利用不可能にするようにしたので、学生の試験等において利用が許可されている計算機能以外の禁止の機能を前記機能制限解除用キャップの着脱に伴なう制限対象機能とすれば、この機能制限状態において該関数電卓を利用でき、しかも前記機能制限解除用キャップの着脱の有無によってその機能制限状態を確認できるようになる。
【0186】
よって、本発明によれば、複数種類備えられた機能の一部を制限し、且つその制限状態を外部に明確にして利用することが可能になる。
【図面の簡単な説明】
【図1】本発明の電子装置の第1実施形態に係る電子計算装置の外観構成を示す正面図であり、同図(A)は機能制限されていない通常使用状態を示す図、同図(B)は機能制限されている試験適合使用状態を示す図。
【図2】前記電子計算装置の電子回路の構成を示すブロック図。
【図3】前記電子計算装置の機能制限解除認識部と機能制限解除用キャップとの電気的接続状態を示す図であり、同図(A)はその回路構成図、同図(B)はその動作波形図。
【図4】前記電子計算装置の機能制限解除認識部と機能制限解除用キャップとの電気的接続状態の他の実施形態(その1)を示す回路構成図であり、同図(A)は機能制限解除用キャップ内に1つのフリップフロップFFを用いた場合の回路構成図、同図(B)は機能制限解除用キャップ内にフリップフロップFFを用いない場合の回路構成図。
【図5】前記電子計算装置の機能制限解除認識部と機能制限解除用キャップとの電気的接続状態の他の実施形態(その2)を示す回路構成図であり、同図(A)は機能制限解除用キャップ内にショート回路を用いた場合の回路構成図、同図(B)は機能制限解除用キャップ内に抵抗回路を用いた場合の回路構成図、同図(C)は機能制限解除用キャップ内にダイオード回路を用いた場合の回路構成図。
【図6】前記第1実施形態の電子計算装置の装置本体に対する機能制限解除用キャップの取り付け構造及び機能制限解除回路の接続構造を示す部分断面図。
【図7】前記第1実施形態の電子計算装置における機能制限モードと機能制限解除モードとの電源投入に伴なう機能状態報知メッセージの表示動作を示す図であり、同図(A)は機能制限モードでの表示動作を示す図、同図(B)は機能制限解除モードでの表示動作を示す図。
【図8】前記第1実施形態の電子計算装置による機能制限解除モードの設定メッセージの報知状態を示す図であり、同図(A)は機能制限解除用キャップそのものによるメッセージ表示状態を示す図、同図(B)は機能制限解除用キャップそのものによるメッセージ音発生状態を示す図。
【図9】本発明の電子装置の第2実施形態に係る電子計算装置の外観構成を示す斜視図。
【図10】前記第2実施形態の電子計算装置の装置本体に対する機能制限用プラグの取り付け構造及び機能制限解除回路の接続構造を示す部分断面図。
【図11】本発明の電子装置の第3実施形態(その1)に係る電子計算装置の外観構成を示す正面図。
【図12】本発明の電子装置の第3実施形態(その2)に係る電子計算装置の外観構成を示す正面図。
【図13】本発明の電子装置の第4実施形態に係る電子計算装置におけるRAM内のメモリ構成を示す図。
【図14】本発明の第4実施形態(その1)に係る電子計算装置の時間指定機能制限処理を示すフローチャート。
【図15】前記電子計算装置の時間指定機能制限処理に伴なう制限機能及び制限時間の入力表示画面を示す図。
【図16】本発明の第4実施形態(その2)に係る電子計算装置の機能制限パスワード生成処理及びパスワードによる機能制限設定処理を示すフローチャート。
【図17】前記電子計算装置の機能制限パスワード生成処理及びパスワードによる機能制限設定処理に伴ない表示されるパスワード生成表示画面及び制限機能設定画面を示す図。
【図18】本発明の第4実施形態(その3)に係る電子計算装置の時間指定機能別制限処理を示すフローチャート。
【図19】前記電子計算装置の時間指定機能別制限処理に伴なう制限機能及び制限時間の入力表示画面を示す図。
【図20】本発明の第4実施形態(その4)に係る電子計算装置の時間指定機能別制限表示処理を示すフローチャート。
【図21】前記電子計算装置の時間指定機能別制限表示処理に伴ない表示される制限機能及び制限時間の入力表示画面と搭載機能選択用のメニュー画面とを示す図。
【図22】本発明の第4実施形態(その5)に係る電子計算装置のプログラム機能制限処理及びプログラムモード処理を示すフローチャート。
【図23】前記電子計算装置のプログラム機能制限処理及びプログラムモード処理に伴なう制限コマンドの入力表示画面及びプログラムの作成実行表示状態を示す図。
【図24】本発明の第4実施形態(その6)に係る電子計算装置のタイムテーブル機能制限処理を示すフローチャート。
【図25】前記電子計算装置のタイムテーブル機能制限処理に伴なうタイムテーブル上での機能制限設定表示状態を示す図。
【図26】本発明の第4実施形態(その7)に係る電子計算装置の機能制限時メモリ退避処理を示すフローチャート。
【図27】前記電子計算装置の機能制限時メモリ退避処理に伴なうファンクションデータメモリのデータ退避及び復帰表示状態を示す図。
【符号の説明】
11 …装置本体、
11a…プラグ穴、
12 …キー入力部、
13 …液晶表示部、
13a…状態表示部、
14 …機能制限解除用キャップ、
14b…キャップ側面表示部、
14c…電子音発生部、
14A…機能制限用プラグ、
15 …制限解除メッセージ(通常使用)、
16 …キャップ接続部、
17 …制限メッセージ(試験対応)、
21 …制御部(CPU)、
22 …ROM、
22a…機能制限時メッセージ(試験対応)、
22b…機能制限解除時メッセージ(全機能・全メモリ使用可能)、
23 …RAM、
23a…表示データメモリ、
23b…制限モードメモリ、
23c…制限機能メモリ、
23d…制限時間メモリ、
23e…制限コマンドメモリ、
23f…タイマメモリ、
23g…制限メッセージメモリ、
23h…制限パスワードメモリ、
23i…機能制限タイムテーブル、
23j…ファンクションデータメモリ、
23k…退避データメモリ、
24 …機能制限解除認識部、
25 …表示駆動回路、
26 …タブレット、
27 …位置検出回路、
28 …外部記憶媒体、
29 …記憶媒体読み取り部、
31 …キャップ(プラグ)内PCB(回路基板)、
32 …コネクタ、
33 …本体側PCB(回路基板)、
34 …機能制限設定キー。
Claims (2)
- 複数の計算機能を有する関数電卓であって、
装置本体の上部に被せるように取り付けられる着脱可能な機能制限解除用キャップと、
前記機能制限解除用キャップが取り付けられた状態で当該キャップにより隠される位置に計算機能が制限されていることを示す表記が付けられた装置本体と、
前記機能制限解除用キャップを装置本体に取り付けた時には全ての計算機能を利用可能とし、取り外した時には一部の計算機能以外の機能を利用不可能とする機能制限制御手段と
を具備したことを特徴とする関数電卓。 - 前記機能制限制御手段は、
前記装置本体に対する前記機能制限解除用キャップの取り付けに伴なう電気的接続及び取り外しに伴なう電気的切断を検出する断接検出手段と、
この断接検出手段により前記装置本体に対する前記機能制限解除用キャップの電気的切断が検出された際と電気的接続が検出された際の何れか一方で該装置本体に搭載されている複数の計算機能のうちの一部の機能の起動を制限し、他方でその制限を解除する制御手段と
を備えていることを特徴とする請求項1に記載の関数電卓。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11224199A JP4144108B2 (ja) | 1998-04-21 | 1999-04-20 | 関数電卓 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10-110750 | 1998-04-21 | ||
JP11075098 | 1998-04-21 | ||
JP11224199A JP4144108B2 (ja) | 1998-04-21 | 1999-04-20 | 関数電卓 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000010932A JP2000010932A (ja) | 2000-01-14 |
JP4144108B2 true JP4144108B2 (ja) | 2008-09-03 |
Family
ID=26450292
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11224199A Expired - Fee Related JP4144108B2 (ja) | 1998-04-21 | 1999-04-20 | 関数電卓 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4144108B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006338205A (ja) | 2005-05-31 | 2006-12-14 | Casio Comput Co Ltd | 電子機器およびその制御プログラム |
JP4839917B2 (ja) * | 2006-03-27 | 2011-12-21 | カシオ計算機株式会社 | 電子機器及び機能制御プログラム |
JP6307841B2 (ja) * | 2013-11-07 | 2018-04-11 | カシオ計算機株式会社 | 電子機器およびプログラム |
EP3133501B1 (en) | 2015-08-20 | 2019-06-12 | Casio Computer Co., Ltd. | Utilizing function apparatus and recording medium |
JP6269737B2 (ja) * | 2015-08-20 | 2018-01-31 | カシオ計算機株式会社 | 機能利用装置、機能利用方法、及び、機能利用プログラム |
US10146734B2 (en) | 2015-08-20 | 2018-12-04 | Casio Computer Co., Ltd. | Utilizing function apparatus, recording medium, and method for comparing information before and after connection release with an external device |
JP7286913B2 (ja) | 2018-03-27 | 2023-06-06 | カシオ計算機株式会社 | 通信機器、通信機器の制御方法、およびプログラム |
-
1999
- 1999-04-20 JP JP11224199A patent/JP4144108B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000010932A (ja) | 2000-01-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR930012132B1 (ko) | 정보처리장치 | |
US7296242B2 (en) | Information processing apparatus and method and program and program storage medium | |
JP2006338205A (ja) | 電子機器およびその制御プログラム | |
KR100257638B1 (ko) | 화상 작성 장치 | |
CN102981749A (zh) | 信息阅览装置和控制程序以及控制方法 | |
US9563393B2 (en) | Information processing method and electronic device | |
JP2012128473A (ja) | 画像処理装置及び画像処理方法 | |
JP4144108B2 (ja) | 関数電卓 | |
JP4448953B2 (ja) | 情報処理装置、情報処理方法及びプログラム | |
KR0174713B1 (ko) | 컴퓨터 시스템용 씨디-롬 통합 제어 장치 및 그의제어방법 | |
EA008808B1 (ru) | Устройство обработки информации | |
KR100299480B1 (ko) | 어휘학습보조장치 | |
JPS61267128A (ja) | 表示消去方式 | |
JP3154152B2 (ja) | 情報発生装置、および情報発生方法 | |
JP3109108B2 (ja) | 時刻設定装置および方法、並びに電子装置 | |
JP2008176562A (ja) | 電子機器および電子機器制御プログラム | |
CN102110215A (zh) | 电脑开机装置 | |
JP2000276248A (ja) | データ入力方法 | |
JP3211837B2 (ja) | 時間情報入力装置および方法 | |
JPH11175506A (ja) | 情報端末装置 | |
JP2003091228A5 (ja) | ||
JP3149709U (ja) | 入力装置および入力システム | |
CN115394158A (zh) | 一种elf-box在线教育实践仿真平台及系统 | |
JPH04303283A (ja) | 外部記憶装置 | |
Gooding | VXI plug'n pray |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051214 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080311 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080425 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080527 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080609 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110627 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110627 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120627 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120627 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130627 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |