JP4142827B2 - 電子部品収納用パッケージの製造方法 - Google Patents

電子部品収納用パッケージの製造方法 Download PDF

Info

Publication number
JP4142827B2
JP4142827B2 JP30600799A JP30600799A JP4142827B2 JP 4142827 B2 JP4142827 B2 JP 4142827B2 JP 30600799 A JP30600799 A JP 30600799A JP 30600799 A JP30600799 A JP 30600799A JP 4142827 B2 JP4142827 B2 JP 4142827B2
Authority
JP
Japan
Prior art keywords
ceramic
frame
electronic component
green sheet
green
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP30600799A
Other languages
English (en)
Other versions
JP2001127193A (ja
Inventor
茂義 福薗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP30600799A priority Critical patent/JP4142827B2/ja
Publication of JP2001127193A publication Critical patent/JP2001127193A/ja
Application granted granted Critical
Publication of JP4142827B2 publication Critical patent/JP4142827B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Devices For Post-Treatments, Processing, Supply, Discharge, And Other Processes (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体素子や圧電振動子等の電子部品を収容するための電子部品収納用パッケージの製造方法に関する。
【0002】
【従来の技術】
半導体素子や圧電振動子等の電子部品を収容するための電子部品収納用パッケージは、例えば図1に断面図で、図2に分解斜視図で示すように、酸化アルミニウム質焼結体や窒化アルミニウム質焼結体・ムライト質焼結体・炭化珪素質焼結体・窒化珪素質焼結体・ガラス−セラミックス等のセラミックス材料から成り、その上面から下面にかけて導出するタングステンやモリブデン・銅・銀等の金属粉末メタライズから成る複数のメタライズ配線導体3を有し、その上面に電子部品4を搭載するための四角平板状のセラミック基板1と、このセラミック基板1の上面外周部に接合され、中央部に電子部品4を収容するための開口2aを有する酸化アルミニウム質焼結体や窒化アルミニウム質焼結体・ムライト質焼結体・炭化珪素質焼結体・窒化珪素質焼結体・ガラス−セラミックス等のセラミックス材料から成る四角枠状のセラミック枠体2とから主に構成されており、セラミック枠体2の開口2a部内のセラミック基板1上面に電子部品4を搭載固定するとともに、この電子部品4の各電極をメタライズ配線導体3にボンディングワイヤ5等の電気的接続手段を介して電気的に接続し、しかる後、セラミック枠体2の上面または内側に電子部品4を覆うようにして図示しない蓋体やポッティング樹脂等を接合させ、これにより電子部品4を気密に封止することによって製品としての電子装置となる。
【0003】
従来より、このような電子部品収納用パッケージは、広面積のセラミックグリーンシートに打ち抜き加工・積層加工・切断加工・焼成加工を施すことにより多数個が同時集約的に製作されていた。ここで、広面積のセラミックグリーンシートから上述の電子部品収納用パッケージを製造する従来の製造方法について説明する。まず、図8に斜視図で示すように、セラミック基板1用の広面積のセラミックグリーンシート21とセラミック枠体2用の広面積のセラミックグリーンシート22とを準備する。これらのセラミックグリーンシート21・22はそれぞれセラミック基板1やセラミック枠体2となる領域を複数個分ずつ有している。次に、図9に斜視図で示すように、セラミック基板1用のセラミックグリーンシート21にメタライズ配線導体3をセラミック基板1の上面から下面に導出させるためのビアホール21aを打ち抜くとともに、セラミック枠体2用のセラミックグリーンシート22に各セラミック枠体2の開口2aとなる四角形の貫通孔22aを打ち抜く。
【0004】
次に、図10に示すように、セラミック基板1用のセラミックグリーンシート21にメタライズ配線導体3用の金属ペースト23を印刷塗布するとともに、図11に斜視図で示すように、これらのセラミックグリーンシート21と22とを上下に積層してセラミックグリーンシート積層体24となす。そして、次に図12に斜視図で示すように、このセラミックグリーンシートの積層体24における各貫通孔22aの各辺にそれぞれ平行に隣接する位置に上面側からカッター刃30を押し込むことによってセラミックグリーンシートの積層体24を切断して四角平板状の生セラミック基板25上に四角枠状の生セラミック枠体26が積層された生セラミック成形体27を得る。そして、最後にこの生セラミック成形体27を焼成することによってセラミック基板1上にセラミック枠体2が積層一体化された電子部品収納用パッケージが製作される。
【0005】
【発明が解決しようとする課題】
しかしながら、この従来の電子部品収納用パッケージの製造方法によると、セラミックグリーンシート積層体24における各貫通孔22aの各辺にそれぞれ平行に隣接する位置に上面側からカッター刃30を押し込むことによってセラミックグリーンシート積層体24を切断して生セラミック成形体27を得る際に、図13に断面図で示すように、カッター刃30を押し込む圧力によって生セラミック成形体27の生セラミック枠体26の各側壁が支えのない貫通孔22a側に押し出されて変形し、そのために図14に上面図で示すように、特にセラミック枠体2の側壁のうちで幅に対する長さの比率が大きな長辺側の側壁では内側に大きく湾曲する変形が発生し、その結果、そのような大きな変形のためにセラミック枠体2の内側に電子部品4を収容することが困難となってしまうという問題点を有していた。さらに、セラミック枠体2の各側壁が内側に大きく湾曲すると、セラミック枠体2の外周側面の一つを例えば内部に電子部品4を収容する際等の位置合わせの基準面として用いる場合に、基準面が湾曲しているために正確な位置合わせができないという問題点を有していた。
【0006】
本発明は、かかる従来の問題点に鑑み完成されたものであり、その目的は、セラミック枠体2の各側壁が内側に大きく湾曲するのを抑制してセラミック枠体2の内側に電子部品4を容易に収容することができるとともに、セラミック枠体2の外周側面の一つを位置合わせの基準面として用いる場合に正確な位置合わせが可能な電子部品収納用パッケージを提供することにある。
【0007】
【課題を解決するための手段】
発明の電子部品収納用パッケージの製造方法は、上面に電子部品を搭載するための略四角平板状のセラミック基板上に、外周が前記セラミック基板と略一致するとともに内周各辺が前記外周各辺と略平行な、中央部に電子部品を収容するための略四角形の開口を有するセラミック枠体を積層して成る電子部品収納用パッケージを製造する方法であって、前記セラミック基板用のセラミックグリーンシートと前記セラミック枠体用のセラミックグリーンシートとを準備する工程と、次いで前記セラミック枠体用のセラミックグリーンシートに前記電子部品を収容するための開口となる略四角形の貫通孔と、該貫通孔の相対向する一対の辺にそれぞれ略平行に隣接しかつ貫通孔側の辺がそれぞれセラミック枠体の外周辺の一つとなる、前記セラミック枠体よりも長いスリットとを同時に打ち抜くとともに、前記セラミック基板用のセラミックグリーンシートに前記スリットに対応するスリットを打ち抜く工程と、次いで前記セラミック基体用のセラミックグリーンシート上に前記セラミック枠体用のセラミックグリーンシートを両者のスリットが重なり合うように積層するとともに、このセラミックグリーンシートの積層体を前記貫通孔の他の相対向する一対の辺にそれぞれ略平行に隣接しかつ前記スリットを横切る位置で切断して、平板状の生セラミック基体上に枠状の生セラミック枠体が積層された生セラミック成形体を得る工程と、次いで前記生セラミック成形体を焼成する工程とを具備することを特徴とするものである。
【0008】
本発明の電子部品収納用パッケージの製造方法によれば、セラミック枠体用のセラミックグリーンシートに開口となる略四角形の貫通孔と、この貫通孔の相対向する一対の辺にそれぞれ平行に隣接し、かつ貫通孔側の辺がそれぞれセラミック枠体の外周辺の一つとなる一対のスリットとを同時に打ち抜くことから、セラミック枠体の側壁の一つとなる貫通孔とスリットとの間の部位はその内側と外側との両方から同時に略同じ圧力で押され、両方からの力がつりあって変形することがない。従ってこのセラミックグリーンシートをセラミック基板用のセラミックグリーンシート上に積層した積層体を前記貫通孔の他の相対向する一対の辺にそれぞれ平行に隣接しかつスリットを横切る位置で切断して平板状の生セラミック基体に枠状の生セラミック枠体が積層された生セラミック成形体を得、これを焼成して電子部品収納用パッケージとなした場合、セラミック枠体で前記スリット側の一対の側壁の変形が極めて小さい電子部品収納用パッケージを得ることができる。
【0009】
【発明の実施の形態】
次に本発明を前述の図1および図2に示した電子部品収納用パッケージを製造する場合を例にとつて説明する。
【0010】
まず、図3に斜視図で示すように、セラミック基板1用の広面積のセラミックグリーンシート11とセラミック枠体2用の広面積のセラミックグリーンシート12とを準備する。これらのセラミックグリーンシート11・12は、それぞれセラミック基板1やセラミック枠体2となる領域を複数個分有しており、例えばセラミック基板1およびセラミック枠体2が酸化アルミニウム質焼結体から成る場合であれば、酸化アルミニウム・酸化珪素・酸化マグネシウム・酸化カルシウム等の原料粉末に適当な有機バンイダ・溶剤を添加混合して泥漿状となすとともに、これを例えばドクタブレード法等のシート成形法によりシート状となすことにより製作される。
【0011】
次に、図4に斜視図で示すように、セラミック枠体2用のセラミックグリーンシート12にセラミック枠体2の開口2aとなる長方形の貫通孔12aと、この貫通孔12aの長辺にそれぞれ平行に隣接して貫通孔12a側の辺がセラミック枠体2の長辺側外周辺となるスリット12bとを打ち抜き金型により同時に打ち抜くとともに、セラミック基板1用のセラミックグリーンシート11にビアホール11aとセラミックグリーンシート12のスリット12bに対応するスリット11bとを同じく打ち抜き金型により打ち抜く。ここで、セラミックグリーンシート12における貫通孔12aとスリット12bとの間はセラミック枠体2の長辺側の側壁となる部位である。そしてこのとき、このセラミック枠体2の長辺側の側壁となる貫通孔12aとスリット12bとの間の部位は打ち抜きの圧力によりその内側と外側の両方から同時に略同じ力で押されることとなるため、両方からの力がつりあうため一方側に湾曲してしまうようなことはない。
【0012】
そして、次に図5に斜視図で示すように、セラミック基板1用のセラミックグリーンシート11の上面から各ビアホール12aを介して下面にかけてメタライズ配線導体3となる金属ペースト13をスクリーン印刷法により印刷塗布する。このメタライズ配線導体3となる金属ペーストは、例えばメタライズ配線導体3がタングステンメタライズから成る場合であれば、タングステン粉末に適当な有機バインダ・溶剤を添加混合してペースト状となすことによって得られる。
【0013】
次に、図6に斜視図で示すように、セラミックグリーンシート11の上にセラミックグリーンシート12を両者のスリット11b・12b同士が重なり合うように積層してセラミックグリーンシート11と12との積層体14を得る。このセラミックグリーンシート11と12とを積層するには、セラミックグリーンシート12の下面に有機バインダを溶解可能な溶剤を含む液状の積層助剤を塗布するとともに両者を重ねて熱圧着する方法が採用され得る。
【0014】
そして、次に図7に斜視図で示すように、セラミックグリーンシート11と12との積層体14をカッター刃30により貫通孔12aの短辺にそれぞれ平行に隣接しかつスリット11b・12bを横切る位置で切断して長方形平板状の生セラミック基板15上に長方形枠状の生セラミック枠体16が積層された生セラミック成形体17を得る。このとき、生セラミック成形体17の短辺側では、生セラミック枠体16の側壁の幅に対する長さの比率が長辺側と比較してそれ程大きなものではないので、セラミックグリーンシート積層体14をカッター刃30により貫通孔12aの短辺にそれぞれ平行に隣接しかつスリット11b・12bを横切る位置で切断して生セラミック成形体17を得たとしても、生セラミック枠体16の短辺側の側壁が内側に湾曲するように大きく変形するようなことはない。
【0015】
そして、最後にこの生セラミック成形体17を約1600℃の温度で焼成することによってセラミック基体1上に各側壁の変形が小さなセラミック枠体2が積層一体化された電子部品収納用パッケージが製作される。このとき、得られる電子部品収納用パッケージはセラミック枠体2の各側壁の変形が小さいので、セラミック枠体2の開口2aの内側に電子部品4を容易に収容することができる。さらに、打ち抜き加工により形成された、変形の極めて小さな長辺側の外周側面を位置合わせの基準として用いることにより、電子部品4をセラミック枠体2の内側に正確に位置合わせすることができたり、蓋体等をセラミック枠体2に対して正確に位置合わせすることができる。
【0016】
なお、本発明は、上述の実施の形態例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能であり、例えば上述の実施の形態例では、セラミック基体1およびセラミック枠体2は、それぞれ1枚のセラミックグリーンシートに打ち抜き加工・切断加工等を施すことによって形成されていたが、セラミック基体1およびセラミック枠体2はそれぞれ2枚以上のセラミックグリーンシートに打ち抜き加工・積層加工・切断加工等を施すことにより形成されても良い。
【0017】
【発明の効果】
本発明の電子部品収納用パッケージの製造方法によれば、セラミック枠体用のセラミックグリーンシートに開口となる略四角形の貫通孔と、この貫通孔の相対向する一対の辺にそれぞれ平行に隣接し、かつ貫通孔側の辺がそれぞれセラミック枠体の外周辺の一つとなる一対のスリットとを同時に打ち抜くことから、セラミック枠体の側壁の一つとなる貫通孔とスリットとの間の部位はその内側と外側との両方から同時に略同じ圧力で押され、両方からの力がつりあって変形することがない。従ってこのセラミックグリーンシートをセラミック基板用のセラミックグリーンシート上に積層した積層体を前記貫通孔の他の相対向する一対の辺にそれぞれ平行に隣接しかつスリットを横切る位置で切断して平板状の生セラミック基体に枠状の生セラミック枠体が積層された生セラミック成形体を得、これを焼成して電子部品収納用パッケージとなした場合、セラミック枠体で前記スリット側の一対の側壁の変形が小さく、セラミック枠体の内側に電子部品を容易に収容することができるとともに、前記スリット側の外周側面を位置合わせの基準として用いることにより、セラミック枠体の内側に電子部品を正確に位置合わせすることができたり、蓋体等をセラミック枠体に対して正確に位置合わせすることが可能な電子部品収納用パッケージを提供することができる。
【図面の簡単な説明】
【図1】従来および本発明の製造方法が適用される電子部品収納用パッケージの一例を示す断面図である。
【図2】図1に示す電子部品収納用パッケージの分解斜視図である。
【図3】本発明の電子部品収納用パッケージの製造方法を説明するための工程でのセラミックグリーンシートの斜視図である。
【図4】本発明の電子部品収納用パッケージの製造方法を説明するための工程でのセラミックグリーンシートの斜視図である。
【図5】本発明の電子部品収納用パッケージの製造方法を説明するための工程でのセラミックグリーンシートの斜視図である。
【図6】本発明の電子部品収納用パッケージの製造方法を説明するための工程でのセラミックグリーンシートの斜視図である。
【図7】本発明の電子部品収納用パッケージの製造方法を説明するための工程でのセラミックグリーンシートの斜視図である。
【図8】従来の電子部品収納用パッケージの製造方法を説明するための工程でのセラミックグリーンシートの斜視図である。
【図9】従来の電子部品収納用パッケージの製造方法を説明するための工程でのセラミックグリーンシートの斜視図である。
【図10】従来の電子部品収納用パッケージの製造方法を説明するための工程でのセラミックグリーンシートの斜視図である。
【図11】従来の電子部品収納用パッケージの製造方法を説明するための工程でのセラミックグリーンシートの斜視図である。
【図12】従来の電子部品収納用パッケージの製造方法を説明するための工程でのセラミックグリーンシートの斜視図である。
【図13】従来の電子部品収納用パッケージの製造方法の問題点を説明するための生セラミック成形体の断面図である。
【図14】従来の電子部品収納用パッケージの製造方法の問題点を説明するための電子部品収納用パッケージの上面図である。
【符号の説明】
1:基板
2:セラミック枠体
4:電子部品
11:セラミック基板用のセラミックグリーンシート
11b:スリット
12:セラミック枠体用のセラミックグリーンシート
12a:開口となる貫通孔
12b:スリット
15:生セラミック基体
16:生セラミック枠体
17:生セラミック成形体

Claims (1)

  1. 上面に電子部品を搭載するための略四角平板状のセラミック基板上に、外周が前記セラミック基板と略一致するとともに内周各辺が前記外周各辺と略平行な、中央部に電子部品を収容するための略四角形の開口を有するセラミック枠体を積層して成る電子部品収納用パッケージを製造する方法であって、
    前記セラミック基板用のセラミックグリーンシートと前記セラミック枠体用のセラミックグリーンシートとを準備する工程と、
    次いで前記セラミック枠体用のセラミックグリーンシートに前記電子部品を収容するための開口となる略四角形の貫通孔と、該貫通孔の相対向する一対の辺にそれぞれ略平行に隣接しかつ貫通孔側の辺がそれぞれセラミック枠体の外周辺の一つとなる、前記セラミック枠体よりも長いスリットとを同時に打ち抜くとともに、前記セラミック基板用のセラミックグリーンシートに前記スリットに対応するスリットを打ち抜く工程と、
    次いで前記セラミック基体用のセラミックグリーンシート上に前記セラミック枠体用のセラミックグリーンシートを両者のスリットが重なり合うように積層するとともに、このセラミックグリーンシートの積層体を前記貫通孔の他の相対向する一対の辺にそれぞれ略平行に隣接しかつ前記スリットを横切る位置で切断して、平板状の生セラミック基体上に枠状の生セラミック枠体が積層された生セラミック成形体を得る工程と、
    次いで前記生セラミック成形体を焼成する工程とを具備することを特徴とする電子部品収納用パッケージの製造方法。
JP30600799A 1999-10-27 1999-10-27 電子部品収納用パッケージの製造方法 Expired - Fee Related JP4142827B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30600799A JP4142827B2 (ja) 1999-10-27 1999-10-27 電子部品収納用パッケージの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30600799A JP4142827B2 (ja) 1999-10-27 1999-10-27 電子部品収納用パッケージの製造方法

Publications (2)

Publication Number Publication Date
JP2001127193A JP2001127193A (ja) 2001-05-11
JP4142827B2 true JP4142827B2 (ja) 2008-09-03

Family

ID=17951966

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30600799A Expired - Fee Related JP4142827B2 (ja) 1999-10-27 1999-10-27 電子部品収納用パッケージの製造方法

Country Status (1)

Country Link
JP (1) JP4142827B2 (ja)

Also Published As

Publication number Publication date
JP2001127193A (ja) 2001-05-11

Similar Documents

Publication Publication Date Title
JP3926001B2 (ja) 圧電振動子とその製造方法
JP4142827B2 (ja) 電子部品収納用パッケージの製造方法
JP4241923B2 (ja) セラミックパッケージの製造方法
JP6780996B2 (ja) 配線基板、電子装置および電子モジュール
CN110832773B (zh) 电子部件收纳用封装、电子装置以及电子模块
JP3427031B2 (ja) 配線基板用多数個取り配列基板の製造方法
JP4511311B2 (ja) 多数個取り配線基板および電子装置
JP2004040400A (ja) 圧電振動子搭載用基板
JP2004343072A (ja) 多数個取り配線基板
JP2005160007A (ja) 圧電振動子収納用パッケージおよび圧電装置
JP3488826B2 (ja) 配線基板用多数個取り基板
JP3330104B2 (ja) 多数個取りセラミック配線基板の製造方法
JP6725333B2 (ja) 多数個取り配線基板および配線基板
JP3404352B2 (ja) 多数個取りセラミック配線基板
JP4493481B2 (ja) 多数個取り配線基板
JP2002299520A (ja) 配線基板および多数個取り配線基板
JP4428883B2 (ja) 多数個取りセラミック配線基板
JP3840116B2 (ja) 多数個取り配線基板
JP2002324870A (ja) 多数個取りセラミック配線基板の製造方法
JP2006237274A (ja) 電子部品収納用パッケージおよび電子装置
JP2002353573A (ja) 多数個取りセラミック配線基板
JP4796614B2 (ja) セラミックパッケージ
JPH0648216U (ja) 表面実装型水晶発振器
JPH10303677A (ja) 圧電振動子収納用パッケージ
JP2003163421A (ja) 多数個取り配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060912

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071225

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080520

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080613

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110620

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4142827

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120620

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120620

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130620

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees