JP4127039B2 - フィードバック制御装置 - Google Patents
フィードバック制御装置 Download PDFInfo
- Publication number
- JP4127039B2 JP4127039B2 JP2002354838A JP2002354838A JP4127039B2 JP 4127039 B2 JP4127039 B2 JP 4127039B2 JP 2002354838 A JP2002354838 A JP 2002354838A JP 2002354838 A JP2002354838 A JP 2002354838A JP 4127039 B2 JP4127039 B2 JP 4127039B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- feedback
- control
- value
- calculation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrical Control Of Air Or Fuel Supplied To Internal-Combustion Engine (AREA)
- Magnetically Actuated Valves (AREA)
- Feedback Control In General (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、制御対象の動作状態を目標動作状態に制御するためのフィードバック制御装置に関する。
【０００２】
【従来の技術】
従来より、電磁弁や電磁式のアクチュエータには、例えばその動力源としてリニアソレノイドが設けられており、電磁弁の開度やアクチュエータの変位量を調整する際には、その変位量を検出し、その検出変位量が目標変位量となるようにフィードバック制御が行われる。この変位量はリニアソレノイドを流れる電流値に基づいて検出することができるため、リニアソレノイドの通電電流値を検出し、その通電電流値が目標変位量に応じた目標電流値となるようにフィードバック制御が行われるようになっている。
【０００３】
このような誘導性負荷に流れる電流をフィードバック制御する技術として、例えば特許文献１に示される制御装置が提案されている。この制御装置は、自動車に搭載された電磁弁に組み込まれたリニアソレノイド制御装置である。このリニアソレノイド制御装置において、制御ＣＰＵは例えばホストＣＰＵから入力される目標電流値とリニアソレノイドに実際に流れた実電流値（検出電流値）との偏差に基づき、リニアソレノイドをデューティ駆動するためのデューティ比を算出するフィードバック演算を実行する。ＰＷＭ信号出力回路は、制御ＣＰＵによって算出されたデューティ比に対応したＰＷＭ信号を所定の一定周期にて出力することで、スイッチング素子をデューティ駆動することによりリニアソレノイドを通電駆動する。また、リニアソレノイドの通電経路に設けられた電流検出用抵抗の両端電圧はＡ／Ｄ変換器にてＡ／Ｄ変換され、リニアソレノイドに流れた電流を表す検出電流値として、Ａ／Ｄデータ受渡用ＲＡＭに入力される。制御ＣＰＵはＰＷＭ信号出力回路から出力されるＰＷＭ信号の一定周期よりも短い周期にてＡ／Ｄ変換器を起動させる。そして、制御ＣＰＵは、Ａ／Ｄデータ受渡用ＲＡＭからＰＷＭ信号のｍ周期時間（ｍは整数）分の複数の検出電流値を取り込み、該取り込んだ検出電流値を算術平均することにより、ｍ周期時間内の平均電流値を算出する。この後、制御ＣＰＵは、前記ＰＷＭ信号の一定周期よりも長い所定周期毎に平均電流値と目標電流値とに基づきフィードバック演算を行い、ＰＷＭ信号用のデューティ比を算出する。そして、このように算出された最新のデューティ比がＰＷＭ信号出力回路の各出力周期に反映されてそのデューティ比に応じたＰＷＭ信号が出力され、リニアソレノイドが通電駆動されることとなる。
【０００４】
【特許文献１】
特開平１１−３０８１０７号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、特許文献１の制御方法では、制御ＣＰＵによるフィードバック演算は、ＰＷＭ信号の一定周期よりも長い所定周期にて実行されるため、ＰＷＭ信号の複数の出力周期にわたって同一のデューティ比によるＰＷＭ信号が出力されることとなる。従って、デューティ比が保持されている期間においては、検出電流値が変化して平均電流値が変化しても新たなデューティ比の算出が行われず、前回のデューティ比に応じたＰＷＭ信号に基づいてリニアソレノイドが通電駆動されるため、リニアソレノイドの制御精度が低下するという問題がある。
【０００６】
このような問題を解決するために、制御ＣＰＵによるフィードバック演算の周期をＰＷＭ信号の一定周期よりも短く設定して新たなデューティ比を算出し、その新たなデューティ比をＰＷＭ信号に反映させることが考えられる。ところが、この場合には制御ＣＰＵの演算処理負荷が大きくなるため、優先度の高い他の割込処理をも行うことができる演算処理能力の高い制御装置を用いたり、又はリニアソレノイド専用の制御装置を用いなければならず、これらの場合にはコストが高くなる。また、フィードバック演算をＰＷＭ信号の一定周期よりも短い周期で実行するものでは、その演算結果をＰＷＭ信号の各出力周期に反映させることができるものの、演算結果を反映させるまでの期間が長くなる。そのため、算出されたデューティ比が、ＰＷＭ信号の出力タイミングにおいて必要とされる値とは異なってしまうおそれがあり、リニアソレノイドの制御精度が低下するという問題もある。
【０００７】
本発明は、こうした問題に鑑みてなされたものであり、その目的は、制御装置の演算処理負荷の増加を抑制しつつ、制御対象の制御精度を向上させることができるフィードバック制御装置を提供することにある。
【０００８】
【課題を解決するための手段】
以下、上記目的を達成するための手段及びその作用効果について記載する。
（１）請求項１に記載の発明は、制御対象の動作状態を検出し、該動作状態に対応して一定周期で変化する検出信号を出力する検出手段と、前記検出信号の前記一定周期に相当する前記検出信号の平均値を算出する平均値算出部と、前記制御対象の動作状態の目標値と、前記平均値とに基づいて前記制御対象の動作状態を目標値となるように制御するための制御指令値を算出するフィードバック演算部と、前記フィードバック演算部の制御指令値に基づいて前記制御対象を制御するための制御信号について、これをその出力周期である前記一定周期内において出力するもの、すなわち前記出力周期の前半期間において前記制御信号の出力を実行し、前記出力周期の後半期間において前記制御信号の出力を停止する出力手段と、前記検出手段の検出信号を前記一定周期よりも短いＡ／Ｄ変換周期毎に取り込み、この取り込んだ検出信号をデジタル値に変換するＡ／Ｄ変換手段と、前記Ａ／Ｄ変換手段にて得られた前記検出信号の１周期時間分のデジタル値を順次記憶する記憶手段とを備えたフィードバック制御装置において、前記平均値算出部による前記平均値の算出は、前記記憶手段から取り込まれる前記検出信号の１周期時間分に相当するデジタル値に基づいて実行されるものであり、前記フィードバック演算部による前記制御指令値の算出は、前記出力手段の制御信号の出力時期に同期して実行され、且つ前記制御信号の出力周期の後半期間において実行され、且つ同後半期間において前記Ａ／Ｄ変換手段を通じて実行される複数のＡ／Ｄ変換のうちの最後のＡ／Ｄ変換よりも前に実行されるものであることを要旨としている。
【０００９】
この構成によれば、フィードバック演算部による制御指令値の算出処理は出力手段からの制御信号の出力時期に同期して実行されるため、制御指令値が出力手段の制御信号に反映されるまでの時間は一定となり、制御対象の制御精度が向上する。また、フィードバック演算は出力手段の制御信号の出力時期に同期して１回のみ実行されるため、演算処理負荷の増加を抑制することができる。また、この構成によれば、制御対象を制御するに当たって、フィードバック演算部が制御に用いる制御対象の動作状態を表すデジタル値が、検出信号に対して遅れを生じることはない。よって、制御対象の動作状態を示す平均値も検出信号に対して遅れがなく、制御指令値が良好に算出され、制御対象の制御精度が向上する。
【００１０】
（２）請求項２に記載の発明は、請求項１に記載のフィードバック制御装置において、前記フィードバック演算部による前記制御指令値の算出は、前記出力手段の制御信号の出力周期である前記一定周期の間に１回だけ実行されるものであることを要旨としている。
【００１１】
（３）請求項３に記載の発明は、請求項１または２に記載のフィードバック制御装置において、前記制御信号の出力時期に同期する前記制御指令値の算出時期は、少なくとも前記フィードバック演算部での演算に要する時間を含む時間だけ前記出力手段の制御信号の出力時期よりも早い時期に設定されることを要旨としている。
この構成によれば、フィードバック演算部によって算出された最新の制御指令値を出力手段の制御信号の出力時期に反映させることができ、制御対象の制御精度が向上する。
【００１２】
（４）請求項４に記載の発明は、制御対象の動作状態を検出し、該動作状態に対応して一定周期で変化する検出信号を出力する検出手段と、前記検出信号の前記一定周期に相当する前記検出信号の平均値を算出する平均値算出部と、前記制御対象の動作状態の目標値と、前記平均値とに基づいて前記制御対象の動作状態を目標値となるように制御するための制御指令値を算出するフィードバック演算部と、前記フィードバック演算部の制御指令値に基づいて前記制御対象を制御するための制御信号について、これをその出力周期である前記一定周期内において出力するもの、すなわち前記出力周期の前半期間において前記制御信号の出力を実行し、前記出力周期の後半期間において前記制御信号の出力を停止する出力手段と、前記検出手段の検出信号を前記一定周期よりも短いＡ／Ｄ変換周期毎に取り込み、この取り込んだ検出信号をデジタル値に変換するＡ／Ｄ変換手段と、前記Ａ／Ｄ変換手段にて得られた前記検出信号の１周期時間分のデジタル値を順次記憶する記憶手段とを備えたフィードバック制御装置において、前記平均値算出部による前記平均値の算出は、前記記憶手段から取り込まれる前記検出信号の１周期時間分に相当するデジタル値に基づいて実行されるものであり、前記フィードバック演算部による前記制御指令値の算出は、前記出力手段の制御信号の出力時期に同期して実行され、且つ前記制御信号の出力周期の後半期間において実行され、且つ同後半期間において前記Ａ／Ｄ変換手段を通じて実行される複数のＡ／Ｄ変換のうちの最後のＡ／Ｄ変換よりも前に実行され、且つ少なくとも前記フィードバック演算部での演算に要する時間を含む時間だけ前記出力手段の制御信号の出力時期よりも早い時期に実行され、且つ前記出力手段の制御信号の出力周期である前記一定周期の間に１回だけ実行されるものであり、前記制御指令値の算出に際して前記平均値算出部により算出された前記平均値が前記フィードバック演算部に入力され、この入力された平均値と前記目標値とに基づいて前記制御指令値の算出が実行されることを要旨としている。
この構成によっても、請求項１に記載の発明の作用効果に準じた作用効果を奏することができるようになる。
【００１３】
（５）請求項５に記載の発明は、請求項１〜４のいずれか一項に記載のフィードバック制御装置において、前記平均値算出部による前記平均値の算出は、前記検出信号の１周期時間分に相当するデジタル値であって、前記検出手段の検出信号に対して遅れを生じないものが前記記憶手段から取り込まれて実行されるものであることを要旨としている。
【００１４】
（６）請求項６に記載の発明は、請求項１〜５のいずれか一項に記載のフィードバック制御装置において、前記フィードバック演算部による前記制御指令値の算出時期を前記出力手段の制御信号の出力時期に同期させて設定する設定部と、前記設定部によって設定された時期に前記フィードバック演算部による前記制御指令値の算出処理を実行させる起動部とを備えることを要旨としている。
この構成のように、設定部によってフィードバック演算部による制御指令値の算出時期を、出力回路の制御信号の出力時期に同期させて設定し、設定部によって設定された時期にフィードバック演算部による制御指令値の算出処理を実行させることができる。
【００１５】
（７）請求項７に記載の発明は、請求項６に記載のフィードバック制御装置において、前記設定部による前記制御指令値の算出時期の同期は、前記出力手段の制御信号の出力が認識された際にそのときの時刻に対して所定の時間が加算され、この加算により得られた値に基づく前記制御指令値の算出時期の設定を通じて実行されるものであることを要旨としている。
（８）請求項８に記載の発明は、請求項７に記載のフィードバック制御装置において、前記所定の時間として、前記フィードバック演算部での演算に要する時間を前記出力手段の制御信号の出力周期である前記一定周期から減算したものが設定されることを要旨としている。
【００１６】
【発明の実施の形態】
以下、本発明を具体化した一実施形態を図面に従って説明する。
図１は、本発明が適用されたリニアソレノイド制御装置１０の構成を表すブロック図である。
【００１７】
本実施形態のリニアソレノイド制御装置１０は、自動車に搭載されたエンジンを目標状態に制御するために、エンジンに設けられたリニアソレノイド２４を通電制御するとともに、エンジンの燃料噴射制御及び点火制御等の制御をも実施するものである。
【００１８】
リニアソレノイド制御装置１０には制御ＩＣ１２が備えられている。この制御ＩＣ１２は、例えば変速機コントロール用のＣＰＵによって算出されたリニアソレノイド２４に流すべき電流を表すデータ（目標電流値）に従い、リニアソレノイド２４に流れる電流をフィードバック制御する。
【００１９】
制御ＩＣ１２は、制御ＣＰＵ１４とＰＷＭ信号出力回路１６とデータ受渡用ＲＡＭ１８とを備えている。制御ＣＰＵ１４は、リニアソレノイド２４をＰＷＭ信号にてデューティ駆動するための制御指令値としてのデューティ比を算出し、その検出結果をＰＷＭデータ（駆動データ）としてＰＷＭ信号出力回路１６に出力する。
【００２０】
ＰＷＭ信号出力回路１６は、制御ＣＰＵ１４からリニアソレノイド２４に対するＰＷＭデータを読み込み、リニアソレノイド２４をデューティ駆動するための制御信号としてのＰＷＭ信号ＳＧ１を生成する。また、ＰＷＭ信号出力回路１６はＰＷＭ信号ＳＧ１の出力開始時期に制御ＣＰＵ１４に対して割込信号ＷＳ１を出力するようになっている。
【００２１】
一方、制御対象となるリニアソレノイド２４は、バッテリの正極（電源電圧Ｖｂ）からバッテリの負極（グランド）に至る電源ライン中に配設されている。電源ラインにおけるリニアソレノイド２４の電源Ｖｂ側には、スイッチング手段としてのＦＥＴ２２が設けられている。このＦＥＴ２２のゲート端子にはＰＷＭ信号ＳＧ１が入力される。ＰＷＭ信号ＳＧ１がＨレベルであるときにＦＥＴ２２はオン状態となり、バッテリからリニアソレノイド２４への通電経路を通電させる。逆に、ＰＷＭ信号ＳＧ１がＬレベルであるときにＦＥＴ２２はオフ状態となり、リニアソレノイド２４の通電経路を遮断する。
【００２２】
また、リニアソレノイド２４のグランド側には、検出手段としての電流検出用抵抗２６が設けられている。つまり、所定の電位差を生じる電源ライン中に、誘導性負荷としてのリニアソレノイド２４およびスイッチング素子としてのＦＥＴ２２が直列に接続され、この直列回路に対し電流検出用抵抗２６が直列に接続されている。この抵抗２６は、リニアソレノイド２４に流れる電流を検出するためのものである。
【００２３】
電流検出用抵抗２６の両端はＡ／Ｄ変換器（Ａ／Ｄ変換手段）２８に接続されている。Ａ／Ｄ変換器２８は、制御ＣＰＵ１４から一定のＡ／Ｄ変換周期にて出力される起動信号ＫＳに基づいて起動される。Ａ／Ｄ変換器２８は、制御ＣＰＵ１４によって起動される毎に、リニアソレノイド２４に流れた電流を表す電流検出信号（電圧）を順に取り込んでデジタル値に変換し、Ａ／Ｄ変換が完了すると制御ＣＰＵ１４に対して割込信号ＷＳ２を出力する。
【００２４】
制御ＣＰＵ１４は、Ａ／Ｄ変換器２８から入力される割込信号ＷＳ２に基づいてＡ／Ｄ割込処理を実行する。このＡ／Ｄ割込処理では、Ａ／Ｄ変換器２８によって変換されたデジタル値をデータ受渡用ＲＡＭ１８に順次格納するとともに、データ受渡用ＲＡＭ１８に格納されたＰＷＭ信号ＳＧ１の１周期時間分に相当するデジタル値を平均することによりリニアソレノイド２４に流れる通電電流の平均電流値を算出する。また、制御ＣＰＵ１４はこの平均電流値の算出処理の後に、Ａ／Ｄ変換器２８の次回の起動時刻の設定処理を行う。
【００２５】
更に、制御ＣＰＵ１４は、ＰＷＭ信号出力回路１６から入力される割込信号ＷＳ１の出力時期に同期させて、前記リニアソレノイド２４を制御するためのデューティ比の算出を行うようになっている。
【００２６】
次に、リニアソレノイド制御装置１０の作用を説明する。
図１に示されるように、制御ＣＰＵ１４での機能構成として、フィードバック（以下、Ｆ／Ｂ）演算部３０と、割込時間設定部３２と、Ｆ／Ｂ演算起動部３４と、平均値算出部３６とを有する。
【００２７】
平均値算出部３６は、Ａ／Ｄ変換器２８によって変換されたデジタル値をデータ受渡用ＲＡＭ１８に順次格納するとともに、データ受渡用ＲＡＭ１８に格納されたＰＷＭ信号ＳＧ１の１周期時間分に相当するデジタル値を平均することによりリニアソレノイド２４に流れる平均電流値を算出する。
【００２８】
Ｆ／Ｂ演算部３０は、リニアソレノイド２４の目標電流値と平均値算出部３６によって算出された平均電流値とを入力し、この目標電流値と平均電流値とに基づいてリニアソレノイド２４の通電電流が目標電流値となるように制御するためのデューティ比を算出する。
【００２９】
割込時間設定部３２は、ＰＷＭ信号出力回路１６の割込信号ＷＳ１に基づいて、フィードバック演算部３０によるデューティ比の算出時期を、ＰＷＭ信号出力回路１６のＰＷＭ信号ＳＧ１の出力時期に同期するように設定する。
【００３０】
割込時間設定部３２での割込時間設定処理に関し、より詳しくは、図２に示すように、制御ＣＰＵ１４は、ステップ１１０で割込信号ＷＳ１に基づいてＰＷＭ信号出力回路１６のＰＷＭ信号ＳＧ１の出力があったことを認識する。次に、ステップ１２０において、割込信号ＷＳ１が入力された時の現在時刻に対して所定時間αを加算することによりフィードバック演算部３０によるデューティ比の算出時期を設定する。この所定時間αは、ＰＷＭ信号ＳＧ１の出力周期ωから少なくともフィードバック演算部３０の演算に要する実行時間βだけ減算した値に設定される。
【００３１】
Ｆ／Ｂ演算起動部３４は、割込時間設定部３２によって設定された時刻になると、フィードバック演算部３０によるデューティ比の算出処理を起動させる。Ｆ／Ｂ演算起動部３４によるフィードバック演算部３０の起動処理に関し、より詳しくは、図３に示すように、制御ＣＰＵ１４は、ステップ２１０でフィードバック演算部３０を実行してＰＷＭ信号のデューティ比を算出し、ステップ２２０にてその算出したＰＷＭデューティ比をレジスタに設定して処理を終了する。
【００３２】
この図２、図３の処理を図式化したのが図４である。図４に示すように、ＰＷＭ信号出力回路１６の割込信号ＷＳ１が入力されると、そのときの現在時刻に対して所定時間αを加算することによりフィードバック演算部３０の起動時間が設定される。そして、時間が経過してその設定された起動時間になると、フィードバック演算部３０が起動されてＰＷＭ信号のデューティ比が算出される。
【００３３】
さて、本実施の形態は、以下の効果がある。
・ フィードバック演算部３０によるデューティ比の算出処理はＰＷＭ信号出力回路１６からのＰＷＭ信号ＳＧ１の出力時期に同期して実行されるため、デューティ比がＰＷＭ信号出力回路１６のＰＷＭ信号ＳＧ１に反映されるまでの時間は一定となり、リニアソレノイド２４の制御精度が向上する。また、フィードバック演算部３０によるフィードバック演算はＰＷＭ信号出力回路１６のＰＷＭ信号ＳＧ１の出力時期に同期して１回のみ実行されるため、制御ＣＰＵ１４の演算処理負荷の増加を抑制することができる。
【００３４】
・ リニアソレノイド２４を制御するに当たって、フィードバック演算部３０が制御に用いるデジタル値が、検出信号に対して遅れを生じることはない。よって、リニアソレノイド２４の通電電流を示す平均電流値も検出信号に対して遅れがなく、デューティ比が良好に算出され、リニアソレノイド２４の制御精度が向上する。
【００３５】
・ フィードバック演算部３０によって算出された最新のデューティ比をＰＷＭ信号出力回路１６のＰＷＭ信号ＳＧ１の出力時期に反映させることができ、リニアソレノイド２４の制御精度が向上する。
【００３６】
なお、実施の形態は、次のように変更してもよい。
・ フィードバック演算部３０の起動時間を設定する際の所定時間αを固定値と従って、他の優先度の高い割込処理の量に応じて所定時間αを可変とするようにしてもよい。
【００３７】
・ 上記実施形態では、リニアソレノイド２４のフィードバック制御装置に具体化したが、これに限定されず、制御対象の動作状態を検出して目標値となるようにフィードバック制御を行うものに具体化することができる。
【００３８】
次に、上記各実施形態から把握できる他の技術的思想を、以下に記載する。
・ 制御対象の動作状態を検出手段にて検出して一定周期で変化する検出信号を出力する工程と、前記検出信号の前記一定周期に相当する前記検出信号の平均値信号を算出する平均値算出工程と、前記制御対象の動作状態の目標値と、前記平均値信号とに基づいて前記制御対象の動作状態を目標値となるように制御するための制御指令値を算出するフィードバック演算工程と、前記制御指令値に基づいて前記一定周期にて前記制御対象を制御するための制御信号を出力する出力工程と、を備えたフィードバック制御方法において、前記フィードバック演算工程を、前記出力工程における制御信号の出力時期に同期して実行させるようにしたことを特徴とするフィードバック制御方法。
【図面の簡単な説明】
【図１】本発明が適用されたリニアソレノイド制御装置の構成を表す機能ブロック図。
【図２】制御装置が実行する起動時間設定制御を示すフローチャート。
【図３】制御装置が実行するフィードバック演算処理を示すフローチャート。
【図４】フィードバック演算の実行タイミングを示す説明図。
【符号の説明】
１２…制御ＩＣ、１４…制御部としての制御ＣＰＵ、１６…出力手段としてのＰＷＭ信号出力回路、１８…記憶手段としてのデータ受渡用ＲＡＭ、２４…リニアソレノイド、２６…電流検出用抵抗、２８…Ａ／Ｄ変換器、３０…フィードバック演算部、３２…割込時間設定部、３６…平均値算出部、ＷＳ１，ＷＳ２…割込信号、β…実行時間。
【発明の属する技術分野】
本発明は、制御対象の動作状態を目標動作状態に制御するためのフィードバック制御装置に関する。
【０００２】
【従来の技術】
従来より、電磁弁や電磁式のアクチュエータには、例えばその動力源としてリニアソレノイドが設けられており、電磁弁の開度やアクチュエータの変位量を調整する際には、その変位量を検出し、その検出変位量が目標変位量となるようにフィードバック制御が行われる。この変位量はリニアソレノイドを流れる電流値に基づいて検出することができるため、リニアソレノイドの通電電流値を検出し、その通電電流値が目標変位量に応じた目標電流値となるようにフィードバック制御が行われるようになっている。
【０００３】
このような誘導性負荷に流れる電流をフィードバック制御する技術として、例えば特許文献１に示される制御装置が提案されている。この制御装置は、自動車に搭載された電磁弁に組み込まれたリニアソレノイド制御装置である。このリニアソレノイド制御装置において、制御ＣＰＵは例えばホストＣＰＵから入力される目標電流値とリニアソレノイドに実際に流れた実電流値（検出電流値）との偏差に基づき、リニアソレノイドをデューティ駆動するためのデューティ比を算出するフィードバック演算を実行する。ＰＷＭ信号出力回路は、制御ＣＰＵによって算出されたデューティ比に対応したＰＷＭ信号を所定の一定周期にて出力することで、スイッチング素子をデューティ駆動することによりリニアソレノイドを通電駆動する。また、リニアソレノイドの通電経路に設けられた電流検出用抵抗の両端電圧はＡ／Ｄ変換器にてＡ／Ｄ変換され、リニアソレノイドに流れた電流を表す検出電流値として、Ａ／Ｄデータ受渡用ＲＡＭに入力される。制御ＣＰＵはＰＷＭ信号出力回路から出力されるＰＷＭ信号の一定周期よりも短い周期にてＡ／Ｄ変換器を起動させる。そして、制御ＣＰＵは、Ａ／Ｄデータ受渡用ＲＡＭからＰＷＭ信号のｍ周期時間（ｍは整数）分の複数の検出電流値を取り込み、該取り込んだ検出電流値を算術平均することにより、ｍ周期時間内の平均電流値を算出する。この後、制御ＣＰＵは、前記ＰＷＭ信号の一定周期よりも長い所定周期毎に平均電流値と目標電流値とに基づきフィードバック演算を行い、ＰＷＭ信号用のデューティ比を算出する。そして、このように算出された最新のデューティ比がＰＷＭ信号出力回路の各出力周期に反映されてそのデューティ比に応じたＰＷＭ信号が出力され、リニアソレノイドが通電駆動されることとなる。
【０００４】
【特許文献１】
特開平１１−３０８１０７号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、特許文献１の制御方法では、制御ＣＰＵによるフィードバック演算は、ＰＷＭ信号の一定周期よりも長い所定周期にて実行されるため、ＰＷＭ信号の複数の出力周期にわたって同一のデューティ比によるＰＷＭ信号が出力されることとなる。従って、デューティ比が保持されている期間においては、検出電流値が変化して平均電流値が変化しても新たなデューティ比の算出が行われず、前回のデューティ比に応じたＰＷＭ信号に基づいてリニアソレノイドが通電駆動されるため、リニアソレノイドの制御精度が低下するという問題がある。
【０００６】
このような問題を解決するために、制御ＣＰＵによるフィードバック演算の周期をＰＷＭ信号の一定周期よりも短く設定して新たなデューティ比を算出し、その新たなデューティ比をＰＷＭ信号に反映させることが考えられる。ところが、この場合には制御ＣＰＵの演算処理負荷が大きくなるため、優先度の高い他の割込処理をも行うことができる演算処理能力の高い制御装置を用いたり、又はリニアソレノイド専用の制御装置を用いなければならず、これらの場合にはコストが高くなる。また、フィードバック演算をＰＷＭ信号の一定周期よりも短い周期で実行するものでは、その演算結果をＰＷＭ信号の各出力周期に反映させることができるものの、演算結果を反映させるまでの期間が長くなる。そのため、算出されたデューティ比が、ＰＷＭ信号の出力タイミングにおいて必要とされる値とは異なってしまうおそれがあり、リニアソレノイドの制御精度が低下するという問題もある。
【０００７】
本発明は、こうした問題に鑑みてなされたものであり、その目的は、制御装置の演算処理負荷の増加を抑制しつつ、制御対象の制御精度を向上させることができるフィードバック制御装置を提供することにある。
【０００８】
【課題を解決するための手段】
以下、上記目的を達成するための手段及びその作用効果について記載する。
（１）請求項１に記載の発明は、制御対象の動作状態を検出し、該動作状態に対応して一定周期で変化する検出信号を出力する検出手段と、前記検出信号の前記一定周期に相当する前記検出信号の平均値を算出する平均値算出部と、前記制御対象の動作状態の目標値と、前記平均値とに基づいて前記制御対象の動作状態を目標値となるように制御するための制御指令値を算出するフィードバック演算部と、前記フィードバック演算部の制御指令値に基づいて前記制御対象を制御するための制御信号について、これをその出力周期である前記一定周期内において出力するもの、すなわち前記出力周期の前半期間において前記制御信号の出力を実行し、前記出力周期の後半期間において前記制御信号の出力を停止する出力手段と、前記検出手段の検出信号を前記一定周期よりも短いＡ／Ｄ変換周期毎に取り込み、この取り込んだ検出信号をデジタル値に変換するＡ／Ｄ変換手段と、前記Ａ／Ｄ変換手段にて得られた前記検出信号の１周期時間分のデジタル値を順次記憶する記憶手段とを備えたフィードバック制御装置において、前記平均値算出部による前記平均値の算出は、前記記憶手段から取り込まれる前記検出信号の１周期時間分に相当するデジタル値に基づいて実行されるものであり、前記フィードバック演算部による前記制御指令値の算出は、前記出力手段の制御信号の出力時期に同期して実行され、且つ前記制御信号の出力周期の後半期間において実行され、且つ同後半期間において前記Ａ／Ｄ変換手段を通じて実行される複数のＡ／Ｄ変換のうちの最後のＡ／Ｄ変換よりも前に実行されるものであることを要旨としている。
【０００９】
この構成によれば、フィードバック演算部による制御指令値の算出処理は出力手段からの制御信号の出力時期に同期して実行されるため、制御指令値が出力手段の制御信号に反映されるまでの時間は一定となり、制御対象の制御精度が向上する。また、フィードバック演算は出力手段の制御信号の出力時期に同期して１回のみ実行されるため、演算処理負荷の増加を抑制することができる。また、この構成によれば、制御対象を制御するに当たって、フィードバック演算部が制御に用いる制御対象の動作状態を表すデジタル値が、検出信号に対して遅れを生じることはない。よって、制御対象の動作状態を示す平均値も検出信号に対して遅れがなく、制御指令値が良好に算出され、制御対象の制御精度が向上する。
【００１０】
（２）請求項２に記載の発明は、請求項１に記載のフィードバック制御装置において、前記フィードバック演算部による前記制御指令値の算出は、前記出力手段の制御信号の出力周期である前記一定周期の間に１回だけ実行されるものであることを要旨としている。
【００１１】
（３）請求項３に記載の発明は、請求項１または２に記載のフィードバック制御装置において、前記制御信号の出力時期に同期する前記制御指令値の算出時期は、少なくとも前記フィードバック演算部での演算に要する時間を含む時間だけ前記出力手段の制御信号の出力時期よりも早い時期に設定されることを要旨としている。
この構成によれば、フィードバック演算部によって算出された最新の制御指令値を出力手段の制御信号の出力時期に反映させることができ、制御対象の制御精度が向上する。
【００１２】
（４）請求項４に記載の発明は、制御対象の動作状態を検出し、該動作状態に対応して一定周期で変化する検出信号を出力する検出手段と、前記検出信号の前記一定周期に相当する前記検出信号の平均値を算出する平均値算出部と、前記制御対象の動作状態の目標値と、前記平均値とに基づいて前記制御対象の動作状態を目標値となるように制御するための制御指令値を算出するフィードバック演算部と、前記フィードバック演算部の制御指令値に基づいて前記制御対象を制御するための制御信号について、これをその出力周期である前記一定周期内において出力するもの、すなわち前記出力周期の前半期間において前記制御信号の出力を実行し、前記出力周期の後半期間において前記制御信号の出力を停止する出力手段と、前記検出手段の検出信号を前記一定周期よりも短いＡ／Ｄ変換周期毎に取り込み、この取り込んだ検出信号をデジタル値に変換するＡ／Ｄ変換手段と、前記Ａ／Ｄ変換手段にて得られた前記検出信号の１周期時間分のデジタル値を順次記憶する記憶手段とを備えたフィードバック制御装置において、前記平均値算出部による前記平均値の算出は、前記記憶手段から取り込まれる前記検出信号の１周期時間分に相当するデジタル値に基づいて実行されるものであり、前記フィードバック演算部による前記制御指令値の算出は、前記出力手段の制御信号の出力時期に同期して実行され、且つ前記制御信号の出力周期の後半期間において実行され、且つ同後半期間において前記Ａ／Ｄ変換手段を通じて実行される複数のＡ／Ｄ変換のうちの最後のＡ／Ｄ変換よりも前に実行され、且つ少なくとも前記フィードバック演算部での演算に要する時間を含む時間だけ前記出力手段の制御信号の出力時期よりも早い時期に実行され、且つ前記出力手段の制御信号の出力周期である前記一定周期の間に１回だけ実行されるものであり、前記制御指令値の算出に際して前記平均値算出部により算出された前記平均値が前記フィードバック演算部に入力され、この入力された平均値と前記目標値とに基づいて前記制御指令値の算出が実行されることを要旨としている。
この構成によっても、請求項１に記載の発明の作用効果に準じた作用効果を奏することができるようになる。
【００１３】
（５）請求項５に記載の発明は、請求項１〜４のいずれか一項に記載のフィードバック制御装置において、前記平均値算出部による前記平均値の算出は、前記検出信号の１周期時間分に相当するデジタル値であって、前記検出手段の検出信号に対して遅れを生じないものが前記記憶手段から取り込まれて実行されるものであることを要旨としている。
【００１４】
（６）請求項６に記載の発明は、請求項１〜５のいずれか一項に記載のフィードバック制御装置において、前記フィードバック演算部による前記制御指令値の算出時期を前記出力手段の制御信号の出力時期に同期させて設定する設定部と、前記設定部によって設定された時期に前記フィードバック演算部による前記制御指令値の算出処理を実行させる起動部とを備えることを要旨としている。
この構成のように、設定部によってフィードバック演算部による制御指令値の算出時期を、出力回路の制御信号の出力時期に同期させて設定し、設定部によって設定された時期にフィードバック演算部による制御指令値の算出処理を実行させることができる。
【００１５】
（７）請求項７に記載の発明は、請求項６に記載のフィードバック制御装置において、前記設定部による前記制御指令値の算出時期の同期は、前記出力手段の制御信号の出力が認識された際にそのときの時刻に対して所定の時間が加算され、この加算により得られた値に基づく前記制御指令値の算出時期の設定を通じて実行されるものであることを要旨としている。
（８）請求項８に記載の発明は、請求項７に記載のフィードバック制御装置において、前記所定の時間として、前記フィードバック演算部での演算に要する時間を前記出力手段の制御信号の出力周期である前記一定周期から減算したものが設定されることを要旨としている。
【００１６】
【発明の実施の形態】
以下、本発明を具体化した一実施形態を図面に従って説明する。
図１は、本発明が適用されたリニアソレノイド制御装置１０の構成を表すブロック図である。
【００１７】
本実施形態のリニアソレノイド制御装置１０は、自動車に搭載されたエンジンを目標状態に制御するために、エンジンに設けられたリニアソレノイド２４を通電制御するとともに、エンジンの燃料噴射制御及び点火制御等の制御をも実施するものである。
【００１８】
リニアソレノイド制御装置１０には制御ＩＣ１２が備えられている。この制御ＩＣ１２は、例えば変速機コントロール用のＣＰＵによって算出されたリニアソレノイド２４に流すべき電流を表すデータ（目標電流値）に従い、リニアソレノイド２４に流れる電流をフィードバック制御する。
【００１９】
制御ＩＣ１２は、制御ＣＰＵ１４とＰＷＭ信号出力回路１６とデータ受渡用ＲＡＭ１８とを備えている。制御ＣＰＵ１４は、リニアソレノイド２４をＰＷＭ信号にてデューティ駆動するための制御指令値としてのデューティ比を算出し、その検出結果をＰＷＭデータ（駆動データ）としてＰＷＭ信号出力回路１６に出力する。
【００２０】
ＰＷＭ信号出力回路１６は、制御ＣＰＵ１４からリニアソレノイド２４に対するＰＷＭデータを読み込み、リニアソレノイド２４をデューティ駆動するための制御信号としてのＰＷＭ信号ＳＧ１を生成する。また、ＰＷＭ信号出力回路１６はＰＷＭ信号ＳＧ１の出力開始時期に制御ＣＰＵ１４に対して割込信号ＷＳ１を出力するようになっている。
【００２１】
一方、制御対象となるリニアソレノイド２４は、バッテリの正極（電源電圧Ｖｂ）からバッテリの負極（グランド）に至る電源ライン中に配設されている。電源ラインにおけるリニアソレノイド２４の電源Ｖｂ側には、スイッチング手段としてのＦＥＴ２２が設けられている。このＦＥＴ２２のゲート端子にはＰＷＭ信号ＳＧ１が入力される。ＰＷＭ信号ＳＧ１がＨレベルであるときにＦＥＴ２２はオン状態となり、バッテリからリニアソレノイド２４への通電経路を通電させる。逆に、ＰＷＭ信号ＳＧ１がＬレベルであるときにＦＥＴ２２はオフ状態となり、リニアソレノイド２４の通電経路を遮断する。
【００２２】
また、リニアソレノイド２４のグランド側には、検出手段としての電流検出用抵抗２６が設けられている。つまり、所定の電位差を生じる電源ライン中に、誘導性負荷としてのリニアソレノイド２４およびスイッチング素子としてのＦＥＴ２２が直列に接続され、この直列回路に対し電流検出用抵抗２６が直列に接続されている。この抵抗２６は、リニアソレノイド２４に流れる電流を検出するためのものである。
【００２３】
電流検出用抵抗２６の両端はＡ／Ｄ変換器（Ａ／Ｄ変換手段）２８に接続されている。Ａ／Ｄ変換器２８は、制御ＣＰＵ１４から一定のＡ／Ｄ変換周期にて出力される起動信号ＫＳに基づいて起動される。Ａ／Ｄ変換器２８は、制御ＣＰＵ１４によって起動される毎に、リニアソレノイド２４に流れた電流を表す電流検出信号（電圧）を順に取り込んでデジタル値に変換し、Ａ／Ｄ変換が完了すると制御ＣＰＵ１４に対して割込信号ＷＳ２を出力する。
【００２４】
制御ＣＰＵ１４は、Ａ／Ｄ変換器２８から入力される割込信号ＷＳ２に基づいてＡ／Ｄ割込処理を実行する。このＡ／Ｄ割込処理では、Ａ／Ｄ変換器２８によって変換されたデジタル値をデータ受渡用ＲＡＭ１８に順次格納するとともに、データ受渡用ＲＡＭ１８に格納されたＰＷＭ信号ＳＧ１の１周期時間分に相当するデジタル値を平均することによりリニアソレノイド２４に流れる通電電流の平均電流値を算出する。また、制御ＣＰＵ１４はこの平均電流値の算出処理の後に、Ａ／Ｄ変換器２８の次回の起動時刻の設定処理を行う。
【００２５】
更に、制御ＣＰＵ１４は、ＰＷＭ信号出力回路１６から入力される割込信号ＷＳ１の出力時期に同期させて、前記リニアソレノイド２４を制御するためのデューティ比の算出を行うようになっている。
【００２６】
次に、リニアソレノイド制御装置１０の作用を説明する。
図１に示されるように、制御ＣＰＵ１４での機能構成として、フィードバック（以下、Ｆ／Ｂ）演算部３０と、割込時間設定部３２と、Ｆ／Ｂ演算起動部３４と、平均値算出部３６とを有する。
【００２７】
平均値算出部３６は、Ａ／Ｄ変換器２８によって変換されたデジタル値をデータ受渡用ＲＡＭ１８に順次格納するとともに、データ受渡用ＲＡＭ１８に格納されたＰＷＭ信号ＳＧ１の１周期時間分に相当するデジタル値を平均することによりリニアソレノイド２４に流れる平均電流値を算出する。
【００２８】
Ｆ／Ｂ演算部３０は、リニアソレノイド２４の目標電流値と平均値算出部３６によって算出された平均電流値とを入力し、この目標電流値と平均電流値とに基づいてリニアソレノイド２４の通電電流が目標電流値となるように制御するためのデューティ比を算出する。
【００２９】
割込時間設定部３２は、ＰＷＭ信号出力回路１６の割込信号ＷＳ１に基づいて、フィードバック演算部３０によるデューティ比の算出時期を、ＰＷＭ信号出力回路１６のＰＷＭ信号ＳＧ１の出力時期に同期するように設定する。
【００３０】
割込時間設定部３２での割込時間設定処理に関し、より詳しくは、図２に示すように、制御ＣＰＵ１４は、ステップ１１０で割込信号ＷＳ１に基づいてＰＷＭ信号出力回路１６のＰＷＭ信号ＳＧ１の出力があったことを認識する。次に、ステップ１２０において、割込信号ＷＳ１が入力された時の現在時刻に対して所定時間αを加算することによりフィードバック演算部３０によるデューティ比の算出時期を設定する。この所定時間αは、ＰＷＭ信号ＳＧ１の出力周期ωから少なくともフィードバック演算部３０の演算に要する実行時間βだけ減算した値に設定される。
【００３１】
Ｆ／Ｂ演算起動部３４は、割込時間設定部３２によって設定された時刻になると、フィードバック演算部３０によるデューティ比の算出処理を起動させる。Ｆ／Ｂ演算起動部３４によるフィードバック演算部３０の起動処理に関し、より詳しくは、図３に示すように、制御ＣＰＵ１４は、ステップ２１０でフィードバック演算部３０を実行してＰＷＭ信号のデューティ比を算出し、ステップ２２０にてその算出したＰＷＭデューティ比をレジスタに設定して処理を終了する。
【００３２】
この図２、図３の処理を図式化したのが図４である。図４に示すように、ＰＷＭ信号出力回路１６の割込信号ＷＳ１が入力されると、そのときの現在時刻に対して所定時間αを加算することによりフィードバック演算部３０の起動時間が設定される。そして、時間が経過してその設定された起動時間になると、フィードバック演算部３０が起動されてＰＷＭ信号のデューティ比が算出される。
【００３３】
さて、本実施の形態は、以下の効果がある。
・ フィードバック演算部３０によるデューティ比の算出処理はＰＷＭ信号出力回路１６からのＰＷＭ信号ＳＧ１の出力時期に同期して実行されるため、デューティ比がＰＷＭ信号出力回路１６のＰＷＭ信号ＳＧ１に反映されるまでの時間は一定となり、リニアソレノイド２４の制御精度が向上する。また、フィードバック演算部３０によるフィードバック演算はＰＷＭ信号出力回路１６のＰＷＭ信号ＳＧ１の出力時期に同期して１回のみ実行されるため、制御ＣＰＵ１４の演算処理負荷の増加を抑制することができる。
【００３４】
・ リニアソレノイド２４を制御するに当たって、フィードバック演算部３０が制御に用いるデジタル値が、検出信号に対して遅れを生じることはない。よって、リニアソレノイド２４の通電電流を示す平均電流値も検出信号に対して遅れがなく、デューティ比が良好に算出され、リニアソレノイド２４の制御精度が向上する。
【００３５】
・ フィードバック演算部３０によって算出された最新のデューティ比をＰＷＭ信号出力回路１６のＰＷＭ信号ＳＧ１の出力時期に反映させることができ、リニアソレノイド２４の制御精度が向上する。
【００３６】
なお、実施の形態は、次のように変更してもよい。
・ フィードバック演算部３０の起動時間を設定する際の所定時間αを固定値と従って、他の優先度の高い割込処理の量に応じて所定時間αを可変とするようにしてもよい。
【００３７】
・ 上記実施形態では、リニアソレノイド２４のフィードバック制御装置に具体化したが、これに限定されず、制御対象の動作状態を検出して目標値となるようにフィードバック制御を行うものに具体化することができる。
【００３８】
次に、上記各実施形態から把握できる他の技術的思想を、以下に記載する。
・ 制御対象の動作状態を検出手段にて検出して一定周期で変化する検出信号を出力する工程と、前記検出信号の前記一定周期に相当する前記検出信号の平均値信号を算出する平均値算出工程と、前記制御対象の動作状態の目標値と、前記平均値信号とに基づいて前記制御対象の動作状態を目標値となるように制御するための制御指令値を算出するフィードバック演算工程と、前記制御指令値に基づいて前記一定周期にて前記制御対象を制御するための制御信号を出力する出力工程と、を備えたフィードバック制御方法において、前記フィードバック演算工程を、前記出力工程における制御信号の出力時期に同期して実行させるようにしたことを特徴とするフィードバック制御方法。
【図面の簡単な説明】
【図１】本発明が適用されたリニアソレノイド制御装置の構成を表す機能ブロック図。
【図２】制御装置が実行する起動時間設定制御を示すフローチャート。
【図３】制御装置が実行するフィードバック演算処理を示すフローチャート。
【図４】フィードバック演算の実行タイミングを示す説明図。
【符号の説明】
１２…制御ＩＣ、１４…制御部としての制御ＣＰＵ、１６…出力手段としてのＰＷＭ信号出力回路、１８…記憶手段としてのデータ受渡用ＲＡＭ、２４…リニアソレノイド、２６…電流検出用抵抗、２８…Ａ／Ｄ変換器、３０…フィードバック演算部、３２…割込時間設定部、３６…平均値算出部、ＷＳ１，ＷＳ２…割込信号、β…実行時間。
Claims (8)
- 制御対象の動作状態を検出し、該動作状態に対応して一定周期で変化する検出信号を出力する検出手段と、
前記検出信号の前記一定周期に相当する前記検出信号の平均値を算出する平均値算出部と、
前記制御対象の動作状態の目標値と、前記平均値とに基づいて前記制御対象の動作状態を目標値となるように制御するための制御指令値を算出するフィードバック演算部と、
前記フィードバック演算部の制御指令値に基づいて前記制御対象を制御するための制御信号について、これをその出力周期である前記一定周期内において出力するもの、すなわち前記出力周期の前半期間において前記制御信号の出力を実行し、前記出力周期の後半期間において前記制御信号の出力を停止する出力手段と、
前記検出手段の検出信号を前記一定周期よりも短いＡ／Ｄ変換周期毎に取り込み、この取り込んだ検出信号をデジタル値に変換するＡ／Ｄ変換手段と、
前記Ａ／Ｄ変換手段にて得られた前記検出信号の１周期時間分のデジタル値を順次記憶する記憶手段と
を備えたフィードバック制御装置において、
前記平均値算出部による前記平均値の算出は、前記記憶手段から取り込まれる前記検出信号の１周期時間分に相当するデジタル値に基づいて実行されるものであり、
前記フィードバック演算部による前記制御指令値の算出は、前記出力手段の制御信号の出力時期に同期して実行され、且つ前記制御信号の出力周期の後半期間において実行され、且つ同後半期間において前記Ａ／Ｄ変換手段を通じて実行される複数のＡ／Ｄ変換のうちの最後のＡ／Ｄ変換よりも前に実行されるものである
ことを特徴とするフィードバック制御装置。 - 請求項１に記載のフィードバック制御装置において、
前記フィードバック演算部による前記制御指令値の算出は、前記出力手段の制御信号の出力周期である前記一定周期の間に１回だけ実行されるものである
ことを特徴とするフィードバック制御装置。 - 請求項１または２に記載のフィードバック制御装置において、
前記制御信号の出力時期に同期する前記制御指令値の算出時期は、少なくとも前記フィードバック演算部での演算に要する時間を含む時間だけ前記出力手段の制御信号の出力時期よりも早い時期に設定される
ことを特徴とするフィードバック制御装置。 - 制御対象の動作状態を検出し、該動作状態に対応して一定周期で変化する検出信号を出力する検出手段と、
前記検出信号の前記一定周期に相当する前記検出信号の平均値を算出する平均値算出部と、
前記制御対象の動作状態の目標値と、前記平均値とに基づいて前記制御対象の動作状態を目標値となるように制御するための制御指令値を算出するフィードバック演算部と、
前記フィードバック演算部の制御指令値に基づいて前記制御対象を制御するための制御信号について、これをその出力周期である前記一定周期内において出力するもの、すなわち前記出力周期の前半期間において前記制御信号の出力を実行し、前記出力周期の後半期間において前記制御信号の出力を停止する出力手段と、
前記検出手段の検出信号を前記一定周期よりも短いＡ／Ｄ変換周期毎に取り込み、この取り込んだ検出信号をデジタル値に変換するＡ／Ｄ変換手段と、
前記Ａ／Ｄ変換手段にて得られた前記検出信号の１周期時間分のデジタル値を順次記憶する記憶手段と
を備えたフィードバック制御装置において、
前記平均値算出部による前記平均値の算出は、前記記憶手段から取り込まれる前記検出信号の１周期時間分に相当するデジタル値に基づいて実行されるものであり、
前記フィードバック演算部による前記制御指令値の算出は、前記出力手段の制御信号の出力時期に同期して実行され、且つ前記制御信号の出力周期の後半期間において実行され、且つ同後半期間において前記Ａ／Ｄ変換手段を通じて実行される複数のＡ／Ｄ変換のうちの最後のＡ／Ｄ変換よりも前に実行され、且つ少なくとも前記フィードバック演算部での演算に要する時間を含む時間だけ前記出力手段の制御信号の出力時期よりも早い時期に実行され、且つ前記出力手段の制御信号の出力周期である前記一定周期の間に１回だけ実行されるものであり、
前記制御指令値の算出に際して前記平均値算出部により算出された前記平均値が前記フィードバック演算部に入力され、この入力された平均値と前記目標値とに基づいて前記制御指令値の算出が実行される
ことを特徴とするフィードバック制御装置。 - 請求項１〜４のいずれか一項に記載のフィードバック制御装置において、
前記平均値算出部による前記平均値の算出は、前記検出信号の１周期時間分に相当するデジタル値であって、前記検出手段の検出信号に対して遅れを生じないものが前記記憶手段から取り込まれて実行されるものである
ことを特徴とするフィードバック制御装置。 - 請求項１〜５のいずれか一項に記載のフィードバック制御装置において、
前記フィードバック演算部による前記制御指令値の算出時期を前記出力手段の制御信号の出力時期に同期させて設定する設定部と、
前記設定部によって設定された時期に前記フィードバック演算部による前記制御指令値の算出処理を実行させる起動部とを備える
ことを特徴とするフィードバック制御装置。 - 請求項６に記載のフィードバック制御装置において、
前記設定部による前記制御指令値の算出時期の同期は、前記出力手段の制御信号の出力が認識された際にそのときの時刻に対して所定の時間が加算され、この加算により得られた値に基づく前記制御指令値の算出時期の設定を通じて実行されるものである
ことを特徴とするフィードバック制御装置。 - 請求項７に記載のフィードバック制御装置において、
前記所定の時間として、前記フィードバック演算部での演算に要する時間を前記出力手段の制御信号の出力周期である前記一定周期から減算したものが設定される
ことを特徴とするフィードバック制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002354838A JP4127039B2 (ja) | 2002-12-06 | 2002-12-06 | フィードバック制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002354838A JP4127039B2 (ja) | 2002-12-06 | 2002-12-06 | フィードバック制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004185543A JP2004185543A (ja) | 2004-07-02 |
| JP4127039B2 true JP4127039B2 (ja) | 2008-07-30 |
Family
ID=32755703
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002354838A Expired - Fee Related JP4127039B2 (ja) | 2002-12-06 | 2002-12-06 | フィードバック制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4127039B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5803361B2 (ja) * | 2011-07-12 | 2015-11-04 | いすゞ自動車株式会社 | アクチュエータの制御方法及びアクチュエータの制御装置 |
| JP6064747B2 (ja) * | 2013-03-29 | 2017-01-25 | 株式会社デンソー | 誘導性負荷制御装置 |
| JP6079620B2 (ja) * | 2013-12-27 | 2017-02-15 | 株式会社デンソー | 電磁弁制御装置 |
| JP6215743B2 (ja) * | 2014-03-19 | 2017-10-18 | 日立オートモティブシステムズ株式会社 | ソレノイドの制御装置 |
-
2002
- 2002-12-06 JP JP2002354838A patent/JP4127039B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004185543A (ja) | 2004-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5029663B2 (ja) | 燃料噴射制御装置 | |
| JP2010255444A (ja) | 内燃機関の燃料噴射制御装置及び方法 | |
| US9322410B2 (en) | Electric pump device | |
| JP6970823B2 (ja) | 燃料噴射制御装置 | |
| JP2010138738A (ja) | 内燃機関の制御装置 | |
| JP2002303180A (ja) | ２つの噴射過程間の間隔を監視するための方法および装置 | |
| JP4127039B2 (ja) | フィードバック制御装置 | |
| JPH04276156A (ja) | 可変量を検出する方法及び装置 | |
| JP4878118B2 (ja) | 電磁的なアクチュエータを流れる電流を閉ループ制御する方法 | |
| JP3901082B2 (ja) | Ａ／ｄ変換器制御装置 | |
| JP2022051146A (ja) | 噴射制御装置 | |
| JPH11117795A (ja) | 負荷の制御のための方法及び装置 | |
| WO2019087899A1 (ja) | 燃料噴射弁の制御装置、及び燃料噴射弁の制御方法 | |
| JP2013137028A (ja) | 内燃機関の燃料噴射制御装置及び方法 | |
| JP5900369B2 (ja) | 電磁弁駆動装置 | |
| JP5886685B2 (ja) | 内燃機関の燃料供給制御装置 | |
| JP3806701B2 (ja) | エンジンの電子ガバナ用アクチュエータの電流制御装置および電流制御方法 | |
| JP5849994B2 (ja) | アクチュエータ駆動装置 | |
| JP2006250123A (ja) | 電子制御装置 | |
| JP4089092B2 (ja) | インジェクタ制御装置 | |
| JPH1140416A (ja) | ソレノイド駆動装置 | |
| JP2007524338A (ja) | 特に動力車両における電動機制御装置 | |
| JP4052093B2 (ja) | 内燃機関の制御装置 | |
| JP3658931B2 (ja) | 内燃機関の制御装置 | |
| JP2012087621A (ja) | 電子スロットルバルブの制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050426 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070423 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070501 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070627 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080115 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080317 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080422 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080505 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4127039 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130523 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130523 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |