JP6215743B2 - ソレノイドの制御装置 - Google Patents

Description

本発明は、複数のソレノイドのフィードバック制御を実行するソレノイドの制御装置に関する。

特許文献１には、ソレノイドに直列に接続されたシャント抵抗を用いて、ソレノイドに流れる実電流を電圧信号として算出し、算出された電圧信号に基づくフィードバック制御を実行してソレノイドを駆動することが開示されている。

特開平０７−１９４１７５号公報

ところで、デューティ制御されるソレノイドに流れる実電流を測定する手段として、算出処理をＣＰＵ外部のＡＳＩＣ（Application Specific Integrated Circuit）等に組み込んでソレノイドの駆動周期毎に平均電流値を算出するものがある。このものにおいて、算出した平均電流値を取得してフィードバック制御を行う場合、ＡＳＩＣによる平均電流値の算出処理の遅れのため、直前の周期に流れる平均電流値が取得できず、その結果、フィードバック制御が１周期遅れとなる。このため、最新の電流値に基づくフィードバック制御を実行できず、制御性を悪化させる懸念があるが、このために駆動周期に同期した別個の割込み処理を設定するのはシステム構成上の制約となる。

そこで、このような問題点に対処し、本発明が解決しようとする課題は、最新の電流値に基づくフィードバック制御を実行できるソレノイドの制御装置を提供することにある。

前記課題を解決するために、本発明は、複数のソレノイドそれぞれに流れる電流値に基づき、前記複数のソレノイドを同一周期でかつ異なるタイミングでデューティ制御するソレノイドの制御装置において、前記電流値を、異なるタイミングでデューティ制御される他のソレノイドのデューティ出力波形に基づき設定したタイミングで取得し、取得した電流値に基づき次周期におけるデューティを決定する構成としたものである。

本発明によるソレノイドの制御装置によれば、デューティ制御の際、最新の電流値が取得可能となるため、電流フィードバックの応答性が向上する。

本発明によるソレノイドの制御装置の実施形態を示す概略図である。 前記ソレノイドの制御装置の制御ブロック図である。 ソレノイドが１つの場合の電流取得タイミングを示す線図である。 前記ソレノイドの制御装置における複数のソレノイドの電流取得タイミングを示す線図である。 前記複数のソレノイドのフィードバック制御を示すフローチャートである。 前記複数のソレノイドのフィードバック制御を示すフローチャートである。

以下、本発明の実施の一形態を添付図面に基づいて説明する。
図１は、本発明によるソレノイドの制御装置の一実施形態であって、例えば、ＣＶＴ（無段変速機）を備えた車両の駆動伝達系において、油圧ポンプ４により圧送される油圧経路を示す。

図１において、エンジン（内燃機関）１に接続されたトルクコンバータ２及び無段変速機３には、油圧ポンプ４からライン圧制御部５を介して油圧が供給される。

トルクコンバータ２への油圧の供給は、さらに、上記ライン圧制御部５からロックアップ圧制御部６を介して行われる。

無段変速機３は、プライマリプーリ（入力側プーリ）３１及びセカンダリプーリ（出力側プーリ）３２と、これらプーリ間に掛けられたＶベルト３３と、を含んで構成される。

入力側プーリ３１及び出力側プーリ３２には、それぞれ入力側プーリ圧制御部７及び出力側プーリ圧制御部８が設けられ、ライン圧制御部５から入力側プーリ圧制御部７及び出力側プーリ圧制御部８を介して各プーリに油圧を供給する。

ここで、上記各制御部５〜８には、それぞれ、油圧ポンプ４からの吐出圧を調圧するアクチュエータとして油圧制御弁駆動用のソレノイドが内蔵されており、各ソレノイドは、後述するＡＳＩＣ２０からの駆動信号によりデューティ制御されて駆動し、油圧ポンプ４からの吐出圧を制御部毎に調圧する。

本実施形態において、ライン圧制御部５及びロックアップ圧制御部６に内蔵された各ソレノイドは、同一周期かつ同一のタイミングでデューティ制御され、これらのソレノイドのグループをまとめてソレノイドＡとする。また、入力側プーリ圧制御部７及び出力側プーリ圧制御部８に内蔵された各ソレノイドは、同一周期かつ同一のタイミングでデューティ制御され、これらのソレノイドのグループをまとめてソレノイドＢとする。

図２の制御ブロック図において、ＣＰＵ１０は、ＡＳＩＣ２０を介してソレノイドＡ，Ｂと電気的に接続され、ＡＳＩＣ２０に各ソレノイドＡ，Ｂをデューティ制御して駆動させる駆動指示及びフィードバック制御を行う。

ＣＰＵ１０はまた、ＳＰＩ受信部１１と、フィードバック量演算部１２と、デューティ比算出部１３と、を有し、ＳＰＩ受信部１１は、後述するＡＳＩＣ２０内のＳＰＩ送信部２３から平均電流値を取得するようになっている。

フィードバック量演算部１２は、各種運転条件に基づいて設定される目標電流値と、ＳＰＩ受信部１１で受信した平均電流値とに基づいて適切なフィードバック量を演算する。

デューティ比算出部１３は、フィードバック量演算部１２で演算されたフィードバック量を基にソレノイドの駆動電流に対応する駆動信号（デューティ比）を算出して決定し、ＰＷＭパルスをＡＳＩＣ２０に出力する。

ＡＳＩＣ２０は、各ソレノイドＡ，Ｂをデューティ制御して駆動させる駆動回路を構成する出力ドライバ２１Ａ，２１Ｂと、電流算出部２２Ａ，２２Ｂと、ＳＰＩ送信部２３と、を有する。

出力ドライバ２１Ａは、ＣＰＵ１０からのＰＷＭパルスをソレノイドＡに印加してソレノイドＡをデューティ制御して駆動させる。出力ドライバ２１Ｂは、ＣＰＵ１０からのＰＷＭパルスをソレノイドＢに印加してソレノイドＢをデューティ制御して駆動させる。

電流算出部２２Ａは、ソレノイドＡに流れる実電流を検出して平均電流値を算出するようになっている。電流算出部２２Ｂも同様に、ソレノイドＢに流れる実電流を検出して平均電流値を算出するようになっている。算出された各平均電流値は、ＳＰＩ送信部２３によってＣＰＵ１０へ送信される。

次に、ソレノイドが１つの場合の電流値の取得及びフィードバック制御について図３を用いて説明する。

ソレノイドに、図３のようなデューティ出力波形のＰＷＭパルスが出力されると実電流が流れ、次いでＡＳＩＣ内の電流算出部により平均電流値が算出される。

平均電流値は、直前の周期に流れる実電流を基に１周期毎に算出され、以下に説明するタイミングでＣＰＵ内に取得される。

ＣＰＵによる平均電流値の取得は、ソレノイド自身の出力波形の立ち上がりエッジ間を１周期として、１周期毎に出力波形の立ち上がりに同期して設定したタイミング（電流取得タイミング）で上記平均電流値を取得する。

次いで、取得した平均電流値と目標電流値とに基づいて次周期におけるソレノイドのデューティ比を決定し、決定したデューティ比を、ＰＷＭパルス出力にフィードバックするフィードバック制御を実行する。

しかしながら、図３に示すように、ＡＳＩＣ内での平均電流値の算出処理の遅れのため、本来平均電流値を取得したいタイミングＴ１に対してＣＰＵによる平均電流値の取得可能な時期（取得可能時期）が遅くなる。

その結果、上記タイミングＴ１では、直前の周期の平均電流値を取得できず、平均電流値の取得、及び該平均電流値に基づくデューティ比の決定が１周期分遅れる（Ｔ２）。即ち、ＰＷＭパルス出力へのフィードバックが１周期分遅れてしまうことになる（図３中、電流取得タイミングから出力波形に向かう矢印のうち、破線は、本来行いたいＰＷＭパルス出力へのフィードバック、実線は、１周期分遅れたＰＷＭパルス出力へのフィードバックを示す）。

したがって、ソレノイド自身のデューティ出力波形の立ち上がりに設定した電流取得タイミングでは、直前の周期（最新）の電流値が取得できないため、最新の電流値に基づくフィードバック制御が行えず、電流フィードバックの応答性及び収束性が悪化することになる。

そこで、本実施形態では、かかる事態に対処するため、ソレノイドが複数ある場合に、ソレノイドの電流値を、同一周期でかつ異なるタイミングでデューティ制御される他のソレノイドのデューティ出力波形に基づいて設定されるタイミングで取得することにより、最新の電流値を基に次周期におけるデューティ比を決定して、ＰＷＭパルス出力へフィードバックできるように制御する。
具体的には、本実施形態において、ソレノイドＡに流れる電流を取得するタイミング（電流取得タイミング）を、異なるタイミングでデューティ制御されるソレノイドＢのデューティ出力波形に基づいて設定する。

かかる電流取得タイミングの詳細を、図４を参照して説明する。
図４に示すように、本実施形態では、ソレノイドＢを、ソレノイドＡの出力波形Ａと同一周期でかつ半周期遅らせて（又は早めて）デューティ制御し、ソレノイドＡの電流取得タイミングを、ソレノイドＢの出力波形Ｂの立ち上がりＴ３に同期して設定する。同様に、ソレノイドＢの電流取得タイミングを、ソレノイドＡの出力波形Ａの立ち上がりＴ４に同期して設定する。
即ち、ソレノイドＢを、出力波形Ｂの立ち上がりがソレノイドＡの電流取得可能時期内にあるようにデューティ制御する（又は、ソレノイドＡを、出力波形Ａの立ち上がりがソレノイドＢの電流取得可能時期内にあるようにデューティ制御する）。

これにより、直前の周期に各ソレノイドに流れる平均電流値を取得することができ、取得した平均電流値に基づき決定される次周期におけるデューティ比をフィードバックすることができる。
以下、各ソレノイドＡ，Ｂのフィードバック制御を、図５及び図６のフローチャートにしたがって説明する。

図５は、ソレノイドＡの出力波形Ａの立ち上がり、すなわち、ソレノイドＢの電流取得タイミングで取得した平均電流値に基づくフィードバック制御を示す。

ステップＳ１１では、ＣＰＵ１０のＳＰＩ受信部１１において、ソレノイドＢの平均電流値をＡＳＩＣ２０内のＳＰＩ送信部２３から取得する。

ステップＳ１２では、フィードバック量演算部１２において、ソレノイドＢの目標電流値と、ステップＳ１１で取得したソレノイドＢの平均電流値とを比較して、フィードバック量を演算する。

ステップＳ１３では、デューティ比算出部１３において、ステップＳ１２で演算したフィードバック量から次周期におけるソレノイドＢのデューティ比を算出して決定する。
次いで、ステップＳ１４では、ステップＳ１３で決定したデューティ比のＰＷＭパルスをソレノイドＢの出力ドライバ２１Ｂに出力する。

図６は、ソレノイドＢの出力波形Ｂの立ち上がり、すなわち、ソレノイドＡの電流算出タイミングで取得した平均電流値に基づくフィードバック制御を示す。
ステップＳ２１では、ＣＰＵ１０のＳＰＩ受信部１１において、ソレノイドＡの平均電流値をＡＳＩＣ２０内のＳＰＩ送信部２３から取得する。

ステップＳ２２では、フィードバック量演算部１２において、ソレノイドＡの目標電流値と、ステップＳ１１で取得したソレノイドＡの平均電流値とを比較して、フィードバック量を演算する。

ステップＳ２３では、デューティ比算出部１３において、ステップＳ２２で演算したフィードバック量から次周期におけるソレノイドＡのデューティ比を算出して決定する。
次いで、ステップＳ２４では、ステップＳ２３で決定したデューティ比のＰＷＭパルスをソレノイドＡの出力ドライバ２１Ａに出力する。

以上のように、本実施形態によれば、ＡＳＩＣ内での電流値算出処理の遅れによる電流値の取得の遅れが回避される。
したがって、最新の電流値に基づくフィードバック制御を実行できるので、電流フィードバックの応答性が向上する。

また、駆動周期に同期した電流取得用の別個の割込み処理を新たに設定することなく、最新の電流値が取得可能となるので、処理負荷が増加することなく、実装可能となる。

尚、上記実施形態では、無段変速機（ＣＶＴ）を備えたものに適用したが、これに限られず、自動変速機（ＡＴ）、デュアルクラッチトランスミッション（ＤＣＴ）等の種類を問わず、複数のソレノイド（ソレノイド）を備えた変速機又は変速機構であれば適用可能である。

また、上記実施形態では、４つのソレノイドを、同一のタイミングでデューティ制御されるソレノイド毎に２つのグループに分け、２つのグループそれぞれを同一周期でかつ相互に異なるタイミングでデューティ制御するものに適用したが、これに限られるものではない。
即ち、同一のタイミングでデューティ制御されるソレノイド毎に３つ以上のグループに分け、グループそれぞれを同一周期でかつ相互に異なるタイミングでデューティ制御するものに適用してもよく、また、上記のようにグループ分けせずに、複数のソレノイドそれぞれを同一周期でかつ相互に異なるタイミングでデューティ制御するものに適用してもよい。

さらに、上記実施形態では、ソレノイドＡの出力波形Ａに対して、ソレノイドＢの出力波形Ｂを半周期遅らせる構成としたが、これに限られず、同一周期でかつ各電流取得タイミングが平均電流値の取得可能時期内にあるような設定であれば、あらゆる周期分遅らせる（又は早める）構成としてもよい。

さらにまた、上記実施形態では、電流取得タイミングで平均電流値を取得する構成としたが、これに限られず、ＡＳＩＣ内にソレノイドの故障検出部を設け、検出された故障情報も上記タイミングで取得する構成としてもよい。これにより、平均電流値以外の情報の取得のための別個の割込み処理を設定する必要がないので、処理負荷が軽減される。

また、一方のソレノイドの故障が検出され、ソレノイドが正常に駆動しないときに、デューティ比の出力自体が停止しても、上記タイミングで実行される電流値の取得自体は行われるため、電流値を取得することができる。これにより、一方のソレノイドの故障に関わらず、他方のソレノイドのフィードバック制御を正常に行うことができる。

尚、図示の実施形態はあくまで本発明を例示するものであり、本発明は、説明した実施形態により直接的に示されるものに加え、特許請求の範囲内で当業者によりなされる各種の改良・変更を包含するものであることは言うまでもない。

１…エンジン（内燃機関）
２…トルクコンバータ
３…無段変速機（ＣＶＴ）
３１…プライマリプーリ（入力側プーリ）
３２…セカンダリプーリ（出力側プーリ）
４…油圧ポンプ
５…ライン圧制御部
６…ロックアップ圧制御部
７…入力側プーリ圧制御部
８…出力側プーリ圧制御部
１０…ＣＰＵ
１１…ＳＰＩ受信部
１２…フィードバック量演算部
１３…デューティ比算出部
２０…ＡＳＩＣ
２１Ａ，２１Ｂ…出力ドライバ
２２Ａ，２２Ｂ…電流算出部
２３…ＳＰＩ送信部

Claims (3)

1. 複数のソレノイドそれぞれに流れる電流値に基づき、前記複数のソレノイドを同一周期でかつ異なるタイミングでデューティ制御するソレノイドの制御装置において、
   前記電流値を、異なるタイミングでデューティ制御される他のソレノイドのデューティ出力波形に基づき設定したタイミングで取得し、取得した電流値に基づき次周期におけるデューティを決定する、ソレノイドの制御装置。
2. 異なるタイミングでデューティ制御される他のソレノイドのデューティ出力波形に基づき設定したタイミングは、前記デューティ出力波形の立ち上がりである、請求項１に記載のソレノイドの制御装置。
3. 前記電流値は、前記デューティ制御されるソレノイドの駆動周期毎の平均電流値である、請求項１又は２に記載のソレノイドの制御装置。