JP4126498B2 - 電子計算装置および計算表示処理プログラム - Google Patents

電子計算装置および計算表示処理プログラム Download PDF

Info

Publication number
JP4126498B2
JP4126498B2 JP2004158021A JP2004158021A JP4126498B2 JP 4126498 B2 JP4126498 B2 JP 4126498B2 JP 2004158021 A JP2004158021 A JP 2004158021A JP 2004158021 A JP2004158021 A JP 2004158021A JP 4126498 B2 JP4126498 B2 JP 4126498B2
Authority
JP
Japan
Prior art keywords
expression
calculation
value
converted
arithmetic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004158021A
Other languages
English (en)
Other versions
JP2005339265A5 (ja
JP2005339265A (ja
Inventor
学 伊草
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2004158021A priority Critical patent/JP4126498B2/ja
Publication of JP2005339265A publication Critical patent/JP2005339265A/ja
Publication of JP2005339265A5 publication Critical patent/JP2005339265A5/ja
Application granted granted Critical
Publication of JP4126498B2 publication Critical patent/JP4126498B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Calculators And Similar Devices (AREA)

Description

本発明は、例えば任意の演算式に応じた演算結果を数式の形態に変換して表示するための電子計算装置および計算表示処理プログラムに関する。
従来から一般に汎用されている関数電卓等と呼ばれる電子計算装置では、通常の四則計算の他に、三角関数や逆三角関数、無理数、べき関数、2乗根、3乗根等、様々な種類の計算が行なえるようになっている。
このような従来の電子計算装置にあって、例えば「sin-10.5」の逆三角関数の式を入力して計算を実行すると、その解は「0.523598…」と全て小数値からなる実数で表示される。
また、例えば「cos(6/π)」の三角関数の式を入力して計算を実行すると、その解は「0.8660254…」と全て小数値からなる実数で表示される。
さらに、例えば「2/(√5+√3)」の無理数を含む式を入力して計算を実行すると、その解は「0.5040171…」と全て小数値からなる実数で表示される。
このように、従来の電子計算装置では、計算対象として入力される計算式が、三角関数や逆三角関数、無理数等、どのような種類の計算式であっても、その解は整数値や小数値からなる実数として表示されるようになっている。
しかし、大学や高校等の教育現場における数学の学習過程では、例えば前記逆三角関数である「sin-10.5」の解は、その計算種類に適したπと分数を組み合わせた形式のπ分数「π/6」として習得され、また、例えば前記三角関数である「cos(6/π)」の解は、その計算種類に適したルートと分数を組み合わせた√分数「√(3/2)」として習得され、さらに、例えば前記無理数を含む式である「2/(√5+√3)」の解は、その計算種類に適したルートの加減式「√5−√3」として習得されるので、特に、この種の計算を要する教育現場や研究機関にあっては、前記従来の電子計算装置のように、どの様な種類の計算式に対してもその解が整数や小数の実数形式で表示されてしまうと、該解が結果として同じ値であっても、解の見通しが非常につけにくい。
そこで、整数や小数の実数形式からなる数値を、特定の数式の形態に変換して表示する装置が同出願人により出願されている。
1つ目は、小数を分数(有理数)に変換して表示する電子計算装置である(特許文献1参照。)。
2つ目は、三角関数やべき関数などの解をπ分数に変換して表示する計算装置である(特許文献2参照。)。
3つ目は、小数以下の値(小数部)を有する実数を、平方根の和または差の計算式に変換して表示する平方根記号表示制御装置である(特許文献3参照。)。
4つ目は、小数部を持つ実数を平方根記号(√)を含む多項式に変換して表示する平方根記号表示制御装置である(特許文献4参照。)。
特開平11−282807号公報 特開2000−057100号公報 特開2003−030159号公報 特開2003−203057号公報
しかしながら、前記同一出願人により出願された従来の電子計算装置や平方根記号表示制御装置では、そのそれぞれの装置において当該装置特定の種類の数式に変換した形態での表示ができるものの、例えばある演算結果については分数(有理数)に変換して表示したり、またある演算結果についてはπ分数に変換して表示したりするなど、任意の演算結果により得られた実数値に応じて最適な種類の数式形態に変換して表示することはできない問題がある。
そこで、前記従来の電子計算装置や平方根記号表示制御装置の技術を組み合わせることで、演算結果の実数値を適宜最適な種類の数式形態に変換して表示するように構成することが考えられるものの、個々の装置の数値変換処理では該装置特定の種類の数式について表示可能な桁数範囲で最大限精密な計算処理を行って変換表示するため、これらを単に組み合わせた装置では、より高性能で高価な演算処理ユニット(CPU)が必要になるばかりでなく、例えば中学生や高校生レベルの教育現場では、変換された数式内の桁数が多く精密過ぎることがあり、逆に解の見通しがつけにくい問題が生じる。
本発明は、前記のような問題に鑑みなされたもので、例えば中高生レベルの教育現場にあっても、演算結果に応じて最適な種類の数式に変換した見通しのよい解を表示することが可能になる電子計算装置および計算表示処理プログラムを提供することを目的とする。
本発明の請求項1に係る電子計算装置は、演算式を入力する式入力手段と、この式入力手段により入力された演算式に従い演算処理する演算手段と、m√n(m、nは変数)で表される√項を少なくとも1つ含む数式の各変数に所定の範囲内の整数値を順次代入して計算する√数式変換手段と、この√数式変換手段により計算された値が前記演算手段で演算された結果の数値データと所定の誤差範囲内であるか否かを判断する誤差判断手段と、この誤差判断手段により所定の誤差範囲内であると判断された場合には、前記√数式変換手段により代入された整数値を√項の変数の値とした数式を前記演算式の演算結果として表示させる表示制御手段と、前記誤差判断手段により所定の誤差範囲内であると判断される値が前記√数式変換手段により算出されなかった場合には、前記演算手段で演算された結果の数値データをπを含む分数式の表示形態に変換して表示させる別形式表示制御手段と、を備えたことを特徴とする。
本発明の請求項2に係る電子計算装置は、請求項1に記載の電子計算装置であって、前記√数式変換手段により代入計算が行われる前に、前記演算手段による演算結果の数値データを分数式に変換する分数式変換手段と、この分数式変換手段により変換された分数式が所定の桁数に収まるか否かを判断する分数式桁数判断手段と、この分数式桁数判断手段により前記変換された分数式が所定の桁数に収まると判断された場合には、当該変換された分数式の表示形態で前記演算式の演算結果を表示させる分数表示制御手段と、前記分数式桁数判断手段により変換された分数式が所定の桁数に収まらないと判断された場合には、前記√数式変換手により代入計算を行わせる制御手段と、を備えたことを特徴とする。
本発明の請求項1(請求項3)に係る電子計算装置(計算表示処理プログラム)によれば、任意の演算式を入力したことによる演算結果を、単なる実数値の羅列ではなく、例えば中高生レベルの教育現場にあって各パラメータを見通しのよい桁数範囲内に抑えた√を含む数式の表示形態またはπを含む分数式の数式表示形態として表示できるようになる。
よって、例えば中高生レベルの教育現場にあっても、演算結果に応じて最適な種類の数式に変換した見通しのよい解を表示することが可能になる電子計算装置および計算表示処理プログラムを提供できる。
以下図面により本発明の実施の形態について説明する。
図1は、本発明の実施形態に係わる電子計算装置の電子回路の構成を示すブロック図である。
この電子計算装置は、コンピュータ等からなる制御部(CPU)11を備えている。
制御部(CPU)11は、キー入力部12によるキー操作信号に応じて、ROM13に予め記憶されている計算装置制御用プログラム、あるいは外部記録媒体18から記録媒体読み取り部17を介して読み取られる計算装置制御用プログラム、あるいは通信ネットワーク(インターネット)上のWebサーバ(この場合はプログラムサーバ)20から通信部19を介してダウンロードされる計算装置制御用プログラムを起動させ、RAM14をワーク(作業用)メモリとして回路各部の動作の制御を行なうものである。
この制御部(CPU)11には、前記キー入力部12、ROM13、記録媒体読み取り部17、通信部19、RAM14が接続されると共に、表示駆動回路15を介して液晶表示部16が接続される。
キー入力部12には、数値キー,演算子キー,関数キー等の各種の数値・記号キー群からなるデータ入力キー12aが備えられると共に、選択あるいは入力されたデータの設定や計算の実行を指示する際に操作される「実行」キー12b、ユーザ任意の演算式を入力して表示させる状態に設定するための「演算入力」キー12c、[DEG]モードや[RAD]モードなどの演算モードを切り換える際に操作される「モード」キー12d、表示画面上でのカーソルの移動やデータ選択等を行なう際に操作されるカーソルキー「↑」「↓」「←」「→」12e等が備えられる。
ROM13には、本電子計算装置の電子回路における全体の処理を司るシステムプログラムデータが予め記憶されると共に、図3乃至図6に示す演算表示制御処理等、各種の動作モードの処理を司るサブプログラムデータである制御プログラムデータも予め記憶される。
図2は、前記電子計算装置のRAM14に備えられるデータメモリの構成を示す図である。
RAM14には、表示データメモリ14a、入力データメモリ14b、演算結果データメモリ14c、符号待避メモリ14d、整数部待避メモリ14e、第1変換データ[(a/b)]メモリ14f、第2変換データ[(a+b√c)/d]メモリ14g、第3変換データ[(a√b±c√d)/e]メモリ14h、第4変換データ[(a/b)π]メモリ14i、変数aメモリ14j〜変数eメモリ14n、候補データメモリ14o、及びワークメモリ14p等の各種のデータメモリが備えられる。
表示データメモリ14aには、前記各種の動作モードにおいて液晶表示部16に表示すべき表示データがビットマップのパターンデータとして展開されて記憶される。
入力データメモリ14bには、キー入力部12の操作により入力された計算式等の入力データが記憶される。
演算結果データメモリ14cには、前記入力データメモリ14bに記憶された演算式に応じた計算結果の解が整数あるいは小数の実数値のまま記憶される。
符号退避メモリ14dには、前記演算結果データメモリ14cに記憶された演算式の計算結果から抽出退避された符号のデータが記憶される。
整数部待避メモリ14eには、前記演算結果データメモリ14cに記憶された演算式の計算結果から抽出退避された整数部のデータが記憶される。
第1変換データ[(a/b)]メモリ14f乃至第4変換データ[(a/b)π]メモリ14iには、前記演算結果データメモリ14cに記憶された演算式の計算結果の解が、当該解の値に応じて最適な種類の数式に変換されて記憶される。
第1変換データ[(a/b)]メモリ14fには、前記演算結果データメモリ14cに記憶された演算式の計算結果の解が(a/b)の分数式に変換されて記憶される。
第2変換データ[(a+b√c)/d]メモリ14gには、前記演算結果データメモリ14cに記憶された演算式の計算結果の解が(a+b√c)/dの平方根記号(√)を含む多項式に変換されて記憶される。
第3変換データ[(a√b±c√d)/e]メモリ14hには、前記演算結果データメモリ14cに記憶された演算式の計算結果の解が(a√b+c√d)/eの平方根の和または差の計算式に変換されて記憶される。
第4変換データ[(a/b)π]メモリ14iには、前記演算結果データメモリ14cに記憶された演算式の計算結果の解が(a/b)πのπ分数式に変換されて記憶される。
変数aメモリ14j〜変数eメモリ14nには、前記計算結果の解の数値から各種形態の数式に変換する際に、その数式の種類に応じて使用される各変数値(a,b,c,d,e)にそれぞれ代入する代入値が更新されながら記憶される。
候補データメモリ14oには、前記演算式の計算結果の解を第2変換データ[(a+b√c)/d]または第3変換データ[(a√b±c√d)/e]の数式に変換する際に、当該数式に含まれる変数値が更新代入される毎に計算される数式の計算値が、当該変換対象である解の数値から所定の誤差範囲内に収まる場合に、その変数代入値を反映させた数式が変換候補の数式として記憶される。
ワークメモリ14pには、各種の計算・制御処理に伴ない制御部(CPU)11により入出力される種々のデータが必要に応じて一時的に記憶される。
次に、前記構成の電子計算装置による演算表示制御機能について説明する。
図3は、前記電子計算装置の演算表示制御処理(その1)を示すフローチャートである。
図4は、前記電子計算装置の演算表示制御処理(その2)を示すフローチャートである。
図5は、前記電子計算装置の演算表示制御処理(その3)を示すフローチャートである。
図6は、前記電子計算装置の演算表示制御処理(その4)を示すフローチャートである。
図7は、前記電子計算装置の演算表示制御処理に伴う演算式の入力およびその答えの表示状態を示す図である。
キー入力部12の「演算入力」キー12cの操作に応じて、任意の演算式を入力して表示可能な状態で、データ入力キー12aを用いたユーザ操作に応じて任意の演算式が入力されて入力データメモリ14bに記憶されると、この入力された演算式のデータは表示データメモリ14aに書き込まれて表示部16に表示される(ステップS1)。
そして、「実行」キー12bが操作されると、前記入力データメモリ14bに記憶された演算式に従った計算処理が実行され(ステップS2)、その計算結果の解の実数形式の数値データが演算結果データメモリ14cに記憶されると共に、当該解の実数値はこれに対応した最適な種類の数式に変換するための被変換数値として設定される(ステップS3)。
すると、まず前記被変換数値として設定された計算結果の数値データ(絶対値)が一定の大きさの数値範囲内にあるか否か判断される(ステップS4)。ここで、一定の大きさの数値範囲内にない、つまり被変換数値の数値データが大き過ぎて分数や無理数、π分数などの数式への変換に適さないと判断された場合には(ステップS4(No))、対応数式への変換処理を行うことなく計算結果の数値データはその実数形式の数値データのまま答えとして表示部16に表示される(END)。
一方、前記被変換数値として設定された計算結果の数値データ(絶対値)が一定の大きさの数値範囲内にあると判断された場合には(ステップS4(Yes))、当該被変換数値の変換準備のため、その数値データに付されたマイナス符号“−”が(ある場合は)退避され符号退避メモリ14dに記憶保持されて“正”の数値とされる(ステップS5)。
すると、前記被変換数値は整数であるか否か判断され(ステップS6)、整数であると判断された場合には、分数や無理数、π分数などの数式への変換は必要ないので、当該整数である被変換数値はそのまま答えとされ(ステップS6→S7)、前記符号退避メモリ14dに退避保持されたマイナス符号“−”が(ある場合は)付されて表示部16に表示される(ステップS55)。
一方、前記被変換数値は整数ではなく、小数をも含む実数であると判断された場合には(ステップS6(No))、当該被変換数値の整数部が(ある場合は)退避されて整数部退避メモリ14eに記憶保持され、小数部のみの値とされる(ステップS8)。
すると、この小数部のみの値とされた被変換数値データは分数値(a/b)に変換されて第1変換データメモリ14fに記憶される(ステップS9)。
ここで、[小数→分数]変換処理には、様々な手法による変換処理が存在するが、この実施形態の小数→分数変換処理では、与えられた小数の循環の数値や桁数を要することなく、あらゆる小数を容易に分数に変換することが可能な手法(特願平10−81023号)に従い分数に変換される。
すなわち、この特願平10−81023号で開示される分数変換処理では、最小既約分数[o/p=0/1],最大既約分数[q/r=1/1]の各分子同士,分母同士をそれぞれ加算した中既約分数[(o+q)/(p+r)=1/2]が、被変換数値の小数[y]より大きい場合はこれを次の大既約分数[q/r=1/2]として前記そのままの小既約分数[o/p=0/1]との間でさらに同様の中既約分数の算出及び小数[y]との大小判定処理を繰り返し、また、前記中既約分数が、小数[y]より小さい場合はこれを次の小既約分数[o/p=1/2]として前記そのままの大既約分数[q/r=1/1]との間でさらに同様の中既約分数の算出及び小数[y]との大小判定処理を繰り返し、小数[y]を含む小既約分数[o/p]と大既約分数[q/r]との区間を次第に狭める。そして、順次算出される小既約分数[o/p]又は大既約分数[q/r]が、小数[y]と一致又は所定誤差範囲で略一致(近似)したと設定条件により判定された場合にその判定分数が変換分数[a/b]として決定されるものである。
こうした小数→分数変換処理により、前記小既約分数[o/p]又は大既約分数[q/r]が小数[y]と一致(成功)又は略一致(近似)することで、被変換数値の小数値が分数値(a/b)に変換され、RAM14内の第1変換データメモリ14fに記憶される(ステップS9)。
すると、前記ステップS8において整数部退避メモリ14eに退避保持された被変換数値の整数部が(ある場合は)読み出され、前記被変換数値の小数部を分数変換して第1変換データメモリ14fに記憶された分数に対し付加される(ステップS10)。
これにより、RAM14内の第1変換データメモリ14fには、前記演算結果データメモリ14cに記憶された計算結果の数値データ(被変換数値)に対応する分数変換後の分数が記憶された状態となり、この分数の整数部の値が“0”であるか否か、つまり整数部のない分数であるか否か判断される(ステップS11)。
ここで、前記被変換数値に対応する分数について、整数部のない(整数部=0)分数(a/b)であると判断された場合には、当該分数の分子aの数値桁数と分母bの数値桁数とを加算した桁数が9桁以下であるか否か、つまりこの分数を表示する場合に、分数記号“/”を間に挟んだ分数の全桁数が10桁以内に収まるか否か判断される(ステップS11→S12)。
そして、前記被変換数値に対応する分数の分子aの数値桁数と分母bの数値桁数とを加算した桁数が9桁以下であり、この分数を表示する場合に、分数記号“/”を間に挟んだ分数の全桁数が10桁以内に収まると判断された場合には、当該分数が答えとされ(ステップS12→S13)、前記符号退避メモリ14dに退避保持されたマイナス符号“−”が(ある場合は)付されて表示部16に表示される(ステップS55)。
一方、前記被変換数値に対応する分数について、整数部が“0”でなく“1”以上である分数(xとa/b)であると判断された場合には、当該分数の整数部xの数値桁数と分子aの数値桁数と分母bの数値桁数とを加算した桁数が8桁以下であるか否か、つまりこの整数部のある分数(xとa/b)を表示する場合に、整数部の区切り記号と分数記号“/”を間に挟んだ該分数の全桁数が10桁以内に収まるか否か判断される(ステップS11→S14)。
そして、前記被変換数値に対応する分数の整数部xの数値桁数と分子aの数値桁数と分母bの数値桁数とを加算した桁数が8桁以下であり、この分数を表示する場合に、整数部の区切り記号と分数記号“/”を間に挟んだ該分数の全桁数が10桁以内に収まると判断された場合には、当該整数部のある分数が答えとされ(ステップS14→S15)、前記符号退避メモリ14dに退避保持されたマイナス符号“−”が(ある場合は)付されて表示部16に表示される(ステップS55)。
これにより、計算結果である数値データを被変換数値として分数に変換した場合に、その表示のための全桁数が予め見通しのよい最大桁数として設定された桁数範囲(例えば10桁以内)に収まる場合には、この変換分数を計算結果の答えとして表示するので、計算結果として小数を含む数値データを単なる実数値の羅列として表示するのではなく、見通しのよい桁数として収まった分数にして表示できるようなる。
具体的には、図7(A)に示すように、例えば演算式「Σ(1÷3):x=1〜8」なる階和の式を入力して演算実行した場合に、小数点以下15桁を有効桁とした計算結果の数値データ「0.499923792104858」が算出される。そして、この計算結果の数値データを被変換数値として小数→分数変換処理すると、分数記号を含む全桁数が10桁以内に収まった分数「3280/6561」が下2桁を誤差とした近似値「0.499923792104834」として取得されるので、このような中高生レベルでも見通しのよい分数「3280/6561」が答えとして表示部16に表示される。
なお、表示部16に対する分数(a/b)による答えの表示は、例えば“a/b”そのままの一列表示の形態だけでなく、分子数aを上段、分母数bを下段、帯分数xおよび分数記号を中段とした教科書通りの多段表示の形態としてもよい。
一方、前記被変換数値に対応する分数について、整数部のない(整数部=0)分数(a/b)であると判断された際に(ステップS11(Yes))、当該分数の分子aの数値桁数と分母bの数値桁数とを加算した桁数が9桁以下でなく、この分数を表示する場合に、分数記号“/”を間に挟んだ分数の全桁数が10桁以内に収まらないと判断された場合(ステップS12(No))、または、前記被変換数値に対応する分数について、整数部が“0”でなく“1”以上である分数(xとa/b)であると判断された際に(ステップS11(No))、当該分数の整数部xの数値桁数と分子aの数値桁数と分母bの数値桁数とを加算した桁数が8桁以下でなく、この分数を表示する場合に、整数部の区切り記号と分数記号“/”を間に挟んだ分数の全桁数が10桁以内に収まらないと判断された場合(ステップS14(No))には、今回の計算結果である数値データを分数形式にして表示することは適さないとして、次の数式種類である平方根記号(√)を含む多項式の数式「(a+b√c)/d」への変換処理(ステップS16〜S32)に移行される。
この数式「(a+b√c)/d」への変換処理では、まずRAM14内の変数aメモリ14j〜変数dメモリ14mに記憶される4つの変数a,b,c,dが順次“1”にセットされ、当該数式を構成する4つの変数a,b,c,dに何れも“1”が代入される(ステップS16〜S19)。
すると、この4つの変数a,b,c,dに何れも“1”が代入された状態で、数式「(a+b√c)/d」が計算され(ステップS20)、この数式の計算結果から被変換数値を減算した誤差値が所定の微少誤差値内に収まっているか否か判断される(ステップS21)。
ここで、今回の4つの変数代入値(a〜d=1)に対応した数式「(a+b√c)/d」の計算結果と被変換数値との誤差値が、所定の微少誤差値内に収まっていないと判断された場合には、各変数a,b,c,dの代入値が予め設定された見通しのよい桁数の範囲内(例えば1桁(1〜9の範囲):n=9)で全ての組み合わせについて順次変更設定され(ステップS23〜S30)、その変数代入値変更設定の都度、数式「(a+b√c)/d」の計算結果と被変換数値との誤差値が、所定の微少誤差値内に収まっているか否か判断される(ステップS20,S21)。
そして、前記4つの変数a,b,c,dに所定範囲(1〜9)内のある値が代入されたときの数式「(a+b√c)/d」の計算結果と被変換数値との誤差値が、所定の微少誤差値内に収まっていると判断された場合には(ステップS21(Yes))、そのときの各変数a,b,c,dの代入値が代入された数式「(a+b√c)/d」が答えの候補とされ、RAM14内の候補データメモリ14oに格納される(ステップS22)。
この後、前記4つの変数a,b,c,dの代入値を、予め設定された見通しのよい桁数の範囲内(例えば1桁(1〜9の範囲):n=9)で全ての組み合わせについて順次変更した数式「(a+b√c)/d」の計算結果が算出されると(ステップS20〜S30)、前記RAM14内の候補データメモリ14oにおいて、答えの候補としての変数値a,b,c,dが代入された数式「(a+b√c)/d」が格納されているか否か判断される(ステップS31)。
ここで、前記RAM14内の候補データメモリ14oにおいて、答えの候補としての変数値a,b,c,dが代入された数式「(a+b√c)/d」が格納されていると判断された場合には(ステップS31(Yes))、当該格納された変数値の異なる答え候補の数式の計算結果のうち、最も被変換数値との誤差値が小さいところの変数値a,b,c,dが代入された数式「(a+b√c)/d」が答えとされて第2変換データメモリ14gに記憶され(ステップS32)、前記符号退避メモリ14dに退避保持されたマイナス符号“−”が(ある場合は)付されて表示部16に表示される(ステップS55)。
これにより、計算結果である数値データを被変換数値として平方根記号(√)を含む多項式の数式「(a+b√c)/d」に変換した場合に、その数式中の各変数値(a,b,c,d)が予め見通しのよい桁数範囲内(例えば1桁(1〜9の範囲))に収まる状態で被変換数値に一致または近似した場合には、この各変数値(a,b,c,d)を代入した変換数式「(a+b√c)/d」を計算結果の答えとして表示するので、任意の演算式の計算結果として小数を含む数値データを単なる実数値の羅列として表示するのではなく、各変数が見通しのよい桁数として収まった平方根記号(√)を含む多項式の数式「(a+b√c)/d」にして表示できるようなる。
具体的には、図7(B)に示すように、例えば演算式「(√3+√2)」なる平方根記号(√)を含む式を入力して演算実行した場合に、有効桁を15桁とした計算結果の数値データ「9.89897948556627」が算出される。そして、この計算結果の数値データを被変換数値として平方根記号(√)を含む多項式の数式「(a+b√c)/d」に変換処理すると、変数a,b,c,dが何れも1桁に収まったa=5,b=2,c=6,d=1であるときの数式「5+2√6」(=(5+2√6)/1)が下2桁を誤差とした近似値「9.89897948556634」として取得されるので、このような中高生レベルでも見通しのよい平方根記号(√)を含む多項式の数式「5+2√6」が答えとして表示部16に表示される。
なお、表示部16に対する数式「(a+b√c)/d」による答えの表示は、例えば“(a+b√c)/d”そのままの一列表示の形態だけでなく、分子部a+b√cを上段、分母部dを下段、分数記号を中段とした教科書通りの多段表示の形態としてもよい。
一方、前記4つの変数a,b,c,dの代入値を、予め設定された見通しのよい桁数の範囲内(例えば1桁(1〜9の範囲):n=9)で全ての組み合わせについて順次変更した数式「(a+b√c)/d」の計算結果について、その何れの計算結果も被変換数値との誤差値が所定の微少誤差値内に収まらず、答えの候補なしと判断された場合には(ステップS31(No))、今回の入力演算式の計算結果である数値データを平方根記号(√)を含む多項式の数式「(a+b√c)/d」の形式にして表示することは適さないとして、次の数式種類である平方根の和または差の計算式「(a√b±c√d)/e」への変換処理(ステップS33〜S52)に移行される。
この数式「(a√b±c√d)/e」への変換処理では、まずRAM14内の変数aメモリ14j〜変数eメモリ14nに記憶される5つの変数a,b,c,d,eが順次“1”にセットされ、当該数式を構成する5つの変数a,b,c,d,eに何れも“1”が代入される(ステップS33〜S37)。
すると、この5つの変数a,b,c,d,eに何れも“1”が代入された状態で、数式「(a√b±c√d)/e」が計算され(ステップS38)、この数式の計算結果から被変換数値を減算した誤差値が所定の微少誤差値内に収まっているか否か判断される(ステップS39)。
ここで、今回の5つの変数代入値(a〜e=1)に対応した数式「(a√b±c√d)/e」の計算結果と被変換数値との誤差値が、所定の微少誤差値内に収まっていないと判断された場合には、各変数a,b,c,d,eの代入値が予め設定された見通しのよい桁数の範囲内(例えば1桁(1〜9の範囲):n=9)で全ての組み合わせについて順次変更設定され(ステップS41〜S50)、その変数代入値変更設定の都度、数式「(a√b±c√d)/e」の計算結果と被変換数値との誤差値が、所定の微少誤差値内に収まっているか否か判断される(ステップS38,S39)。
そして、前記5つの変数a,b,c,d,eに所定範囲(1〜9)内のある値が代入されたときの数式「(a√b±c√d)/e」の計算結果と被変換数値との誤差値が、所定の微少誤差値内に収まっていると判断された場合には(ステップS39(Yes))、そのときの各変数a,b,c,d,eの代入値が代入された数式「(a√b±c√d)/e」が答えの候補とされ、RAM14内の候補データメモリ14oに格納される(ステップS40)。
この後、前記5つの変数a,b,c,d,eの代入値を、予め設定された見通しのよい桁数の範囲内(例えば1桁(1〜9の範囲):n=9)で全ての組み合わせについて順次変更した数式「(a√b±c√d)/e」の計算結果が算出されると(ステップS38〜S50)、前記RAM14内の候補データメモリ14oにおいて、答えの候補としての変数値a,b,c,d,eが代入された数式「(a√b±c√d)/e」が格納されているか否か判断される(ステップS51)。
ここで、前記RAM14内の候補データメモリ14oにおいて、答えの候補としての変数値a,b,c,d,eが代入された数式「(a√b±c√d)/e」が格納されていると判断された場合には(ステップS51(Yes))、当該格納された変数値の異なる答え候補の数式の計算結果のうち、最も被変換数値との誤差値が小さいところの変数値a,b,c,d,eが代入された数式「(a√b±c√d)/e」が答えとされて第3変換データメモリ14hに記憶され(ステップS52)、前記符号退避メモリ14dに退避保持されたマイナス符号“−”が(ある場合は)付されて表示部16に表示される(ステップS55)。
これにより、計算結果である数値データを被変換数値として平方根の和または差の計算式「(a√b±c√d)/e」に変換した場合に、その数式中の各変数値(a,b,c,d,e)が予め見通しのよい桁数範囲内(例えば1桁(1〜9の範囲))に収まる状態で被変換数値に一致または近似した場合には、この各変数値(a,b,c,d,e)を代入した変換数式「(a√b±c√d)/e」を計算結果の答えとして表示するので、任意の演算式の計算結果として小数を含む数値データを単なる実数値の羅列として表示するのではなく、各変数が見通しのよい桁数として収まった平方根の和または差の計算式「(a√b±c√d)/e」にして表示できるようなる。
具体的には、図7(C)に示すように、例えば演算式「2÷(√5+√3)」なる平方根記号(√)を含む式を入力して演算実行した場合に、小数点以下15桁を有効桁とした計算結果の数値データ「0.504017169930914」が算出される。そして、この計算結果の数値データを被変換数値として平方根の和または差の計算式「(a√b±c√d)/e」に変換処理すると、変数a,b,c,d,eが何れも1桁に収まったa=1,b=5,c=1,d=3,e=1であるときの数式「√5−√3」(=(1√5−1√3)/1)が下2桁を誤差とした近似値「0.504017169930912」として取得されるので、このような中高生レベルでも見通しのよい平方根の和または差の計算式「√5−√3」が答えとして表示部16に表示される。
なお、表示部16に対する数式「(a√b±c√d)/e」による答えの表示は、例えば“(a√b±c√d)/e”そのままの一列表示の形態だけでなく、分子部a√b±c√dを上段、分母部eを下段、分数記号を中段とした教科書通りの多段表示の形態としてもよい。
一方、前記5つの変数a,b,c,d,eの代入値を、予め設定された見通しのよい桁数の範囲内(例えば1桁(1〜9の範囲):n=9)で全ての組み合わせについて順次変更した数式「(a√b±c√d)/e」の計算結果について、その何れの計算結果も被変換数値との誤差値が所定の微少誤差値内に収まらず、答えの候補なしと判断された場合には(ステップS51(No))、今回の入力演算式の計算結果である数値データを平方根の和または差の計算式「(a√b±c√d)/e」の形式にして表示することは適さないとして、次の数式種類であるπ分数式「(a/b)π」への変換処理(ステップS53,S54)に移行される。
このπ分数式「(a/b)π」への変換処理では、まず、被変換数値をπで割り、25200を掛けた値が整数あるいは整数の近似値となるか否か判断される(ステップS53)。
そして、前記被変換数値をπで割り、25200を掛けた値が整数あるいは整数の近似値と判断された場合には(ステップS53(Yes))、その計算結果である整数に基づき、(整数/25200)πが答えとされて第4変換データメモリ14iに記憶され(ステップS54)、前記符号退避メモリ14dに退避保持されたマイナス符号“−”が(ある場合は)付されて表示部16に表示される(ステップS55)。
ここで、被変換数値をπで割り、25200を掛けたことにより求めた整数(近似値)に基づき、(整数/25200)π「=(a/b)π」を答えとする根拠について説明する。
すなわち、入力された演算式の計算結果である被変換数値を(a/b)πのπ分数の形式に変換した場合に、見通しのよいπ分数となるように分母数bとして期待される値を、,2,〜,9、360の約数(0.5degreeまで考慮)、400の約数(0.5gradまで考慮)のみに限定し、これらの最小公倍数25200をとり、非変換数値をπで割り、25200を掛けた値が整数あるいは整数の近似値になれば、π分数として変換可能と判定する。
具体的には、図7(D)に示すように、例えばRAD(radian)モードでの演算式「2×tan−1(1/3)+tan−1(1/7)」なる逆三角関数式を入力して演算実行した場合に、小数点以下15桁を有効桁とした計算結果の数値データ「0.785398163397447」が算出される。そして、この計算結果の数値データを被変換数値としてπ分数式「(a/b)π」に変換処理すると、分母数bが1桁(1〜9)に収まったπ分数式「π/4」(=(1/4)π)が下2桁を誤差とした近似値「0.785398163397448」として取得されるので、このような中高生レベルでも見通しのよいπ分数式「π/4」が答えとして表示部16に表示される。
なお、表示部16に対するπ分数式「(a/b)π」による答えの表示は、例えば“(a/b)π”そのままの一列表示の形態だけでなく、図7(E)に示すように、分子部aを上段、分母部bを下段、分数記号およびπを中段とした教科書通りの多段表示の形態としてもよい。
このように、計算結果である数値データを被変換数値としてπ分数式「(a/b)π」に変換した場合に、その分数式中の分母数(b)が予め見通しのよい桁数範囲内(例えば1桁(1〜9の範囲))に収まる状態で被変換数値に一致または近似した場合には、この分母数(b)に基づいたπ分数式「(a/b)π」を計算結果の答えとして表示するので、任意の演算式の計算結果として小数を含む数値データを単なる実数値の羅列として表示するのではなく、各変数が見通しのよい桁数として収まったπ分数式「(a/b)π」にして表示できるようなる。
一方、被変換数値をπで割り、25200を掛けた値が整数あるいは整数の近似値にならないと判断された場合には(ステップS53(No))、今回の入力演算式の計算結果である数値データを、分数形式、または平方根記号(√)を含む多項式の数式「(a+b√c)/d」、または平方根の和または差の計算式「(a√b±c√d)/e」、またはπ分数「(a/b)π」の何れの形式にして表示することも適さないとして、小数を含む実数値からなる被変換数値に対してそのまま前記符号退避メモリ14dに退避保持されたマイナス符号“−”が(ある場合は)付され、答えとして表示部16に表示される(ステップS56)。
したがって、前記構成の電子計算装置による演算表示制御機能によれば、第1に、計算結果である数値データを被変換数値として分数に変換した場合に、その表示のための全桁数が予め見通しのよい最大桁数として設定された桁数範囲(例えば10桁以内)に収まる場合には、この変換分数を計算結果の答えとして表示し、第2に、同被変換数値を平方根記号(√)を含む多項式の数式「(a+b√c)/d」に変換した場合に、その数式中の各変数値(a,b,c,d)が予め見通しのよい桁数範囲内(例えば1桁(1〜9の範囲))に収まる状態で被変換数値に一致または近似した場合には、この各変数値(a,b,c,d)を代入した変換数式「(a+b√c)/d」を計算結果の答えとして表示し、第3に、同被変換数値を平方根の和または差の計算式「(a√b±c√d)/e」に変換した場合に、その数式中の各変数値(a,b,c,d,e)が予め見通しのよい桁数範囲内(例えば1桁(1〜9の範囲))に収まる状態で被変換数値に一致または近似した場合には、この各変数値(a,b,c,d,e)を代入した変換数式「(a√b±c√d)/e」を計算結果の答えとして表示し、第4に、同被変換数値をπ分数式「(a/b)π」に変換した場合に、その分数式中の分母数(b)が予め見通しのよい桁数範囲内(例えば1桁(1〜9の範囲))に収まる状態で被変換数値に一致または近似した場合には、この分母数(b)に基づいたπ分数式「(a/b)π」を計算結果の答えとして表示するので、任意の演算式の計算結果として小数を含む数値データを単なる実数値の羅列として表示するのではなく、見通しのよい桁数として収まった分数(a/b)または平方根記号(√)を含む多項式の数式「(a+b√c)/d」または平方根の和または差の計算式「(a√b±c√d)/e」、またはπ分数式「(a/b)π」にして表示できるようなる。
よって、例えば中高生レベルの教育現場にあっても、演算結果に応じて最適な種類の数式に変換した見通しのよい解を表示することが可能になる。
なお、前記実施形態において記載した手法、すなわち、図3〜図6のフローチャートに示す演算表示制御処理(その1)〜(その4)等の各手法は、コンピュータに実行させることができるプログラムとして、メモリカード(ROMカード、RAMカード等)、磁気ディスク(フロッピー(登録商標)ディスク、ハードディスク等)、光ディスク(CD−ROM、DVD等)、半導体メモリ等の外部記録媒体18に格納して配布することができる。そして、コンピュータは、この外部記録媒体18に記録されたプログラムを記録媒体読み取り部17によって読み込み、この読み込んだプログラムによって動作が制御されることにより、前記実施形態において説明した任意入力演算式の計算処理における最適な種類の数式形態での答え表示機能を実現し、前述した手法による同様の処理を実行することができる。
また、前記各手法を実現するためのプログラムのデータは、プログラムコードの形態として通信ネットワーク(インターネット)N上を伝送させることができ、この通信ネットワーク(インターネット)Nに接続されたコンピュータ端末(プログラムサーバ)20から前記のプログラムデータを取り込み、前述した任意入力演算式の計算処理における最適な種類の数式形態での答え表示機能を実現することもできる。
なお、本願発明は、前記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。さらに、前記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されたり、幾つかの構成要件が組み合わされても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除されたり組み合わされた構成が発明として抽出され得るものである。
すなわち、前記実施形態では、演算処理の計算結果を被変換数値として、何れも数値見通しのよい桁数範囲内での分数「a/b」、または平方根記号(√)を含む多項式の数式「(a+b√c)/d」、または平方根の和または差の計算式「(a√b±c√d)/e」、またはπ分数式「(a/b)π」の何れかの数式形態に変換して表示する手順としたが、各種数式の変換順序や組み合わせはこれに限定されるものではなく、例えば分数「a/b」または平方根多項式「(a+b√c)/d」への2つの数式形態のみへの変換表示機能としたり、π分数式→平方根式→分数式の順で変換処理するなどの構成としてもよい。
本発明の実施形態に係わる電子計算装置の電子回路の構成を示すブロック図。 前記電子計算装置のRAM14に備えられるデータメモリの構成を示す図。 前記電子計算装置の演算表示制御処理(その1)を示すフローチャート。 前記電子計算装置の演算表示制御処理(その2)を示すフローチャート。 前記電子計算装置の演算表示制御処理(その3)を示すフローチャート。 前記電子計算装置の演算表示制御処理(その4)を示すフローチャート。 前記電子計算装置の演算表示制御処理に伴う演算式の入力およびその答えの表示状態を示す図。
符号の説明
11 …制御部(CPU)
12 …キー入力部
12a…データ入力キー
12b…「実行」キー
12c…「演算入力」キー
12d…「モード」キー
12e…カーソルキー
13 …ROM
14 …RAM
14a…表示データメモリ
14b…入力データメモリ
14c…演算結果データメモリ
14d…符号退避メモリ
14e…整数部退避メモリ
14f…第1変換データ[(a/b)]メモリ
14g…第2変換データ[(a+b√c)/d]メモリ
14h…第3変換データ[(a√b±c√d)/e]メモリ
14i…第4変換データ[(a/b)π]メモリ
14j〜14n…変数aメモリ〜変数eメモリ
14o…候補データメモリ
14p…ワークメモリ
16 …液晶表示部
17 …記録媒体読み取り部
18 …外部記録媒体
19 …通信部
20 …Webサーバ

Claims (3)

  1. 演算式を入力する式入力手段と、
    この式入力手段により入力された演算式に従い演算処理する演算手段と、
    m√n(m、nは変数)で表される√項を少なくとも1つ含む数式の各変数に所定の範囲内の整数値を順次代入して計算する√数式変換手段と、
    この√数式変換手段により計算された値が前記演算手段で演算された結果の数値データと所定の誤差範囲内であるか否かを判断する誤差判断手段と、
    この誤差判断手段により所定の誤差範囲内であると判断された場合には、前記√数式変換手段により代入された整数値を√項の変数の値とした数式を前記演算式の演算結果として表示させる表示制御手段と、
    前記誤差判断手段により所定の誤差範囲内であると判断される値が前記√数式変換手段により算出されなかった場合には、前記演算手段で演算された結果の数値データをπを含む分数式の表示形態に変換して表示させる別形式表示制御手段と、
    を備えたことを特徴とする電子計算装置。
  2. 前記√数式変換手段により代入計算が行われる前に、前記演算手段による演算結果の数値データを分数式に変換する分数式変換手段と、
    この分数式変換手段により変換された分数式が所定の桁数に収まるか否かを判断する分数式桁数判断手段と、
    この分数式桁数判断手段により前記変換された分数式が所定の桁数に収まると判断された場合には、当該変換された分数式の表示形態で前記演算式の演算結果を表示させる分数表示制御手段と、
    前記分数式桁数判断手段により変換された分数式が所定の桁数に収まらないと判断された場合には、前記√数式変換手段により代入計算を行わせる制御手段と、
    を備えたことを特徴とする請求項1に記載の電子計算装置。
  3. 電子計算装置のコンピュータを制御するための計算表示処理プログラムであって、
    前記コンピュータを、
    演算式を入力する式入力手段、
    この式入力手段により入力された演算式に従い演算処理する演算手段、
    m√n(m、nは変数)で表される√項を少なくとも1つ含む数式の各変数に所定の範囲内の整数値を順次代入して計算する√数式変換手段、
    この√数式変換手段により計算された値が前記演算手段で演算された結果の数値データと所定の誤差範囲内であるか否かを判断する誤差判断手段、
    この誤差判断手段により所定の誤差範囲内であると判断された場合には、前記√数式変換手段により代入された整数値を√項の変数の値とした数式を前記演算式の演算結果として表示させる表示制御手段、
    前記誤差判断手段により所定の誤差範囲内であると判断される値が前記√数式変換手段により算出されなかった場合には、前記演算手段で演算された結果の数値データをπを含む分数式の表示形態に変換して表示させる別形式表示制御手段、
    として機能させるようにしたコンピュータ読み込み可能な計算表示処理プログラム。
JP2004158021A 2004-05-27 2004-05-27 電子計算装置および計算表示処理プログラム Expired - Fee Related JP4126498B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004158021A JP4126498B2 (ja) 2004-05-27 2004-05-27 電子計算装置および計算表示処理プログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004158021A JP4126498B2 (ja) 2004-05-27 2004-05-27 電子計算装置および計算表示処理プログラム

Publications (3)

Publication Number Publication Date
JP2005339265A JP2005339265A (ja) 2005-12-08
JP2005339265A5 JP2005339265A5 (ja) 2007-11-01
JP4126498B2 true JP4126498B2 (ja) 2008-07-30

Family

ID=35492758

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004158021A Expired - Fee Related JP4126498B2 (ja) 2004-05-27 2004-05-27 電子計算装置および計算表示処理プログラム

Country Status (1)

Country Link
JP (1) JP4126498B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009110440A (ja) * 2007-10-31 2009-05-21 Maeda Corp 情報処理装置、情報処理方法、プログラム、および媒体
JP5357286B2 (ja) * 2011-09-21 2013-12-04 前田建設工業株式会社 情報処理装置、情報処理方法、およびプログラム
WO2013042230A1 (ja) * 2011-09-21 2013-03-28 前田建設工業株式会社 情報処理装置
JP6627701B2 (ja) * 2016-09-20 2020-01-08 カシオ計算機株式会社 サーバ装置、計算方法、プログラム、端末装置及びシステム
WO2021048974A1 (ja) 2019-09-12 2021-03-18 日本電気株式会社 情報処理装置、情報処理方法及び記憶媒体

Also Published As

Publication number Publication date
JP2005339265A (ja) 2005-12-08

Similar Documents

Publication Publication Date Title
US20170286361A1 (en) Electronic device, mathematical expression display control method, and storage medium which stores mathematical expression control program
AU2011200565B2 (en) Electronic calculator and display method for displaying mathematical expression in full color
JP5652104B2 (ja) 電子計算機及びプログラム
JP4126498B2 (ja) 電子計算装置および計算表示処理プログラム
JP2011191962A (ja) 数式演算装置及びプログラム
JP2007264765A (ja) 数式編集装置及び数式編集プログラム
US9390051B2 (en) Electronic calculator and method for controlling the same
JP4126497B2 (ja) 電子計算装置および計算表示処理プログラム
AU2004202575B2 (en) Input and evaluation of fractions using a calculator
JP5884756B2 (ja) 行列計算装置、行列計算方法、行列計算処理プログラム
US8832562B2 (en) Graphical calculator user interface for function drawing
AU2004202573B2 (en) Previous calculation reuse in a calculator
JP7110847B2 (ja) 計算機、計算確認方法、情報登録方法、及びプログラム
JP6504128B2 (ja) 電子機器、データ処理方法およびプログラム
JP3941265B2 (ja) 計算装置及び記憶媒体
JP5326263B2 (ja) 数列計算機及びプログラム
JP2009129335A (ja) 素因数分解計算機
JP2000057100A (ja) 計算装置及び計算処理プログラムを記録した記録媒体
JP4893340B2 (ja) 計算装置及び計算プログラム
JP5487997B2 (ja) 電子計算機及びプログラム
JPS5911947B2 (ja) 電子式卓上計算機
JP5532890B2 (ja) 表示装置およびプログラム
JP2695296B2 (ja) 計算機
JP2010079498A (ja) 数式演算処理装置及び数式演算処理プログラム
JP2001222511A (ja) 電子計算機、計算機システムおよび電子計算機を実現するためのプログラムを記憶したコンピュータ読取可能な記録媒体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060614

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070913

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080415

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080428

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110523

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4126498

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110523

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120523

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120523

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130523

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130523

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees