JP4117868B2 - 光結合素子 - Google Patents
光結合素子 Download PDFInfo
- Publication number
- JP4117868B2 JP4117868B2 JP33211099A JP33211099A JP4117868B2 JP 4117868 B2 JP4117868 B2 JP 4117868B2 JP 33211099 A JP33211099 A JP 33211099A JP 33211099 A JP33211099 A JP 33211099A JP 4117868 B2 JP4117868 B2 JP 4117868B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating substrate
- light emitting
- light receiving
- emitting element
- receiving element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
Description
【発明の属する技術分野】
本発明は、電気信号を発光素子によって光信号に変換し、その光信号を受光素子によって再び電気信号に変換することにより、入力側と出力側とを電気的に絶縁させる機能を有する光結合素子に関する。
【0002】
【従来の技術】
従来、発光素子と受光素子とを相対向するように配置した対向型の光結合素子においては、図20に示すような構造が知られている。この光結合素子は、リードフレーム14のヘッダー部に搭載された発光素子1と受光素子2とが金線3によりリードフレーム14にワイヤボンディングされている。そして、これらが直方体形状の透光性樹脂5によりリードフレーム14と一体的にモールドされて光結合し、さらに、遮光性樹脂16によりモールドされた2重モールド構造となっている。
【0003】
対向型の光結合素子の他の従来技術としては、図21に示すような構造も知られている。この光結合素子では、リードフレームの代わりに絶縁性基板6を用いている。発光素子1および受光素子2は各々発光側および受光側の凹状絶縁性基板6、6内に配置され、2つの凹状絶縁性基板6、6を合わせることにより両素子1、2が互いに対向して光結合している。なお、図の中央部の線4aは、上下の絶縁性基板を貼り合わせるための接着剤である。
【0004】
さらに、絶縁性基板を用いた他の従来技術として、図22に示すような構造も知られている。この光結合素子は、凹状の絶縁性基板6に、下側の素子1の搭載部と半田付け部までの配線パターン4、および上側の素子2の半田付け部までの配線パターン4が設けられている。そして、上側の素子2を搭載した平板状の絶縁性基板6が、半田バンプにより下側の凹状の絶縁性基板6の配線パターン4に接続されている。
【0005】
【発明が解決しようとする課題】
しかしながら、対向型の光結合素子において、リードフレームを用いる構造とした場合には、以下のような問題がある。リードフレームの厚さは0.2mmが最小であり、発光側と受光側とを合わせると0.4mmの厚さをリード部に要するため、光結合素子の厚さを薄くすることが困難である。例えば図20に示した従来例では、2重モールド構造でもあるため、現在のところ、厚さ2.1mmが光結合素子の最小厚みとなっている。
【0006】
さらに、この光結合素子においては、発光側リードフレーム14に伝達された電気信号が発光側リードフレーム14のヘッダー部に搭載された発光素子1に伝達されて発光素子1の接合面1aから光信号に変換され、受光素子2に伝搬される。このとき、発光素子1の接合面1aから側面方向に放射された光信号は、透光性樹脂5によって吸収されて殆ど受光素子2に到達しない。また、透光性樹脂の周囲まで到達した光信号も遮光性樹脂16によって殆ど吸収されて受光素子2には伝搬されず、伝達効率が悪くなっていた。
【0007】
図21に示した凹状の絶縁性基板を用いた従来技術は、リードフレームを用いないため、薄型化が可能な非常に有用な技術である。しかし、この構造では、上側の絶縁性基板6の配線パターン4を半田付けするのが困難であり、下側の絶縁性基板6の配線パターン4に接続する必要があるため、製造が複雑になる。また、凹状の絶縁性基板6内に素子を搭載するため、ダイボンドやワイヤボンドが困難となっていた。
【0008】
さらに、図22に示した従来技術も、薄型化が可能な非常に有用な技術である。しかし、この構造でも、下側の凹状の絶縁性基板6の配線パターン4に上側の平板状の絶縁性基板6の配線パターン4に接続する必要があるため、製造が複雑になり、下側の凹状の絶縁性基板6内に素子を搭載するため、ダイボンドやワイヤボンドが困難となっていた。
【0009】
本発明は、このような従来技術の課題を解決するためになされたものであり、薄型化が可能で生産性を向上させることができ、さらに、光伝達効率の向上を図ることができる光結合素子を提供することを目的とする。
【0010】
【課題を解決するための手段】
本発明の光結合素子は、表面に発光素子側配線パターンが設けられ該発光素子側配線パターン上に発光素子が搭載された発光素子側絶縁性基板、および、表面に受光素子側配線パターンが設けられ該受光素子側配線パターン上に受光素子が搭載された受光素子側絶縁性基板が設けられており、該発光素子側絶縁性基板および該受光素子側絶縁性基板のそれぞれは、前記発光素子および前記受光素子がそれぞれ搭載される素子搭載部分と、前記各素子搭載部分のそれぞれに対して略直角に延出する側面部分とを有する断面略L字形状であり、前記発光素子の発光面と前記受光素子の受光面とが相対向するように、前記発光素子側絶縁性基板および前記受光素子側絶縁性基板におけるそれぞれの前記各素子搭載部分が相対向して配置されるとともに、前記側面部分同士が相対向して配置されるように組み合わされており、前記発光素子側配線パターンは、前記発光素子側絶縁性基板の前記素子搭載部分における前記発光素子が搭載される内側表面から、該発光素子側絶縁性基板における前記側面部分先端の外側に露出した表面にわたって設けられて、該外側に露出した表面に位置する前記発光素子側配線パターン部分が光結合素子の底面に位置する半田付け用端子部を有し、前記受光素子側配線パターンは、前記受光素子側絶縁性基板における前記素子搭載部分の前記受光素子が搭載される内側表面から、該素子搭載部分の外側に露出した表面における該受光素子側絶縁性基板の前記側面部分の外側に露出した表面に連続した部分にわたって設けられて、該連続した部分に位置する前記受光素子側配線パターン部分が光結合素子の底面に位置する半田付け用端子部を有し、電気信号を前記発光素子によって光信号に変換して放射し、その光信号を前記受光素子によって受光して再び電気信号に変換することを特徴としており、そのことにより上記目的が達成される。
【0011】
前記発光素子側絶縁性基板の前記配線パターンと前記受光素子側絶縁性基板の前記配線パターンの各々が、前記各絶縁性基板の外側表面に位置する半田付け用端子部を備えていてもよい。
【0012】
前記発光素子側絶縁性基板と前記受光素子側絶縁性基板とが、前記発光素子および前記受光素子をモールドする透光性樹脂により一体化されていてもよい。
【0013】
前記発光素子側絶縁性基板と前記受光素子側絶縁性基板のそれぞれの断面が略L字形状であり、それぞれの前記素子搭載部分の先端部に、他方の素子搭載部に向かって突出する凸部がそれぞれ設けられて、該凸部のそれぞれの側面が他方の絶縁性基板の内側の面に接していてもよい。
【0014】
前記発光素子側絶縁性基板の前記配線パターンおよび前記受光素子側絶縁性基板の前記配線パターンのそれぞれの前記半田付け用端子部は、同一平面上に位置するように配置されていてもよい。
【0015】
前記発光素子側絶縁性基板が、前記発光素子の側面方向に放射された光信号を前記受光素子方向に反射させる斜面部を有していてもよい。
【0016】
断面が略L字形状になった前記発光素子側絶縁性基板または前記受光素子側絶縁性基板が、該絶縁性基板に設けられた前記配線パターンを外部に引き出すスルーホールを有していてもよい。
【0017】
以下、本発明の作用について説明する。
【0018】
本発明にあっては、対向型の光結合素子において、発光素子および受光素子を搭載する基板として、メッキ等による配線パターンを有する絶縁性基板を用いる。これにより、厚さの必要なリードフレームを用いずに光結合素子の大幅な薄型化を図ることが可能となる。また、絶縁性基板の断面をL字形状とすることにより、従来の凹状の絶縁性基板に比べてダイボンドやワイヤボンドが容易となる。
【0019】
さらに、発光素子側絶縁性基板に発光側半田付け用端子部(電極)を設けることができ、受光素子側絶縁性基板に受光側半田付け用端子部(電極)を設けることができるので、従来のように上側基板の配線パターンを下側基板の配線パターンに接続する必要が無く、大幅な生産性向上を図ることが可能となる。
【0020】
発光素子側絶縁性基板と受光素子側絶縁性基板とを、遮光性樹脂を用いた樹脂モールドにより一体化してもよい。特に、発光素子側と受光素子側の合わせ面が複雑になる場合には、樹脂モールドにて一体化した方が生産性が良い。さらに、接着により品質が安定する。
【0021】
さらに、絶縁性基板の素子搭載面のL字の先端に、その面に略垂直な凸部を設けて、凸部の側面を他方の絶縁性基板の内側の面に接するようにすれば、透光性樹脂の周囲に沿った絶縁性基板の内部沿面距離を長くして、絶縁耐圧を向上させることが可能である。これは、発光側と受光側に高電圧を印加した場合、最も耐圧の弱い場所で放電し、外部空間を除いた本結合素子本体では、内部の境界面が最も耐圧の弱い場所に当たるからである。
【0022】
下側の絶縁性基板のL字の折れ曲がり部を、素子に対して半田付け用端子部の反対側に設けることにより、透光性樹脂の周囲に沿った絶縁性基板の内部沿面距離を長くして、絶縁耐圧を向上させることが可能である。
【0023】
発光素子側絶縁性基板に、発光素子の側面方向に放射された光信号を受光素子方向に反射させる斜面部を設けることにより、光伝達効率を大幅に向上させることが可能である。
【0024】
さらに、絶縁性基板にスルーホールを設けることにより、配線パターンを絶縁性基板の内側からスルーホールを通って外側に逃がすことができ、透光性樹脂の周囲に沿った発光側と受光側の活電部の内部沿面距離を長くして、絶縁耐圧を大幅に向上させることが可能である。なお、活電部とは、発光側または受光側の端子と電気的に導通している部分であり、ここでは配線パターンそのものを称している。
【0025】
【発明の実施の形態】
以下に、本発明の実施形態について、図面を参照しながら説明する。
【0026】
(実施形態1)
図1は本実施形態1における対向型の光結合素子の概略構成を示す断面図である。この光結合素子は、断面がL字形状の絶縁性基板6に発光素子1および受光素子2が搭載され、これらの素子1、2は、絶縁性基板6にメッキ等により形成した配線パターン4と、金線3によってワイヤボンディングされている。絶縁性基板6は、両素子1、2が互いに対向するように合わせられ、その内部がシリコーン樹脂やエポキシ樹脂等の透光性樹脂5で充填されている。
【0027】
この光結合素子は、例えば以下のようにして作製することができる。まず、図2(a)の斜視図に示すように、受光素子を搭載した多連の受光側絶縁性基板と、図2(b)の斜視図に示すように、発光素子を搭載した多連の発光側絶縁性基板とを、図2(c)の斜視図に示すように組み合わせる。このとき、上側に配した発光側絶縁性基板において、光結合素子と光結合素子との間に相当する位置の中央部に樹脂注入用の穴を開けておき、図2(d)の断面図に示すように、透明樹脂をその穴から内部に注入する。次に、図2(e)の斜視図に示すようなディスク状のカッターを用いて、図2(f)の断面図に示すように、透明樹脂から上の部分だけを各光結合素子の間でハーフカットし、下部はカットせずにつなげておく。このとき、上記樹脂注入用の穴も同時にカットする。次に、図2(g)の断面図に示すように、ハーフカット部に遮光性樹脂を充填して硬化させる。その後、ディスク状のカッターを用いて、図2(h)の断面図に示すように各光結合素子をカット・分離することにより、光結合素子が完成する。
【0028】
このようにして得られる本実施形態の光結合素子は、配線パターン4を設けた絶縁性基板6を用いているので、厚さの必要なリードフレームを用いる必要が無く、光結合素子の厚さを例えば1.4mm程度と大幅に薄くすることができる。また、絶縁性基板6の断面がL字形状であるので、発光素子1や受光素子2のダイボンドやワイヤボンドも容易である。さらに、発光素子1側絶縁性基板6および受光素子2側絶縁性基板6に各々の半田付け用端子部4bを設けることができるので、図21および図22に示した従来例のように上側基板の配線パターンを下側基板の配線パターンに接続する必要が無く、製造が容易である。
【0029】
なお、絶縁性基板は、発光素子側および受光素子側の一方のみをL字形状としてもよい。
【0030】
(実施形態2)
図3は本実施形態2における対向型の光結合素子の概略構成を示す断面図である。この光結合素子は、図1に示した構造において、発光素子1側のL字形状の絶縁性基板6に斜面部6aが設けられている。
【0031】
この斜面部6aにより、発光素子1の接合面1aから側面方向に放射された光信号が受光素子2方向に反射され、受光素子2に受光されるので、光伝達効率を大幅に向上させることができる。
【0032】
(実施形態3)
図4は本実施形態3における対向型の光結合素子の概略構成を示す断面図である。この光結合素子は、図1に示した構造において、L字形状の絶縁性基板6にスルーホール6bが設けられ、配線パターン4が絶縁性基板6の内側からスルーホール6bを通って外側に出ている。
【0033】
これにより、配線パターン4を絶縁性基板6の外側に逃がすことができるので、透光性樹脂5の周囲に沿った発光側と受光側の活電部の内部沿面距離を長くして、絶縁耐圧を大幅に向上させることができる。
【0034】
なお、絶縁性基板のスルーホールは、発光素子側および受光素子側の一方のみに設けてもよい。
【0035】
(実施形態4)
図5は本実施形態4における対向型の光結合素子の概略構成を示す断面図である。この光結合素子は、図1に示した構造において、発光素子1および受光素子2を搭載したL字形状の絶縁性基板6が、エポキシ樹脂等の遮光性樹脂7によりモールドされて一体化されている。
【0036】
これにより、発光側と受光側を接着せずに一体化することができる。
【0037】
なお、本実施形態においても、図6に示すように、絶縁性基板6に斜面部6aを設けて、発光素子1の接合面1aから側面方向に放射された光信号を受光素子2方向に反射させ、受光素子2に受光させることができる。
【0038】
さらに、図7に示すように、絶縁性基板6にスルーホール6bを設けて、配線パターン4を絶縁性基板6の内側からスルーホール6bを通って外側に逃がすことができる。
【0039】
(実施形態5)
図8は本実施形態5における対向型の光結合素子の概略構成を示す断面図である。この光結合素子は、図1に示した構造において、絶縁性基板6の素子搭載面のL字の先端に、その面に略垂直な凸部6cが設けられ、その凸部6cの側面が他方の絶縁性基板6の内側の面に接している。
【0040】
これにより、透光性樹脂5の外側に沿った絶縁性基板6の内部沿面距離を長くして、絶縁耐圧を大幅に向上させることができる。
【0041】
なお、絶縁性基板の凸部は、発光素子側および受光素子側の一方のみに設けてもよい。
【0042】
なお、本実施形態においても、図9および図12に示すように、絶縁性基板6に斜面部6aを設けて、発光素子1の接合面1aから側面方向に放射された光信号を受光素子2方向に反射させ、受光素子2に受光させることができる。
【0043】
さらに、図10および図13に示すように、絶縁性基板6にスルーホール6bを設けて、配線パターン4を絶縁性基板6の内側からスルーホール6bを通って外側に逃がすことができる。
【0044】
さらに、図11、図12および図13に示すように、発光素子1および受光素子2を搭載したL字形状の絶縁性基板6を遮光性樹脂7によりモールドして一体化することもできる。
【0045】
(実施形態6)
図14は本実施形態6における対向型の光結合素子の概略構成を示す断面図である。この光結合素子は、図1に示した構造において、下側の絶縁性基板6のL字の折れ曲がり部6dが、素子に対して半田付け用端子部4bの反対側に設けられている。
【0046】
これにより、透光性樹脂5の周囲に沿った絶縁性基板6の内部沿面距離を長くして、絶縁耐圧を向上させることができる。
【0047】
なお、本実施形態においても、図15および図18に示すように、絶縁性基板6に斜面部6aを設けて、発光素子1の接合面1aから側面方向に放射された光信号を受光素子2方向に反射させ、受光素子2に受光させることができる。
【0048】
さらに、図16および図19に示すように、絶縁性基板6にスルーホール6bを設けて、配線パターン4を絶縁性基板6の内側からスルーホール6bを通って外側に逃がすことができる。
【0049】
さらに、図17、図18および図19に示すように、発光素子1および受光素子2を搭載したL字形状の絶縁性基板6を遮光性樹脂7によりモールドして一体化することもできる。
【0050】
なお、上記実施形態1〜実施形態6では、発光素子1を上側の絶縁性基板に搭載し、受光素子2を下側の絶縁性基板に搭載したが、発光素子を下側の絶縁性基板に搭載し、受光素子2を上側の絶縁性基板に搭載することも可能である。
【0051】
【発明の効果】
以上詳述したように、本発明によれば、断面がL字形状の絶縁性基板を用いることにより、大幅な薄型化が可能で素子のダイボンドやワイヤボンドが容易であり、さらに、光伝達効率や絶縁耐圧を向上させることができる対向型の光結合素子を、低コストで提供することができる。
【図面の簡単な説明】
【図1】実施形態1の光結合素子の構成を示す断面図である。
【図2】実施形態1の光結合素子の製造方法を説明するための図である。
【図3】実施形態2の光結合素子の構成を示す断面図である。
【図4】実施形態3の光結合素子の構成を示す断面図である。
【図5】実施形態4の光結合素子の構成を示す断面図である。
【図6】実施形態4の他の光結合素子の構成を示す断面図である。
【図7】実施形態4の他の光結合素子の構成を示す断面図である。
【図8】実施形態5の光結合素子の構成を示す断面図である。
【図9】実施形態5の他の光結合素子の構成を示す断面図である。
【図10】実施形態5の他の光結合素子の構成を示す断面図である。
【図11】実施形態5の他の光結合素子の構成を示す断面図である。
【図12】実施形態5の他の光結合素子の構成を示す断面図である。
【図13】実施形態5の他の光結合素子の構成を示す断面図である。
【図14】実施形態6の光結合素子の構成を示す断面図である。
【図15】実施形態6の他の光結合素子の構成を示す断面図である。
【図16】実施形態6の他の光結合素子の構成を示す断面図である。
【図17】実施形態6の他の光結合素子の構成を示す断面図である。
【図18】実施形態6の他の光結合素子の構成を示す断面図である。
【図19】実施形態6の他の光結合素子の構成を示す断面図である。
【図20】従来の光結合素子の構成を示す断面図である。
【図21】従来の他の光結合素子の構成を示す断面図である。
【図22】従来の他の光結合素子の構成を示す断面図である。
【符号の説明】
1 発光素子
1a 発光素子の接合面
2 受光素子
3 金線
4 配線パターン
4a 接着剤
4b 半田付け用端子部
5 透光性樹脂
6 絶縁性基板
6a 斜面部
6b スルーホール
6c 凸部
6d 折れ曲がり部
14 リードフレーム
7、16 遮光性樹脂
Claims (6)
- 表面に発光素子側配線パターンが設けられ該発光素子側配線パターン上に発光素子が搭載された発光素子側絶縁性基板、および、表面に受光素子側配線パターンが設けられ該受光素子側配線パターン上に受光素子が搭載された受光素子側絶縁性基板が設けられており、該発光素子側絶縁性基板および該受光素子側絶縁性基板のそれぞれは、前記発光素子および前記受光素子がそれぞれ搭載される素子搭載部分と、前記各素子搭載部分のそれぞれに対して略直角に延出する側面部分とを有する断面略L字形状であり、
前記発光素子の発光面と前記受光素子の受光面とが相対向するように、前記発光素子側絶縁性基板および前記受光素子側絶縁性基板におけるそれぞれの前記各素子搭載部分が相対向して配置されるとともに、前記側面部分同士が相対向して配置されるように組み合わされており、
前記発光素子側配線パターンは、前記発光素子側絶縁性基板の前記素子搭載部分における前記発光素子が搭載される内側表面から、該発光素子側絶縁性基板における前記側面部分先端の外側に露出した表面にわたって設けられて、該外側に露出した表面に位置する前記発光素子側配線パターン部分が光結合素子の底面に位置する半田付け用端子部を有し、
前記受光素子側配線パターンは、前記受光素子側絶縁性基板における前記素子搭載部分の前記受光素子が搭載される内側表面から、該素子搭載部分の外側に露出した表面における該受光素子側絶縁性基板の前記側面部分の外側に露出した表面に連続した部分にわたって設けられて、該連続した部分に位置する前記受光素子側配線パターン部分が光結合素子の底面に位置する半田付け用端子部を有し、
電気信号を前記発光素子によって光信号に変換して放射し、その光信号を前記受光素子によって受光して再び電気信号に変換することを特徴とする光結合素子。 - 前記発光素子側絶縁性基板と前記受光素子側絶縁性基板とが、前記発光素子および前記受光素子をモールドする透光性樹脂により一体化されている請求項1に記載の光結合素子。
- 前記発光素子側絶縁性基板と前記受光素子側絶縁性基板のそれぞれの前記素子搭載部分の先端部に、他方の素子搭載部に向かって突出する凸部がそれぞれ設けられて、該凸部のそれぞれの側面が他方の絶縁性基板の内側の面に接している請求項1または請求項2に記載の光結合素子。
- 前記発光素子側絶縁性基板の前記発光素子側配線パターンおよび前記受光素子側絶縁性基板の前記受光素子側配線パターンのそれぞれの前記半田付け用端子部は、同一平面上に位置するように配置されている請求項1に記載の光結合素子。
- 前記発光素子側絶縁性基板が、前記発光素子の側面方向に放射された光信号を前記受光素子方向に反射させる斜面部を有する請求項1乃至請求項4のいずれかに記載の光結合素子。
- 前記発光素子側絶縁性基板および前記受光素子側絶縁性基板が、該絶縁性基板のそれぞれに設けられた前記各配線パターンを外部に引き出すスルーホールをそれぞれ有する請求項1乃至請求項5のいずれかに記載の光結合素子。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33211099A JP4117868B2 (ja) | 1999-11-22 | 1999-11-22 | 光結合素子 |
US09/716,449 US6588946B1 (en) | 1999-11-22 | 2000-11-21 | Optical coupling device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33211099A JP4117868B2 (ja) | 1999-11-22 | 1999-11-22 | 光結合素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001148504A JP2001148504A (ja) | 2001-05-29 |
JP4117868B2 true JP4117868B2 (ja) | 2008-07-16 |
Family
ID=18251275
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33211099A Expired - Fee Related JP4117868B2 (ja) | 1999-11-22 | 1999-11-22 | 光結合素子 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6588946B1 (ja) |
JP (1) | JP4117868B2 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003282935A (ja) | 2002-03-26 | 2003-10-03 | Sharp Corp | 光結合素子、その製造方法、及び電子機器 |
JP2005294494A (ja) * | 2004-03-31 | 2005-10-20 | Toshiba Corp | 光半導体装置及びその製造方法 |
DE102010012712A1 (de) * | 2010-03-25 | 2011-09-29 | Osram Opto Semiconductors Gmbh | Licht emittierendes Halbleiterbauteil |
US9472536B2 (en) * | 2011-10-11 | 2016-10-18 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
JP5649547B2 (ja) * | 2011-10-11 | 2015-01-07 | 株式会社東芝 | 半導体装置の製造方法 |
JP5865216B2 (ja) * | 2012-09-12 | 2016-02-17 | ルネサスエレクトロニクス株式会社 | フォトカプラ |
JP2016018832A (ja) * | 2014-07-07 | 2016-02-01 | パナソニックIpマネジメント株式会社 | 光結合装置 |
US10128222B2 (en) * | 2014-09-24 | 2018-11-13 | Kyocera Corporation | Light-emitting-and-receiving element module and sensor device using the same |
JP6445947B2 (ja) * | 2015-09-04 | 2018-12-26 | 株式会社東芝 | 光結合装置 |
US10283699B2 (en) * | 2016-01-29 | 2019-05-07 | Avago Technologies International Sales Pte. Limited | Hall-effect sensor isolator |
DE102018100946A1 (de) * | 2018-01-17 | 2019-07-18 | Osram Opto Semiconductors Gmbh | Bauteil und verfahren zur herstellung eines bauteils |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2253699C3 (de) * | 1972-11-02 | 1978-11-23 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Halbleiter-Optokoppler und Verfahren zu seiner Herstellung |
JPS6195581A (ja) * | 1984-10-16 | 1986-05-14 | Toshiba Corp | 光結合素子 |
US5148243A (en) * | 1985-06-25 | 1992-09-15 | Hewlett-Packard Company | Optical isolator with encapsulation |
JP2927602B2 (ja) | 1992-04-03 | 1999-07-28 | シャープ株式会社 | 光結合装置 |
US5545893A (en) * | 1994-12-23 | 1996-08-13 | Motorola, Inc. | Optocoupler package and method for making |
JPH08222757A (ja) * | 1995-02-14 | 1996-08-30 | Sharp Corp | 光結合素子 |
JPH11204825A (ja) * | 1998-01-14 | 1999-07-30 | Oki Electric Ind Co Ltd | 光半導体装置およびその製造方法 |
US6280102B1 (en) * | 1998-02-20 | 2001-08-28 | Sumitomo Electric Industries, Ltd. | Optical module product with sealing cap |
-
1999
- 1999-11-22 JP JP33211099A patent/JP4117868B2/ja not_active Expired - Fee Related
-
2000
- 2000-11-21 US US09/716,449 patent/US6588946B1/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US6588946B1 (en) | 2003-07-08 |
JP2001148504A (ja) | 2001-05-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1873566B1 (en) | Light emitting diode with light guide assembly | |
JP4117868B2 (ja) | 光結合素子 | |
JP3775069B2 (ja) | 光受信モジュール | |
JP3437709B2 (ja) | 立体配線型光結合装置及び反射型光結合装置 | |
JPH0537021A (ja) | 光半導体装置 | |
JP4908669B2 (ja) | チップ型発光素子 | |
JPH1093132A (ja) | 光結合装置 | |
US20050093129A1 (en) | Semiconductor device and manufacturing method thereof | |
JPH08186284A (ja) | 表面実装型フォトカプラ及びその製造方法 | |
JPH0779058A (ja) | 光通信部品の基板実装装置 | |
JPH0290576A (ja) | 光結合装置 | |
JP2008235599A (ja) | 多チャンネルフォトカプラの製造方法 | |
JP3497971B2 (ja) | 光結合装置およびその製造方法 | |
JP2008091671A (ja) | 光結合装置 | |
JP3824696B2 (ja) | フォトカプラ及びその製造方法 | |
JP2981371B2 (ja) | 光結合装置 | |
JP2002359392A (ja) | 半導体リレー | |
JPS59119774A (ja) | 光結合半導体装置 | |
JP3432088B2 (ja) | 光結合装置 | |
KR100692779B1 (ko) | 회로기판 일체형 이미지 센서 패키지 | |
JP3374732B2 (ja) | 半導体素子モジュールおよび半導体装置 | |
JPH10223788A (ja) | 光電子装置およびその製造方法 | |
JP3587001B2 (ja) | 圧力センサ | |
JP3420428B2 (ja) | 光結合装置 | |
JP2001358361A (ja) | 面実装フォトカプラ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060203 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060327 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060418 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060613 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060719 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060914 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060925 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20061006 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080328 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080421 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110502 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110502 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120502 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120502 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130502 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |