JP4112798B2 - 結晶質半導体膜の作製方法 - Google Patents
結晶質半導体膜の作製方法 Download PDFInfo
- Publication number
- JP4112798B2 JP4112798B2 JP2000366368A JP2000366368A JP4112798B2 JP 4112798 B2 JP4112798 B2 JP 4112798B2 JP 2000366368 A JP2000366368 A JP 2000366368A JP 2000366368 A JP2000366368 A JP 2000366368A JP 4112798 B2 JP4112798 B2 JP 4112798B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- silicon film
- film
- amorphous silicon
- spin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、結晶質半導体膜の作製方法及びその作製で使用される作製装置に関するもので、特に結晶質シリコン半導体膜の作製方法及びその作製で使用される作製装置に関するものある。尚、結晶質半導体膜は、液晶ディスプレイ等の半導体表示装置の構成素子である薄膜トランジスタに一般に適用されている。
【０００２】
【従来の技術】
近年、薄膜トランジスタ（以下、ＴＦＴと略記）を利用したアクティブマトリクス型の液晶ディスプレイ技術が注目されている。アクティブマトリクス表示はパッシブマトリクス表示に比べ、応答速度と視野角とコントラストの点で有利な為、現在のノートパソコン及び液晶テレビ等の主流になっている。
【０００３】
アクティブマトリクス型液晶ディスプレイの構成素子であるＴＦＴには、薄膜状のシリコン半導体を用いるのが一般的である。薄膜状のシリコン半導体は、非晶質シリコン膜と結晶性を有する多結晶シリコン膜の２つに大別される。非晶質シリコン膜は作製温度が低く、気相法で比較的容易に作成することが可能で量産性に富む為、最も一般的に適用されている。しかし、電子または正孔の電界移動度等の物性が結晶性を有する多結晶シリコン膜に比べて劣る為、高速動作のＴＦＴには結晶性を有する多結晶シリコン膜の適用が求められている。多結晶シリコン膜で形成したＴＦＴは、電子または正孔が大きな電界移動度を有する為、液晶ディスプレイに用いた場合、画素用トランジスタだけでなく周辺回路であるドライバー回路の一体化が達成できる特徴があり、各液晶ディスプレイメーカーで開発が進められてきた。
【０００４】
多結晶シリコンＴＦＴに適用される多結晶シリコン膜は、非晶質シリコン膜を熱処理することにより結晶化して成膜するが、結晶化温度が６００℃以上と高い為、石英基板以外のガラス基板に適用するのが困難であるという問題があった。例えば、アクイティブマトリクス型の液晶表示装置に適用されるコーニング製７０５９ガラスのガラス歪点は５９３℃であり、基板の大面積化を考慮した場合、６００℃以上の熱処理には問題がある。従って、熱処理温度の低温下が求められており、その解決手段として、触媒元素の添加による非晶質シリコン膜の結晶化技術が特開平７−２１１６３６号公報に開示されている。
【０００５】
特開平７−２１１６３６号公報に於いては、結晶化を助長する為の触媒元素の添加方法としてプラズマ処理法または蒸着法またはイオン注入法についても触れているが、非晶質シリコン膜の表面近傍のみに極微量の触媒元素を制御性良く添加する方法として、スピン塗布による触媒元素の添加方法が開示されている。スピン塗布による触媒元素の添加処理を利用した非晶質シリコン膜の結晶化技術は、非晶質シリコン膜上に触媒元素を含んだ溶液をスピン塗布法により添加し、所定量の触媒元素を非晶質シリコン膜の表面に吸着させ、しかる後に熱処理を行い、結晶質シリコン膜を成膜する技術であり、以下の特徴を有している。
・溶液中に含有させる触媒元素の濃度と、溶液を非晶質シリコン膜に接触させる時間によ り、非晶質シリコン膜への触媒元素の添加量を厳密に制御することができる。半導体装 置の信頼性及び電気的安定性の為には、結晶化した結晶質シリコン膜内の触媒元素の量 を極力少なくする必要がある。塗布法による触媒元素の添加の場合、触媒元素の添加量 の精密制御により必要最低限の量で結晶化を行うことができる為、半導体装置の信頼性 及び電気的安定性の点で有利である。
・結晶化を行う為の熱処理の低温下が可能となり、石英基板以外の一般のガラス基板を適 用する際に有利である。例えば、ガラス歪点以下の４５０℃程度以上の温度で、ガラス 基板の熱処理をすることが可能となった。
【０００６】
上記の非晶質シリコン膜の結晶化技術は、非晶質シリコン膜の全面に触媒元素を添加して結晶化するもので、多数の結晶が非晶質シリコン膜の全面で、点中心から放射状に成長し、結晶格子が連続的に連なって棒状に成長している。この結晶化技術を本発明者らは縦成長法と呼称している。この縦成長法に対し、横成長法による結晶化技術が、同一の出願人により特開平１０−２４７７３５号公報に開示されている。
【０００７】
特開平１０−２４７７３５号公報に記載された横成長法の技術は、非晶質シリコン膜を堆積した後、シリコン酸化膜等の絶縁膜を選択的に形成し、前記絶縁膜をマスクに触媒元素を選択的に添加し、熱処理を行う。この熱処理により、触媒元素の選択的添加領域が最初に結晶化し、当該結晶化領域は周辺の非晶質領域へと横方向（基板面に平行な方向）に結晶成長する。前記横方向結晶成長領域では、基板と平行に針状または柱状の結晶が成長方向に沿って伸びるという特徴が認められている。
【０００８】
また、同公報に於いては、触媒元素のゲッタリング技術についても記載されている。非晶質シリコン膜の結晶化の為に添加された触媒元素は、Ｎｉ元素等の金属元素である為、結晶質シリコン膜内に多量に存在すると、深い準位を形成してキャリアを補角することが知られており、ＴＦＴの電気特性や信頼性に悪影響を及ぼすことが考えられる。この対策として、触媒元素の選択的添加領域と同一の領域にＰ元素等の１５族元素を添加し、熱処理を行う。以上の処理により、横方向成長領域に残留した触媒元素を前記１５族元素の選択的添加領域まで移動させることができ、触媒元素のゲッタリング処理を可能としている。
【０００９】
【発明が解決しようとする課題】
特開平７−２１１６３６号公報に開示されている従来技術では、触媒元素を含んだ溶液をスピン塗布する際、レジスト塗布等で使用される汎用の塗布装置を使用していた。触媒元素としてＮｉ元素を含んだ溶液をスピン塗布し、所定量のＮｉ元素を非晶質シリコン膜の表面に吸着させ、しかる後に熱処理を行い、結晶質シリコン膜を成膜した。成膜した結晶質シリコン膜のドメイン（定義：単一の初期核から結晶成長した複数の棒状または偏平状結晶の集合体で、且つ結晶粒界では殆どの結晶格子に連続性を有しているもの）を光学顕微鏡で観察した結果、スピン塗布の際の丸形スピンチャックと接触している領域のドメインが非接触領域のドメインより小さく、緻密であることが判明した。よって、塗布装置に装備されている丸形スピンチャックとガラス基板との接触領域と非接触領域に於いて、結晶質シリコン膜のドメイン分布の不均一性が存在するという問題が認められている。
【００１０】
また、結晶質シリコン膜には、微細ドメインの局所的な不均一性が存在する場合も認められている。この微細ドメインの局所的な不均一性は、ドメイン径が他の領域に比べ局所的且つ帯状に小さくなる結晶成長に関する欠陥であり、大きな問題である。
【００１１】
本発明は、結晶質半導体膜について、結晶成長関連の上記従来技術の問題を解決することを課題とする。より特定すれば、本発明は結晶質シリコン膜について、結晶成長関連の上記従来技術の問題を解決することのできる結晶質半導体膜の作製方法及びその作製装置を提供することを課題とする。
【００１２】
【課題を解決する為の手段】
最初に、触媒元素を含んだ溶液をスピン塗布する為の塗布装置である結晶質シリコン膜の作製装置について、装置構成上の観点から上記課題の解決手段を記載する。
【００１３】
ガラス基板の裏面に吸着した丸形スピンチャックの接触領域と非接触領域について、結晶質シリコン膜のドメインを光学顕微鏡で観察した結果、接触領域のドメイン径が非接触領域と比較し小さくなっており、ドメイン分布の不均一性の存在が明らかとなった。よって、ドメイン分布の不均一性が生じる原因について考察する。
【００１４】
丸形スピンチャックの吸着の有無によるガラス基板への影響を考慮した場合、前記ドメイン分布の不均一性の原因として、接触領域と非接触領域との間でガラス基板に温度分布の生じることが推定される。そして、ガラス基板内の温度分布と結晶質シリコン膜のドメイン径の分布との間には、以下の因果関係が推定（仮説）される。
【００１５】
（仮説）Ｎｉ溶液をスピン塗布する際、ガラス基板に於けるスピンチャックの接触領域と非接触領域に於いて温度分布が存在すると、非晶質シリコン膜表面へのＮｉ元素吸着量の差が発生する。このＮｉ元素吸着量の差は、初期核発生数の差に影響する。結晶の初期核は結晶成長の過程でドメインに成長し、ドメイン同士が衝突するまで結晶成長が進行する。よって、初期核発生数の差はドメイン発生数の差に影響し、最終的にはドメイン径の分布に影響することが推定される。
【００１６】
上記仮説を検証する為、塗布装置の２つのスピンチャック構造について比較実験を行った。本実験では、温度分布の小さいと予想されるガラス基板の裏面に吸着接触しない構造のスピンチャック、即ちガラス基板端部のみで接触する構造のスピンチャック（以下、基板端部接触型スピンチャックと略記）と従来の丸形スピンチャックを各々適用して、Ｎｉ溶液のスピン塗布を行い、生成した結晶質シリコン膜のドメイン径の分布に違いがあるか、比較実験を行った。尚、結晶質シリコン膜のドメイン界面は、そのままでは光学顕微鏡による観察が困難である為、ドメイン界面に存在する偏析状態のＮｉＳｉ2（ニッケルシリサイド）をフッ酸過水溶液（ＨＦ：Ｈ2Ｏ2：Ｈ2Ｏ＝１：１：９８）でエッチング処理（３時間程度）した後に、ドメイン界面の観察を行った。
【００１７】
図１はその実験結果で、丸形スピンチャックの場合は接触領域と非接触領域とで結晶質シリコン膜のドメイン径の分布に大きな差が認められるが、基板端部接触型スピンチャックの場合はガラス基板面内に於いて、均一なドメイン径の分布を得ることができた。即ち、スピンチャック構造をガラス基板の裏面に吸着接触しない構造に変更することにより、ガラス基板内の温度分布を均一にし、結晶質シリコン膜に於けるドメイン径の分布の均一化を達成できることを確認できた。尚、図１で示したドメイン分布図は、ドメイン界面のみを表示する様に、パーソナルコンピューターの画像ソフトでドメイン写真データーを画像処理したもので、写真データーに比べ不正確である。この為、ドメイン分布図データーの正確さを期して、図２（丸形スピンチャック適用の場合）と図３（基板端部接触型スピンチャック適用の場合）に画像処理データーと写真データーとの比較データーを各々示す（図１〜３参照）。
【００１８】
また、図１の結果は間接的ではあるが、前記仮説の正当性を認めるものであり、ガラス基板内の温度分布と結晶質シリコン膜のドメイン径の分布との間の因果関係について、まとめたものを図４に示す。同図には、ガラス基板内の温度分布が非晶質シリコン膜表面へのＮｉ元素吸着量の多少に影響し、Ｎｉ元素吸着量の多少が初期核発生数の多少に影響し、初期核発生数の多少が結晶成長したドメイン発生数の多少に影響し、最終的にドメイン径の大小（正確には小大）に連鎖的に影響している様子が明瞭に示されている（図４参照）。
【００１９】
以上の実験結果より、結晶質シリコン膜に於けるドメイン径の分布の均一性を確保するには、Ｎｉ溶液のスピン塗布工程に於けるガラス基板の温度分布の均一化が必要であることが確認された。本実験に於いては、ガラス基板内の温度分布の均一性を確保する為、ガラス基板端部のみで接触する構造のスピンチャックについて検討したが、ガラス基板の温度分布の均一性が確保できれば、他のスピンチャック構造でも構わない。またガラス基板全面の温度分布の均一性を確保するのが最善であるが、デバイス有効領域の結晶質シリコン膜のドメイン径に悪影響がなければ、デバイス有効領域のみの温度分布の均一性を確保するスピンチャック構造でも特に問題はない。この場合のスピンチャック構造としては、ガラス基板端部から所定の領域分だけ内側に位置するデバイス有効領域について、全面に吸着接触する構造のスピンチャック（以下、デバイス有効領域接触型スピンチャックと略記）を挙げることができる。
【００２０】
次に、結晶質シリコン膜に於ける微細ドメインの局所的な不均一性について、その発生原因を考察する。この微細ドメインの局所的不均一性は図５に示す様に、微視的には帯状に発生しており、巨視的には、ガラス基板（５インチ角型基板を使用）の四隅近傍の領域に放射状に発生している。この様な発生形態を有する微細ドメインの局所的不均一性の原因としては、Ｎｉ溶液中の固形状の異物が考えられる。Ｎｉ溶液を作製する場合、ここでは粉末状のメタルソースを純水に溶解して作製している為、Ｎｉ水溶液中には固形状の異物、例えば水酸化物等の不溶性副生成物が存在しており、微細ドメインの局所的不均一性と何らかの因果関係が推定される（図５参照）。
【００２１】
そこで、Ｎｉ水溶液中の固形状の異物（不溶性副生成物）と微細ドメインの局所的不均一性との間の因果関係を明確にする為、以下の実験を行った。本実験では、Ｎｉ水溶液中の固形状の異物（不溶性副生成物）を除去する為の濾過処理の有無とＮｉ水溶液の濃度（５ｐｐｍと１０ｐｐｍ）について、各々条件を振って実験を行った。尚、結晶質シリコン膜のドメイン界面については、光学顕微鏡による観察を可能にする為、フッ酸過水溶液（ＨＦ：Ｈ2Ｏ2：Ｈ2Ｏ＝１：１：９８）でエッチング処理して観察した。
【００２２】
本実験の結果を表１に示す。表１より、以下のことが明確になった。
１）Ｎｉ水溶液の濃度が５ｐｐｍの場合は、濾過処理の有無に関係なく、微細ドメインの局所的な不均一性が認められない。
２）一方、Ｎｉ水溶液の濃度が１０ｐｐｍの場合は、濾過処理有りの場合に限り、微細ドメインの局所的不均一性の発生を対策できることが判明した。即ち、Ｎｉ水溶液に於ける固形状の異物の濾過処理は、ガラス基板（５インチ角基板を使用）の四隅近傍の領域に放射状に発生する微細ドメインの局所的不均一性を対策するのに効果のあることが認められた。
【００２３】
【表１】
【００２４】
本実験により、結晶質シリコン膜に於ける微細ドメインの局所的不均一性の発生を対策するには、Ｎｉ水溶液の濃度として５ｐｐｍ程度の濃度が好適であること、及びＮｉ水溶液中の固形状の異物を除去する為の濾過処理が必要であることを明確にできた。
【００２５】
ここで、以上の２つの実験結果に基づき、従来技術に於ける課題を解決する為の結晶質シリコン膜の作製装置について、具備すべき装置上の構成をまとめると以下の様になる。
１）結晶質シリコン膜に於けるドメイン径分布の均一化の為には、ガラス基板の温度分布を均一に保持する為のスピンチャック（例えば基板端部接触型スピンチャックまたはデバイス有効領域接触型スピンチャック）が必要である。
２）結晶質シリコン膜に於ける微細ドメインの局所的な不均一性の発生を対策する為には、濾過機構が必要である。
【００２６】
次に、課題を解決する為の結晶質シリコン半導体薄膜の作製方法について記載する。本作製方法は、基板上に非晶質シリコン膜を堆積する工程と非晶質シリコン膜の表面の前処理工程と非晶質シリコン膜への触媒元素の添加工程と非晶質シリコン膜の熱結晶化工程に大別される為、工程毎に記載する。
【００２７】
（非晶質シリコン膜の堆積工程と前処理工程）
まず、ガラス基板上に減圧ＣＶＤ法またはプラズマＣＶＤ法により所定膜厚の非晶質シリコン膜を堆積する。非晶質シリコン膜を堆積した後、当該基板を希釈フッ酸溶液で洗浄することにより、非晶質シリコン膜の表面を汚染している自然酸化膜（ＳｉＯ2）を除去する。この自然酸化膜（ＳｉＯ2）は空気中の酸素に起因して成膜されたものであり、汚染の可能性が考えられる為、自然酸化膜（ＳｉＯ2）の除去を行っている。除去した後、非晶質シリコン膜を酸化することにより、数原子層の極薄いシリコン酸化膜（ＳｉＯ2）を成膜する。このシリコン酸化膜（ＳｉＯ2）の成膜は、後工程であるＮｉ水溶液のスピン塗布工程に於いて、非晶質シリコン膜に対するＮｉ水溶液（Ｎｉ溶液として水溶液を使用している為、非晶質シリコン膜に対する濡れ性の改善が必要）の濡れ性を改善し、Ｎｉ元素を均一に吸着させる為のものである。
【００２８】
（非晶質シリコン膜への触媒元素添加工程）
次に、非晶質シリコン膜の結晶化を助長する為、非晶質シリコン膜に触媒元素の添加処理を行う。当該処理に於いては、非晶質シリコン膜の結晶化を助長する為の触媒元素として、Ｎｉ元素を適用する。尚、適用する触媒元素はＮｉ元素に限らず、結晶化を助長する触媒元素なら、他の元素でも勿論構わない。Ｎｉ元素の添加処理は、スピン塗布法により処理する。スピン塗布法によるＮｉ元素の添加処理に於いては、結晶質シリコン膜のドメイン径の分布を均一に確保する為、基板の温度分布を均一に保持した状態で、スピン塗布することが重要である。また、結晶質シリコン膜に於ける微細ドメインの局所的不均一性を対策する為には、Ｎｉ水溶液中の固形状の異物（例えば、水酸化物等の不溶性副生成物）の除去が必要で、この為にＮｉ水溶液は濾過処理した後に適用される。
【００２９】
（非晶質シリコン膜の熱結晶化工程）
次に、専用の熱処理炉を使用して、窒素雰囲気中で当該基板を熱処理することにより、非晶質シリコン膜を結晶化し、結晶質シリコン膜を成膜する。この結晶化の為の熱処理は、結晶化を助長する触媒元素の作用により、４５０〜７５０℃の温度範囲で処理可能であるが、温度が低いと熱処理時間を長くしなければならず、生産効率が低下する。また、６００℃以上とすると、基板として適用するガラス基板の耐熱性の問題が表面化してしまう。従って、ガラス基板を使用した場合には、上記熱処理工程の温度は４５０〜６００℃の範囲で熱処理可能である。
【００３０】
以上の工程による結晶質シリコン膜の作製方法は、非晶質シリコン膜の全面に触媒元素を添加し、多数の初期核を点中心として放射状に結晶が成長する縦成長法を前提に記載したものであるが、本発明は横成長法の場合にも適用可能である。何故なら、本発明の発明特定事項は触媒元素を含んだ溶液のスピン塗布法自体にある為、結晶の成長方法に無関係だからである。
【００３１】
本発明は、触媒元素（例えばＮｉ元素等の金属元素）を利用した結晶質半導体膜の作製方法及びその作製装置、特に結晶質シリコン膜の作製方法及びその作製装置に関するもので、主な特徴を以下に記載する。
【００３２】
基板上に非晶質シリコン膜を堆積する第１の工程と、非晶質シリコン膜上に触媒元素を含んだ溶液をスピン塗布することにより、非晶質シリコン膜の表面に触媒元素を添加する第２の工程と、非晶質シリコン膜を熱結晶化する第３の工程とを有する結晶質半導体膜の作製方法に於いて、前記第２の工程を処理する際に、基板の温度分布を均一に保持すること、及び触媒元素を含んだ溶液を濾過することで、結晶質シリコン膜のドメインの均一性を改善することを特徴としている。
【００３３】
また結晶質半導体膜の作製方法で使用する作製装置、即ち基板を搬送する為の搬送手段と触媒元素を含んだ溶液をスピン塗布する為のスピン塗布手段とで構成される触媒元素を含んだ溶液の添加装置である結晶質半導体膜の作製装置に於いて、前記スピン塗布手段は、基板の温度分布を均一に保持する為のスピンチャック（例えば、基板端部接触型スピンチャックまたはデバイス有効領域接触型スピンチャック）と触媒元素を含んだ溶液を濾過する為の濾過機構とを備えたことを特徴としている。
【００３４】
【発明の実施の形態】
（実施形態１）
実施形態１は、触媒元素（例えばＮｉ元素等の金属）を利用した結晶質シリコン半導体薄膜の作製方法に於いて、非晶質シリコン膜の全面に触媒元素を添加する縦成長法の例について、図６に基づき記載する。また、ここでは触媒元素を含んだ溶液の例についても記載する。
【００３５】
まず、減圧ＣＶＤ法またはプラズマＣＶＤ法により、ガラス基板２０１上に非晶質シリコン膜２０２を１０〜１５０ｎｍの膜厚で堆積する。本実施形態では、減圧ＣＶＤ法により、１００ｎｍの非晶質シリコン膜２０２を堆積する。減圧ＣＶＤ装置から当該基板を取り出す際、非晶質シリコン膜２０２の表面は、空気中の酸素（Ｏ2）の影響で極薄の自然酸化膜（ＳｉＯ2）２０３で汚染されている（図６−Ａ参照）。
【００３６】
次に、枚様式のスピン処理方式により、当該基板を希釈フッ酸で洗浄する。当該処理により、非晶質シリコン膜２０２の表面を汚染している自然酸化膜（ＳｉＯ2）２０３の除去を行い、続けて水洗処理を行った後に当該基板を乾燥する。尚、この自然酸化膜（ＳｉＯ2）２０３の除去する為の洗浄処理は、洗浄槽を利用したバッチ処理方式で行っても構わない（図６−Ｂ参照）。
【００３７】
次に、枚様式のスピン処理方式で所定時間のオゾン（Ｏ3）水処理を行うことにより、非晶質シリコン膜２０２を酸化する。当該酸化処理により、非晶質シリコン膜２０２上に０．５〜５ｎｍ程度の清浄な極薄のシリコン酸化膜（ＳｉＯ2）２０４を成膜し、続けて当該基板を乾燥する。前記オゾン（Ｏ3）水処理は、洗浄槽を利用したバッチ処理方式で行っても構わない。また、シリコン酸化膜（ＳｉＯ2）２０４は、過酸化水素水（Ｈ2Ｏ2）処理により成膜しても良いし、酸素（Ｏ2）雰囲気中での紫外線（ＵＶ）照射によりオゾン（Ｏ3）を発生させて成膜しても構わない。尚、極薄のシリコン酸化膜（ＳｉＯ2）２０４の成膜は、後にＮｉ水溶液をスピン塗布する際に、非晶質シリコン膜２０２に対する濡れ性を改善し、Ｎｉ元素を均一に吸着させる目的で行われる（図６−Ｃ参照）。
【００３８】
次に、Ｎｉ水溶液のスピン塗布処理により、非晶質シリコン膜２０２の全面にＮｉ元素を添加する。具体的には、基板の温度分布を均一に保持した状態で、低速スピンしながら当該基板の上部に位置するノズル２０５から当該基板上にＮｉ水溶液２０６を液盛りする。その後、低速スピンを停止した状態で所定時間保持し、Ｎｉ元素を非晶質シリコン膜２０２上に成膜された極薄のシリコン酸化膜２０４の表面に吸着させる。この液盛り状態の間、Ｎｉ水溶液の撹拌の為、ガラス基板上に液盛りしたＮｉ水溶液２０６が基板端部から落下しない程度の超低速スピンの状態で、所定時間保持しても構わない。尚、基板の温度分布を均一に保持する目的で、ここでは基板端部接触型スピンチャック本体２０７と基板端部支持部２０８とで構成される基板端部接触型スピンチャックが適用されているが、基板の温度分布が均一に確保できれば、他の構造のスピンチャックを適用しても構わない。また、液盛りされるＮｉ水溶液２０６は重量換算で５ｐｐｍの酢酸ニッケル水溶液で、塗布装置のフィルタリング機構により、異物または水酸化物等の不溶性副生成物を濾過した状態で適用されている（図６−Ｄ参照）。
【００３９】
Ｎｉ水溶液を所定時間保持した後、液盛り状態で存在するＮｉ水溶液２０６を当該基板の低速スピンにより振り切り、連続的に高速スピン状態に移行し、当該基板をスピン乾燥する。以上のスピン塗布処理により、非晶質シリコン膜２０２上の極薄のシリコン酸化膜２０４にＮｉ元素を均一に吸着させる（図６−Ｅ参照）。
【００４０】
上記のＮｉ水溶液のスピン塗布工程に於いて、Ｎｉ水溶液の濃度及び保持時間を変化させることにより、吸着したＮｉ元素の濃度を任意の範囲で制御可能である。非晶質シリコン膜２０２に於けるＮｉ元素の濃度は、１Ｅ１６atoms/cm3〜５Ｅ１９atoms/cm3の範囲とすることが好ましい。これは、１Ｅ１６atoms/cm3以下の濃度であると、結晶化を助長する効果を得ることができず、５Ｅ１９atoms/cm3以上の濃度であると、Ｎｉ元素の影響により、半導体特性が阻害されてしまうからである。
【００４１】
次に、専用の熱処理炉を使用して、窒素雰囲気中で非晶質シリコン膜の結晶化を目的に熱処理を行う。前記熱処理は、結晶化を助長する触媒元素の作用により、４５０〜７５０℃の温度範囲で処理することにより、結晶化が達成されるが、熱処理温度が低いと処理時間を長くしなければならず、生産効率が低下する。また、６００℃以上の熱処理は、基板として適用するガラス基板の耐熱性の問題が表面化してしまう。従って、ガラス基板を使用する場合には、上記熱処理工程の温度は４５０〜６００℃の範囲が妥当である。また、実際の熱処理は、非晶質シリコン膜２０２の堆積方法によっても、好適な熱処理条件が異なっており、例えば減圧ＣＶＤ法で堆積した場合は６００℃−１２時間程度の熱処理が好適であり、プラズマＣＶＤ法で堆積した場合は５５０℃−４時間程度の熱処理で十分なことが判っている。前記熱処理により、非晶質シリコン膜２０２は結晶化され、均一なドメイン径を有する結晶質シリコン膜２０９が成膜される（図６−Ｆ参照）。
【００４２】
次に、触媒元素を含んだ溶液について、具体的に記載する。溶液としては、水溶液または有機溶媒を使用することが可能で、触媒元素の溶解性の点で純水，アルコール，酸，アンモニア等の極性溶媒が好適である。また、触媒元素を含有する溶媒としては、無極性の有機溶媒であるベンゼン，トルエン，キシレン，四塩化炭素，クロロホルム，エーテル，トリクロロエチレン，フロン等も適用可能である。溶液中の触媒元素の状態としては、化合物として溶解している場合と単体元素として溶解している場合がある。
【００４３】
触媒元素としてＮｉ元素を適用する場合は、通常はＮｉ化合物として溶液中に導入される。代表的なＮｉ化合物としては、臭化ニッケル，酢酸ニッケル，シュウ酸ニッケル，炭酸ニッケル，塩化ニッケル，ヨウ化ニッケル，硝酸ニッケル，硫酸ニッケル，蟻酸ニッケル，ニッケルアセチルアセテート，２−エチルヘキサンニッケル，４−シクロヘキシル酪酸ニッケル，酸化ニッケル，水酸化ニッケル等が挙げられる。またＮｉ化合物ではなく、Ｎｉ元素単体として溶液中に溶解する場合は、酸に溶解する方法が好適である。尚、溶液中に於けるＮｉ元素の存在状態としては、通常は完全に溶解している状態が好適であるが、Ｎｉ元素が均一に分散した乳濁液（エマルジョン）の状態でも構わない。
【００４４】
上記Ｎｉ元素以外の触媒元素としては、Ｆｅ，Ｃｏ，Ｒｕ，Ｒｈ，Ｐｄ，Ｏｓ，Ｉｒ，Ｐｔ，Ｃｕ，Ａｕ等の金属類も適用可能である。触媒元素の適用法としては、単一の触媒元素を溶液中に溶解する方法が一般的であるが、複数種類の触媒元素を混合溶解して使用しても構わない。また、これらの触媒元素は、Ｎｉ元素の場合と同様に、化合物の状態で溶液中に溶解しても良いし、触媒元素単体を酸類に溶解しても特に問題はない。上記触媒元素の代表的な化合物を以下に記載する。
【００４５】
（実施形態２）
実施形態２は、非晶質シリコン膜に選択的に触媒元素を添加する横成長法に本発明を適用した例であり、その場合の結晶質シリコン半導体薄膜の作製方法について、図７に基づき記載する。
【００４６】
まず、減圧ＣＶＤ法またはプラズマＣＶＤ法によって、ガラス基板３０１上に非晶質シリコン膜３０２を１０〜１５０ｎｍの膜厚で堆積する。本実施形態では、減圧ＣＶＤ法により、１００ｎｍの非晶質シリコン膜３０２を堆積する。この後、マスクとなるシリコン酸化膜３０３をプラズマＣＶＤ法や減圧ＣＶＤ法によって、１００ｎｍ以上、本実施例では１２０ｎｍの膜厚で堆積する。そして、通常のフォトリソグラフィ工程とエッチング工程（通常はウェットエッチング）により、シリコン酸化膜３０３に開口領域３０４を形成する。この際、形成されたシリコン酸化膜３０３の開口領域３０４に於いては、非晶質シリコン膜３０２が露出した状態になっている（図７−Ａ参照）。
【００４７】
次に、当該基板を酸化することにより、シリコン酸化膜３０３の開口領域３０４、即ち非晶質シリコン膜３０２の露出領域に０．５〜５ｎｍ程度の極薄のシリコン酸化膜（ＳｉＯ2）３０５を成膜する。当該酸化処理は、枚様式のスピン処理方式による所定時間のオゾン（Ｏ3）水処理で行う。このオゾン（Ｏ3）水処理は、洗浄槽を利用したバッチ処理方式で行っても構わない。また、シリコン酸化膜（ＳｉＯ2）３０５の成膜は、過酸化水素水（Ｈ2Ｏ2）処理による酸化で成膜しても良いし、酸素（Ｏ2）雰囲気中での紫外線（ＵＶ）照射によりオゾン（Ｏ3）を発生させて成膜しても構わない。尚、開口領域３０４に於けるシリコン酸化膜（ＳｉＯ2）３０５の成膜は、非晶質シリコン膜３０２の濡れ性改善の為に行われるもので、Ｎｉ水溶液の表面張力と開口領域３０４のサイズが合致した場合には、シリコン酸化膜（ＳｉＯ2）３０５の成膜なしでも、開口領域３０４にＮｉ水溶液を行き渡らせることが可能である。しかし、この様な場合は例外であり、通常は開口領域３０４の非晶質シリコン膜３０２の表面でＮｉ水溶液が弾く為、極薄のシリコン酸化膜（ＳｉＯ2）３０５の成膜が必要となっている（図７−Ｂ参照）。
【００４８】
次に、Ｎｉ水溶液のスピン塗布処理により、結晶化を助長する為のＮｉ元素を添加する。具体的には、５ｐｐｍのＮｉ元素を含有した酢酸ニッケル水溶液から成るＮｉ水溶液３０７を低速スピンの状態で、当該基板の上部に位置するノズル３０６から当該基板上に液盛りする。液盛りした後、スピンを停止した状態で所定時間保持することにより、マスクとなるシリコン酸化膜３０３の開口領域３０４にＮｉ元素を選択的に導入する。また、液盛り状態の間、Ｎｉ水溶液３０７の撹拌の為、液盛りしたＮｉ水溶液３０７が基板端部から落下しない程度の超低速スピンの状態で、所定時間保持する様にしても良い。尚、実施形態１と同様に、当該処理は、基板の温度分布を均一に保持する目的で、基板端部接触型スピンチャック本体３０８と基板端部支持部３０９とから成る基板端部接触型スピンチャックが適用されているが、基板の温度分布が均一に確保できれば、他の構造のスピンチャックを適用しても構わない。また、基板の４隅近傍に帯状に発生する微細ドメインの局所的不均一性を対策する目的で、当該処理に於いては、Ｎｉ水溶液３０７は濾過処理された状態で用いられている（図７−Ｃ参照）。
【００４９】
次に、液盛り状態で存在するＮｉ水溶液３０７を当該基板の低速スピンにより振り切り、連続的に高速スピン状態に移行し、当該基板をスピン乾燥する。以上のスピン塗布処理により、マスクとなるシリコン酸化膜３０３の開口領域３０４に存在する非晶質シリコン膜３０２にＮｉ元素を選択的に導入する（図７−Ｄ参照）。
【００５０】
次に、専用の熱処理炉を使用して、窒素雰囲気中で当該基板に熱処理を加えることにより、非晶質シリコン膜３０２の結晶化を行う。実際の熱処理は、ＣＶＤ法により好適な熱処理条件が異なっており、減圧ＣＶＤ法で非晶質シリコン膜３０２を堆積した場合は６００℃−１２時間程度で処理し、プラズマＣＶＤ法で堆積した場合は５５０℃−４時間程度で熱処理する。熱処理の際、Ｎｉ元素が選択的に導入された開口領域３０４を起点にして、Ｎｉ元素の非導入領域へと横方向（図の矢印の方向）に結晶成長が行われる。横方向結晶成長の特徴として、マスクとなるシリコン酸化膜３０３の開口領域３０４のみに選択的にＮｉ元素を導入する為、それ以外の領域である横方向結晶成長領域のＮｉ元素の濃度を低く抑えることができる点と、結晶性が良好である点を挙げることができる。この為、横方向結晶成長の結晶質シリコン膜３１０をＴＦＴに適用した場合、良好な半導体特性を得ることができる（図７−Ｅ参照）。
【００５１】
（実施形態３）
実施形態３では、結晶質シリコン膜の作製方法（実施形態１〜２で記載）で使用する作製装置、即ち触媒元素を含んだ溶液の塗布装置の例について、図８に基づき記載する。
【００５２】
触媒元素（Ｎｉ元素等の金属類）を含んだ溶液の塗布装置について、図８に塗布装置の全体概略図と、基板の温度分布を均一に保持する為のスピンチャック及びデバイス有効領域の温度分布を均一に保持する為のスピンチャックの例を各々示す。この図８から判る様に、塗布装置全体は複数の処理ユニットで構成されており、各処理ユニットは塗布装置本体４０１の周辺領域に配置されている。複数の処理用の基板４０４がロード及びアンロード兼用のキャリア４０３に収納（通常：２０枚程度収納）されており、塗布装置本体４０１の中央領域に配置されているロボットアーム４０２により、当該基板４０４が１枚ずつ各処理ユニットに搬送される構成となっている。前記処理ユニットは、位置決めユニット４０５と洗浄ユニット４０６と乾燥ユニット４０７，４０８と冷却ユニット４０９，４１０と酸化ユニット４１１と塗布ユニット４１２で構成されており、各処理ユニットに基板４０４が搬送されることで、触媒作用を有するＮｉ元素の添加処理が行われる（図８−Ａ参照）。
【００５３】
ここで、処理用の基板４０４の基板構造について記載する。基板４０４はガラス基板４０４ａ上に非晶質シリコン膜４０４ｂを堆積したもので、非晶質シリコン膜４０４ｂの表面は極薄の自然酸化膜４０４ｃで汚染された基板構造となっている。尚、前記基板４０４の基板構造は、非晶質シリコン膜４０４ｂの全面に触媒元素を添加する縦成長法の基板構造を前提に記載している（図８−Ｂ参照）。
【００５４】
次に、塗布装置の各処理ユニットについて、その詳細を記載する。位置決めユニット４０５は、基板４０４の位置を正確に位置決めする為の処理ユニットで、ロボットアーム４０２で搬送された基板４０４は、この位置決めユニット４０５で位置ズレが補正され、正確に位置決めされる構成になっている。この位置決めユニット４０５を経由することにより、各基板４０４は各処理ユニットに正確に位置決めされた状態で搬送される（図８−Ａ参照）。
【００５５】
洗浄ユニット４０６は、非晶質シリコン膜４０４ｂの表面を汚染している自然酸化膜４０４ｃを除去する為の処理ユニットで、希釈フッ酸供給用ノズルと純水供給用ノズルと通常の丸形スピンチャックで構成されている。基板４０４はロボットアーム４０２により、丸形スピンチャック上に搬送された後、希釈フッ酸供給用ノズルから希釈フッ酸が基板４０４上に供給され、非晶質シリコン膜４０４ｂ上に付着している自然酸化膜４０４ｃがスピン除去される。自然酸化膜４０４ｃの除去後、当該基板４０４は、純水供給ノズルからの純水によりスピン水洗され、その後にスピン乾燥される構成になっている。尚、洗浄ユニット４０６に於けるスピンチャックは、基板４０４の温度分布に留意する必要がない為、通常の丸形スピンチャックが適用されているが、後述の塗布ユニット４１２に適用されている基板端部接触型スピンチャックまたはデバイス有効領域接触型スピンチャックでも勿論構わない（図８−Ａ参照）。
【００５６】
乾燥ユニット４０７，４０８は基板４０４を乾燥する為の処理ユニットで、ベークする為のホットプレートで構成されている。ホットプレートは乾燥ベークに適切な温度、例えば６０〜１００℃程度の温度に制御されており、当該基板４０４はホットプレート上でのベーク処理により乾燥される構成になっている（図８−Ａ参照）。
【００５７】
冷却ユニット４０９，４１０は、乾燥ユニット基板４０７，４０８でベーク処理された基板４０４を室温（通常２３℃程度）まで冷却する為の処理ユニットで、熱伝導率の大きいメタルプレートで構成されている。基板４０４はメタルプレート上で室温（通常：２３℃程度）まで冷却される構成になっている（図８−Ａ参照）。
【００５８】
酸化ユニット４１１は、基板４０４の非晶質シリコン膜４０４ｂに対するＮｉ水溶液の濡れ性を改善する目的で、非晶質シリコン膜４０４ｂの表面を酸化することにより、極薄のシリコン酸化膜を成膜する為の処理ユニットで、オゾン（Ｏ3）水供給用ノズルと通常の丸形スピンチャックで構成されている。基板４０４はロボットアーム４０２により、丸形スピンチャック上に搬送された後、オゾン（Ｏ3）水供給用ノズルからオゾン（Ｏ3）水が基板４０４上に供給され、非晶質シリコン膜４０４ｂ上にシリコン酸化膜が成膜される。シリコン酸化膜の成膜後、当該基板４０４はスピン乾燥される構成になっている。酸化ユニット４１１に於けるスピンチャックは、基板４０４の温度分布に留意する必要がない為、通常の丸形スピンチャックが適用されているが、後述の塗布ユニット４１２に適用されている基板端部接触型スピンチャックまたはデバイス有効領域接触型スピンチャックでも勿論構わない。尚、本実施形態では、シリコン酸化膜がオゾン（Ｏ3）水処理により成膜される構成となっているが、熱酸化処理を行う構成としても良いし、酸素（Ｏ2）雰囲気中での紫外線（ＵＶ）照射によりオゾン（Ｏ3）を発生させる構成としても構わない。但し、熱酸化処理を行う構成とする場合は、他の処理ユニットへの温度への影響がない様に工夫する必要がある（図８−Ａ参照）。
【００５９】
塗布ユニット４１２は、基板４０４の非晶質シリコン膜４０４ｂに触媒作用を有するＮｉ元素を添加する為の処理ユニットで、Ｎｉ水溶液供給用ノズルと、Ｎｉ水溶液を濾過する為の濾過機構と、基板の温度分布を均一に保持する為のスピンチャックまたはデバイス有効領域の温度分布を均一に保持する為のスピンチャックで構成されている。基板４０４はロボットアーム４０２により、前記スピンチャック上に搬送された後、濾過されたＮｉ水溶液がＮｉ水溶液供給用ノズルから超低速スピンの状態で基板４０４上に供給され、液盛りされる構成になっている。所定時間の液盛り状態の後、Ｎｉ水溶液は当該基板４０４の低速スピンにより振り切られ、連続的に高速スピン状態に移行することにより、当該基板４０４はスピン乾燥される構成になっている（図８−Ａ参照）。
【００６０】
尚、基板の温度分布を均一に保持する為のスピンチャックの例としては、基板の端部のみで接触する構造のスピンチャックである基板端部接触型スピンチャックがあり、吸着孔の全くない基板端部接触型スピンチャック本体４１３と基板端部支持部４１４で構成されている。またデバイス有効領域の温度分布を均一に保持する為のスピンチャックの例として、ガラス基板端部から所定の領域分だけ内側に位置するデバイス有効領域について、全面に吸着接触する構造のスピンチャックであるデバイス有効領域接触型スピンチャックがあり、複数の吸着孔を有するデバイス有効領域接触型スピンチャック本体４１５で構成されている。このデバイス有効領域スピンチャックの場合は、結晶質シリコン膜のドメイン径の均一性が、少なくともデバイス有効領域内で確保される構成となっている（図８−Ｂ参照）。
【００６１】
上記構成の各処理ユニットへ基板４０４を搬送する経路としては、ロード及びアンロード兼用のキャリア４０３からスタートし、位置決めユニット４０５→洗浄ユニット４０６→酸化ユニット４１１→位置決めユニット４０５→塗布ユニット４１２（→乾燥ユニット４０７，４０８→冷却ユニット４０９，４１０）の経路が一般的である。尚、上記の搬送経路のなかで、（ ）内で示した処理ユニットへの搬送経路は、省略可能な搬送経路を示したものである。以上の経路で各処理ユニットに各基板４０４を搬送することにより、非晶質シリコン膜４０４ｂに付着した自然酸化膜（ＳｉＯ2）の除去処理と非晶質シリコン膜４０４ｂへのシリコン酸化膜（ＳｉＯ2）の成膜処理と非晶質シリコン膜４０４ｂへのＮｉ水溶液の添加処理を連続的に行うことができる（図８−Ａ参照）。
【００６２】
【実施例】
（実施例１）
実施例１は、非晶質シリコン膜の全域に触媒元素（例えばＮｉ元素等の金属）を添加する縦成長による結晶質シリコン膜の作製法を液晶ディスプレイの製造工程に適用した例であり、図９〜１４に基づき具体的に記載する。
【００６３】
最初に、ガラス基板５０１上にプラズマＣＶＤ法により、各々組成比の異なる第１層目の酸化窒化シリコン膜５０２ａを５０ｎｍと第２層目の酸化窒化シリコン膜５０２ｂを１００ｎｍの膜厚で堆積し、下地膜５０２を成膜する。尚、ここで用いるガラス基板５０１としては、石英ガラスまたはバリウムホウケイ酸ガラスまたはアルミノホウケイ酸ガラス等が有る。次に前記下地膜５０２（５０２ａと５０２ｂ）上に、減圧ＣＶＤ法により、非晶質シリコン膜５０３ａを５５ｎｍの膜厚で堆積する。尚、本実施例では減圧ＣＶＤ法で非晶質シリコン膜５０３ａを堆積しているが、プラズマＣＶＤ法で堆積しても構わない（図９−Ａ参照）。
【００６４】
また、非晶質シリコン膜５０３ａの堆積に於いては、空気中に存在する炭素または酸素または窒素が混入する可能性がある。これらの不純物ガスの混入は、最終的に得られるＴＦＴ特性の劣化を引き起こすことが経験的に知られており、このことから前記不純物ガスの混入は結晶化の阻害要因として作用すると本発明者らは認識している。従って、前記不純物ガスの混入は徹底的に低減することが望ましく、具体的な濃度範囲としては、炭素及び窒素の場合は共に５Ｅ１７atoms/cm3以下とし、酸素の場合は１Ｅ１８atoms/cm3以下とするのが望ましい（図９−Ａ参照）。
【００６５】
次に、非晶質シリコン膜５０３ａの結晶化の前処理工程を行う。減圧ＣＶＤ装置から当該基板を取り出す際に、空気中の酸素（Ｏ2）の影響で非晶質シリコン膜５０３ａの表面は自然酸化膜（ＳｉＯ2）で汚染される。この為、自然酸化膜（ＳｉＯ2）で汚染された非晶質シリコン膜５０３ａの表面を希釈フッ酸で洗浄することにより、汚染された自然酸化膜（ＳｉＯ2）を除去する。更に非晶質シリコン膜５０３ａの表面をオゾン（Ｏ3）水で処理することにより、非晶質シリコン膜５０３ａの表面を酸化し、０．５〜５ｎｍ程度の清浄な極薄のシリコン酸化膜を成膜する。尚、極薄のシリコン酸化膜（ＳｉＯ2）の成膜は、後工程でＮｉ水溶液をスピン塗布する際に、非晶質シリコン膜５０３ａに対する濡れ性を改善し、Ｎｉ元素を均一に吸着させる目的で処理するものである（図９−Ａ参照）。
【００６６】
次に、触媒作用を有するＮｉ元素の添加工程と非晶質シリコン膜５０３ａの結晶化工程を行う。本実施例では非晶質シリコン膜５０３ａの結晶化を助長する触媒元素として、Ｎｉ元素を適用する。Ｎｉ元素の添加は、Ｎｉ化合物であるニッケル酢酸塩を純水に溶解し、５ｐｐｍの濃度に調整したＮｉ水溶液をスピン塗布することにより行う。尚、Ｎｉ水溶液のスピン塗布処理の際、最終的に得られる結晶質シリコン膜のドメイン径の均一性を確保する為、基板の温度分布を均一に保持した状態で当該処理を行っている。また、基板（本実施例では５インチ角形基板を使用）の４隅近傍に帯状に発生する微細ドメインの局所的不均一性を対策する為、スピン塗布処理に用いるＮｉ水溶液は濾過処理したものを適用している（図９−Ａ参照）。
【００６７】
次に、非晶質シリコン膜５０３ａ中の含有水素量を５atom％以下に制御する為、当該基板を窒素雰囲気中で４５０℃−１時間の条件で熱処理し、非晶質シリコン膜５０３ａ中の含有水素の脱水素化処理を行う。脱水素化処理の後、更に連続して６００℃−１２時間の条件で熱処理することにより、非晶質シリコン膜５０３ａの結晶化を行い、均一なドメイン径を有する結晶質シリコン膜５０３ｂを成膜する（図９−Ｂ参照）。
【００６８】
次に、結晶質シリコン膜５０３ｂ中に多量に含まれているＮｉ元素を除去する為、１５族元素であるＰ（リン）イオン添加によるゲッタリング処理を行う。具体的には、結晶質シリコン膜５０３ｂ上にプラズマＣＶＤ法または減圧ＣＶＤ法によりマスクとなるシリコン酸化膜５０４を堆積し、前記シリコン酸化膜５０４に開口領域５０９〜５１０を形成する。尚、開口領域５０９〜５１０は、通常のフォトリソグラフィ工程によりレジストパターン５０５〜５０８を形成し、前記レジストパターンをマスクに、希釈フッ酸でエッチング処理することにより形成している。その後、開口領域５０９〜５１０内の結晶質シリコン膜５０３ｂに、第１のイオン注入処理であるゲッタリング用のＰイオン注入を行う。尚、この際のＰイオン注入は、加速電圧１０ｋｅＶで２Ｅ１５atoms/cm2の条件で行っている（図１０−Ａ参照）。
【００６９】
ここで、イオン注入という用語の定義について明確にする。一般的には、質量分離した不純物イオンを注入する場合にイオン注入と称し、質量未分離の不純物イオンを注入する場合はイオンドープの用語が適用されている。しかし、本明細書に於いては、質量分離の有無に関係なく、結晶質シリコン膜に不純物イオンを電気的に加速して注入する工程を広い意味でイオン注入と定義している。
【００７０】
次に、レジストパターン５０５〜５０８を除去し、窒素雰囲気中で６００℃−１２時間の処理条件でゲッタリング用の熱処理を行う。この熱処理により、結晶質シリコン膜５０３ｂ中に多量に含まれているＮｉ元素は、開口領域５０９〜５１０に注入されたＰイオンでゲッタリングされる。その結果、開口領域５０９〜５１０の結晶質シリコン膜５０３ｂにはゲッタリングされたＮｉ元素が多量に集積される様になり、それ以外の領域の結晶質シリコン膜はＮｉ濃度の低い状態の結晶質シリコン膜５０３ｃに膜質の変性が行われる。ゲッタリング処理の後、開口領域５０９〜５１０の結晶質シリコン膜５０３ｂをドライエッチングで除去することにより、膜中に含まれている多量のＮｉ元素を同時に除去する。更に、希釈フッ酸で処理することにより、結晶質シリコン膜５０３ｃ上のシリコン酸化膜５０４を除去する（図１０−Ｂ参照）。
【００７１】
次に、フォトリソグラフィ工程及びエッチング工程により、ゲッタリングした結晶質シリコン膜５０３ｃをパターニングし、ＴＦＴのチャネル領域及びソースドレイン領域と成る半導体層５１１〜５１５を形成する。半導体層５１１〜５１５の形成後、ＴＦＴのＶｔｈを制御する為に、不純物元素（ボロンまたはリン）のイオン注入であるチャネルドープを実施しても構わない（図１１−Ａ参照）。
【００７２】
次に、前記半導体層５１１〜５１５を覆う様に、プラズマＣＶＤ法により１１０ｎｍ厚の酸化窒化シリコン膜から成るゲート絶縁膜５１６を堆積する。更に、ゲート絶縁膜５１６上にスパッタ法により４００ｎｍ厚のＴａＮ膜から成るゲート電極膜５１７を堆積する（図１１−Ｂ参照）。
【００７３】
上記構造の基板上に、ゲート電極形成用のフォトリソグラフィ工程とドライエッチング工程を行うことにより、４００ｎｍ厚のＴａＮ膜から成るゲート電極５２４〜５２７と保持容量用電極５２８とソース配線として機能する電極５２９を形成する。ドライエッチングの後、ゲート電極５２４〜５２７上にはドライエッチングのマスクであるレジストパターン５１８〜５２１が残膜し、同様に保持容量用電極５２８上にレジストパターン５２２とソース配線として機能する電極５２９上にレジストパターン５２３が残膜している。尚、ドライエッチングに伴い、下地の酸化窒化シリコン膜から成るゲート絶縁膜５１６は膜減りにより、ゲート絶縁膜５３０の形状に変形している（図１２−Ａ参照）。
【００７４】
次に、レジストパターン５１８〜５２３を残した状態で、ゲート電極５２４〜５２７と保持容量用電極５２８をマスクに、第２のイオン注入処理であるｎ型不純物の低濃度イオン注入を行う。イオン注入条件としては、ｎ型不純物であるＰイオンを用い、加速電圧が６０〜１００ｋｅＶでドーズ量が３Ｅ１２〜３Ｅ１３ions/cm2のイオン注入条件で処理する。この第２のイオン注入処理により、ゲート電極５２４〜５２７と保持容量用電極５２８の外側に対応する半導体層５１１〜５１５に、ｎ型不純物の低濃度不純物領域（ｎ−領域）５３１〜５３５が形成される。同時に、ゲート電極５２４〜５２７の真下には、ＴＦＴのチャネルとして機能するチャネル領域５３６〜５３９が形成される。尚、保持容量用電極５２８の真下の半導体層５１５には、当該領域がＴＦＴ形成領域でなく、保持容量６０５の形成領域である為、チャネル領域ではなく、片方の容量形成用電極５４０となっている（図１２−Ａ参照）。
【００７５】
次に、ドライエッチングのマスクとなったレジストパターン５１８〜５２３を除去する。除去した後、駆動回路６０６に於けるｎチャネル型ＴＦＴ６０１，６０３と画素領域６０７に於ける画素ＴＦＴ６０４をＬＤＤ構造にする為、当該領域に存在するゲート電極５２４，５２６〜５２７を覆う様に、第３のイオン注入処理のマスクとなるｎ＋領域形成用のレジストパターン５４１〜５４３を形成する。そして、第３のイオン注入処理である、ｎ型不純物の高濃度イオン注入を行う。イオン注入条件としては、ｎ型不純物であるＰイオンを用い、加速電圧が６０〜１００ｋｅＶでドーズ量が５Ｅ１４〜５Ｅ１５ions/cm2のイオン注入条件で処理する。当該イオン注入処理により、前記レジストパターン５４１〜５４３の外側領域に対応する半導体層５１１，５１３〜５１４にソースドレイン領域となる高濃度不純物領域（ｎ＋領域）５４４，５４６〜５４７が形成される。この高濃度不純物領域（ｎ＋領域）５４４，５４６〜５４７の形成に伴い、既に形成した低濃度不純物領域（ｎ−領域）５３１，５３３〜５３４は、高濃度不純物領域（ｎ＋領域）５４４，５４６〜５４７と低濃度不純物領域（ｎ−領域）５４９〜５５１に分離され、ＬＤＤ構造の当該ＴＦＴが形成される（図１２−Ｂ参照）。
【００７６】
この際、ＬＤＤ構造形成領域以外の領域である駆動回路６０６のｐチャネル型ＴＦＴ６０２の領域と画素領域６０７の保持容量６０５の領域に於いては、ゲート電極５２５と保持容量用電極５２８をマスクに各々イオン注入される為、ゲート電極５２５の外側領域に対応する半導体層５１２に高濃度不純物領域（ｎ＋領域）５４５が形成され、保持容量用電極５２８の外側領域に対応する半導体層５１５にも高濃度不純物領域（ｎ＋領域）５４８が形成されている。尚、前記高濃度不純物領域（ｎ＋領域）５４４〜５４８の不純物濃度は、１Ｅ２０〜１Ｅ２２atoms/cm3程度となっている（図１２−Ｂ参照）。
【００７７】
次に、駆動回路６０６のｐチャネル型ＴＦＴ６０２の領域と画素領域６０７の保持容量６０５の領域をレジスト開口させる為、フォトリソグラフィ処理により、レジストパターン５５２〜５５４を形成する。この後、前記レジストパターン５５２〜５５４をマスクに、第４のイオン注入処理であるｐ型不純物の高濃度イオン注入を行う。当該イオン注入処理により、ｐチャネル型ＴＦＴ６０２の形成領域である半導体層５１２には、ゲート電極５２５をマスクにｐ型不純物、具体的にはＢ（ボロン）イオンがイオン注入される。この結果、ゲート電極５２５の外側領域に対応する半導体層５１２に、ソースドレイン領域となる高濃度不純物領域（ｐ＋領域）５５５が形成される。前記高濃度不純物領域（ｐ＋領域）５５５には、既にｎ型不純物であるＰ（リン）がイオン注入されているが、Ｂ（ボロン）の濃度が２Ｅ２０〜２Ｅ２１atoms/cm3となる様に高濃度にイオン注入される為、導電型の反転したｐ型不純物の高濃度不純物領域（ｐ＋領域）５５５が形成されている。また、保持容量６０５の形成領域に於いても、保持容量用電極５２８の外側領域に対応する半導体層５１５にｐ型不純物の高濃度不純物領域（ｐ＋領域）５５６が同様に形成される（図１３−Ａ参照）。
【００７８】
次に、前記レジストパターン５５２〜５５４を除去した後、１５０ｎｍ厚の酸化窒化シリコン膜から成る第１の層間絶縁膜５５７をプラズマＣＶＤ法により堆積する。この後、半導体層５１１〜５１５に注入された不純物元素（ｎ型不純物とｐ型不純物）の熱活性化の為、６００℃−１２時間の熱処理を行う。当該熱処理は不純物元素の熱活性化処理の為に行うものであるが、半導体層５１１〜５１５には多量のＰ（リン）がイオン注入されている為、結晶化を助長する為に添加された触媒元素である残留Ｎｉ元素の更なるゲッタリング処理の効果も兼ねている。従って、当該熱処理により、半導体層５１１〜５１５に於けるチャネル領域５３６〜５３９と（保持容量６０５の）容量形成用電極５４０でのＮｉ濃度の更なる低減を実現している。この方法で製造された結晶質シリコンＴＦＴは高い電界効果移動度を有しており、オフ電流値の低下等の良好な電気特性を有している。尚、前記熱活性化処理を第１の層間絶縁膜５５７の堆積前に行っても良いが、ゲート電極等の配線材料の耐熱性が弱い場合は、第１の層間絶縁膜５５７の堆積後に行う方が好ましい。この後、半導体層５１１〜５１５のダングリングボンドを終端させる為、４１０℃−１時間の水素化処理を水素３％含有の窒素雰囲気中で行う（図１３−Ｂ参照）。
【００７９】
次に、前記第１の層間絶縁膜５５７の上に、１．６μm厚のアクリル樹脂膜から成る第２の層間絶縁膜５５８を成膜する。この後、フォトリソグラフィ工程とドライエッチング工程により、第２の層間絶縁膜５５８にコンタクトホールを形成する。この際、このコンタクトホールは、ソース配線として機能する電極５２９と高濃度不純物領域５４４，５４６〜５４７，５５５〜５５６を接続する様に形成される（図１４−Ａ参照）。
【００８０】
次に、駆動回路６０６の高濃度不純物領域５４４，５４６，５５５と電気的に接続する為、金属配線５５９〜５６４を形成する。同時に、画素領域６０７の接続電極５６５，５６７〜６５８とゲート配線５６６を形成する。この際、金属配線材料は、５０ｎｍ厚のＴｉ膜と５００ｎｍ厚のＡｌ−Ｔｉ合金膜の積層膜で構成されている。接続電極５６５は、不純物領域５４７を介して、ソース配線として機能する電極５２９と画素ＴＦＴ６０４を電気的に接続する為に形成されている。接続電極５６７は、画素ＴＦＴ６０４の不純物領域５４７と電気的に接続されており、接続電極５６８は保持容量６０５の不純物領域５５６と電気的に接続されている。また、ゲート配線５６６は、画素ＴＦＴ６０４の複数のゲート電極５２７を電気的に接続する為に形成されている。その後、ＩＴＯ（Indium-Ti-Oxide）等の透明導電膜を８０〜１２０ｎｍの厚さで堆積した後、フォトリソグラフィ工程とエッチング工程により、画素電極５６９を形成する。画素電極５６９は、接続電極５６７を介して、画素ＴＦＴ６０４のソースドレイン領域である不純物領域５４７と電気的に接続されており、更に接続電極５６８を介して、保持容量６０５の不純物領域５５６とも電気的に接続されている（図１４−Ｂ参照）。
【００８１】
本実施例では、以上の製造工程により、アクティブマトリクス型液晶ディスプレイの製造を行っている。本発明の発明特定事項は、結晶質シリコン膜の製造工程に於いて、非晶質シリコン膜に触媒作用を有するＮｉ元素をスピン塗布法により添加する際、基板の温度分布を均一に保持した状態で処理すること、及びＮｉ水溶液を濾過処理して用いることである。これにより、結晶質シリコン膜のドメイン径の均一化を達成している。
【００８２】
（実施例２）
本発明は、様々な半導体表示装置（アクティブマトリクス型液晶表示装置，アクティブマトリクス型ＥＬ表示装置，アクティブマトリクス型ＥＣ表示装置）に適用することができる。従って、本発明は、前記半導体表示装置を表示媒体として組み込んだ電子機器全般に適用可能である。
【００８３】
前記電子機器としては、ビデオカメラとデジタルカメラとプロジェクター（リア型またはフロント型）とヘッドマウントディスプレイ（ゴーグル型ディスプレイ）とゲーム機とカーナビゲーションとパーソナルコンピュータと携帯情報端末（モバイルコンピュータ，携帯電話，電子書籍等）等が挙げられ、それらの具体例を図１５〜１７に示す。
【００８４】
図１５−Ａは、本体１００１と映像入力部１００２と表示装置１００３とキーボード１００４で構成されたパーソナルコンピューターである。本発明を表示装置１００３及び他の回路に適用することができる。
【００８５】
図１５−Ｂはビデオカメラであり、本体１１０１と表示装置１１０２と音声入力部１１０３と操作スイッチ１１０４とバッテリー１１０５と受像部１１０６で構成される。本発明を表示装置１１０２及び他の回路に適用することができる。
【００８６】
図１５−Ｃはモバイルコンピュータ（モービルコンピュータ）であり、本体１２０１とカメラ部１２０２と受像部１２０３と操作スイッチ１２０４と表示装置１２０５で構成される。本発明を表示装置１２０５及び他の回路に適用することができる。
【００８７】
図１５−Ｄはゴーグル型ディスプレイであり、本体１３０１と表示装置１３０２とアーム部１３０３で構成される。本発明を表示装置１３０２及び他の回路に適用することができる。
【００８８】
図１５−Ｅはプログラムを記録した記録媒体（以下、記録媒体と略記）に用いるプレーヤーであり、本体１４０１と表示装置１４０２とスピーカー部１４０３と記録媒体１４０４と操作スイッチ１４０５で構成される。尚、この装置は記録媒体としてＤＶＤ及びＣＤ等が用いられ、音楽鑑賞またはゲームまたはインターネットに利用可能である。本発明を表示装置１４０２及び他の回路に適用することができる。
【００８９】
図１５−Ｆは携帯電話であり、表示用パネル１５０１と操作用パネル１５０２と接続部１５０３と表示部１５０４と音声出力部１５０５と操作キー１５０６と電源スイッチ１５０７と音声入力部１５０８とアンテナ１５０９で構成される。表示用パネル１５０１と操作用パネル１５０２は、接続部１５０３で接続されている。表示用パネル１５０１の表示部１５０４が設置されている面と操作用パネル１５０２の操作キー１５０６が設置されている面との角度θは、接続部１５０３に於いて任意に変えることができる。本発明を表示部１５０４に適用することができる。
【００９０】
図１６−Ａはフロント型プロジェクターであり、光源光学系及び表示装置１６０１とスクリーン１６０２で構成される。本発明を表示装置１６０１及び他の回路に適用することができる。
【００９１】
図１６−Ｂはリア型プロジェクターであり、本体１７０１と光源光学系及び表示装置１７０２とミラー１７０３〜１７０４とスクリーン１７０５で構成される。本発明を表示装置１７０２及び他の回路に適用することができる。
【００９２】
尚、図１６−Ｃは、図１６−Ａの光源光学系及び表示装置１６０１と図１６−Ｂの光源光学系及び表示装置１７０２に於ける構造の一例を示した図である。光源光学系及び表示装置１６０１，１７０２は、光源光学系１８０１とミラー１８０２，１８０４〜１８０６とダイクロイックミラー１８０３と光学系１８０７と表示装置１８０８と位相差板１８０９と投射光学系１８１０で構成される。投射光学系１８１０は、投射レンズを備えた複数の光学レンズで構成される。この構成は、表示装置１８０８を３個使用している為、三板式と呼ばれている。また同図の矢印で示した光路に於いて、実施者は光学レンズ及び偏光機能を有するフィルムまたは位相差を調整する為のフィルムまたはＩＲフィルム等を適宜に設けても良い。
【００９３】
また図１６−Ｄは、図１６−Ｃに於ける光源光学系１８０１の構造の一例を示した図である。本実施例に於いては、光源光学系１８０１はリフレクター１８１１と光源１８１２とレンズアレイ１８１３〜１７１４と偏光変換素子１８１５と集光レンズ１８１６で構成される。尚、同図に示した光源光学系は一例であり、この構成に限定されない。例えば、実施者は光源光学系に光学レンズ及び偏光機能を有するフィルムまたは位相差を調整するフィルムまたはＩＲフィルム等を適宜に設けても良い。
【００９４】
次の図１７−Ａは、単板式の例を示したものである。同図に示した光源光学系及び表示装置は、光源光学系１９０１と表示装置１９０２と投射光学系１９０３と位相差板１９０４で構成される。投射光学系１９０３は、投射レンズを備えた複数の光学レンズで構成される。同図に示した光源光学系及び表示装置は図１６−Ａと図１６−Ｂに於ける光源光学系及び表示装置１６０１，１７０２に適用できる。また光源光学系１９０１は図１６−Ｄに示した光源光学系を用いれば良い。尚、表示装置１９０２にはカラーフィルター（図示しない）が設けられており、表示映像をカラー化している。
【００９５】
また図１７−Ｂに示した光源光学系及び表示装置は図１７−Ａの応用例であり、カラーフィルターを設ける代わりに、ＲＧＢの回転カラーフィルター円板１９０５を用いて表示映像をカラー化している。同図に示した光源光学系及び表示装置は図１６−Ａと図１６−Ｂに於ける光源光学系及び表示装置１６０１，１７０２に適用できる。
【００９６】
また図１７−Ｃに示した光源光学系及び表示装置は、カラーフィルターレス単板式と呼ばれている。この方式は、表示装置１９１６にマイクロレンズアレイ１９１５を設け、ダイクロイックミラー（緑）１９１２とダイクロイックミラー（赤）１９１３とダイクロイックミラー（青）１９１４を用いて表示映像をカラー化している。投射光学系１９１７は、投射レンズを備えた複数の光学レンズで構成される。同図に示した光源光学系及び表示装置は、図１６−Ａと図１６−Ｂに於ける光源光学系及び表示装置１６０１，１７０２に適用できる。また光源光学系１９１１としては、光源の他に結合レンズ及びコリメーターレンズを用いた光学系を用いれば良い。
【００９７】
上記に記載した様に、本発明の結晶質シリコン膜の作製方法は、その適用範囲が極めて広く、本発明は様々な分野の半導体表示装置を組み込んだ電子機器に適用可能である。
【００９８】
【発明の効果】
本発明は、結晶化を助長する為の触媒元素を添加して熱結晶化する結晶質半導体膜の作製方法及びその作製装置に関するもので、以下の効果を有している。
【００９９】
触媒元素を含んだ溶液をスピン塗布する際、基板の温度分布を均一に保持し、且つ触媒元素を含んだ溶液を濾過処理して使用することにより、結晶質シリコン膜のドメイン径の不均一性を対策することができる。従って、本発明は結晶質シリコン膜の膜質改善に伴い、ＴＦＴに於ける電界効果移動度等の半導体特性のばらつき低減に有効である。
【０１００】
また、結晶質シリコン膜の膜質改善に伴い、ＴＦＴの半導体特性のばらつき低減を図ることができる為、複数のＴＦＴで構成される半導体表示装置の品質向上にも有効である。
【図面の簡単な説明】
【図１】スピンチャック構造と結晶質シリコン膜のドメイン径の分布との関係。
【図２】丸形スピンチャック適用時の基板中央部と周辺部のドメイン分布比較。
【図３】基板端部接触型スピンチャック適用時の基板中央部と周辺部のドメイン分布比較。
【図４】基板内温度分布と結晶質シリコン膜のドメイン径の分布との因果関係。
【図５】微細ドメインの局所的な不均一性の発生形態。
【図６】触媒元素を利用した結晶質シリコン膜の作製工程（縦成長法の場合）。
【図７】触媒元素を利用した結晶質シリコン膜の作製工程（横成長法の場合）。
【図８】触媒元素の添加装置、即ち結晶性半導体膜の作製装置の例。
【図９】液晶ディスプレイの製造工程。
【図１０】液晶ディスプレイの製造工程。
【図１１】液晶ディスプレイの製造工程。
【図１２】液晶ディスプレイの製造工程。
【図１３】液晶ディスプレイの製造工程。
【図１４】液晶ディスプレイの製造工程。
【図１５】半導体表示装置への適用例。
【図１６】半導体表示装置への適用例。
【図１７】半導体表示装置への適用例。
【符号の説明】
101 ：丸形スピンチャック本体
102 ：基板端部接触型スピンチャック本体
103 ：基板端部支持部
104 ：ガラス基板
105 ：非晶質シリコン膜
106 ：シリコン酸化膜
107 ：触媒元素を含んだ溶液
201 ：ガラス基板
202 ：非晶質シリコン膜
203 ：自然酸化膜
204 ：シリコン酸化膜
205 ：ノズル
206 ：Ｎｉ水溶液
207 ：基板端部接触型スピンチャック本体
208 ：基板端部支持部
209 ：結晶質シリコン膜
301 ：ガラス基板
302 ：非晶質シリコン膜
303 ：シリコン酸化膜
304 ：開口領域
305 ：シリコン酸化膜
306 ：ノズル
307 ：Ｎｉ水溶液
308 ：基板端部接触型スピンチャック本体
309 ：基板端部支持部
310 ：結晶質シリコン膜
401 ：塗布装置本体
402 ：ロボットアーム
403 ：キャリア
404 ：基板
404a：ガラス基板
404b：非晶質シリコン膜
404c：自然酸化膜
405 ：位置決めユニット
406 ：洗浄ユニット
407 ：乾燥ユニット
408 ：乾燥ユニット
409 ：冷却ユニット
410 ：冷却ユニット
411 ：酸化ユニット
412 ：塗布ユニット
413 ：基板端部接触型スピンチャック本体
414 ：基板端部支持部
415 ：デバイス有効領域接触型スピンチャック本体
501 ：ガラス基板
502 ：下地膜
502a：第１層目の酸化窒化シリコン膜
502b：第２層目の酸化窒化シリコン膜
503a：非晶質シリコン膜
503b：結晶質シリコン膜
503c：結晶質シリコン膜
504 ：シリコン酸化膜
505 〜 508：レジストパターン
509 〜 510：開口領域
511 〜 515：半導体層
516 ：ゲート絶縁膜
517 ：ゲート電極膜
518 〜 523：レジストパターン
524 〜 527：ゲート電極
528 ：保持容量用電極
529 ：電極
530 ：ゲート絶縁膜（ドライエッチング後）
531 〜 535：低濃度不純物領域（ｎ−領域）
536 〜 539：チャネル領域
540 ：容量形成用電極
541 〜 543：レジストパターン
544 〜 548：高濃度不純物領域（ｎ＋領域）
549 〜 551：低濃度不純物領域（ｎ−領域）
552 〜 554：レジストパターン
555 〜 556：高濃度不純物領域（ｐ＋領域）
557 ：第１の層間絶縁膜（酸化窒化シリコン膜）
558 ：第２の層間絶縁膜（アクリル樹脂膜）
559 〜564 ：金属配線
565 ：接続電極
566 ：ゲート配線
567 〜 568：接続電極
569 ：画素電極（ＩＴＯ等）
601 ：ｎチャネル型ＴＦＴ
602 ：ｐチャネル型ＴＦＴ
603 ：ｎチャネル型ＴＦＴ
604 ：画素ＴＦＴ
605 ：保持容量
606 ：駆動回路
607 ：画素領域
【発明の属する技術分野】
本発明は、結晶質半導体膜の作製方法及びその作製で使用される作製装置に関するもので、特に結晶質シリコン半導体膜の作製方法及びその作製で使用される作製装置に関するものある。尚、結晶質半導体膜は、液晶ディスプレイ等の半導体表示装置の構成素子である薄膜トランジスタに一般に適用されている。
【０００２】
【従来の技術】
近年、薄膜トランジスタ（以下、ＴＦＴと略記）を利用したアクティブマトリクス型の液晶ディスプレイ技術が注目されている。アクティブマトリクス表示はパッシブマトリクス表示に比べ、応答速度と視野角とコントラストの点で有利な為、現在のノートパソコン及び液晶テレビ等の主流になっている。
【０００３】
アクティブマトリクス型液晶ディスプレイの構成素子であるＴＦＴには、薄膜状のシリコン半導体を用いるのが一般的である。薄膜状のシリコン半導体は、非晶質シリコン膜と結晶性を有する多結晶シリコン膜の２つに大別される。非晶質シリコン膜は作製温度が低く、気相法で比較的容易に作成することが可能で量産性に富む為、最も一般的に適用されている。しかし、電子または正孔の電界移動度等の物性が結晶性を有する多結晶シリコン膜に比べて劣る為、高速動作のＴＦＴには結晶性を有する多結晶シリコン膜の適用が求められている。多結晶シリコン膜で形成したＴＦＴは、電子または正孔が大きな電界移動度を有する為、液晶ディスプレイに用いた場合、画素用トランジスタだけでなく周辺回路であるドライバー回路の一体化が達成できる特徴があり、各液晶ディスプレイメーカーで開発が進められてきた。
【０００４】
多結晶シリコンＴＦＴに適用される多結晶シリコン膜は、非晶質シリコン膜を熱処理することにより結晶化して成膜するが、結晶化温度が６００℃以上と高い為、石英基板以外のガラス基板に適用するのが困難であるという問題があった。例えば、アクイティブマトリクス型の液晶表示装置に適用されるコーニング製７０５９ガラスのガラス歪点は５９３℃であり、基板の大面積化を考慮した場合、６００℃以上の熱処理には問題がある。従って、熱処理温度の低温下が求められており、その解決手段として、触媒元素の添加による非晶質シリコン膜の結晶化技術が特開平７−２１１６３６号公報に開示されている。
【０００５】
特開平７−２１１６３６号公報に於いては、結晶化を助長する為の触媒元素の添加方法としてプラズマ処理法または蒸着法またはイオン注入法についても触れているが、非晶質シリコン膜の表面近傍のみに極微量の触媒元素を制御性良く添加する方法として、スピン塗布による触媒元素の添加方法が開示されている。スピン塗布による触媒元素の添加処理を利用した非晶質シリコン膜の結晶化技術は、非晶質シリコン膜上に触媒元素を含んだ溶液をスピン塗布法により添加し、所定量の触媒元素を非晶質シリコン膜の表面に吸着させ、しかる後に熱処理を行い、結晶質シリコン膜を成膜する技術であり、以下の特徴を有している。
・溶液中に含有させる触媒元素の濃度と、溶液を非晶質シリコン膜に接触させる時間によ り、非晶質シリコン膜への触媒元素の添加量を厳密に制御することができる。半導体装 置の信頼性及び電気的安定性の為には、結晶化した結晶質シリコン膜内の触媒元素の量 を極力少なくする必要がある。塗布法による触媒元素の添加の場合、触媒元素の添加量 の精密制御により必要最低限の量で結晶化を行うことができる為、半導体装置の信頼性 及び電気的安定性の点で有利である。
・結晶化を行う為の熱処理の低温下が可能となり、石英基板以外の一般のガラス基板を適 用する際に有利である。例えば、ガラス歪点以下の４５０℃程度以上の温度で、ガラス 基板の熱処理をすることが可能となった。
【０００６】
上記の非晶質シリコン膜の結晶化技術は、非晶質シリコン膜の全面に触媒元素を添加して結晶化するもので、多数の結晶が非晶質シリコン膜の全面で、点中心から放射状に成長し、結晶格子が連続的に連なって棒状に成長している。この結晶化技術を本発明者らは縦成長法と呼称している。この縦成長法に対し、横成長法による結晶化技術が、同一の出願人により特開平１０−２４７７３５号公報に開示されている。
【０００７】
特開平１０−２４７７３５号公報に記載された横成長法の技術は、非晶質シリコン膜を堆積した後、シリコン酸化膜等の絶縁膜を選択的に形成し、前記絶縁膜をマスクに触媒元素を選択的に添加し、熱処理を行う。この熱処理により、触媒元素の選択的添加領域が最初に結晶化し、当該結晶化領域は周辺の非晶質領域へと横方向（基板面に平行な方向）に結晶成長する。前記横方向結晶成長領域では、基板と平行に針状または柱状の結晶が成長方向に沿って伸びるという特徴が認められている。
【０００８】
また、同公報に於いては、触媒元素のゲッタリング技術についても記載されている。非晶質シリコン膜の結晶化の為に添加された触媒元素は、Ｎｉ元素等の金属元素である為、結晶質シリコン膜内に多量に存在すると、深い準位を形成してキャリアを補角することが知られており、ＴＦＴの電気特性や信頼性に悪影響を及ぼすことが考えられる。この対策として、触媒元素の選択的添加領域と同一の領域にＰ元素等の１５族元素を添加し、熱処理を行う。以上の処理により、横方向成長領域に残留した触媒元素を前記１５族元素の選択的添加領域まで移動させることができ、触媒元素のゲッタリング処理を可能としている。
【０００９】
【発明が解決しようとする課題】
特開平７−２１１６３６号公報に開示されている従来技術では、触媒元素を含んだ溶液をスピン塗布する際、レジスト塗布等で使用される汎用の塗布装置を使用していた。触媒元素としてＮｉ元素を含んだ溶液をスピン塗布し、所定量のＮｉ元素を非晶質シリコン膜の表面に吸着させ、しかる後に熱処理を行い、結晶質シリコン膜を成膜した。成膜した結晶質シリコン膜のドメイン（定義：単一の初期核から結晶成長した複数の棒状または偏平状結晶の集合体で、且つ結晶粒界では殆どの結晶格子に連続性を有しているもの）を光学顕微鏡で観察した結果、スピン塗布の際の丸形スピンチャックと接触している領域のドメインが非接触領域のドメインより小さく、緻密であることが判明した。よって、塗布装置に装備されている丸形スピンチャックとガラス基板との接触領域と非接触領域に於いて、結晶質シリコン膜のドメイン分布の不均一性が存在するという問題が認められている。
【００１０】
また、結晶質シリコン膜には、微細ドメインの局所的な不均一性が存在する場合も認められている。この微細ドメインの局所的な不均一性は、ドメイン径が他の領域に比べ局所的且つ帯状に小さくなる結晶成長に関する欠陥であり、大きな問題である。
【００１１】
本発明は、結晶質半導体膜について、結晶成長関連の上記従来技術の問題を解決することを課題とする。より特定すれば、本発明は結晶質シリコン膜について、結晶成長関連の上記従来技術の問題を解決することのできる結晶質半導体膜の作製方法及びその作製装置を提供することを課題とする。
【００１２】
【課題を解決する為の手段】
最初に、触媒元素を含んだ溶液をスピン塗布する為の塗布装置である結晶質シリコン膜の作製装置について、装置構成上の観点から上記課題の解決手段を記載する。
【００１３】
ガラス基板の裏面に吸着した丸形スピンチャックの接触領域と非接触領域について、結晶質シリコン膜のドメインを光学顕微鏡で観察した結果、接触領域のドメイン径が非接触領域と比較し小さくなっており、ドメイン分布の不均一性の存在が明らかとなった。よって、ドメイン分布の不均一性が生じる原因について考察する。
【００１４】
丸形スピンチャックの吸着の有無によるガラス基板への影響を考慮した場合、前記ドメイン分布の不均一性の原因として、接触領域と非接触領域との間でガラス基板に温度分布の生じることが推定される。そして、ガラス基板内の温度分布と結晶質シリコン膜のドメイン径の分布との間には、以下の因果関係が推定（仮説）される。
【００１５】
（仮説）Ｎｉ溶液をスピン塗布する際、ガラス基板に於けるスピンチャックの接触領域と非接触領域に於いて温度分布が存在すると、非晶質シリコン膜表面へのＮｉ元素吸着量の差が発生する。このＮｉ元素吸着量の差は、初期核発生数の差に影響する。結晶の初期核は結晶成長の過程でドメインに成長し、ドメイン同士が衝突するまで結晶成長が進行する。よって、初期核発生数の差はドメイン発生数の差に影響し、最終的にはドメイン径の分布に影響することが推定される。
【００１６】
上記仮説を検証する為、塗布装置の２つのスピンチャック構造について比較実験を行った。本実験では、温度分布の小さいと予想されるガラス基板の裏面に吸着接触しない構造のスピンチャック、即ちガラス基板端部のみで接触する構造のスピンチャック（以下、基板端部接触型スピンチャックと略記）と従来の丸形スピンチャックを各々適用して、Ｎｉ溶液のスピン塗布を行い、生成した結晶質シリコン膜のドメイン径の分布に違いがあるか、比較実験を行った。尚、結晶質シリコン膜のドメイン界面は、そのままでは光学顕微鏡による観察が困難である為、ドメイン界面に存在する偏析状態のＮｉＳｉ2（ニッケルシリサイド）をフッ酸過水溶液（ＨＦ：Ｈ2Ｏ2：Ｈ2Ｏ＝１：１：９８）でエッチング処理（３時間程度）した後に、ドメイン界面の観察を行った。
【００１７】
図１はその実験結果で、丸形スピンチャックの場合は接触領域と非接触領域とで結晶質シリコン膜のドメイン径の分布に大きな差が認められるが、基板端部接触型スピンチャックの場合はガラス基板面内に於いて、均一なドメイン径の分布を得ることができた。即ち、スピンチャック構造をガラス基板の裏面に吸着接触しない構造に変更することにより、ガラス基板内の温度分布を均一にし、結晶質シリコン膜に於けるドメイン径の分布の均一化を達成できることを確認できた。尚、図１で示したドメイン分布図は、ドメイン界面のみを表示する様に、パーソナルコンピューターの画像ソフトでドメイン写真データーを画像処理したもので、写真データーに比べ不正確である。この為、ドメイン分布図データーの正確さを期して、図２（丸形スピンチャック適用の場合）と図３（基板端部接触型スピンチャック適用の場合）に画像処理データーと写真データーとの比較データーを各々示す（図１〜３参照）。
【００１８】
また、図１の結果は間接的ではあるが、前記仮説の正当性を認めるものであり、ガラス基板内の温度分布と結晶質シリコン膜のドメイン径の分布との間の因果関係について、まとめたものを図４に示す。同図には、ガラス基板内の温度分布が非晶質シリコン膜表面へのＮｉ元素吸着量の多少に影響し、Ｎｉ元素吸着量の多少が初期核発生数の多少に影響し、初期核発生数の多少が結晶成長したドメイン発生数の多少に影響し、最終的にドメイン径の大小（正確には小大）に連鎖的に影響している様子が明瞭に示されている（図４参照）。
【００１９】
以上の実験結果より、結晶質シリコン膜に於けるドメイン径の分布の均一性を確保するには、Ｎｉ溶液のスピン塗布工程に於けるガラス基板の温度分布の均一化が必要であることが確認された。本実験に於いては、ガラス基板内の温度分布の均一性を確保する為、ガラス基板端部のみで接触する構造のスピンチャックについて検討したが、ガラス基板の温度分布の均一性が確保できれば、他のスピンチャック構造でも構わない。またガラス基板全面の温度分布の均一性を確保するのが最善であるが、デバイス有効領域の結晶質シリコン膜のドメイン径に悪影響がなければ、デバイス有効領域のみの温度分布の均一性を確保するスピンチャック構造でも特に問題はない。この場合のスピンチャック構造としては、ガラス基板端部から所定の領域分だけ内側に位置するデバイス有効領域について、全面に吸着接触する構造のスピンチャック（以下、デバイス有効領域接触型スピンチャックと略記）を挙げることができる。
【００２０】
次に、結晶質シリコン膜に於ける微細ドメインの局所的な不均一性について、その発生原因を考察する。この微細ドメインの局所的不均一性は図５に示す様に、微視的には帯状に発生しており、巨視的には、ガラス基板（５インチ角型基板を使用）の四隅近傍の領域に放射状に発生している。この様な発生形態を有する微細ドメインの局所的不均一性の原因としては、Ｎｉ溶液中の固形状の異物が考えられる。Ｎｉ溶液を作製する場合、ここでは粉末状のメタルソースを純水に溶解して作製している為、Ｎｉ水溶液中には固形状の異物、例えば水酸化物等の不溶性副生成物が存在しており、微細ドメインの局所的不均一性と何らかの因果関係が推定される（図５参照）。
【００２１】
そこで、Ｎｉ水溶液中の固形状の異物（不溶性副生成物）と微細ドメインの局所的不均一性との間の因果関係を明確にする為、以下の実験を行った。本実験では、Ｎｉ水溶液中の固形状の異物（不溶性副生成物）を除去する為の濾過処理の有無とＮｉ水溶液の濃度（５ｐｐｍと１０ｐｐｍ）について、各々条件を振って実験を行った。尚、結晶質シリコン膜のドメイン界面については、光学顕微鏡による観察を可能にする為、フッ酸過水溶液（ＨＦ：Ｈ2Ｏ2：Ｈ2Ｏ＝１：１：９８）でエッチング処理して観察した。
【００２２】
本実験の結果を表１に示す。表１より、以下のことが明確になった。
１）Ｎｉ水溶液の濃度が５ｐｐｍの場合は、濾過処理の有無に関係なく、微細ドメインの局所的な不均一性が認められない。
２）一方、Ｎｉ水溶液の濃度が１０ｐｐｍの場合は、濾過処理有りの場合に限り、微細ドメインの局所的不均一性の発生を対策できることが判明した。即ち、Ｎｉ水溶液に於ける固形状の異物の濾過処理は、ガラス基板（５インチ角基板を使用）の四隅近傍の領域に放射状に発生する微細ドメインの局所的不均一性を対策するのに効果のあることが認められた。
【００２３】
【表１】
本実験により、結晶質シリコン膜に於ける微細ドメインの局所的不均一性の発生を対策するには、Ｎｉ水溶液の濃度として５ｐｐｍ程度の濃度が好適であること、及びＮｉ水溶液中の固形状の異物を除去する為の濾過処理が必要であることを明確にできた。
【００２５】
ここで、以上の２つの実験結果に基づき、従来技術に於ける課題を解決する為の結晶質シリコン膜の作製装置について、具備すべき装置上の構成をまとめると以下の様になる。
１）結晶質シリコン膜に於けるドメイン径分布の均一化の為には、ガラス基板の温度分布を均一に保持する為のスピンチャック（例えば基板端部接触型スピンチャックまたはデバイス有効領域接触型スピンチャック）が必要である。
２）結晶質シリコン膜に於ける微細ドメインの局所的な不均一性の発生を対策する為には、濾過機構が必要である。
【００２６】
次に、課題を解決する為の結晶質シリコン半導体薄膜の作製方法について記載する。本作製方法は、基板上に非晶質シリコン膜を堆積する工程と非晶質シリコン膜の表面の前処理工程と非晶質シリコン膜への触媒元素の添加工程と非晶質シリコン膜の熱結晶化工程に大別される為、工程毎に記載する。
【００２７】
（非晶質シリコン膜の堆積工程と前処理工程）
まず、ガラス基板上に減圧ＣＶＤ法またはプラズマＣＶＤ法により所定膜厚の非晶質シリコン膜を堆積する。非晶質シリコン膜を堆積した後、当該基板を希釈フッ酸溶液で洗浄することにより、非晶質シリコン膜の表面を汚染している自然酸化膜（ＳｉＯ2）を除去する。この自然酸化膜（ＳｉＯ2）は空気中の酸素に起因して成膜されたものであり、汚染の可能性が考えられる為、自然酸化膜（ＳｉＯ2）の除去を行っている。除去した後、非晶質シリコン膜を酸化することにより、数原子層の極薄いシリコン酸化膜（ＳｉＯ2）を成膜する。このシリコン酸化膜（ＳｉＯ2）の成膜は、後工程であるＮｉ水溶液のスピン塗布工程に於いて、非晶質シリコン膜に対するＮｉ水溶液（Ｎｉ溶液として水溶液を使用している為、非晶質シリコン膜に対する濡れ性の改善が必要）の濡れ性を改善し、Ｎｉ元素を均一に吸着させる為のものである。
【００２８】
（非晶質シリコン膜への触媒元素添加工程）
次に、非晶質シリコン膜の結晶化を助長する為、非晶質シリコン膜に触媒元素の添加処理を行う。当該処理に於いては、非晶質シリコン膜の結晶化を助長する為の触媒元素として、Ｎｉ元素を適用する。尚、適用する触媒元素はＮｉ元素に限らず、結晶化を助長する触媒元素なら、他の元素でも勿論構わない。Ｎｉ元素の添加処理は、スピン塗布法により処理する。スピン塗布法によるＮｉ元素の添加処理に於いては、結晶質シリコン膜のドメイン径の分布を均一に確保する為、基板の温度分布を均一に保持した状態で、スピン塗布することが重要である。また、結晶質シリコン膜に於ける微細ドメインの局所的不均一性を対策する為には、Ｎｉ水溶液中の固形状の異物（例えば、水酸化物等の不溶性副生成物）の除去が必要で、この為にＮｉ水溶液は濾過処理した後に適用される。
【００２９】
（非晶質シリコン膜の熱結晶化工程）
次に、専用の熱処理炉を使用して、窒素雰囲気中で当該基板を熱処理することにより、非晶質シリコン膜を結晶化し、結晶質シリコン膜を成膜する。この結晶化の為の熱処理は、結晶化を助長する触媒元素の作用により、４５０〜７５０℃の温度範囲で処理可能であるが、温度が低いと熱処理時間を長くしなければならず、生産効率が低下する。また、６００℃以上とすると、基板として適用するガラス基板の耐熱性の問題が表面化してしまう。従って、ガラス基板を使用した場合には、上記熱処理工程の温度は４５０〜６００℃の範囲で熱処理可能である。
【００３０】
以上の工程による結晶質シリコン膜の作製方法は、非晶質シリコン膜の全面に触媒元素を添加し、多数の初期核を点中心として放射状に結晶が成長する縦成長法を前提に記載したものであるが、本発明は横成長法の場合にも適用可能である。何故なら、本発明の発明特定事項は触媒元素を含んだ溶液のスピン塗布法自体にある為、結晶の成長方法に無関係だからである。
【００３１】
本発明は、触媒元素（例えばＮｉ元素等の金属元素）を利用した結晶質半導体膜の作製方法及びその作製装置、特に結晶質シリコン膜の作製方法及びその作製装置に関するもので、主な特徴を以下に記載する。
【００３２】
基板上に非晶質シリコン膜を堆積する第１の工程と、非晶質シリコン膜上に触媒元素を含んだ溶液をスピン塗布することにより、非晶質シリコン膜の表面に触媒元素を添加する第２の工程と、非晶質シリコン膜を熱結晶化する第３の工程とを有する結晶質半導体膜の作製方法に於いて、前記第２の工程を処理する際に、基板の温度分布を均一に保持すること、及び触媒元素を含んだ溶液を濾過することで、結晶質シリコン膜のドメインの均一性を改善することを特徴としている。
【００３３】
また結晶質半導体膜の作製方法で使用する作製装置、即ち基板を搬送する為の搬送手段と触媒元素を含んだ溶液をスピン塗布する為のスピン塗布手段とで構成される触媒元素を含んだ溶液の添加装置である結晶質半導体膜の作製装置に於いて、前記スピン塗布手段は、基板の温度分布を均一に保持する為のスピンチャック（例えば、基板端部接触型スピンチャックまたはデバイス有効領域接触型スピンチャック）と触媒元素を含んだ溶液を濾過する為の濾過機構とを備えたことを特徴としている。
【００３４】
【発明の実施の形態】
（実施形態１）
実施形態１は、触媒元素（例えばＮｉ元素等の金属）を利用した結晶質シリコン半導体薄膜の作製方法に於いて、非晶質シリコン膜の全面に触媒元素を添加する縦成長法の例について、図６に基づき記載する。また、ここでは触媒元素を含んだ溶液の例についても記載する。
【００３５】
まず、減圧ＣＶＤ法またはプラズマＣＶＤ法により、ガラス基板２０１上に非晶質シリコン膜２０２を１０〜１５０ｎｍの膜厚で堆積する。本実施形態では、減圧ＣＶＤ法により、１００ｎｍの非晶質シリコン膜２０２を堆積する。減圧ＣＶＤ装置から当該基板を取り出す際、非晶質シリコン膜２０２の表面は、空気中の酸素（Ｏ2）の影響で極薄の自然酸化膜（ＳｉＯ2）２０３で汚染されている（図６−Ａ参照）。
【００３６】
次に、枚様式のスピン処理方式により、当該基板を希釈フッ酸で洗浄する。当該処理により、非晶質シリコン膜２０２の表面を汚染している自然酸化膜（ＳｉＯ2）２０３の除去を行い、続けて水洗処理を行った後に当該基板を乾燥する。尚、この自然酸化膜（ＳｉＯ2）２０３の除去する為の洗浄処理は、洗浄槽を利用したバッチ処理方式で行っても構わない（図６−Ｂ参照）。
【００３７】
次に、枚様式のスピン処理方式で所定時間のオゾン（Ｏ3）水処理を行うことにより、非晶質シリコン膜２０２を酸化する。当該酸化処理により、非晶質シリコン膜２０２上に０．５〜５ｎｍ程度の清浄な極薄のシリコン酸化膜（ＳｉＯ2）２０４を成膜し、続けて当該基板を乾燥する。前記オゾン（Ｏ3）水処理は、洗浄槽を利用したバッチ処理方式で行っても構わない。また、シリコン酸化膜（ＳｉＯ2）２０４は、過酸化水素水（Ｈ2Ｏ2）処理により成膜しても良いし、酸素（Ｏ2）雰囲気中での紫外線（ＵＶ）照射によりオゾン（Ｏ3）を発生させて成膜しても構わない。尚、極薄のシリコン酸化膜（ＳｉＯ2）２０４の成膜は、後にＮｉ水溶液をスピン塗布する際に、非晶質シリコン膜２０２に対する濡れ性を改善し、Ｎｉ元素を均一に吸着させる目的で行われる（図６−Ｃ参照）。
【００３８】
次に、Ｎｉ水溶液のスピン塗布処理により、非晶質シリコン膜２０２の全面にＮｉ元素を添加する。具体的には、基板の温度分布を均一に保持した状態で、低速スピンしながら当該基板の上部に位置するノズル２０５から当該基板上にＮｉ水溶液２０６を液盛りする。その後、低速スピンを停止した状態で所定時間保持し、Ｎｉ元素を非晶質シリコン膜２０２上に成膜された極薄のシリコン酸化膜２０４の表面に吸着させる。この液盛り状態の間、Ｎｉ水溶液の撹拌の為、ガラス基板上に液盛りしたＮｉ水溶液２０６が基板端部から落下しない程度の超低速スピンの状態で、所定時間保持しても構わない。尚、基板の温度分布を均一に保持する目的で、ここでは基板端部接触型スピンチャック本体２０７と基板端部支持部２０８とで構成される基板端部接触型スピンチャックが適用されているが、基板の温度分布が均一に確保できれば、他の構造のスピンチャックを適用しても構わない。また、液盛りされるＮｉ水溶液２０６は重量換算で５ｐｐｍの酢酸ニッケル水溶液で、塗布装置のフィルタリング機構により、異物または水酸化物等の不溶性副生成物を濾過した状態で適用されている（図６−Ｄ参照）。
【００３９】
Ｎｉ水溶液を所定時間保持した後、液盛り状態で存在するＮｉ水溶液２０６を当該基板の低速スピンにより振り切り、連続的に高速スピン状態に移行し、当該基板をスピン乾燥する。以上のスピン塗布処理により、非晶質シリコン膜２０２上の極薄のシリコン酸化膜２０４にＮｉ元素を均一に吸着させる（図６−Ｅ参照）。
【００４０】
上記のＮｉ水溶液のスピン塗布工程に於いて、Ｎｉ水溶液の濃度及び保持時間を変化させることにより、吸着したＮｉ元素の濃度を任意の範囲で制御可能である。非晶質シリコン膜２０２に於けるＮｉ元素の濃度は、１Ｅ１６atoms/cm3〜５Ｅ１９atoms/cm3の範囲とすることが好ましい。これは、１Ｅ１６atoms/cm3以下の濃度であると、結晶化を助長する効果を得ることができず、５Ｅ１９atoms/cm3以上の濃度であると、Ｎｉ元素の影響により、半導体特性が阻害されてしまうからである。
【００４１】
次に、専用の熱処理炉を使用して、窒素雰囲気中で非晶質シリコン膜の結晶化を目的に熱処理を行う。前記熱処理は、結晶化を助長する触媒元素の作用により、４５０〜７５０℃の温度範囲で処理することにより、結晶化が達成されるが、熱処理温度が低いと処理時間を長くしなければならず、生産効率が低下する。また、６００℃以上の熱処理は、基板として適用するガラス基板の耐熱性の問題が表面化してしまう。従って、ガラス基板を使用する場合には、上記熱処理工程の温度は４５０〜６００℃の範囲が妥当である。また、実際の熱処理は、非晶質シリコン膜２０２の堆積方法によっても、好適な熱処理条件が異なっており、例えば減圧ＣＶＤ法で堆積した場合は６００℃−１２時間程度の熱処理が好適であり、プラズマＣＶＤ法で堆積した場合は５５０℃−４時間程度の熱処理で十分なことが判っている。前記熱処理により、非晶質シリコン膜２０２は結晶化され、均一なドメイン径を有する結晶質シリコン膜２０９が成膜される（図６−Ｆ参照）。
【００４２】
次に、触媒元素を含んだ溶液について、具体的に記載する。溶液としては、水溶液または有機溶媒を使用することが可能で、触媒元素の溶解性の点で純水，アルコール，酸，アンモニア等の極性溶媒が好適である。また、触媒元素を含有する溶媒としては、無極性の有機溶媒であるベンゼン，トルエン，キシレン，四塩化炭素，クロロホルム，エーテル，トリクロロエチレン，フロン等も適用可能である。溶液中の触媒元素の状態としては、化合物として溶解している場合と単体元素として溶解している場合がある。
【００４３】
触媒元素としてＮｉ元素を適用する場合は、通常はＮｉ化合物として溶液中に導入される。代表的なＮｉ化合物としては、臭化ニッケル，酢酸ニッケル，シュウ酸ニッケル，炭酸ニッケル，塩化ニッケル，ヨウ化ニッケル，硝酸ニッケル，硫酸ニッケル，蟻酸ニッケル，ニッケルアセチルアセテート，２−エチルヘキサンニッケル，４−シクロヘキシル酪酸ニッケル，酸化ニッケル，水酸化ニッケル等が挙げられる。またＮｉ化合物ではなく、Ｎｉ元素単体として溶液中に溶解する場合は、酸に溶解する方法が好適である。尚、溶液中に於けるＮｉ元素の存在状態としては、通常は完全に溶解している状態が好適であるが、Ｎｉ元素が均一に分散した乳濁液（エマルジョン）の状態でも構わない。
【００４４】
上記Ｎｉ元素以外の触媒元素としては、Ｆｅ，Ｃｏ，Ｒｕ，Ｒｈ，Ｐｄ，Ｏｓ，Ｉｒ，Ｐｔ，Ｃｕ，Ａｕ等の金属類も適用可能である。触媒元素の適用法としては、単一の触媒元素を溶液中に溶解する方法が一般的であるが、複数種類の触媒元素を混合溶解して使用しても構わない。また、これらの触媒元素は、Ｎｉ元素の場合と同様に、化合物の状態で溶液中に溶解しても良いし、触媒元素単体を酸類に溶解しても特に問題はない。上記触媒元素の代表的な化合物を以下に記載する。
（実施形態２）
実施形態２は、非晶質シリコン膜に選択的に触媒元素を添加する横成長法に本発明を適用した例であり、その場合の結晶質シリコン半導体薄膜の作製方法について、図７に基づき記載する。
【００４６】
まず、減圧ＣＶＤ法またはプラズマＣＶＤ法によって、ガラス基板３０１上に非晶質シリコン膜３０２を１０〜１５０ｎｍの膜厚で堆積する。本実施形態では、減圧ＣＶＤ法により、１００ｎｍの非晶質シリコン膜３０２を堆積する。この後、マスクとなるシリコン酸化膜３０３をプラズマＣＶＤ法や減圧ＣＶＤ法によって、１００ｎｍ以上、本実施例では１２０ｎｍの膜厚で堆積する。そして、通常のフォトリソグラフィ工程とエッチング工程（通常はウェットエッチング）により、シリコン酸化膜３０３に開口領域３０４を形成する。この際、形成されたシリコン酸化膜３０３の開口領域３０４に於いては、非晶質シリコン膜３０２が露出した状態になっている（図７−Ａ参照）。
【００４７】
次に、当該基板を酸化することにより、シリコン酸化膜３０３の開口領域３０４、即ち非晶質シリコン膜３０２の露出領域に０．５〜５ｎｍ程度の極薄のシリコン酸化膜（ＳｉＯ2）３０５を成膜する。当該酸化処理は、枚様式のスピン処理方式による所定時間のオゾン（Ｏ3）水処理で行う。このオゾン（Ｏ3）水処理は、洗浄槽を利用したバッチ処理方式で行っても構わない。また、シリコン酸化膜（ＳｉＯ2）３０５の成膜は、過酸化水素水（Ｈ2Ｏ2）処理による酸化で成膜しても良いし、酸素（Ｏ2）雰囲気中での紫外線（ＵＶ）照射によりオゾン（Ｏ3）を発生させて成膜しても構わない。尚、開口領域３０４に於けるシリコン酸化膜（ＳｉＯ2）３０５の成膜は、非晶質シリコン膜３０２の濡れ性改善の為に行われるもので、Ｎｉ水溶液の表面張力と開口領域３０４のサイズが合致した場合には、シリコン酸化膜（ＳｉＯ2）３０５の成膜なしでも、開口領域３０４にＮｉ水溶液を行き渡らせることが可能である。しかし、この様な場合は例外であり、通常は開口領域３０４の非晶質シリコン膜３０２の表面でＮｉ水溶液が弾く為、極薄のシリコン酸化膜（ＳｉＯ2）３０５の成膜が必要となっている（図７−Ｂ参照）。
【００４８】
次に、Ｎｉ水溶液のスピン塗布処理により、結晶化を助長する為のＮｉ元素を添加する。具体的には、５ｐｐｍのＮｉ元素を含有した酢酸ニッケル水溶液から成るＮｉ水溶液３０７を低速スピンの状態で、当該基板の上部に位置するノズル３０６から当該基板上に液盛りする。液盛りした後、スピンを停止した状態で所定時間保持することにより、マスクとなるシリコン酸化膜３０３の開口領域３０４にＮｉ元素を選択的に導入する。また、液盛り状態の間、Ｎｉ水溶液３０７の撹拌の為、液盛りしたＮｉ水溶液３０７が基板端部から落下しない程度の超低速スピンの状態で、所定時間保持する様にしても良い。尚、実施形態１と同様に、当該処理は、基板の温度分布を均一に保持する目的で、基板端部接触型スピンチャック本体３０８と基板端部支持部３０９とから成る基板端部接触型スピンチャックが適用されているが、基板の温度分布が均一に確保できれば、他の構造のスピンチャックを適用しても構わない。また、基板の４隅近傍に帯状に発生する微細ドメインの局所的不均一性を対策する目的で、当該処理に於いては、Ｎｉ水溶液３０７は濾過処理された状態で用いられている（図７−Ｃ参照）。
【００４９】
次に、液盛り状態で存在するＮｉ水溶液３０７を当該基板の低速スピンにより振り切り、連続的に高速スピン状態に移行し、当該基板をスピン乾燥する。以上のスピン塗布処理により、マスクとなるシリコン酸化膜３０３の開口領域３０４に存在する非晶質シリコン膜３０２にＮｉ元素を選択的に導入する（図７−Ｄ参照）。
【００５０】
次に、専用の熱処理炉を使用して、窒素雰囲気中で当該基板に熱処理を加えることにより、非晶質シリコン膜３０２の結晶化を行う。実際の熱処理は、ＣＶＤ法により好適な熱処理条件が異なっており、減圧ＣＶＤ法で非晶質シリコン膜３０２を堆積した場合は６００℃−１２時間程度で処理し、プラズマＣＶＤ法で堆積した場合は５５０℃−４時間程度で熱処理する。熱処理の際、Ｎｉ元素が選択的に導入された開口領域３０４を起点にして、Ｎｉ元素の非導入領域へと横方向（図の矢印の方向）に結晶成長が行われる。横方向結晶成長の特徴として、マスクとなるシリコン酸化膜３０３の開口領域３０４のみに選択的にＮｉ元素を導入する為、それ以外の領域である横方向結晶成長領域のＮｉ元素の濃度を低く抑えることができる点と、結晶性が良好である点を挙げることができる。この為、横方向結晶成長の結晶質シリコン膜３１０をＴＦＴに適用した場合、良好な半導体特性を得ることができる（図７−Ｅ参照）。
【００５１】
（実施形態３）
実施形態３では、結晶質シリコン膜の作製方法（実施形態１〜２で記載）で使用する作製装置、即ち触媒元素を含んだ溶液の塗布装置の例について、図８に基づき記載する。
【００５２】
触媒元素（Ｎｉ元素等の金属類）を含んだ溶液の塗布装置について、図８に塗布装置の全体概略図と、基板の温度分布を均一に保持する為のスピンチャック及びデバイス有効領域の温度分布を均一に保持する為のスピンチャックの例を各々示す。この図８から判る様に、塗布装置全体は複数の処理ユニットで構成されており、各処理ユニットは塗布装置本体４０１の周辺領域に配置されている。複数の処理用の基板４０４がロード及びアンロード兼用のキャリア４０３に収納（通常：２０枚程度収納）されており、塗布装置本体４０１の中央領域に配置されているロボットアーム４０２により、当該基板４０４が１枚ずつ各処理ユニットに搬送される構成となっている。前記処理ユニットは、位置決めユニット４０５と洗浄ユニット４０６と乾燥ユニット４０７，４０８と冷却ユニット４０９，４１０と酸化ユニット４１１と塗布ユニット４１２で構成されており、各処理ユニットに基板４０４が搬送されることで、触媒作用を有するＮｉ元素の添加処理が行われる（図８−Ａ参照）。
【００５３】
ここで、処理用の基板４０４の基板構造について記載する。基板４０４はガラス基板４０４ａ上に非晶質シリコン膜４０４ｂを堆積したもので、非晶質シリコン膜４０４ｂの表面は極薄の自然酸化膜４０４ｃで汚染された基板構造となっている。尚、前記基板４０４の基板構造は、非晶質シリコン膜４０４ｂの全面に触媒元素を添加する縦成長法の基板構造を前提に記載している（図８−Ｂ参照）。
【００５４】
次に、塗布装置の各処理ユニットについて、その詳細を記載する。位置決めユニット４０５は、基板４０４の位置を正確に位置決めする為の処理ユニットで、ロボットアーム４０２で搬送された基板４０４は、この位置決めユニット４０５で位置ズレが補正され、正確に位置決めされる構成になっている。この位置決めユニット４０５を経由することにより、各基板４０４は各処理ユニットに正確に位置決めされた状態で搬送される（図８−Ａ参照）。
【００５５】
洗浄ユニット４０６は、非晶質シリコン膜４０４ｂの表面を汚染している自然酸化膜４０４ｃを除去する為の処理ユニットで、希釈フッ酸供給用ノズルと純水供給用ノズルと通常の丸形スピンチャックで構成されている。基板４０４はロボットアーム４０２により、丸形スピンチャック上に搬送された後、希釈フッ酸供給用ノズルから希釈フッ酸が基板４０４上に供給され、非晶質シリコン膜４０４ｂ上に付着している自然酸化膜４０４ｃがスピン除去される。自然酸化膜４０４ｃの除去後、当該基板４０４は、純水供給ノズルからの純水によりスピン水洗され、その後にスピン乾燥される構成になっている。尚、洗浄ユニット４０６に於けるスピンチャックは、基板４０４の温度分布に留意する必要がない為、通常の丸形スピンチャックが適用されているが、後述の塗布ユニット４１２に適用されている基板端部接触型スピンチャックまたはデバイス有効領域接触型スピンチャックでも勿論構わない（図８−Ａ参照）。
【００５６】
乾燥ユニット４０７，４０８は基板４０４を乾燥する為の処理ユニットで、ベークする為のホットプレートで構成されている。ホットプレートは乾燥ベークに適切な温度、例えば６０〜１００℃程度の温度に制御されており、当該基板４０４はホットプレート上でのベーク処理により乾燥される構成になっている（図８−Ａ参照）。
【００５７】
冷却ユニット４０９，４１０は、乾燥ユニット基板４０７，４０８でベーク処理された基板４０４を室温（通常２３℃程度）まで冷却する為の処理ユニットで、熱伝導率の大きいメタルプレートで構成されている。基板４０４はメタルプレート上で室温（通常：２３℃程度）まで冷却される構成になっている（図８−Ａ参照）。
【００５８】
酸化ユニット４１１は、基板４０４の非晶質シリコン膜４０４ｂに対するＮｉ水溶液の濡れ性を改善する目的で、非晶質シリコン膜４０４ｂの表面を酸化することにより、極薄のシリコン酸化膜を成膜する為の処理ユニットで、オゾン（Ｏ3）水供給用ノズルと通常の丸形スピンチャックで構成されている。基板４０４はロボットアーム４０２により、丸形スピンチャック上に搬送された後、オゾン（Ｏ3）水供給用ノズルからオゾン（Ｏ3）水が基板４０４上に供給され、非晶質シリコン膜４０４ｂ上にシリコン酸化膜が成膜される。シリコン酸化膜の成膜後、当該基板４０４はスピン乾燥される構成になっている。酸化ユニット４１１に於けるスピンチャックは、基板４０４の温度分布に留意する必要がない為、通常の丸形スピンチャックが適用されているが、後述の塗布ユニット４１２に適用されている基板端部接触型スピンチャックまたはデバイス有効領域接触型スピンチャックでも勿論構わない。尚、本実施形態では、シリコン酸化膜がオゾン（Ｏ3）水処理により成膜される構成となっているが、熱酸化処理を行う構成としても良いし、酸素（Ｏ2）雰囲気中での紫外線（ＵＶ）照射によりオゾン（Ｏ3）を発生させる構成としても構わない。但し、熱酸化処理を行う構成とする場合は、他の処理ユニットへの温度への影響がない様に工夫する必要がある（図８−Ａ参照）。
【００５９】
塗布ユニット４１２は、基板４０４の非晶質シリコン膜４０４ｂに触媒作用を有するＮｉ元素を添加する為の処理ユニットで、Ｎｉ水溶液供給用ノズルと、Ｎｉ水溶液を濾過する為の濾過機構と、基板の温度分布を均一に保持する為のスピンチャックまたはデバイス有効領域の温度分布を均一に保持する為のスピンチャックで構成されている。基板４０４はロボットアーム４０２により、前記スピンチャック上に搬送された後、濾過されたＮｉ水溶液がＮｉ水溶液供給用ノズルから超低速スピンの状態で基板４０４上に供給され、液盛りされる構成になっている。所定時間の液盛り状態の後、Ｎｉ水溶液は当該基板４０４の低速スピンにより振り切られ、連続的に高速スピン状態に移行することにより、当該基板４０４はスピン乾燥される構成になっている（図８−Ａ参照）。
【００６０】
尚、基板の温度分布を均一に保持する為のスピンチャックの例としては、基板の端部のみで接触する構造のスピンチャックである基板端部接触型スピンチャックがあり、吸着孔の全くない基板端部接触型スピンチャック本体４１３と基板端部支持部４１４で構成されている。またデバイス有効領域の温度分布を均一に保持する為のスピンチャックの例として、ガラス基板端部から所定の領域分だけ内側に位置するデバイス有効領域について、全面に吸着接触する構造のスピンチャックであるデバイス有効領域接触型スピンチャックがあり、複数の吸着孔を有するデバイス有効領域接触型スピンチャック本体４１５で構成されている。このデバイス有効領域スピンチャックの場合は、結晶質シリコン膜のドメイン径の均一性が、少なくともデバイス有効領域内で確保される構成となっている（図８−Ｂ参照）。
【００６１】
上記構成の各処理ユニットへ基板４０４を搬送する経路としては、ロード及びアンロード兼用のキャリア４０３からスタートし、位置決めユニット４０５→洗浄ユニット４０６→酸化ユニット４１１→位置決めユニット４０５→塗布ユニット４１２（→乾燥ユニット４０７，４０８→冷却ユニット４０９，４１０）の経路が一般的である。尚、上記の搬送経路のなかで、（ ）内で示した処理ユニットへの搬送経路は、省略可能な搬送経路を示したものである。以上の経路で各処理ユニットに各基板４０４を搬送することにより、非晶質シリコン膜４０４ｂに付着した自然酸化膜（ＳｉＯ2）の除去処理と非晶質シリコン膜４０４ｂへのシリコン酸化膜（ＳｉＯ2）の成膜処理と非晶質シリコン膜４０４ｂへのＮｉ水溶液の添加処理を連続的に行うことができる（図８−Ａ参照）。
【００６２】
【実施例】
（実施例１）
実施例１は、非晶質シリコン膜の全域に触媒元素（例えばＮｉ元素等の金属）を添加する縦成長による結晶質シリコン膜の作製法を液晶ディスプレイの製造工程に適用した例であり、図９〜１４に基づき具体的に記載する。
【００６３】
最初に、ガラス基板５０１上にプラズマＣＶＤ法により、各々組成比の異なる第１層目の酸化窒化シリコン膜５０２ａを５０ｎｍと第２層目の酸化窒化シリコン膜５０２ｂを１００ｎｍの膜厚で堆積し、下地膜５０２を成膜する。尚、ここで用いるガラス基板５０１としては、石英ガラスまたはバリウムホウケイ酸ガラスまたはアルミノホウケイ酸ガラス等が有る。次に前記下地膜５０２（５０２ａと５０２ｂ）上に、減圧ＣＶＤ法により、非晶質シリコン膜５０３ａを５５ｎｍの膜厚で堆積する。尚、本実施例では減圧ＣＶＤ法で非晶質シリコン膜５０３ａを堆積しているが、プラズマＣＶＤ法で堆積しても構わない（図９−Ａ参照）。
【００６４】
また、非晶質シリコン膜５０３ａの堆積に於いては、空気中に存在する炭素または酸素または窒素が混入する可能性がある。これらの不純物ガスの混入は、最終的に得られるＴＦＴ特性の劣化を引き起こすことが経験的に知られており、このことから前記不純物ガスの混入は結晶化の阻害要因として作用すると本発明者らは認識している。従って、前記不純物ガスの混入は徹底的に低減することが望ましく、具体的な濃度範囲としては、炭素及び窒素の場合は共に５Ｅ１７atoms/cm3以下とし、酸素の場合は１Ｅ１８atoms/cm3以下とするのが望ましい（図９−Ａ参照）。
【００６５】
次に、非晶質シリコン膜５０３ａの結晶化の前処理工程を行う。減圧ＣＶＤ装置から当該基板を取り出す際に、空気中の酸素（Ｏ2）の影響で非晶質シリコン膜５０３ａの表面は自然酸化膜（ＳｉＯ2）で汚染される。この為、自然酸化膜（ＳｉＯ2）で汚染された非晶質シリコン膜５０３ａの表面を希釈フッ酸で洗浄することにより、汚染された自然酸化膜（ＳｉＯ2）を除去する。更に非晶質シリコン膜５０３ａの表面をオゾン（Ｏ3）水で処理することにより、非晶質シリコン膜５０３ａの表面を酸化し、０．５〜５ｎｍ程度の清浄な極薄のシリコン酸化膜を成膜する。尚、極薄のシリコン酸化膜（ＳｉＯ2）の成膜は、後工程でＮｉ水溶液をスピン塗布する際に、非晶質シリコン膜５０３ａに対する濡れ性を改善し、Ｎｉ元素を均一に吸着させる目的で処理するものである（図９−Ａ参照）。
【００６６】
次に、触媒作用を有するＮｉ元素の添加工程と非晶質シリコン膜５０３ａの結晶化工程を行う。本実施例では非晶質シリコン膜５０３ａの結晶化を助長する触媒元素として、Ｎｉ元素を適用する。Ｎｉ元素の添加は、Ｎｉ化合物であるニッケル酢酸塩を純水に溶解し、５ｐｐｍの濃度に調整したＮｉ水溶液をスピン塗布することにより行う。尚、Ｎｉ水溶液のスピン塗布処理の際、最終的に得られる結晶質シリコン膜のドメイン径の均一性を確保する為、基板の温度分布を均一に保持した状態で当該処理を行っている。また、基板（本実施例では５インチ角形基板を使用）の４隅近傍に帯状に発生する微細ドメインの局所的不均一性を対策する為、スピン塗布処理に用いるＮｉ水溶液は濾過処理したものを適用している（図９−Ａ参照）。
【００６７】
次に、非晶質シリコン膜５０３ａ中の含有水素量を５atom％以下に制御する為、当該基板を窒素雰囲気中で４５０℃−１時間の条件で熱処理し、非晶質シリコン膜５０３ａ中の含有水素の脱水素化処理を行う。脱水素化処理の後、更に連続して６００℃−１２時間の条件で熱処理することにより、非晶質シリコン膜５０３ａの結晶化を行い、均一なドメイン径を有する結晶質シリコン膜５０３ｂを成膜する（図９−Ｂ参照）。
【００６８】
次に、結晶質シリコン膜５０３ｂ中に多量に含まれているＮｉ元素を除去する為、１５族元素であるＰ（リン）イオン添加によるゲッタリング処理を行う。具体的には、結晶質シリコン膜５０３ｂ上にプラズマＣＶＤ法または減圧ＣＶＤ法によりマスクとなるシリコン酸化膜５０４を堆積し、前記シリコン酸化膜５０４に開口領域５０９〜５１０を形成する。尚、開口領域５０９〜５１０は、通常のフォトリソグラフィ工程によりレジストパターン５０５〜５０８を形成し、前記レジストパターンをマスクに、希釈フッ酸でエッチング処理することにより形成している。その後、開口領域５０９〜５１０内の結晶質シリコン膜５０３ｂに、第１のイオン注入処理であるゲッタリング用のＰイオン注入を行う。尚、この際のＰイオン注入は、加速電圧１０ｋｅＶで２Ｅ１５atoms/cm2の条件で行っている（図１０−Ａ参照）。
【００６９】
ここで、イオン注入という用語の定義について明確にする。一般的には、質量分離した不純物イオンを注入する場合にイオン注入と称し、質量未分離の不純物イオンを注入する場合はイオンドープの用語が適用されている。しかし、本明細書に於いては、質量分離の有無に関係なく、結晶質シリコン膜に不純物イオンを電気的に加速して注入する工程を広い意味でイオン注入と定義している。
【００７０】
次に、レジストパターン５０５〜５０８を除去し、窒素雰囲気中で６００℃−１２時間の処理条件でゲッタリング用の熱処理を行う。この熱処理により、結晶質シリコン膜５０３ｂ中に多量に含まれているＮｉ元素は、開口領域５０９〜５１０に注入されたＰイオンでゲッタリングされる。その結果、開口領域５０９〜５１０の結晶質シリコン膜５０３ｂにはゲッタリングされたＮｉ元素が多量に集積される様になり、それ以外の領域の結晶質シリコン膜はＮｉ濃度の低い状態の結晶質シリコン膜５０３ｃに膜質の変性が行われる。ゲッタリング処理の後、開口領域５０９〜５１０の結晶質シリコン膜５０３ｂをドライエッチングで除去することにより、膜中に含まれている多量のＮｉ元素を同時に除去する。更に、希釈フッ酸で処理することにより、結晶質シリコン膜５０３ｃ上のシリコン酸化膜５０４を除去する（図１０−Ｂ参照）。
【００７１】
次に、フォトリソグラフィ工程及びエッチング工程により、ゲッタリングした結晶質シリコン膜５０３ｃをパターニングし、ＴＦＴのチャネル領域及びソースドレイン領域と成る半導体層５１１〜５１５を形成する。半導体層５１１〜５１５の形成後、ＴＦＴのＶｔｈを制御する為に、不純物元素（ボロンまたはリン）のイオン注入であるチャネルドープを実施しても構わない（図１１−Ａ参照）。
【００７２】
次に、前記半導体層５１１〜５１５を覆う様に、プラズマＣＶＤ法により１１０ｎｍ厚の酸化窒化シリコン膜から成るゲート絶縁膜５１６を堆積する。更に、ゲート絶縁膜５１６上にスパッタ法により４００ｎｍ厚のＴａＮ膜から成るゲート電極膜５１７を堆積する（図１１−Ｂ参照）。
【００７３】
上記構造の基板上に、ゲート電極形成用のフォトリソグラフィ工程とドライエッチング工程を行うことにより、４００ｎｍ厚のＴａＮ膜から成るゲート電極５２４〜５２７と保持容量用電極５２８とソース配線として機能する電極５２９を形成する。ドライエッチングの後、ゲート電極５２４〜５２７上にはドライエッチングのマスクであるレジストパターン５１８〜５２１が残膜し、同様に保持容量用電極５２８上にレジストパターン５２２とソース配線として機能する電極５２９上にレジストパターン５２３が残膜している。尚、ドライエッチングに伴い、下地の酸化窒化シリコン膜から成るゲート絶縁膜５１６は膜減りにより、ゲート絶縁膜５３０の形状に変形している（図１２−Ａ参照）。
【００７４】
次に、レジストパターン５１８〜５２３を残した状態で、ゲート電極５２４〜５２７と保持容量用電極５２８をマスクに、第２のイオン注入処理であるｎ型不純物の低濃度イオン注入を行う。イオン注入条件としては、ｎ型不純物であるＰイオンを用い、加速電圧が６０〜１００ｋｅＶでドーズ量が３Ｅ１２〜３Ｅ１３ions/cm2のイオン注入条件で処理する。この第２のイオン注入処理により、ゲート電極５２４〜５２７と保持容量用電極５２８の外側に対応する半導体層５１１〜５１５に、ｎ型不純物の低濃度不純物領域（ｎ−領域）５３１〜５３５が形成される。同時に、ゲート電極５２４〜５２７の真下には、ＴＦＴのチャネルとして機能するチャネル領域５３６〜５３９が形成される。尚、保持容量用電極５２８の真下の半導体層５１５には、当該領域がＴＦＴ形成領域でなく、保持容量６０５の形成領域である為、チャネル領域ではなく、片方の容量形成用電極５４０となっている（図１２−Ａ参照）。
【００７５】
次に、ドライエッチングのマスクとなったレジストパターン５１８〜５２３を除去する。除去した後、駆動回路６０６に於けるｎチャネル型ＴＦＴ６０１，６０３と画素領域６０７に於ける画素ＴＦＴ６０４をＬＤＤ構造にする為、当該領域に存在するゲート電極５２４，５２６〜５２７を覆う様に、第３のイオン注入処理のマスクとなるｎ＋領域形成用のレジストパターン５４１〜５４３を形成する。そして、第３のイオン注入処理である、ｎ型不純物の高濃度イオン注入を行う。イオン注入条件としては、ｎ型不純物であるＰイオンを用い、加速電圧が６０〜１００ｋｅＶでドーズ量が５Ｅ１４〜５Ｅ１５ions/cm2のイオン注入条件で処理する。当該イオン注入処理により、前記レジストパターン５４１〜５４３の外側領域に対応する半導体層５１１，５１３〜５１４にソースドレイン領域となる高濃度不純物領域（ｎ＋領域）５４４，５４６〜５４７が形成される。この高濃度不純物領域（ｎ＋領域）５４４，５４６〜５４７の形成に伴い、既に形成した低濃度不純物領域（ｎ−領域）５３１，５３３〜５３４は、高濃度不純物領域（ｎ＋領域）５４４，５４６〜５４７と低濃度不純物領域（ｎ−領域）５４９〜５５１に分離され、ＬＤＤ構造の当該ＴＦＴが形成される（図１２−Ｂ参照）。
【００７６】
この際、ＬＤＤ構造形成領域以外の領域である駆動回路６０６のｐチャネル型ＴＦＴ６０２の領域と画素領域６０７の保持容量６０５の領域に於いては、ゲート電極５２５と保持容量用電極５２８をマスクに各々イオン注入される為、ゲート電極５２５の外側領域に対応する半導体層５１２に高濃度不純物領域（ｎ＋領域）５４５が形成され、保持容量用電極５２８の外側領域に対応する半導体層５１５にも高濃度不純物領域（ｎ＋領域）５４８が形成されている。尚、前記高濃度不純物領域（ｎ＋領域）５４４〜５４８の不純物濃度は、１Ｅ２０〜１Ｅ２２atoms/cm3程度となっている（図１２−Ｂ参照）。
【００７７】
次に、駆動回路６０６のｐチャネル型ＴＦＴ６０２の領域と画素領域６０７の保持容量６０５の領域をレジスト開口させる為、フォトリソグラフィ処理により、レジストパターン５５２〜５５４を形成する。この後、前記レジストパターン５５２〜５５４をマスクに、第４のイオン注入処理であるｐ型不純物の高濃度イオン注入を行う。当該イオン注入処理により、ｐチャネル型ＴＦＴ６０２の形成領域である半導体層５１２には、ゲート電極５２５をマスクにｐ型不純物、具体的にはＢ（ボロン）イオンがイオン注入される。この結果、ゲート電極５２５の外側領域に対応する半導体層５１２に、ソースドレイン領域となる高濃度不純物領域（ｐ＋領域）５５５が形成される。前記高濃度不純物領域（ｐ＋領域）５５５には、既にｎ型不純物であるＰ（リン）がイオン注入されているが、Ｂ（ボロン）の濃度が２Ｅ２０〜２Ｅ２１atoms/cm3となる様に高濃度にイオン注入される為、導電型の反転したｐ型不純物の高濃度不純物領域（ｐ＋領域）５５５が形成されている。また、保持容量６０５の形成領域に於いても、保持容量用電極５２８の外側領域に対応する半導体層５１５にｐ型不純物の高濃度不純物領域（ｐ＋領域）５５６が同様に形成される（図１３−Ａ参照）。
【００７８】
次に、前記レジストパターン５５２〜５５４を除去した後、１５０ｎｍ厚の酸化窒化シリコン膜から成る第１の層間絶縁膜５５７をプラズマＣＶＤ法により堆積する。この後、半導体層５１１〜５１５に注入された不純物元素（ｎ型不純物とｐ型不純物）の熱活性化の為、６００℃−１２時間の熱処理を行う。当該熱処理は不純物元素の熱活性化処理の為に行うものであるが、半導体層５１１〜５１５には多量のＰ（リン）がイオン注入されている為、結晶化を助長する為に添加された触媒元素である残留Ｎｉ元素の更なるゲッタリング処理の効果も兼ねている。従って、当該熱処理により、半導体層５１１〜５１５に於けるチャネル領域５３６〜５３９と（保持容量６０５の）容量形成用電極５４０でのＮｉ濃度の更なる低減を実現している。この方法で製造された結晶質シリコンＴＦＴは高い電界効果移動度を有しており、オフ電流値の低下等の良好な電気特性を有している。尚、前記熱活性化処理を第１の層間絶縁膜５５７の堆積前に行っても良いが、ゲート電極等の配線材料の耐熱性が弱い場合は、第１の層間絶縁膜５５７の堆積後に行う方が好ましい。この後、半導体層５１１〜５１５のダングリングボンドを終端させる為、４１０℃−１時間の水素化処理を水素３％含有の窒素雰囲気中で行う（図１３−Ｂ参照）。
【００７９】
次に、前記第１の層間絶縁膜５５７の上に、１．６μm厚のアクリル樹脂膜から成る第２の層間絶縁膜５５８を成膜する。この後、フォトリソグラフィ工程とドライエッチング工程により、第２の層間絶縁膜５５８にコンタクトホールを形成する。この際、このコンタクトホールは、ソース配線として機能する電極５２９と高濃度不純物領域５４４，５４６〜５４７，５５５〜５５６を接続する様に形成される（図１４−Ａ参照）。
【００８０】
次に、駆動回路６０６の高濃度不純物領域５４４，５４６，５５５と電気的に接続する為、金属配線５５９〜５６４を形成する。同時に、画素領域６０７の接続電極５６５，５６７〜６５８とゲート配線５６６を形成する。この際、金属配線材料は、５０ｎｍ厚のＴｉ膜と５００ｎｍ厚のＡｌ−Ｔｉ合金膜の積層膜で構成されている。接続電極５６５は、不純物領域５４７を介して、ソース配線として機能する電極５２９と画素ＴＦＴ６０４を電気的に接続する為に形成されている。接続電極５６７は、画素ＴＦＴ６０４の不純物領域５４７と電気的に接続されており、接続電極５６８は保持容量６０５の不純物領域５５６と電気的に接続されている。また、ゲート配線５６６は、画素ＴＦＴ６０４の複数のゲート電極５２７を電気的に接続する為に形成されている。その後、ＩＴＯ（Indium-Ti-Oxide）等の透明導電膜を８０〜１２０ｎｍの厚さで堆積した後、フォトリソグラフィ工程とエッチング工程により、画素電極５６９を形成する。画素電極５６９は、接続電極５６７を介して、画素ＴＦＴ６０４のソースドレイン領域である不純物領域５４７と電気的に接続されており、更に接続電極５６８を介して、保持容量６０５の不純物領域５５６とも電気的に接続されている（図１４−Ｂ参照）。
【００８１】
本実施例では、以上の製造工程により、アクティブマトリクス型液晶ディスプレイの製造を行っている。本発明の発明特定事項は、結晶質シリコン膜の製造工程に於いて、非晶質シリコン膜に触媒作用を有するＮｉ元素をスピン塗布法により添加する際、基板の温度分布を均一に保持した状態で処理すること、及びＮｉ水溶液を濾過処理して用いることである。これにより、結晶質シリコン膜のドメイン径の均一化を達成している。
【００８２】
（実施例２）
本発明は、様々な半導体表示装置（アクティブマトリクス型液晶表示装置，アクティブマトリクス型ＥＬ表示装置，アクティブマトリクス型ＥＣ表示装置）に適用することができる。従って、本発明は、前記半導体表示装置を表示媒体として組み込んだ電子機器全般に適用可能である。
【００８３】
前記電子機器としては、ビデオカメラとデジタルカメラとプロジェクター（リア型またはフロント型）とヘッドマウントディスプレイ（ゴーグル型ディスプレイ）とゲーム機とカーナビゲーションとパーソナルコンピュータと携帯情報端末（モバイルコンピュータ，携帯電話，電子書籍等）等が挙げられ、それらの具体例を図１５〜１７に示す。
【００８４】
図１５−Ａは、本体１００１と映像入力部１００２と表示装置１００３とキーボード１００４で構成されたパーソナルコンピューターである。本発明を表示装置１００３及び他の回路に適用することができる。
【００８５】
図１５−Ｂはビデオカメラであり、本体１１０１と表示装置１１０２と音声入力部１１０３と操作スイッチ１１０４とバッテリー１１０５と受像部１１０６で構成される。本発明を表示装置１１０２及び他の回路に適用することができる。
【００８６】
図１５−Ｃはモバイルコンピュータ（モービルコンピュータ）であり、本体１２０１とカメラ部１２０２と受像部１２０３と操作スイッチ１２０４と表示装置１２０５で構成される。本発明を表示装置１２０５及び他の回路に適用することができる。
【００８７】
図１５−Ｄはゴーグル型ディスプレイであり、本体１３０１と表示装置１３０２とアーム部１３０３で構成される。本発明を表示装置１３０２及び他の回路に適用することができる。
【００８８】
図１５−Ｅはプログラムを記録した記録媒体（以下、記録媒体と略記）に用いるプレーヤーであり、本体１４０１と表示装置１４０２とスピーカー部１４０３と記録媒体１４０４と操作スイッチ１４０５で構成される。尚、この装置は記録媒体としてＤＶＤ及びＣＤ等が用いられ、音楽鑑賞またはゲームまたはインターネットに利用可能である。本発明を表示装置１４０２及び他の回路に適用することができる。
【００８９】
図１５−Ｆは携帯電話であり、表示用パネル１５０１と操作用パネル１５０２と接続部１５０３と表示部１５０４と音声出力部１５０５と操作キー１５０６と電源スイッチ１５０７と音声入力部１５０８とアンテナ１５０９で構成される。表示用パネル１５０１と操作用パネル１５０２は、接続部１５０３で接続されている。表示用パネル１５０１の表示部１５０４が設置されている面と操作用パネル１５０２の操作キー１５０６が設置されている面との角度θは、接続部１５０３に於いて任意に変えることができる。本発明を表示部１５０４に適用することができる。
【００９０】
図１６−Ａはフロント型プロジェクターであり、光源光学系及び表示装置１６０１とスクリーン１６０２で構成される。本発明を表示装置１６０１及び他の回路に適用することができる。
【００９１】
図１６−Ｂはリア型プロジェクターであり、本体１７０１と光源光学系及び表示装置１７０２とミラー１７０３〜１７０４とスクリーン１７０５で構成される。本発明を表示装置１７０２及び他の回路に適用することができる。
【００９２】
尚、図１６−Ｃは、図１６−Ａの光源光学系及び表示装置１６０１と図１６−Ｂの光源光学系及び表示装置１７０２に於ける構造の一例を示した図である。光源光学系及び表示装置１６０１，１７０２は、光源光学系１８０１とミラー１８０２，１８０４〜１８０６とダイクロイックミラー１８０３と光学系１８０７と表示装置１８０８と位相差板１８０９と投射光学系１８１０で構成される。投射光学系１８１０は、投射レンズを備えた複数の光学レンズで構成される。この構成は、表示装置１８０８を３個使用している為、三板式と呼ばれている。また同図の矢印で示した光路に於いて、実施者は光学レンズ及び偏光機能を有するフィルムまたは位相差を調整する為のフィルムまたはＩＲフィルム等を適宜に設けても良い。
【００９３】
また図１６−Ｄは、図１６−Ｃに於ける光源光学系１８０１の構造の一例を示した図である。本実施例に於いては、光源光学系１８０１はリフレクター１８１１と光源１８１２とレンズアレイ１８１３〜１７１４と偏光変換素子１８１５と集光レンズ１８１６で構成される。尚、同図に示した光源光学系は一例であり、この構成に限定されない。例えば、実施者は光源光学系に光学レンズ及び偏光機能を有するフィルムまたは位相差を調整するフィルムまたはＩＲフィルム等を適宜に設けても良い。
【００９４】
次の図１７−Ａは、単板式の例を示したものである。同図に示した光源光学系及び表示装置は、光源光学系１９０１と表示装置１９０２と投射光学系１９０３と位相差板１９０４で構成される。投射光学系１９０３は、投射レンズを備えた複数の光学レンズで構成される。同図に示した光源光学系及び表示装置は図１６−Ａと図１６−Ｂに於ける光源光学系及び表示装置１６０１，１７０２に適用できる。また光源光学系１９０１は図１６−Ｄに示した光源光学系を用いれば良い。尚、表示装置１９０２にはカラーフィルター（図示しない）が設けられており、表示映像をカラー化している。
【００９５】
また図１７−Ｂに示した光源光学系及び表示装置は図１７−Ａの応用例であり、カラーフィルターを設ける代わりに、ＲＧＢの回転カラーフィルター円板１９０５を用いて表示映像をカラー化している。同図に示した光源光学系及び表示装置は図１６−Ａと図１６−Ｂに於ける光源光学系及び表示装置１６０１，１７０２に適用できる。
【００９６】
また図１７−Ｃに示した光源光学系及び表示装置は、カラーフィルターレス単板式と呼ばれている。この方式は、表示装置１９１６にマイクロレンズアレイ１９１５を設け、ダイクロイックミラー（緑）１９１２とダイクロイックミラー（赤）１９１３とダイクロイックミラー（青）１９１４を用いて表示映像をカラー化している。投射光学系１９１７は、投射レンズを備えた複数の光学レンズで構成される。同図に示した光源光学系及び表示装置は、図１６−Ａと図１６−Ｂに於ける光源光学系及び表示装置１６０１，１７０２に適用できる。また光源光学系１９１１としては、光源の他に結合レンズ及びコリメーターレンズを用いた光学系を用いれば良い。
【００９７】
上記に記載した様に、本発明の結晶質シリコン膜の作製方法は、その適用範囲が極めて広く、本発明は様々な分野の半導体表示装置を組み込んだ電子機器に適用可能である。
【００９８】
【発明の効果】
本発明は、結晶化を助長する為の触媒元素を添加して熱結晶化する結晶質半導体膜の作製方法及びその作製装置に関するもので、以下の効果を有している。
【００９９】
触媒元素を含んだ溶液をスピン塗布する際、基板の温度分布を均一に保持し、且つ触媒元素を含んだ溶液を濾過処理して使用することにより、結晶質シリコン膜のドメイン径の不均一性を対策することができる。従って、本発明は結晶質シリコン膜の膜質改善に伴い、ＴＦＴに於ける電界効果移動度等の半導体特性のばらつき低減に有効である。
【０１００】
また、結晶質シリコン膜の膜質改善に伴い、ＴＦＴの半導体特性のばらつき低減を図ることができる為、複数のＴＦＴで構成される半導体表示装置の品質向上にも有効である。
【図面の簡単な説明】
【図１】スピンチャック構造と結晶質シリコン膜のドメイン径の分布との関係。
【図２】丸形スピンチャック適用時の基板中央部と周辺部のドメイン分布比較。
【図３】基板端部接触型スピンチャック適用時の基板中央部と周辺部のドメイン分布比較。
【図４】基板内温度分布と結晶質シリコン膜のドメイン径の分布との因果関係。
【図５】微細ドメインの局所的な不均一性の発生形態。
【図６】触媒元素を利用した結晶質シリコン膜の作製工程（縦成長法の場合）。
【図７】触媒元素を利用した結晶質シリコン膜の作製工程（横成長法の場合）。
【図８】触媒元素の添加装置、即ち結晶性半導体膜の作製装置の例。
【図９】液晶ディスプレイの製造工程。
【図１０】液晶ディスプレイの製造工程。
【図１１】液晶ディスプレイの製造工程。
【図１２】液晶ディスプレイの製造工程。
【図１３】液晶ディスプレイの製造工程。
【図１４】液晶ディスプレイの製造工程。
【図１５】半導体表示装置への適用例。
【図１６】半導体表示装置への適用例。
【図１７】半導体表示装置への適用例。
【符号の説明】
101 ：丸形スピンチャック本体
102 ：基板端部接触型スピンチャック本体
103 ：基板端部支持部
104 ：ガラス基板
105 ：非晶質シリコン膜
106 ：シリコン酸化膜
107 ：触媒元素を含んだ溶液
201 ：ガラス基板
202 ：非晶質シリコン膜
203 ：自然酸化膜
204 ：シリコン酸化膜
205 ：ノズル
206 ：Ｎｉ水溶液
207 ：基板端部接触型スピンチャック本体
208 ：基板端部支持部
209 ：結晶質シリコン膜
301 ：ガラス基板
302 ：非晶質シリコン膜
303 ：シリコン酸化膜
304 ：開口領域
305 ：シリコン酸化膜
306 ：ノズル
307 ：Ｎｉ水溶液
308 ：基板端部接触型スピンチャック本体
309 ：基板端部支持部
310 ：結晶質シリコン膜
401 ：塗布装置本体
402 ：ロボットアーム
403 ：キャリア
404 ：基板
404a：ガラス基板
404b：非晶質シリコン膜
404c：自然酸化膜
405 ：位置決めユニット
406 ：洗浄ユニット
407 ：乾燥ユニット
408 ：乾燥ユニット
409 ：冷却ユニット
410 ：冷却ユニット
411 ：酸化ユニット
412 ：塗布ユニット
413 ：基板端部接触型スピンチャック本体
414 ：基板端部支持部
415 ：デバイス有効領域接触型スピンチャック本体
501 ：ガラス基板
502 ：下地膜
502a：第１層目の酸化窒化シリコン膜
502b：第２層目の酸化窒化シリコン膜
503a：非晶質シリコン膜
503b：結晶質シリコン膜
503c：結晶質シリコン膜
504 ：シリコン酸化膜
505 〜 508：レジストパターン
509 〜 510：開口領域
511 〜 515：半導体層
516 ：ゲート絶縁膜
517 ：ゲート電極膜
518 〜 523：レジストパターン
524 〜 527：ゲート電極
528 ：保持容量用電極
529 ：電極
530 ：ゲート絶縁膜（ドライエッチング後）
531 〜 535：低濃度不純物領域（ｎ−領域）
536 〜 539：チャネル領域
540 ：容量形成用電極
541 〜 543：レジストパターン
544 〜 548：高濃度不純物領域（ｎ＋領域）
549 〜 551：低濃度不純物領域（ｎ−領域）
552 〜 554：レジストパターン
555 〜 556：高濃度不純物領域（ｐ＋領域）
557 ：第１の層間絶縁膜（酸化窒化シリコン膜）
558 ：第２の層間絶縁膜（アクリル樹脂膜）
559 〜564 ：金属配線
565 ：接続電極
566 ：ゲート配線
567 〜 568：接続電極
569 ：画素電極（ＩＴＯ等）
601 ：ｎチャネル型ＴＦＴ
602 ：ｐチャネル型ＴＦＴ
603 ：ｎチャネル型ＴＦＴ
604 ：画素ＴＦＴ
605 ：保持容量
606 ：駆動回路
607 ：画素領域
Claims (5)
- 基板上に非晶質半導体膜を堆積する第１の工程と、
結晶化を助長する為の触媒元素をスピン塗布法により非晶質半導体膜に添加する第２の工程と、
熱処理により非晶質半導体膜を結晶化し、結晶質半導体膜を作製する第３の工程とを備えた結晶質半導体膜の作製方法に於いて、
前記第２の工程は、前記基板の端部のみで接触する構造のスピンチャックを用いて前記基板の温度分布を均一に保持した状態で処理し、且つ触媒元素を含んだ溶液を濾過してから使用することを特徴とする結晶質半導体膜の作製方法。 - 請求項１に於いて、前記触媒元素は、Ｆｅ，Ｃｏ，Ｎｉ，Ｒｕ，Ｒｈ，Ｐｄ，Ｏｓ，Ｉｒ，Ｐｔ，Ｃｕ，Ａｕから選択された一種または複数種類の元素を含んだ溶液を使用して添加することを特徴とする結晶質半導体膜の作製方法。
- 基板を搬送する為の搬送手段と、触媒元素を含んだ溶液をスピン塗布する為のスピン塗布手段とで構成される触媒元素を含んだ溶液を添加する為の結晶質半導体膜の作製装置に於いて、
前記スピン塗布手段は、基板の端部のみで接触する構造のスピンチャックと触媒元素を含んだ溶液を濾過する為の濾過機構を備えていることを特徴とする結晶質半導体膜の作製装置。 - 基板を搬送する為の搬送手段と、基板表面を洗浄する為の洗浄手段と、基板表面を酸化する為の酸化手段と、触媒元素を含んだ溶液をスピン塗布する為のスピン塗布手段とで構成される触媒元素を含んだ溶液を添加する為の結晶質半導体膜の作製装置に於いて、
前記スピン塗布手段は、基板の端部のみで接触する構造のスピンチャックと触媒元素を含んだ溶液を濾過する為の濾過機構を備えていることを特徴とする結晶質半導体膜の作製装置。 - 請求項３または請求項４に於いて、前記触媒元素を含んだ溶液は、触媒元素として、Ｆｅ，Ｃｏ，Ｎｉ，Ｒｕ，Ｒｈ，Ｐｄ，Ｏｓ，Ｉｒ，Ｐｔ，Ｃｕ，Ａｕから選択された一種または複数種類の元素を含んだ溶液であることを特徴とする結晶質半導体膜の作製装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000366368A JP4112798B2 (ja) | 2000-11-30 | 2000-11-30 | 結晶質半導体膜の作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000366368A JP4112798B2 (ja) | 2000-11-30 | 2000-11-30 | 結晶質半導体膜の作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002170771A JP2002170771A (ja) | 2002-06-14 |
| JP4112798B2 true JP4112798B2 (ja) | 2008-07-02 |
Family
ID=18837009
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000366368A Expired - Fee Related JP4112798B2 (ja) | 2000-11-30 | 2000-11-30 | 結晶質半導体膜の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4112798B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5056611B2 (ja) * | 2008-06-20 | 2012-10-24 | 凸版印刷株式会社 | 基板処理装置 |
-
2000
- 2000-11-30 JP JP2000366368A patent/JP4112798B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002170771A (ja) | 2002-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3961240B2 (ja) | 半導体装置の作製方法 | |
| JP5371156B2 (ja) | 半導体装置の作製方法 | |
| US7361577B2 (en) | Method of manufacturing semiconductor device | |
| US7452791B2 (en) | Crystalline semiconductor film, method of manufacturing the same, and semiconductor device | |
| US6627471B2 (en) | Method of manufacturing an array substrate having drive integrated circuits | |
| US20070241404A1 (en) | Semiconductor device and manufacturing method thereof | |
| JP4115252B2 (ja) | 半導体膜およびその製造方法ならびに半導体装置およびその製造方法 | |
| US6756608B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP4115153B2 (ja) | 半導体装置の製造方法 | |
| JP4275346B2 (ja) | 半導体装置の作製方法 | |
| JP3998930B2 (ja) | 結晶質半導体膜の作製方法及び製造装置 | |
| JP4112798B2 (ja) | 結晶質半導体膜の作製方法 | |
| JP2004327677A (ja) | 半導体膜およびその製造方法 | |
| JP4514862B2 (ja) | 半導体装置の作製方法 | |
| JP5042133B2 (ja) | 半導体装置の作製方法 | |
| JP2002237453A (ja) | 結晶質半導体膜の作製方法 | |
| JP2005229000A (ja) | 結晶質半導体膜の製造方法、結晶質半導体膜、半導体素子、液晶表示装置、ロジック回路、電子機器および噴霧装置 | |
| JP3942902B2 (ja) | 半導体装置の作製方法 | |
| JP4940058B2 (ja) | 半導体装置の作製方法 | |
| JP2003297750A (ja) | 半導体装置およびその作製方法 | |
| JP4137555B2 (ja) | 半導体装置の作製方法 | |
| KR100977538B1 (ko) | 폴리실리콘 박막의 제조방법 | |
| JP4342876B2 (ja) | 結晶性半導体膜の作製方法、該結晶性半導体膜を有する薄膜トランジスタの作製方法、該結晶性半導体膜を有する半導体装置の作製方法 | |
| JP2002203787A (ja) | 半導体装置の作製方法 | |
| JP2002190604A (ja) | 薄膜トランジスタおよびそれを用いた液晶表示装置とエレクトロルミネッセンス表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040406 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060605 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061017 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061205 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070918 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070927 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080408 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080410 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120418 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130418 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130418 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140418 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |