JP3942902B2 - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法 Download PDFInfo
- Publication number
- JP3942902B2 JP3942902B2 JP2002019256A JP2002019256A JP3942902B2 JP 3942902 B2 JP3942902 B2 JP 3942902B2 JP 2002019256 A JP2002019256 A JP 2002019256A JP 2002019256 A JP2002019256 A JP 2002019256A JP 3942902 B2 JP3942902 B2 JP 3942902B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor film
- semiconductor
- amorphous
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、イオンドーピング法を利用した半導体装置の作製方法に関し、特にイオンドーピング工程の前処理の保護膜成膜方法に関する。尚、本明細書に於いて半導体装置とは、薄膜トランジスタ（Thin-Film-Transistor：以下、ＴＦＴと略記）で回路構成される半導体装置全般を指し、例えばアクティブマトリクス形の液晶表示装置又は有機ＥＬ（Electro-luminescenceの略）表示装置等の半導体表示装置をその範疇に含むものである。
【０００２】
【従来の技術】
近年、アクティブマトリクス型液晶表示装置の需要が急速に高まり、ガラス基板又は石英基板上に形成した半導体膜でＴＦＴを作製する技術開発が盛んに行われている。ガラス基板等の絶縁性基板上に百数十万個もの単位で作製されるＴＦＴは、構成する電気回路の機能に応じて、所定の電気特性を示すものでなければならない。ＴＦＴの電気特性の１つに、Ｖｔｈというパラメータがある。
【０００３】
Ｖｔｈとは、ＴＦＴのドレイン電流が流れ始める時のゲート電圧で、チャネル領域に反転層が形成される電圧として定義される。従って、Ｖｔｈが高い程、ＴＦＴの動作電圧が高いということができる。
【０００４】
ところで、Ｖｔｈには、様々な外的要因によって変化し易いという問題がある。例えば、活性層中の汚染不純物、ゲート絶縁膜の固定電荷や可動電荷、活性層／ゲート絶縁膜界面の界面準位、ゲート電極と活性層との仕事関数差等が挙げられる。この場合、活性層中の汚染不純物やゲート絶縁膜中の可動電荷等はプロセスの清浄化により低減できるが、固定電荷や界面準位及び仕事関数差は素子の材質で決定されてしまう為、容易に変更できない。
【０００５】
上記の外的要因により、ＴＦＴのＶｔｈはプラス側／或いはマイナス側にシフトして、変化することになる。ＴＦＴの作製工程に於いては、変化し易いＶｔｈの制御が重要な技術となっており、Ｖｔｈの制御技術としてチャネルドープ技術が知られている。チャネルドープとは、ゲート絶縁膜下の活性層中に所定濃度の不純物を添加して、意図的にＴＦＴのＶｔｈをシフトさせ、所望のＶｔｈを制御する技術である。例えば、Ｖｔｈがマイナス側にシフトしている場合には、ドーパントにｐ型の不純物元素を用い、プラス側にシフトしている場合には、ドーパントにｎ型の不純物元素を用いて、Ｖｔｈの制御が行われている。
【０００６】
この様なチャネルドープには、ｎ型又はｐ型の不純物元素をドーピングするイオンドーピング法が利用されている。イオンドーピング法とは、質量分離せずに不純物元素を打ち込む方法で、質量分離手段を持たない為、大面積化が容易で、アクティブマトリクス型液晶表示装置の作製に一般に適用されている。尚、イオンドーピング法には、ｐ型不純物としてＢ（ボロン），Ｇａ（ガリウム），Ｉｎ（インジウム）が使用され、ｎ型不純物としてＰ（リン），Ａｓ（砒素），Ｓｂ（アンチモン）等が使用されている。
【０００７】
【発明が解決しようとする課題】
ＴＦＴの活性層であるシリコン系半導体膜に直にチャネルドープ等のドーピング処理を行う場合、シリコン系半導体膜がエッチングされる問題が有る。従来、当該問題の対策として、ドーピング工程の前処理にＣＶＤ法によりシリコン酸化膜やシリコン酸窒化膜等の保護膜を堆積して、その上から不純物イオンをドーピング処理していたが、以下の難点が有り、好ましくない。
【０００８】
先ず、単なる前処理にＣＶＤ法を適用することにより、前処理に掛かる時間が長くなり、不純物イオンのドーピング工程全体の処理時間も長くなる。この為、不純物イオンのドーピング工程全体にとって、単位時間当たりの基板の処理枚数が少なくなり、スループット的に好ましくない。また、プラズマＣＶＤ装置や減圧ＣＶＤ装置等のＣＶＤ装置を前処理に適用する為、前処理に掛かる原価が高くなり、全体の生産原価が高くなる点でも好ましくない。従って、シリコン系半導体膜のエッチング防止策として、簡便で原価的に安いエッチング防止策が求められている。
【０００９】
本発明は、上記従来技術の問題点を解決することを課題とする。より特定すれば、シリコン系半導体膜へのドーピング工程に於いて、シリコン系半導体膜のエッチング防止策として、簡便で原価的に安い前処理工程を提供することを課題とする。別言すると、当該前処理工程によるシリコン系半導体膜のエッチング防止策を施した半導体装置の作製方法を提供することを課題とする。
【００１０】
【課題を解決する為の手段】
〔チャネルドープ前処理の実験〕
ＴＦＴの活性層は、非晶質シリコン膜又は多結晶シリコン膜、更には触媒元素を利用して成膜した結晶質シリコン膜等のシリコン系半導体膜からできている為、オゾン含有水処理等の簡便な処理工程により、極薄のシリコン酸化膜であるケミカル酸化膜を成膜することが可能である。当該ケミカル酸化膜がシリコン系半導体膜へのイオンドーピング工程の保護膜として機能できれば、上記従来技術が抱える問題点を解決できる為、表１の実験条件に基づき以下の実験を行った。尚、本明細書でケミカル酸化膜とは、オゾン含有水や過酸化水素水等の酸化作用を有する化学薬液を使用して成膜される酸化膜のことである。当該ケミカル酸化膜の膜厚は、一般に５ｎｍ以下である。
【表１】
【００１１】
先ず、基板Ｎｏ１〜４の４枚のガラス基板上にプラズマＣＶＤ法により膜厚５３ｎｍの非晶質シリコン膜を３００℃の堆積温度で堆積した。当該非晶質シリコン膜には、自然酸化膜が付いている為、希フッ酸で自然酸化膜を除去した。次に、基板Ｎｏ２と基板Ｎｏ４の２枚の基板について、非晶質シリコン膜の全面をオゾン含有水で酸化することにより、５ｎｍ以下のケミカル酸化膜（極薄のシリコン酸化膜）を成膜した。その後、イオンドーピング装置を用いて、基板Ｎｏ１〜４の４枚の基板について、１×１０13〜１×１０14atoms／cm2の範囲でＢ元素のドーズ量を振ってドーピング処理を行った。尚、Ｂ元素の原料ガスにはジボラン（B2H6）ガスを水素で希釈したものを用い、希釈率は０．１％と１．０％の場合について実験した。イオンドーピング後に、非晶質シリコン膜の残膜厚を測定して、ドーピング処理時のエッチング状態を調査した。
【００１２】
本実験の結果を図１に示す。図１から判る様に、オゾン含有水処理により非晶質シリコン膜の表面にケミカル酸化膜を成膜しなかった場合には、非晶質シリコン膜がドーピング処理時にエッチングされること、一方、非晶質シリコン膜の表面にケミカル酸化膜を成膜した場合には、非晶質シリコン膜は殆どエッチングされないことが認められた。また、希釈率０．１％のジボランガスの場合、希釈率１．０％のジボランガスに比較して、非晶質シリコン膜のエッチングがより進行していること、即ち水素イオン比率の大きい方が、非晶質シリコン膜のエッチングが激しいことが認められた。従って、非晶質シリコン膜のエッチングは、水素イオンとの反応が関与しているものと考えられる（図１参照）。
【００１３】
本実験の結果は、オゾン含有水による５ｎｍ以下のケミカル酸化膜が、ドーピング処理時の水素イオンによる非晶質シリコン膜のエッチングを防止できることを示している。このケミカル酸化膜の成膜は、オゾン含有水による処理に限らず、過酸化水素水による処理でも可能であり、またケミカル酸化膜ではないけれど、酸素を含む雰囲気中で紫外線（ＵＶ）を照射することによっても極薄のシリコン酸化膜を成膜することができる。何れの方法で成膜しても、水素イオンによる非晶質シリコン膜のエッチングを防止できると考えられる。
【００１４】
本実験に於いては、５ｎｍ以下のケミカル酸化膜について検討したが、イオンドーピング装置での水素イオン比率が低い場合は、非晶質シリコン膜表面のダングリングボンドを酸素で終端させることでも、ある程度エッチングを防止できると考えられる。酸素で終端した場合、ダングリングボンドはＳｉ−Ｏ結合になっており、Ｓｉ−Ｏ結合（１９３．５kcal／mol）の結合エネルギーがＳｉ−Ｈ結合（≦７１．５kcal／mol）に比べて大きい為、水素イオンがＳｉ−Ｏ結合に接近しても、水素イオンとの反応が抑制される為である。従って、非晶質シリコン膜表面に存在するダングリングボンドをＳｉ−Ｈ結合より結合エネルギーの大きい元素で終端することで、非晶質シリコン膜のエッチングを防止できることが示唆される。
【００１５】
尚、Ｓｉ−Ｈ結合及びＳｉ−Ｏ結合の結合エネルギーは、応用物理データブック（応用物理学会編）の５６１頁に記載されている２原子分子の結合強度（表１０．３５）のデーターより抜粋したものである。
【００１６】
以上の実験により、水素イオンが発生する原料ガスを使用してドーピングする場合に有効な、以下の発明が導かれる。尚、水素イオンが発生する原料ガスとしては、ジボラン（B2H6）、ホスフィン（ＰH3）及びアルシン（ＡｓH3）又はこれら材料を水素で希釈したものが挙げられる。また、質量分離手段を有するイオン注入装置でイオン注入する場合は、基本的に質量分離により水素イオンを無くすことができる為、シリコン膜のエッチングは生じないと考えられる。
【００１７】
（発明１）シリコン系半導体膜へのイオンドーピング工程に於いて、ＣＶＤ法による保護膜の成膜に代わって、前処理にシリコン系半導体膜の表面でのケミカル酸化膜の成膜工程を導入する。
（発明２）シリコン系半導体膜へのイオンドーピング工程に於いて、ＣＶＤ法による保護膜の成膜に代わって、前処理にシリコン系半導体膜の表面のダングリングボンドをＳｉ−Ｈ結合（≦７１．５kcal／mol）より結合エネルギーの大きい元素で終端する工程（以下、ダングリングボンド終端工程と略記）を導入する。
【００１８】
〔半導体装置の作製方法〕
上記従来技術の問題点を解決する為、半導体装置の作製方法の視点で本発明の構成を記載する。
【００１９】
本発明の構成は、絶縁性基板上にシリコン系半導体膜を成膜する第１の工程と、前記シリコン系半導体膜に対して不純物イオンをドーピングする第２の工程とを備えた半導体装置の作製方法に於いて、前記第２の工程は、前処理として、前記シリコン系半導体膜の表面にケミカル酸化膜を成膜すること、又は前記シリコン系半導体膜の表面のダングリングボンドを酸素で終端すること、又は前記シリコン系半導体膜の表面のダングリングボンドをＳｉ−Ｈ結合より結合エネルギーの大きい元素で終端することを特徴としている。
【００２０】
本発明の他の構成は、絶縁性基板上にシリコンを含む非晶質半導体膜を堆積する第１の工程と、前記シリコンを含む非晶質半導体膜に対してチャネルドープを行う第２の工程と、前記シリコンを含む非晶質半導体膜を熱処理し、シリコンを含む多結晶半導体膜を成膜する第３の工程と、前記シリコンを含む多結晶半導体膜をパターン形成して、ＴＦＴの活性層となる半導体層を形成する第４の工程と、前記半導体層上にゲート絶縁膜を堆積する第５の工程と、前記半導体層上に前記ゲート絶縁膜を挟んでゲート電極を形成する第６の工程と、前記ゲート電極をマスクに、前記半導体層に不純物イオンをドーピングする第７の工程とを備えた半導体装置の作製方法に於いて、前記第２の工程は、前処理として、前記シリコンを含む非晶質半導体膜の表面にケミカル酸化膜を成膜すること、又は前記シリコンを含む非晶質半導体膜の表面のダングリングボンドを酸素で終端すること、又は前記シリコンを含む非晶質半導体膜の表面のダングリングボンドをＳｉ−Ｈ結合より結合エネルギーの大きい元素で終端することを特徴としている。
【００２１】
本発明の他の構成は、絶縁性基板上にシリコンを含む非晶質半導体膜を堆積し、熱処理によりシリコンを含む多結晶半導体膜を成膜する第１の工程と、前記シリコンを含む多結晶半導体膜に対してチャネルドープを行う第２の工程と、前記シリコンを含む多結晶半導体膜をパターン形成して、ＴＦＴの活性層となる半導体層を形成する第３の工程と、前記半導体層上にゲート絶縁膜を堆積する第４の工程と、前記半導体層上に前記ゲート絶縁膜を挟んでゲート電極を形成する第５の工程と、前記ゲート電極をマスクに前記半導体層に不純物イオンをドーピングする第６の工程とを備えた半導体装置の作製方法に於いて、前記第２の工程は、前処理として、前記シリコンを含む多結晶半導体膜の表面にケミカル酸化膜を成膜すること、又は前記シリコンを含む多結晶半導体膜の表面のダングリングボンドを酸素で終端すること、又は前記シリコンを含む多結晶半導体膜の表面のダングリングボンドをＳｉ−Ｈ結合より結合エネルギーの大きい元素で終端することを特徴としている。
【００２２】
本発明の他の構成は、絶縁性基板上にシリコンを含む非晶質半導体膜を堆積し、前記非晶質半導体膜に結晶化の助長作用を有する触媒元素を添加し、熱処理によりシリコンを含む結晶質半導体膜を成膜する第１の工程と、前記シリコンを含む結晶質半導体膜に対してチャネルドープを行う第２の工程と、前記シリコンを含む結晶質半導体膜をパターン形成して、ＴＦＴの活性層となる半導体層を形成する第３の工程と、前記半導体層上にゲート絶縁膜を堆積する第４の工程と、前記半導体層上に前記ゲート絶縁膜を挟んでゲート電極を形成する第５の工程と、前記ゲート電極をマスクに前記半導体層に不純物イオンをドーピングする第６の工程とを備えた半導体装置の作製方法に於いて、前記第２の工程は、前処理として、前記シリコンを含む結晶質半導体膜の表面にケミカル酸化膜を成膜すること、又は前記シリコンを含む結晶質半導体膜の表面のダングリングボンドを酸素で終端すること、又は前記シリコンを含む結晶質半導体膜の表面のダングリングボンドをＳｉ−Ｈ結合より結合エネルギーの大きい元素で終端することを特徴としている。
【００２３】
本発明の他の構成は、絶縁性基板上にシリコンを含む非晶質半導体膜を堆積する第１の工程と、前記シリコンを含む非晶質半導体膜に対してチャネルドープを行う第２の工程と、前記シリコンを含む非晶質半導体膜に結晶化の助長作用を有する触媒元素を添加し、熱処理によりシリコンを含む結晶質半導体膜を成膜する第３の工程と、前記シリコンを含む結晶質半導体膜をパターン形成して、ＴＦＴの活性層となる半導体層を形成する第４の工程と、前記半導体層上にゲート絶縁膜を堆積する第５の工程と、前記半導体層上に前記ゲート絶縁膜を挟んでゲート電極を形成する第６の工程と、前記ゲート電極をマスクに前記半導体層に不純物イオンをドーピングする第７の工程とを備えた半導体装置の作製方法に於いて、前記第２の工程は、前処理として、前記シリコンを含む非晶質半導体膜の表面にケミカル酸化膜を成膜すること、又は前記シリコンを含む非晶質半導体膜の表面のダングリングボンドを酸素で終端すること、又は前記シリコンを含む非晶質半導体膜の表面のダングリングボンドをＳｉ−Ｈ結合より結合エネルギーの大きい元素で終端することを特徴としている。
【００２４】
上記発明の構成に於いて、前記シリコン系半導体膜としては、シリコンを含む半導体膜であれば何でも良く、例えばシリコンを含む非晶質半導体膜でも良いし、シリコンを含む非晶質半導体膜を熱処理して得られるシリコンを含む多結晶半導体膜でも良いし、シリコンを含む非晶質半導体膜に結晶化の助長作用を有する触媒元素を添加した後に熱処理して得られるシリコンを含む結晶質半導体膜でも良い。尚、本明細書に於いては、シリコンを含む非晶質半導体膜、シリコンを含む多結晶半導体膜、及びシリコンを含む結晶質半導体膜なる技術用語を区別して用いている為、技術用語の定義について明確にする。シリコンを含む非晶質半導体膜とは、結晶化により半導体特性を有するシリコンを含む非晶質膜のことで、非晶質シリコン膜も当然に含まれるが、シリコンを含む非晶質半導体膜は全て含まれる。例えば、ＳｉxＧｅ1-x（０＜Ｘ＜１）の形式で記載されるシリコンとゲルマニウムの化合物から成る非晶質膜も含まれる。また、シリコンを含む結晶質半導体膜とは、結晶化の助長作用を有する触媒元素を利用して得られる結晶質半導体膜のことで、通常の多結晶半導体膜と比較し、結晶粒が概略同一方向に配向しており、高い電界効果移動度を有する等の特徴がある為、敢えて多結晶半導体膜と区別して、結晶質半導体膜と記載している。
【００２５】
此処で、結晶化の助長作用を有する触媒元素について記載する。触媒元素とは、結晶化を助長する為に、シリコンを含む非晶質半導体膜に添加されるもので、Ｎｉ（ニッケル）等の金属元素が適用されている。Ｎｉ元素以外の触媒元素としては、Ｆｅ（鉄），Ｃｏ（コバルト），Ｒｕ（ルテニウム），Ｒｈ（ロジウム），Ｐｄ（パラジウム），Ｏｓ（オスミウム），Ｉｒ（イリジウム），Ｐｔ（白金），Ｃｕ（銅），Ａｕ（金）等の金属元素が代表的である。当該触媒元素は、通常では選択された１つの元素が適用されるが、２以上の元素を組み合わせて適用しても構わない。尚、本発明者らの実験では、Ｎｉ元素が最も好適な触媒元素であることが判明している。
【００２６】
また、上記発明の構成に於いて、前記不純物イオンとしては、Ｐ（リン）元素とＡｓ（ヒ素）元素で代表されるｎ型不純物と、Ｂ（ボロン）元素で代表されるｐ型不純物が挙げられる。Ｐ元素の場合はホスフィン（ＰH3）を水素で希釈したイオン源が使用され、Ａｓ元素の場合はアルシン（ＡｓH3）を水素で希釈したイオン源が使用され、Ｂ元素の場合はジボラン（B2H6）を水素で希釈したイオン源が使用されており、何れも水素で希釈している為、ドーピング時に水素イオンが生成される。これらの不純物イオンをシリコン系半導体膜へドーピングする際、当該水素イオンがシリコン系半導体膜のエッチャントとして作用することが考えられている。
【００２７】
また、上記発明の構成に於いて、前記シリコン系半導体膜の表面に成膜される前記ケミカル酸化膜としては、オゾン含有水で処理することにより得られる膜厚５ｎｍ以下のシリコン酸化膜が代表であるが、過酸化水素水による処理で成膜しても良い。また、厳密なケミカル酸化膜ではないけれど、酸素を含む雰囲気中で紫外線（ＵＶ）を照射することによっても、ケミカル酸化膜と同様の作用を有する極薄のシリコン酸化膜を成膜することができる。また、前記ケミカル酸化膜の代わりに、前記シリコン系半導体膜の表面のダングリングボンドを酸素で終端することも考えられ、更にはＳｉ−Ｈ結合より結合エネルギーの大きい元素で終端することも考えられる。
【００２８】
以上の様に構成された発明によれば、シリコン系半導体膜に不純物イオンをドーピングする際、シリコン系半導体膜の保護膜に簡便な方法で成膜されるケミカル酸化膜を適用できる為、イオンドーピング工程全体のスループットの向上に有効である。また、イオンドーピング工程の前処理に高価格のプラズマＣＶＤ装置や減圧ＣＶＤ装置が不要となる為、生産コストの低減に有効である。尚、ケミカル酸化膜の代わりに、シリコン系半導体膜の表面のダングリングボンドをＳｉ−Ｈ結合より結合エネルギーの大きい元素、例えば酸素で終端する場合に於いても、当該終端工程がＣＶＤ工程に比較し簡便である為、ケミカル酸化膜と同様の効果を有するものと考える。
【００２９】
【発明の実施の形態】
〔実施形態１〕
本実施形態では、結晶構造を有するシリコン系半導体膜に対してチャネルドープするＴＦＴ作製方法の例として、触媒元素を利用して結晶化される結晶質シリコン膜に対してチャネルドープするＴＦＴ作製方法を図２〜３に基づき具体的に記載する。尚、チャネルドープは、ｎチャネル型ＴＦＴに対してのみ行うものとする。
【００３０】
先ず、ガラス基板１０１上に膜厚１００ｎｍのシリコン酸窒化膜から成る下地膜１０２をプラズマＣＶＤ法により堆積し、続けて膜厚１５〜７０ｎｍ、より好ましくは膜厚３０〜６０ｎｍの非晶質シリコン膜１０３を堆積する。本実施形態では、膜厚５０ｎｍの非晶質シリコン膜１０３をプラズマＣＶＤ法により堆積した。堆積の際、非晶質シリコン膜１０３の表面には、空気中の酸素の影響により、自然酸化膜（図示せず）が付いている為、希フッ酸処理により洗浄する。その後、所定時間のオゾン含有水処理により、非晶質シリコン膜１０３の表面に極薄のシリコン酸化膜から成るケミカル酸化膜１０４を成膜する。このケミカル酸化膜１０４は、後にスピン塗布法により添加される触媒元素を含んだ溶液（以下、触媒元素溶液と略記）であるＮｉ水溶液の濡れ性改善を図る為に行われる。尚、本実施形態では、非晶質シリコン膜１０３を堆積したが、非晶質シリコン膜１０３以外にも、シリコンを含む非晶質半導体膜、例えばＳｉxＧｅ1-x（０＜Ｘ＜１）の形式で記載されるシリコンとゲルマニウムの化合物から成る非晶質半導体膜を適用することも可能である。また、ケミカル酸化膜１０４は、オゾン含有水処理により成膜しているが、過酸化水素水による処理で成膜しても良い（図２−Ａ参照）。
【００３１】
次に、触媒元素溶液であるＮｉ水溶液をスピン塗布法により、非晶質シリコン膜１０３（厳密にはケミカル酸化膜１０４）の全面に添加する。Ｎｉ水溶液のＮｉ濃度は、重量換算で０．１〜５０ｐｐｍ、より好ましくは１〜３０ｐｐｍ程度の濃度範囲が好適である。本実施形態では、Ｎｉ濃度が１０ｐｐｍのＮｉ水溶液をスピン塗布法により添加した。スピン塗布の際、基板を回転して、余分なＮｉ水溶液を吹き飛ばして除去し、非晶質シリコン膜１０３（厳密にはケミカル酸化膜１０４）の全面に極薄のＮｉ含有層１０５を成膜する（図２−Ｂ参照）。
【００３２】
次に、専用の熱処理炉を使用して、窒素雰囲気中で非晶質シリコン膜１０３を熱処理する。当該熱処理は、結晶化を助長する触媒元素の作用により、４５０〜７５０℃の温度範囲で熱処理することにより、結晶化が達成されるが、熱処理温度が低いと処理時間を長くしなければならず、生産効率が低下するという一般的性質がある。また、６００℃以上の熱処理は、基板として適用するガラス基板の耐熱性の問題が表面化してしまう。従って、ガラス基板を使用する場合には、上記熱処理工程の温度は４５０〜６００℃の範囲が妥当である。また、実際の熱処理は、非晶質シリコン膜１０３の堆積方法によっても、好適な熱処理条件が異なっており、例えば減圧ＣＶＤ法で堆積した場合は６００℃−１２時間程度の熱処理が好適であり、プラズマＣＶＤ法で堆積した場合は５５０℃−４時間程度の熱処理で十分なことが判っている。本実施形態に於いては、プラズマＣＶＤ法で膜厚５０ｎｍの非晶質シリコン膜１０３を堆積している為、５５０℃−４時間の熱処理を行うことにより結晶質シリコン膜１０６を成膜した。この様に、非晶質シリコン膜１０３の全面にＮｉ水溶液を添加して熱処理する結晶成長法は、Ｎｉ元素を添加した非晶質シリコン膜１０３の表面から縦方向（基板面に対し垂直方向）へ結晶成長が進行する為、発明者らにより縦成長法と命名されている（図２−Ｂ参照）。
【００３３】
次に、得られた結晶質シリコン膜１０６の結晶性を改善させる為、結晶質シリコン膜１０６に対しレーザー照射を行う。結晶質シリコン膜１０６は電熱炉による熱処理のみでは結晶化が不完全な状態となっており、非晶質成分が不規則に残存している。此処では、結晶化の不完全性を改善する目的で、結晶質シリコン膜１０６に対しパルス発振型のＫｒＦエキシマレーザー（波長２４８ｎｍ）を適用している。このエキシマレーザーは紫外光を発振する為、被レーザー照射領域に於いて、瞬間的に溶融固化が繰り返される。この為、被レーザー照射領域に於いて、一種の非平衡状態が実現され、Ｎｉ元素が非常に移動し易い状態となる。尚、このレーザー照射工程を省略することも可能であるが、当該レーザー照射工程により、結晶性の改善の他に、後のゲッタリング工程の効率を向上させる効果も有している為、当該レーザー照射工程は省略しない方が好ましい（図２−Ｂ参照）。
【００３４】
次に、得られた結晶質シリコン膜１０６の表面には、Ｎｉ含有層１０５等の汚染層が付いている為、希フッ酸で洗浄し、結晶質シリコン膜１０６の表面を清浄化する。その後、チャネルドープの前処理として、所定時間のオゾン含有水処理により、結晶質シリコン膜１０６の表面に５ｎｍ以下の極薄のシリコン酸化膜から成るケミカル酸化膜１０７を成膜する。尚、本実施形態に於いては、ケミカル酸化膜１０７をオゾン含有水処理により成膜しているが、過酸化水素水による処理で成膜しても良い。また、厳密なケミカル酸化膜ではないけれど、酸素を含む雰囲気中で紫外線（ＵＶ）を照射することによっても、ケミカル酸化膜と同様の作用を有する極薄のシリコン酸化膜を成膜することができる（図２−Ｃ参照）。
【００３５】
また、チャネルドープ工程で使用されるイオンドーピング装置での水素イオン比率が低い場合は、チャネルドープの前処理として、結晶質シリコン膜１０６表面のダングリングボンドを酸素等のＳｉ−Ｈ結合（≦７１．５kcal／mol）より結合エネルギーの大きい元素で終端させることも考えられる。
【００３６】
次に、結晶質シリコン膜１０６のｎチャネル型ＴＦＴに対応する領域を開口領域とする、チャネルドープ用マスクとなるレジストパターン１０８を形成する。その後、イオンドーピング装置を使用して、前記レジストパターン１０８をマスクに、結晶質シリコン膜１０６のｎチャネル型ＴＦＴに対応する領域にｐ型不純物であるＢ元素をドーピングし、チャネルドープを行う。チャネルドープでは、ジボラン（B2H6）ガスを水素で希釈したイオンソースが使用されている。チャネルドープは、通常、ジボラン希釈率０．０１〜１．０％、加速電圧１〜５０ｋＶ、イオン電流１０〜５００ｎＡ、ドーズ量１×１０11〜１×１０14atoms／cm2のドーピング条件で処理される。尚、本実施形態に於いては、ジボラン希釈率０．１％、加速電圧１５ｋＶ、イオン電流５０ｎＡ、ドーズ量４×１０13atoms／cm2のチャネルドープ条件でドーピング処理した（図２−Ｃ参照）。
【００３７】
次に、チャネルドープのマスクとなったレジストパターン１０８を除去する。その後、通常のフォトリソグラフィ処理とドライエッチング処理により、結晶質シリコン膜１０６をパターン形成して、ｎチャネル型ＴＦＴに対応する半導体層１０９ｎとｐチャネル型ＴＦＴに対応する半導体層１０９ｐを形成する。此処で、前記半導体層１０９ｎ，１０９ｐの表面には自然酸化膜（又はチャネルドープの前処理で成膜したケミカル酸化膜１０７）が成膜されている為、希フッ酸処理により除去する。この様にして、結晶質シリコン膜１０６から成る半導体層１０９ｎ，１０９ｐの表面を清浄化した後に、プラズマＣＶＤ法又は減圧ＣＶＤ法により、膜厚１００ｎｍのシリコン酸化膜から成るゲート絶縁膜１１０を堆積する（図２−Ｄ参照）。
【００３８】
次に、ゲート電極材料である導電性膜（膜厚４００ｎｍ）をスパッタ法又はＣＶＤ法により堆積し、通常のフォトリソグラフィ処理とドライエッチング処理によりパターン形成し、ｎチャネル型ＴＦＴに対応するゲート電極１１１ｎとｐチャネル型ＴＦＴに対応するゲート電極１１１ｐを形成する。此処で適用されるゲート電極材料としては、後工程である、半導体層１０９ｎ，１０９ｐにドーピングされる不純物イオンの活性化を兼ねたゲッタリング用の熱処理温度（５５０〜６５０℃程度）に耐え得る耐熱性材料が好ましい。耐熱性材料としては、例えばＴａ（タンタル），Ｍｏ（モリブデン），Ｔｉ（チタン），Ｗ（タングステン），Ｃｒ（クロム）等の高融点金属、及び高融点金属とシリコンの化合物である金属シリサイド、及びｎ型又はｐ型の導電性を有する多結晶シリコン等が挙げられる。尚、本実施形態では、膜厚４００ｎｍのＷ金属膜を適用している（図２−Ｅ参照）。
【００３９】
次に、ゲート電極１１１ｎ，１１１ｐをマスクに、イオンドーピング装置を使用して、ｎ型不純物であるＰ元素をドーピングする。当該イオンドーピング処理は、加速電圧１０〜１００ｋＶ、ドーズ量１×１０14〜１×１０16atoms／cm2の条件で処理される。尚、本実施形態に於いては、加速電圧８０ｋＶ、ドーズ量１．７×１０15atoms／cm2の条件でドーピング処理した。当該イオンドーピング処理により、ｎチャネル型ＴＦＴに対応する半導体層１０９ｎには、ソース領域及びドレイン領域として機能するｎ型の導電型を有する高濃度不純物領域（ｎ＋領域）１１３ｎと、チャネル領域として機能する実質的に真性な領域１１２ｎが形成される。また、ｐチャネル型ＴＦＴに対応する半導体層１０９ｐには、ｎ型の導電型を有する高濃度不純物領域（ｎ＋領域）１１３ｐと、チャネル領域として機能する実質的に真性な領域１１２ｐが形成されている（図２−Ｅ参照）。
【００４０】
次に、ｐチャネル型ＴＦＴに対応する半導体層１０９ｐの全域を開口領域とするレジストパターン１１４を形成する。その後、前記レジストパターン１１４及びｐチャネル型ＴＦＴに対応するゲート電極１１１ｐをマスクに、イオンドーピング装置を使用して、ｐ型不純物であるＢ元素をドーピングする。当該イオンドーピング処理は、加速電圧１０〜１００ｋＶ、ドーズ量２×１０14〜５×１０16atoms／cm2の条件で処理される。尚、本実施形態に於いては、加速電圧６０ｋＶ、ドーズ量２．５×１０15atoms／cm2の条件でドーピング処理した。当該イオンドーピング処理により、ｐチャネル型ＴＦＴに対応するｎ型の高濃度不純物領域１１３ｐの導電型が反転し、ソース領域及びドレイン領域として機能するｐ型の導電型を有する高濃度不純物領域（ｐ＋領域）１１５ｐが形成される（図３−Ａ参照）。
【００４１】
次に、前記レジストパターン１１４を除去した後、膜厚１００〜３００ｎｍの無機膜から成る第１の層間絶縁膜１１６を堆積する。本実施形態では、膜厚１５０ｎｍのシリコン酸窒化膜から成る第１の層間絶縁膜１１６をプラズマＣＶＤ法により堆積している。その後、半導体層１０９ｎ，１０９ｐにドーピングされた不純物元素（ｎ型不純物とｐ型不純物）の熱活性化の為、電熱炉により６００℃−１２時間の熱処理を行う。当該熱処理は不純物元素の熱活性化処理の為に行うものであるが、チャネル領域として機能する実質的に真性な領域１１２ｎ，１１２ｐに含まれる不要な触媒元素（Ｎｉ元素）のゲッタリング処理も兼ねている。この方法で製造された結晶質シリコン膜を有するＴＦＴは、チャネル領域の不要な触媒元素（Ｎｉ元素）がゲッタリングされることにより、高い電界効果移動度を有しており、またオフ電流の低下等の良好な電気特性を有している。その後、半導体層１０９ｎ，１０９ｐ表面のダングリングボンドを終端させる為、４１０℃−１時間の水素化処理を水素３％含有の窒素雰囲気中で行う（図３−Ｂ参照）。
【００４２】
次に、前記第１の層間絶縁膜１１６の上に、膜厚１〜３μmの透明な有機膜から成る第２の層間絶縁膜１１７を成膜する。本実施形態では、膜厚１．６μmのアクリル樹脂膜から成る第２の層間絶縁膜１１７を成膜している。その後、通常のフォトリソグラフィ処理とドライエッチング処理により、第２の層間絶縁膜１１７と前記第１の層間絶縁膜１１６、更には前記第１の層間絶縁膜１１６の下層に存在するゲート絶縁膜１１０にコンタクトホール１１８を形成する（図３−Ｃ参照）。
【００４３】
次に、導電性を有する膜厚２００〜８００ｎｍの金属膜を堆積する。本実施形態では、５０ｎｍ厚のＴｉ膜と５００ｎｍ厚のＡｌ−Ｔｉ合金膜の積層膜をスパッタ法により堆積する。その後、通常のフォトリソグラフィ処理とドライエッチング処理を行い、金属配線１１９を形成する。当該金属配線１１９は、前記コンタクトホール１１８を介してｎチャネル型ＴＦＴに対応するソース領域及びドレイン領域１１３ｎ、及びｐチャネル型ＴＦＴに対応するソース領域及びドレイン領域１１５ｐに各々接続されている（図３−Ｄ参照）。
【００４４】
以上の様に、触媒元素を利用した結晶質シリコン膜に対して、ケミカル酸化膜の成膜によるチャネルドープ前処理工程とチャネルドープを適用し、ＴＦＴを作製することが可能である。チャネルドープの前処理にケミカル酸化膜の成膜工程を適用する理由は、チャネルドープ時の結晶質シリコン膜のエッチングを防止する効果がある為であるが、結晶質シリコン膜表面のダングリングボンドを酸素等のＳｉ−Ｈ結合（≦７１．５kcal／mol）より結合エネルギーの大きい元素で終端させることでも、ケミカル酸化膜の成膜と同様のエッチング防止効果が期待される。尚、本実施形態では、触媒元素を利用した結晶質シリコン膜に対して、ケミカル酸化膜の成膜によるチャネルドープ前処理工程とチャネルドープを適用しているが、単なる熱処理のみ（触媒元素利用せず）により結晶化される通常の多結晶シリコン膜に対しても、勿論適用可能である。
【００４５】
〔実施形態２〕
本実施形態は、非晶質シリコン膜に対してチャネルドープするＴＦＴ作製方法の例を図４〜５に基づき具体的に記載する。此処では、チャネルドープは、ｎチャネル型ＴＦＴに対してのみ行うものとし、また、チャネルドープ後の非晶質シリコン膜結晶化工程は、触媒元素を利用して結晶化する場合について記載する。尚、ゲート絶縁膜の堆積以降の工程（実施形態１の図３に示す工程含む）については、基本的に実施形態１と同一である為、省略する。
【００４６】
先ず、ガラス基板２０１上に膜厚１００ｎｍのシリコン酸窒化膜から成る下地膜２０２をプラズマＣＶＤ法により堆積し、続けて膜厚１５〜７０ｎｍ、より好ましくは膜厚３０〜６０ｎｍの非晶質シリコン膜２０３を堆積する。本実施形態では、膜厚５０ｎｍの非晶質シリコン膜２０３をプラズマＣＶＤ法により堆積した。堆積の際、非晶質シリコン膜２０３の表面には、空気中の酸素の影響により、自然酸化膜（図示せず）が付いている。尚、本実施形態では、非晶質シリコン膜２０３を堆積したが、非晶質シリコン膜２０３以外にも、シリコンを含む非晶質半導体膜、例えばＳｉxＧｅ1-x（０＜Ｘ＜１）の形式で記載されるシリコンとゲルマニウムの化合物から成る非晶質半導体膜を適用することも可能である（図４−Ａ参照）。
【００４７】
次に、非晶質シリコン膜２０３の表面に付いている自然酸化膜（図示せず）を希フッ酸で洗浄し、非晶質シリコン膜２０３の表面を清浄化する。その後、チャネルドープの前処理として、所定時間のオゾン含有水処理により、非晶質シリコン膜２０３の表面に５ｎｍ以下の極薄のシリコン酸化膜から成るケミカル酸化膜２０４を成膜する。尚、本実施形態に於いては、ケミカル酸化膜２０４をオゾン含有水処理により成膜しているが、過酸化水素水による処理で成膜しても良い。また、厳密なケミカル酸化膜ではないけれど、酸素を含む雰囲気中で紫外線（ＵＶ）を照射することによっても、ケミカル酸化膜と同様の作用を有する極薄のシリコン酸化膜を成膜することができる（図４−Ｂ参照）。
【００４８】
また、チャネルドープ工程で使用されるイオンドーピング装置での水素イオン比率が低い場合は、チャネルドープの前処理として、非晶質シリコン膜２０３表面のダングリングボンドを酸素等のＳｉ−Ｈ結合（≦７１．５kcal／mol）より結合エネルギーの大きい元素で終端させることも考えられる。
【００４９】
次に、非晶質シリコン膜２０３のｎチャネル型ＴＦＴに対応する領域を開口領域とする、チャネルドープ用マスクとなるレジストパターン２０５を形成する。その後、イオンドーピング装置を使用して、前記レジストパターン２０５をマスクに、非晶質シリコン膜２０３のｎチャネル型ＴＦＴに対応する領域にｐ型不純物であるＢ元素をドーピングし、チャネルドープを行う。チャネルドープでは、ジボラン（B2H6）ガスを水素で希釈したイオンソースが使用されている。チャネルドープは、通常、ジボラン希釈率０．０１〜１．０％、加速電圧１〜５０ｋＶ、イオン電流１０〜５００ｎＡ、ドーズ量１×１０11〜１×１０14atoms／cm2のドーピング条件で処理される。尚、本実施形態に於いては、ジボラン希釈率０．１％、加速電圧１５ｋＶ、イオン電流５０ｎＡ、ドーズ量４×１０13atoms／cm2のチャネルドープ条件でドーピング処理した（図４−Ｂ参照）。
【００５０】
次に、チャネルドープのマスクとなったレジストパターン２０５を除去する。その後、非晶質シリコン膜２０３の表面を清浄化する為、希フッ酸処理により洗浄する。その後、所定時間のオゾン含有水処理により、非晶質シリコン膜２０３の表面に極薄のシリコン酸化膜から成るケミカル酸化膜２０６を成膜する。このケミカル酸化膜２０６は、後にスピン塗布法により添加される触媒元素溶液であるＮｉ水溶液の濡れ性改善を図る為に行われる。尚、本実施形態に於いては、ケミカル酸化膜２０６は、オゾン含有水処理により成膜しているが、過酸化水素水による処理で成膜しても構わない（図４−Ｃ参照）。
【００５１】
次に、触媒元素溶液であるＮｉ水溶液をスピン塗布法により、非晶質シリコン膜２０３（厳密にはケミカル酸化膜２０６）の全面に添加する。Ｎｉ水溶液のＮｉ濃度は、重量換算で０．１〜５０ｐｐｍ、より好ましくは１〜３０ｐｐｍ程度の濃度範囲が好適である。本実施形態では、Ｎｉ濃度が１０ｐｐｍのＮｉ水溶液をスピン塗布法により添加した。スピン塗布の際、基板を回転して、余分なＮｉ水溶液を吹き飛ばして除去し、非晶質シリコン膜２０３（厳密にはケミカル酸化膜２０６）の全面に極薄のＮｉ含有層２０７を成膜する（図４−Ｃ参照）。
【００５２】
次に、専用の熱処理炉を使用して、窒素雰囲気中で非晶質シリコン膜２０３を熱処理する。本実施形態に於いては、実施形態１と同様に、プラズマＣＶＤ法で膜厚５０ｎｍの非晶質シリコン膜２０３を堆積している為、５５０℃−４時間の熱処理を行うことにより、縦成長法により結晶質シリコン膜２０８を成膜した。その後、得られた結晶質シリコン膜２０８の結晶性を改善させる為、結晶質シリコン膜２０８に対しレーザー照射を行う。当該レーザー照射により、結晶質シリコン膜２０８の結晶性は大幅に改善されている。本実施例では、パルス発振型のＫｒＦエキシマレーザー（波長２４８ｎｍ）を適用している。このエキシマレーザーは結晶質シリコン膜２０８の結晶性の改善のみでなく、Ｎｉ元素が非常に移動し易い状態となる為、ゲッタリング源によるゲッタリング効率の向上という作用もある（図４−Ｃ参照）。
【００５３】
次に、通常のフォトリソグラフィ処理とドライエッチング処理により、結晶質シリコン膜２０８をパターン形成して、ｎチャネル型ＴＦＴに対応する半導体層２０９ｎとｐチャネル型ＴＦＴに対応する半導体層２０９ｐを形成する。その後、前記半導体層２０９ｎ，２０９ｐの表面を清浄化する為、希フッ酸処理により洗浄する。半導体層２０９ｎ，２０９ｐの表面を清浄化した後に、プラズマＣＶＤ法又は減圧ＣＶＤ法により、膜厚１００ｎｍのシリコン酸化膜から成るゲート絶縁膜２１０を堆積する。尚、これ以降のＴＦＴ作製工程については、実施形態１と同じである為、省略する（図４−Ｄ参照）。
【００５４】
［ＴＦＴの電気特性評価］
実施形態２のＴＦＴ作製工程に基づき、ｎチャネル型ＴＦＴを実際に試作し、電気特性の評価を行った。此処では、電気特性の評価結果について記載する。
【００５５】
図５はｎチャネル型ＴＦＴのＩD−ＶG（電流−電圧）特性データーで、８個のｎチャネル型ＴＦＴを半導体測定装置（４１５５Ｂ）で測定したものである。図５−Ａは極薄のシリコン酸化膜から成るケミカル酸化膜の成膜工程が有る場合のデーターで、図５−Ｂはケミカル酸化膜の成膜工程が無い場合のデーターである。尚、測定したｎチャネル型ＴＦＴのチャネル長（Ｌ）とチャネル幅（Ｗ）は、Ｌ＝７．３μmとＷ＝２００μmである。
【００５６】
図５から判る様に、ケミカル酸化膜成膜が有る場合には、ＩD−ＶG特性のｎチャネル型ＴＦＴ毎のばらつきが小さいのに対し、ケミカル酸化膜成膜が無い場合には、ＩD−ＶG特性のばらつきが大きい結果が得られた。ＩD−ＶG特性ばらつきの原因としては、チャネルドープ時に非晶質シリコン膜が水素イオンでエッチングされ、非晶質シリコン膜の薄膜化が進行し、コンタクト抵抗のばらつきが起こる為と考えられる。
【００５７】
上記のＩD−ＶG特性評価結果より、極薄のシリコン酸化膜から成るケミカル酸化膜は、チャネルドープの保護膜として全く問題のないことが認められた。
【００５８】
以上の様に、非晶質シリコン膜に対して、ケミカル酸化膜成膜によるチャネルドープ前処理工程とチャネルドープを適用し、優れた電気特性を有するＴＦＴを作製することが可能である。
【００５９】
【実施例】
〔実施例１〕
本実施例は、非晶質シリコン膜に対しケミカル酸化膜を成膜するチャネルドープ前処理工程をアクティブマトリクス型液晶表示装置の製造工程に適用した例であり、図６〜１０に基づき具体的に記載する。また、チャネルドープ後の非晶質シリコン膜の結晶化工程は、触媒元素を利用して結晶化する場合を記載する。
【００６０】
先ず、ガラス基板３０１上にプラズマＣＶＤ法により、各々組成比の異なる第１層目のシリコン酸窒化膜３０２ａを５０ｎｍと第２層目のシリコン酸窒化膜３０２ｂを１００ｎｍの膜厚で堆積し、下地膜３０２を堆積する。尚、此処で用いるガラス基板３０１としては、石英ガラスまたはバリウムホウケイ酸ガラスまたはアルミノホウケイ酸ガラス等が有る。次に前記下地膜３０２（３０２ａと３０２ｂ）上に、プラズマＣＶＤ法により、非晶質シリコン膜３０３ａを５５ｎｍの膜厚で堆積する。堆積の際、非晶質シリコン膜３０３ａの表面は、処理雰囲気中に混入した空気中の酸素の影響により極薄の自然酸化膜（図示せず）が付いている。尚、本実施例ではプラズマＣＶＤ法で非晶質シリコン膜３０３ａを堆積しているが、減圧ＣＶＤ法で堆積しても構わない（図６−Ａ参照）。
【００６１】
また、非晶質シリコン膜３０３ａの堆積に於いては、空気中に存在する炭素，酸素及び窒素が混入する可能性がある。これらの不純物ガスの混入は、最終的に得られるＴＦＴ特性の劣化を引き起こすことが経験的に知られており、このことから前記不純物ガスの混入は結晶化の阻害要因として作用すると本発明者らは認識している。従って、前記不純物ガスの混入は徹底的に排除することが好ましく、具体的な濃度範囲としては、炭素及び窒素の場合は共に５×１０17atoms／cm3以下とし、酸素の場合は１×１０18atoms／cm3以下とするのが好ましい（図６−Ａ参照）。
【００６２】
次に、非晶質シリコン膜３０３ａの表面に付いている自然酸化膜（図示せず）を希フッ酸で洗浄し、非晶質シリコン膜３０３ａの表面を清浄化する。その後、チャネルドープの前処理として、所定時間のオゾン含有水処理により、非晶質シリコン膜３０３ａの表面に５ｎｍ以下の極薄のシリコン酸化膜から成るケミカル酸化膜３０４を成膜する。尚、本実施例に於いては、ケミカル酸化膜３０４をオゾン含有水処理により成膜しているが、過酸化水素水による処理で成膜しても良い。また、厳密なケミカル酸化膜ではないけれど、酸素を含む雰囲気中で紫外線（ＵＶ）を照射することによっても、ケミカル酸化膜と同様の作用を有する極薄のシリコン酸化膜を成膜することができる（図６−Ａ参照）。
【００６３】
また、チャネルドープ工程で使用されるイオンドーピング装置での水素イオン比率が低い場合は、チャネルドープの前処理として、非晶質シリコン膜３０３ａ表面のダングリングボンドを酸素等のＳｉ−Ｈ結合（≦７１．５kcal／mol）より結合エネルギーの大きい元素で終端させることも考えられる。
【００６４】
次に、非晶質シリコン膜３０３ａのｎチャネル型ＴＦＴ４０１，４０３に対応する領域と画素ＴＦＴ４０４に対応する領域を開口領域とする、チャネルドープ用マスクとなるレジストパターン３０５〜３０８を形成する。その後、イオンドーピング装置を使用して、前記レジストパターン３０５〜３０８をマスクにｐ型不純物であるＢ元素をドーピングし、第１のイオンドーピング処理であるチャネルドープを行う。チャネルドープでは、ジボラン（B2H6）ガスを水素で希釈したイオンソースが使用されている。チャネルドープは、通常、ジボラン希釈率０．０１〜１．０％、加速電圧１〜５０ｋＶ、イオン電流１０〜５００ｎＡ、ドーズ量１×１０11〜１×１０14atoms／cm2のドーピング条件で処理される。尚、本実施例に於いては、ジボラン希釈率０．１％、加速電圧１５ｋＶ、イオン電流５０ｎＡ、ドーズ量４×１０13atoms／cm2のチャネルドープ条件でドーピング処理した（図６−Ａ参照）。
【００６５】
次に、チャネルドープのマスクとなったレジストパターン３０５〜３０８を除去する。その後、非晶質シリコン膜３０３ａの表面を清浄化する為、希フッ酸処理により洗浄する。その後、所定時間のオゾン含有水処理により、非晶質シリコン膜３０３ａの表面に極薄のシリコン酸化膜から成るケミカル酸化膜（図示せず）を成膜する。このケミカル酸化膜（図示せず）は、後にスピン塗布法により添加される触媒元素溶液であるＮｉ水溶液の濡れ性改善を図る為に行われる。尚、本実施例に於いては、ケミカル酸化膜（図示せず）は、オゾン含有水処理により成膜しているが、過酸化水素水による処理成膜しても構わない（図６−Ｂ参照）。
【００６６】
次に、非晶質シリコン膜３０３ａの全面に、結晶化の助長作用を有する触媒元素溶液であるＮｉ水溶液を添加する。具体的には、Ｎｉ化合物であるニッケル酢酸塩を純水に溶解し、重量換算で１０ｐｐｍの濃度に調整したＮｉ水溶液をスピン処理法により添加する（図６−Ｂ参照）。
【００６７】
次に、非晶質シリコン膜３０３ａ中の含有水素量を５atom％以下に制御する為、当該基板を電熱炉内の窒素雰囲気中で４５０℃−１時間の条件で熱処理し、非晶質シリコン膜３０３ａ中の含有水素の脱水素化処理を行う（図６−Ｂ参照）。
【００６８】
次に、電熱炉に於いて、５５０℃−４時間の条件で熱処理することにより、非晶質シリコン膜３０３ａの結晶化を行い、結晶質シリコン膜３０３ｂを成膜する。その後、得られた結晶質シリコン膜３０３ｂの結晶性を改善させる為、結晶質シリコン膜３０３ｂに対しレーザー照射を行う。当該レーザー照射により、結晶質シリコン膜３０３ｂの結晶性は大幅に改善される。本実施例では、パルス発振型のＫｒＦエキシマレーザー（波長２４８ｎｍ）を適用している。このエキシマレーザーは結晶質シリコン膜３０３ｂの結晶性の改善のみでなく、Ｎｉ元素が非常に移動し易い状態となる為、ゲッタリング源によるゲッタリング効率の向上という作用も有している（図６−Ｂ参照）。
【００６９】
次に、通常のフォトリソグラフィ処理及びドライエッチング処理により、結晶質シリコン膜３０３ｂをパターン形成し、ＴＦＴのチャネル領域及びソース領域及びドレイン領域と成る半導体層３０９〜３１３を形成する（図７−Ａ参照）。
【００７０】
次に、前記半導体層３０９〜３１３を覆う様に、プラズマＣＶＤ法により膜厚１００ｎｍのシリコン酸窒化膜から成るゲート絶縁膜３１４を堆積する。尚、ゲート絶縁膜３１４の堆積の際、半導体層３０９〜３１３の表面を清浄化する為、希フッ酸処理により洗浄する。その後、ゲート絶縁膜３１４上にゲート電極材料である導電性膜をスパッタ法又はＣＶＤ法により堆積する。此処で適用されるゲート電極材料としては、後の不純物元素の活性化を兼ねたゲッタリング用の熱処理温度（５５０〜６５０℃程度）に耐え得る耐熱性材料が好ましい。耐熱性材料としては、例えばＴａ（タンタル），Ｍｏ（モリブデン），Ｔｉ（チタン），Ｗ（タングステン），Ｃｒ（クロム）等の高融点金属、及び高融点金属とシリコンの化合物である金属シリサイド、及びｎ型又はｐ型の導電型を有する多結晶シリコン等が挙げられる。尚、本実施例では、膜厚４００ｎｍのＷ膜から成るゲート電極膜３１５をスパッタ法により堆積した（図７−Ｂ参照）。
【００７１】
上記構造の基板上に、ゲート電極形成用のフォトリソグラフィ処理とドライエッチング処理を行うことにより、ゲート電極３２２〜３２５と保持容量用電極３２６とソース配線として機能する電極３２７を形成する。ドライエッチングの後、ゲート電極３２２〜３２５上にはドライエッチングのマスクであるレジストパターン３１６〜３１９が残膜し、同様に保持容量用電極３２６上にレジストパターン３２０とソース配線として機能する電極３２７上にレジストパターン３２１が残膜している。尚、ドライエッチングに伴い、下地のシリコン酸窒化膜から成るゲート絶縁膜３１４は膜減りにより、ゲート絶縁膜３２８の形状に変形している（図８−Ａ参照）。
【００７２】
次に、レジストパターン３１６〜３２１を残した状態で、ゲート電極３２２〜３２５と保持容量用電極３２６をマスクに、イオンドーピング装置を用いて、第２のイオンドーピング処理である低濃度ｎ型不純物のドーピングを行う。当該イオンドーピング処理は、ｎ型不純物であるＰ元素を用い、加速電圧１０〜１００ｋＶ、ドーズ量３×１０12〜３×１０13atoms／cm2の条件で処理される。この第２のイオンドーピング処理により、ゲート電極３２２〜３２５と保持容量用電極３２６の外側に対応する半導体層３０９〜３１３に、ｎ型不純物の低濃度不純物領域（ｎ−領域）３３４〜３３８が形成される。同時に、ゲート電極３２２〜３２５の真下には、ＴＦＴのチャネルとして機能する実質的に真性な領域３２９〜３３２が形成される。また、保持容量用電極３２６の真下の半導体層３１３には、当該領域がＴＦＴ形成領域でなく、保持容量４０５の形成領域である為、容量形成用電極の片側として機能する真性な領域３３３が形成される（図８−Ａ参照）。
【００７３】
次に、当該基板を専用の剥離液で洗浄することにより、ドライエッチングのマスクとなったレジストパターン３１６〜３２１を除去する。除去した後、駆動回路４０６に於けるｎチャネル型ＴＦＴ４０１，４０３と画素領域４０７に於ける画素ＴＦＴ４０４をＬＤＤ構造にする為、当該領域に存在するゲート電極３２２，３２４〜３２５を被覆する様に、第３のイオンドーピング処理のマスクとなるｎ＋領域形成用のレジストパターン３３９〜３４１を形成する。そして、第３のイオンドーピング処理である高濃度ｎ型不純物のドーピングを行う。当該イオンドーピング処理は、加速電圧１０〜１００ｋＶ、ドーズ量１×１０14〜１×１０16atoms／cm2の条件でドーピング処理される。尚、本実施形態に於いては、加速電圧８０ｋＶ、ドーズ量１．７×１０15atoms／cm2の条件でドーピング処理した。当該イオンドーピング処理により、前記レジストパターン３３９〜３４１の外側領域に対応する半導体層３０９，３１１〜３１２にｎ型不純物の高濃度不純物領域（ｎ＋領域）３４２，３４４〜３４５が形成される。この高濃度不純物領域（ｎ＋領域）３４２，３４４〜３４５の形成に伴い、既に形成した低濃度不純物領域（ｎ−領域）３３４，３３６〜３３７は、高濃度不純物領域（ｎ＋領域）３４２，３４４〜３４５と低濃度不純物領域（ｎ−領域）３４７〜３４９に分離され、ＬＤＤ構造となるソース領域及びドレイン領域が形成される（図８−Ｂ参照）。
【００７４】
この際、ＬＤＤ構造形成領域以外の領域である駆動回路４０６のｐチャネル型ＴＦＴ４０２の領域と画素領域４０７の保持容量４０５の領域に於いては、ゲート電極３２３と保持容量用電極３２６をマスクに各々イオンドーピングされる為、ゲート電極３２３の外側領域に対応する半導体層３１０にｎ型不純物の高濃度不純物領域（ｎ＋領域）３４３が形成され、保持容量用電極３２６の外側領域に対応する半導体層３１３にもｎ型不純物の高濃度不純物領域（ｎ＋領域）３４６が形成されている（図８−Ｂ参照）。
【００７５】
次に、通常のフォトリソグラフィ処理により、ｐチャネル型ＴＦＴ４０２に対応する半導体層３１０の領域と保持容量４０５に対応する半導体層３１３の領域を開口領域とするレジストパターン３５０〜３５２を形成する。その後、前記レジストパターン３５０〜３５２をマスクに、イオンドーピング装置を用いて、第４のイオンドーピング処理である高濃度ｐ型不純物のドーピングを行う。当該イオンドーピング処理により、ｐチャネル型ＴＦＴ４０２に対応する半導体層３１０には、ゲート電極３２３をマスクにｐ型不純物であるＢ元素がイオン注入される。この結果、ゲート電極３２３の外側領域に対応する半導体層３１０に、ｐ型の導電型を有する高濃度不純物領域（ｐ＋領域）３５３が形成される。前記高濃度不純物領域（ｐ＋領域）３５３には、既にｎ型不純物であるＰ元素がドーピングされているが、Ｂ元素のドーズ量が２．５×１０15atoms／cm2となる様に高濃度にドーピングされる為、ｐ型の導電型を有し、ソース領域及びドレイン領域として機能する高濃度不純物領域（ｐ＋領域）３５３が形成される。また、保持容量４０５の形成領域に於いても、保持容量用電極３２６の外側領域に対応する半導体層３１３にｐ型の導電型を有する高濃度不純物領域（ｐ＋領域）３５４が同様に形成される（図９−Ａ参照）。
【００７６】
次に、前記レジストパターン３５０〜３５２を除去した後、膜厚１５０ｎｍのシリコン酸窒化膜から成る第１の層間絶縁膜３５５をプラズマＣＶＤ法により堆積する。その後、半導体層３０９〜３１３にドーピングされた不純物イオン（Ｐ元素とＢ元素）の熱活性化の為、電熱炉に於いて、６００℃−１２時間の熱処理を行う。当該熱処理は不純物イオンの熱活性化処理の為に行うものであるが、チャネル領域として機能する実質的に真性な領域３２９〜３３２及び容量形成用電極の片側として機能する真性な領域３３３に存在するＮｉ元素を前記不純物イオンによりゲッタリングする目的も兼ねている。尚、前記熱活性化処理を第１の層間絶縁膜３５５の堆積前に行っても良いが、ゲート電極等の配線材料の耐熱性が弱い場合は、第１の層間絶縁膜３５５の堆積後に行う方が好ましい。その後、半導体層３０９〜３１３のダングリングボンドを終端させる為、４１０℃−１時間の水素化処理を水素３％含有の窒素雰囲気中で行う（図９−Ｂ参照）。
【００７７】
次に、前記第１の層間絶縁膜３５５の上に、膜厚１．６μmのアクリル樹脂膜から成る第２の層間絶縁膜３５６を成膜する。その後、通常のフォトリソグラフィ処理とドライエッチング処理により、第２の層間絶縁膜３５６と第１の層間絶縁膜３５５、更に下層膜であるゲート絶縁膜３２８を貫通する様に、コンタクトホールを形成する。この際、コンタクトホールは、ソース配線として機能する電極３２７及び高濃度不純物領域３４２，３４４〜３４５，３５３〜３５４と接続する様に形成される（図１０−Ａ参照）。
【００７８】
次に、駆動回路４０６の高濃度不純物領域３４２，３４４，３５３と電気的に接続する様に、導電性の金属配線３５７〜３６２を形成する。また、画素領域４０７の接続電極３６３，３６５〜３６６とゲート配線３６４を同じ導電性材料で形成する。本実施例では、金属配線３５７〜３６２、接続電極３６３，３６５〜３６６及びゲート配線３６４の構成材料として、膜厚５０ｎｍのＴｉ膜と膜厚５００ｎｍのＡｌ−Ｔｉ合金膜の積層膜を適用している。そして、接続電極３６３は、不純物領域３４５とソース配線として機能する電極３２７とを電気的に接続する様に形成されている。接続電極３６５は、画素ＴＦＴ４０４の不純物領域３４５と電気的に接続する様に形成されており、接続電極３６６は保持容量４０５の不純物領域３５４と電気的に接続する様に形成されている。また、ゲート配線３６４は、画素ＴＦＴ４０４の複数のゲート電極３２５を電気的に接続する様に形成されている。その後、膜厚８０〜１２０ｎｍのＩＴＯ（Indium-Ti-Oxide）等の透明導電膜を堆積した後、フォトリソグラフィ処理とエッチング処理により、画素電極３６７を形成する。画素電極３６７は、接続電極３６５を介して、画素ＴＦＴ４０４のソース領域及びドレイン領域である不純物領域３４５と電気的に接続されており、更に接続電極３６６を介して、保持容量４０５の不純物領域３５４とも電気的に接続されている（図１０−Ｂ参照）。
【００７９】
以上の様に、ＬＤＤ構造のｎチャネル型ＴＦＴとシングルドレイン構造のｐチャネル型ＴＦＴを有するアクティブマトリクス型液晶表示装置の製造工程に、ケミカル酸化膜成膜によるチャネルドープ前処理工程を適用することが可能である。尚、チャネルドープ前処理工程に於けるケミカル酸化膜の適用は、チャネルドープ工程での処理能力の増強及び生産原価の低減に有利である。
【００８０】
〔実施例２〕
本発明は、ＴＦＴで回路構成される半導体装置の作製方法に関するものであり、様々なアクティブマトリクス型の半導体表示装置、例えば液晶表示装置及びＥＬ表示装置の製造に本発明を適用することが可能である。従って、本発明は、様々な分野のアクティブマトリクス型の半導体表示装置（液晶表示装置及びＥＬ表示装置）を組み込んだ電子機器の製造）に適用可能であり、此処では電子機器の具体例を図１１〜１３に基づき記載する。尚、電子機器としては、ビデオカメラとデジタルカメラとプロジェクター（リア型またはフロント型）とヘッドマウントディスプレイ（ゴーグル型ディスプレイ）とゲーム機とカーナビゲーションとパーソナルコンピュータと携帯情報端末（モバイルコンピュータ，携帯電話，電子書籍等）等が挙げられる。
【００８１】
図１１−Ａは、本体１００１と映像入力部１００２と表示装置１００３とキーボード１００４で構成されたパーソナルコンピューターである。本発明を表示装置１００３及び他の回路に適用することができる。
【００８２】
図１１−Ｂはビデオカメラであり、本体１１０１と表示装置１１０２と音声入力部１１０３と操作スイッチ１１０４とバッテリー１１０５と受像部１１０６で構成される。本発明を表示装置１１０２及び他の回路に適用することができる。
【００８３】
図１１−Ｃはモバイルコンピュータ（モービルコンピュータ）であり、本体１２０１とカメラ部１２０２と受像部１２０３と操作スイッチ１２０４と表示装置１２０５で構成される。本発明を表示装置１２０５及び他の回路に適用することができる。
【００８４】
図１１−Ｄはゴーグル型ディスプレイであり、本体１３０１と表示装置１３０２とアーム部１３０３で構成される。本発明を表示装置１３０２及び他の回路に適用することができる。
【００８５】
図１１−Ｅはプログラムを記録した記録媒体（以下、記録媒体と略記）に用いるプレーヤーであり、本体１４０１と表示装置１４０２とスピーカー部１４０３と記録媒体１４０４と操作スイッチ１４０５で構成される。尚、この装置は記録媒体としてＤＶＤ及びＣＤ等が用いられ、音楽鑑賞またはゲームまたはインターネットに利用可能である。本発明を表示装置１４０２及び他の回路に適用することができる。
【００８６】
図１１−Ｆは携帯電話であり、表示用パネル１５０１と操作用パネル１５０２と接続部１５０３と表示部１５０４と音声出力部１５０５と操作キー１５０６と電源スイッチ１５０７と音声入力部１５０８とアンテナ１５０９で構成される。表示用パネル１５０１と操作用パネル１５０２は、接続部１５０３で接続されている。表示用パネル１５０１の表示部１５０４が設置されている面と操作用パネル１５０２の操作キー１５０６が設置されている面との角度θは、接続部１５０３に於いて任意に変えることができる。本発明を表示部１５０４に適用することができる。
【００８７】
図１２−Ａはフロント型プロジェクターであり、光源光学系及び表示装置１６０１とスクリーン１６０２で構成される。本発明を表示装置１６０１及び他の回路に適用することができる。
【００８８】
図１２−Ｂはリア型プロジェクターであり、本体１７０１と光源光学系及び表示装置１７０２とミラー１７０３〜１７０４とスクリーン１７０５で構成される。本発明を表示装置１７０２及び他の回路に適用することができる。
【００８９】
尚、図１２−Ｃは、図１２−Ａの光源光学系及び表示装置１６０１と図１２−Ｂの光源光学系及び表示装置１７０２に於ける構造の一例を示した図である。光源光学系及び表示装置１６０１，１７０２は、光源光学系１８０１とミラー１８０２，１８０４〜１８０６とダイクロイックミラー１８０３と光学系１８０７と表示装置１８０８と位相差板１８０９と投射光学系１８１０で構成される。投射光学系１８１０は、投射レンズを備えた複数の光学レンズで構成される。この構成は、表示装置１８０８を３個使用している為、三板式と呼ばれている。また同図の矢印で示した光路に於いて、実施者は光学レンズ及び偏光機能を有するフィルムまたは位相差を調整する為のフィルムまたはＩＲフィルム等を適宜に設けても良い。
【００９０】
図１２−Ｄは、図１２−Ｃに於ける光源光学系１８０１の構造の一例を示した図である。本実施例に於いては、光源光学系１８０１はリフレクター１８１１と光源１８１２とレンズアレイ１８１３〜１８１４と偏光変換素子１８１５と集光レンズ１８１６で構成される。尚、同図に示した光源光学系は一例であり、この構成に限定されない。例えば、実施者は光源光学系に光学レンズ及び偏光機能を有するフィルムまたは位相差を調整するフィルムまたはＩＲフィルム等を適宜に設けても良い。
【００９１】
次の図１３−Ａは、単板式の例を示したものである。同図に示した光源光学系及び表示装置は、光源光学系１９０１と表示装置１９０２と投射光学系１９０３と位相差板１９０４で構成される。投射光学系１９０３は、投射レンズを備えた複数の光学レンズで構成される。同図に示した光源光学系及び表示装置は図１２−Ａと図１２−Ｂに於ける光源光学系及び表示装置１６０１，１７０２に適用できる。また光源光学系１９０１は図１２−Ｄに示した光源光学系を用いれば良い。尚、表示装置１９０２にはカラーフィルター（図示しない）が設けられており、表示映像をカラー化している。
【００９２】
図１３−Ｂに示した光源光学系及び表示装置は、図１３−Ａの応用例であり、カラーフィルターを設ける代わりに、ＲＧＢの回転カラーフィルター円板１９０５を用いて表示映像をカラー化している。同図に示した光源光学系及び表示装置は図１２−Ａと図１２−Ｂに於ける光源光学系及び表示装置１６０１，１７０２に適用できる。
【００９３】
図１３−Ｃに示した光源光学系及び表示装置は、カラーフィルターレス単板式と呼ばれている。この方式は、表示装置１９１６にマイクロレンズアレイ１９１５を設け、ダイクロイックミラー（緑）１９１２とダイクロイックミラー（赤）１９１３とダイクロイックミラー（青）１９１４を用いて表示映像をカラー化している。投射光学系１９１７は、投射レンズを備えた複数の光学レンズで構成される。同図に示した光源光学系及び表示装置は、図１２−Ａと図１２−Ｂに於ける光源光学系及び表示装置１６０１，１７０２に適用できる。また光源光学系１９１１としては、光源の他に結合レンズ及びコリメーターレンズを用いた光学系を用いれば良い。
【００９４】
以上の様に、本発明の半導体装置の作製方法は、その適用範囲が極めて広く、本発明は様々な分野のアクティブマトリクス型の液晶表示装置及びＥＬ表示装置を組み込んだ電子機器に適用可能である。
【００９５】
【発明の効果】
本発明は、ＴＦＴで回路構成される半導体装置の作製方法に関し、特にＴＦＴ活性層等のシリコン系半導体膜へ不純物イオンをドーピングする際の前処理に関するもので、以下の効果を有している。
【００９６】
（効果１）イオンドーピング工程の前処理として、ケミカル酸化膜成膜等の簡便な前処理工程を適用することにより、イオンドーピング工程全体のスループットの向上に有効である。
（効果２）イオンドーピング工程の前処理に高価格なプラズマＣＶＤ装置や減圧ＣＶＤ装置が不要となる為、生産原価の低減に有効である。
【図面の簡単な説明】
【図１】 非晶質シリコン残膜厚のドーズ量依存性を示す実験データーである。
【図２】 ＴＦＴの作製工程を示す断面図である。
【図３】 ＴＦＴの作製工程を示す断面図である。
【図４】 ＴＦＴの作製工程を示す断面図である。
【図５】 ｎチャネル型ＴＦＴのＩD−ＶG（電流−電圧）特性データーである。
【図６】 アクティブマトリクス型液晶表示装置の製造工程を示す断面図である。
【図７】 アクティブマトリクス型液晶表示装置の製造工程を示す断面図である。
【図８】 アクティブマトリクス型液晶表示装置の製造工程を示す断面図である。
【図９】 アクティブマトリクス型液晶表示装置の製造工程を示す断面図である。
【図１０】アクティブマトリクス型液晶表示装置の製造工程を示す断面図である。
【図１１】半導体表示装置を組み込んだ電子機器の例を示す装置概略図である。
【図１２】半導体表示装置を組み込んだ電子機器の例を示す装置概略図である。
【図１３】半導体表示装置を組み込んだ電子機器の例を示す装置概略図である。
【発明の属する技術分野】
本発明は、イオンドーピング法を利用した半導体装置の作製方法に関し、特にイオンドーピング工程の前処理の保護膜成膜方法に関する。尚、本明細書に於いて半導体装置とは、薄膜トランジスタ（Thin-Film-Transistor：以下、ＴＦＴと略記）で回路構成される半導体装置全般を指し、例えばアクティブマトリクス形の液晶表示装置又は有機ＥＬ（Electro-luminescenceの略）表示装置等の半導体表示装置をその範疇に含むものである。
【０００２】
【従来の技術】
近年、アクティブマトリクス型液晶表示装置の需要が急速に高まり、ガラス基板又は石英基板上に形成した半導体膜でＴＦＴを作製する技術開発が盛んに行われている。ガラス基板等の絶縁性基板上に百数十万個もの単位で作製されるＴＦＴは、構成する電気回路の機能に応じて、所定の電気特性を示すものでなければならない。ＴＦＴの電気特性の１つに、Ｖｔｈというパラメータがある。
【０００３】
Ｖｔｈとは、ＴＦＴのドレイン電流が流れ始める時のゲート電圧で、チャネル領域に反転層が形成される電圧として定義される。従って、Ｖｔｈが高い程、ＴＦＴの動作電圧が高いということができる。
【０００４】
ところで、Ｖｔｈには、様々な外的要因によって変化し易いという問題がある。例えば、活性層中の汚染不純物、ゲート絶縁膜の固定電荷や可動電荷、活性層／ゲート絶縁膜界面の界面準位、ゲート電極と活性層との仕事関数差等が挙げられる。この場合、活性層中の汚染不純物やゲート絶縁膜中の可動電荷等はプロセスの清浄化により低減できるが、固定電荷や界面準位及び仕事関数差は素子の材質で決定されてしまう為、容易に変更できない。
【０００５】
上記の外的要因により、ＴＦＴのＶｔｈはプラス側／或いはマイナス側にシフトして、変化することになる。ＴＦＴの作製工程に於いては、変化し易いＶｔｈの制御が重要な技術となっており、Ｖｔｈの制御技術としてチャネルドープ技術が知られている。チャネルドープとは、ゲート絶縁膜下の活性層中に所定濃度の不純物を添加して、意図的にＴＦＴのＶｔｈをシフトさせ、所望のＶｔｈを制御する技術である。例えば、Ｖｔｈがマイナス側にシフトしている場合には、ドーパントにｐ型の不純物元素を用い、プラス側にシフトしている場合には、ドーパントにｎ型の不純物元素を用いて、Ｖｔｈの制御が行われている。
【０００６】
この様なチャネルドープには、ｎ型又はｐ型の不純物元素をドーピングするイオンドーピング法が利用されている。イオンドーピング法とは、質量分離せずに不純物元素を打ち込む方法で、質量分離手段を持たない為、大面積化が容易で、アクティブマトリクス型液晶表示装置の作製に一般に適用されている。尚、イオンドーピング法には、ｐ型不純物としてＢ（ボロン），Ｇａ（ガリウム），Ｉｎ（インジウム）が使用され、ｎ型不純物としてＰ（リン），Ａｓ（砒素），Ｓｂ（アンチモン）等が使用されている。
【０００７】
【発明が解決しようとする課題】
ＴＦＴの活性層であるシリコン系半導体膜に直にチャネルドープ等のドーピング処理を行う場合、シリコン系半導体膜がエッチングされる問題が有る。従来、当該問題の対策として、ドーピング工程の前処理にＣＶＤ法によりシリコン酸化膜やシリコン酸窒化膜等の保護膜を堆積して、その上から不純物イオンをドーピング処理していたが、以下の難点が有り、好ましくない。
【０００８】
先ず、単なる前処理にＣＶＤ法を適用することにより、前処理に掛かる時間が長くなり、不純物イオンのドーピング工程全体の処理時間も長くなる。この為、不純物イオンのドーピング工程全体にとって、単位時間当たりの基板の処理枚数が少なくなり、スループット的に好ましくない。また、プラズマＣＶＤ装置や減圧ＣＶＤ装置等のＣＶＤ装置を前処理に適用する為、前処理に掛かる原価が高くなり、全体の生産原価が高くなる点でも好ましくない。従って、シリコン系半導体膜のエッチング防止策として、簡便で原価的に安いエッチング防止策が求められている。
【０００９】
本発明は、上記従来技術の問題点を解決することを課題とする。より特定すれば、シリコン系半導体膜へのドーピング工程に於いて、シリコン系半導体膜のエッチング防止策として、簡便で原価的に安い前処理工程を提供することを課題とする。別言すると、当該前処理工程によるシリコン系半導体膜のエッチング防止策を施した半導体装置の作製方法を提供することを課題とする。
【００１０】
【課題を解決する為の手段】
〔チャネルドープ前処理の実験〕
ＴＦＴの活性層は、非晶質シリコン膜又は多結晶シリコン膜、更には触媒元素を利用して成膜した結晶質シリコン膜等のシリコン系半導体膜からできている為、オゾン含有水処理等の簡便な処理工程により、極薄のシリコン酸化膜であるケミカル酸化膜を成膜することが可能である。当該ケミカル酸化膜がシリコン系半導体膜へのイオンドーピング工程の保護膜として機能できれば、上記従来技術が抱える問題点を解決できる為、表１の実験条件に基づき以下の実験を行った。尚、本明細書でケミカル酸化膜とは、オゾン含有水や過酸化水素水等の酸化作用を有する化学薬液を使用して成膜される酸化膜のことである。当該ケミカル酸化膜の膜厚は、一般に５ｎｍ以下である。
【表１】
先ず、基板Ｎｏ１〜４の４枚のガラス基板上にプラズマＣＶＤ法により膜厚５３ｎｍの非晶質シリコン膜を３００℃の堆積温度で堆積した。当該非晶質シリコン膜には、自然酸化膜が付いている為、希フッ酸で自然酸化膜を除去した。次に、基板Ｎｏ２と基板Ｎｏ４の２枚の基板について、非晶質シリコン膜の全面をオゾン含有水で酸化することにより、５ｎｍ以下のケミカル酸化膜（極薄のシリコン酸化膜）を成膜した。その後、イオンドーピング装置を用いて、基板Ｎｏ１〜４の４枚の基板について、１×１０13〜１×１０14atoms／cm2の範囲でＢ元素のドーズ量を振ってドーピング処理を行った。尚、Ｂ元素の原料ガスにはジボラン（B2H6）ガスを水素で希釈したものを用い、希釈率は０．１％と１．０％の場合について実験した。イオンドーピング後に、非晶質シリコン膜の残膜厚を測定して、ドーピング処理時のエッチング状態を調査した。
【００１２】
本実験の結果を図１に示す。図１から判る様に、オゾン含有水処理により非晶質シリコン膜の表面にケミカル酸化膜を成膜しなかった場合には、非晶質シリコン膜がドーピング処理時にエッチングされること、一方、非晶質シリコン膜の表面にケミカル酸化膜を成膜した場合には、非晶質シリコン膜は殆どエッチングされないことが認められた。また、希釈率０．１％のジボランガスの場合、希釈率１．０％のジボランガスに比較して、非晶質シリコン膜のエッチングがより進行していること、即ち水素イオン比率の大きい方が、非晶質シリコン膜のエッチングが激しいことが認められた。従って、非晶質シリコン膜のエッチングは、水素イオンとの反応が関与しているものと考えられる（図１参照）。
【００１３】
本実験の結果は、オゾン含有水による５ｎｍ以下のケミカル酸化膜が、ドーピング処理時の水素イオンによる非晶質シリコン膜のエッチングを防止できることを示している。このケミカル酸化膜の成膜は、オゾン含有水による処理に限らず、過酸化水素水による処理でも可能であり、またケミカル酸化膜ではないけれど、酸素を含む雰囲気中で紫外線（ＵＶ）を照射することによっても極薄のシリコン酸化膜を成膜することができる。何れの方法で成膜しても、水素イオンによる非晶質シリコン膜のエッチングを防止できると考えられる。
【００１４】
本実験に於いては、５ｎｍ以下のケミカル酸化膜について検討したが、イオンドーピング装置での水素イオン比率が低い場合は、非晶質シリコン膜表面のダングリングボンドを酸素で終端させることでも、ある程度エッチングを防止できると考えられる。酸素で終端した場合、ダングリングボンドはＳｉ−Ｏ結合になっており、Ｓｉ−Ｏ結合（１９３．５kcal／mol）の結合エネルギーがＳｉ−Ｈ結合（≦７１．５kcal／mol）に比べて大きい為、水素イオンがＳｉ−Ｏ結合に接近しても、水素イオンとの反応が抑制される為である。従って、非晶質シリコン膜表面に存在するダングリングボンドをＳｉ−Ｈ結合より結合エネルギーの大きい元素で終端することで、非晶質シリコン膜のエッチングを防止できることが示唆される。
【００１５】
尚、Ｓｉ−Ｈ結合及びＳｉ−Ｏ結合の結合エネルギーは、応用物理データブック（応用物理学会編）の５６１頁に記載されている２原子分子の結合強度（表１０．３５）のデーターより抜粋したものである。
【００１６】
以上の実験により、水素イオンが発生する原料ガスを使用してドーピングする場合に有効な、以下の発明が導かれる。尚、水素イオンが発生する原料ガスとしては、ジボラン（B2H6）、ホスフィン（ＰH3）及びアルシン（ＡｓH3）又はこれら材料を水素で希釈したものが挙げられる。また、質量分離手段を有するイオン注入装置でイオン注入する場合は、基本的に質量分離により水素イオンを無くすことができる為、シリコン膜のエッチングは生じないと考えられる。
【００１７】
（発明１）シリコン系半導体膜へのイオンドーピング工程に於いて、ＣＶＤ法による保護膜の成膜に代わって、前処理にシリコン系半導体膜の表面でのケミカル酸化膜の成膜工程を導入する。
（発明２）シリコン系半導体膜へのイオンドーピング工程に於いて、ＣＶＤ法による保護膜の成膜に代わって、前処理にシリコン系半導体膜の表面のダングリングボンドをＳｉ−Ｈ結合（≦７１．５kcal／mol）より結合エネルギーの大きい元素で終端する工程（以下、ダングリングボンド終端工程と略記）を導入する。
【００１８】
〔半導体装置の作製方法〕
上記従来技術の問題点を解決する為、半導体装置の作製方法の視点で本発明の構成を記載する。
【００１９】
本発明の構成は、絶縁性基板上にシリコン系半導体膜を成膜する第１の工程と、前記シリコン系半導体膜に対して不純物イオンをドーピングする第２の工程とを備えた半導体装置の作製方法に於いて、前記第２の工程は、前処理として、前記シリコン系半導体膜の表面にケミカル酸化膜を成膜すること、又は前記シリコン系半導体膜の表面のダングリングボンドを酸素で終端すること、又は前記シリコン系半導体膜の表面のダングリングボンドをＳｉ−Ｈ結合より結合エネルギーの大きい元素で終端することを特徴としている。
【００２０】
本発明の他の構成は、絶縁性基板上にシリコンを含む非晶質半導体膜を堆積する第１の工程と、前記シリコンを含む非晶質半導体膜に対してチャネルドープを行う第２の工程と、前記シリコンを含む非晶質半導体膜を熱処理し、シリコンを含む多結晶半導体膜を成膜する第３の工程と、前記シリコンを含む多結晶半導体膜をパターン形成して、ＴＦＴの活性層となる半導体層を形成する第４の工程と、前記半導体層上にゲート絶縁膜を堆積する第５の工程と、前記半導体層上に前記ゲート絶縁膜を挟んでゲート電極を形成する第６の工程と、前記ゲート電極をマスクに、前記半導体層に不純物イオンをドーピングする第７の工程とを備えた半導体装置の作製方法に於いて、前記第２の工程は、前処理として、前記シリコンを含む非晶質半導体膜の表面にケミカル酸化膜を成膜すること、又は前記シリコンを含む非晶質半導体膜の表面のダングリングボンドを酸素で終端すること、又は前記シリコンを含む非晶質半導体膜の表面のダングリングボンドをＳｉ−Ｈ結合より結合エネルギーの大きい元素で終端することを特徴としている。
【００２１】
本発明の他の構成は、絶縁性基板上にシリコンを含む非晶質半導体膜を堆積し、熱処理によりシリコンを含む多結晶半導体膜を成膜する第１の工程と、前記シリコンを含む多結晶半導体膜に対してチャネルドープを行う第２の工程と、前記シリコンを含む多結晶半導体膜をパターン形成して、ＴＦＴの活性層となる半導体層を形成する第３の工程と、前記半導体層上にゲート絶縁膜を堆積する第４の工程と、前記半導体層上に前記ゲート絶縁膜を挟んでゲート電極を形成する第５の工程と、前記ゲート電極をマスクに前記半導体層に不純物イオンをドーピングする第６の工程とを備えた半導体装置の作製方法に於いて、前記第２の工程は、前処理として、前記シリコンを含む多結晶半導体膜の表面にケミカル酸化膜を成膜すること、又は前記シリコンを含む多結晶半導体膜の表面のダングリングボンドを酸素で終端すること、又は前記シリコンを含む多結晶半導体膜の表面のダングリングボンドをＳｉ−Ｈ結合より結合エネルギーの大きい元素で終端することを特徴としている。
【００２２】
本発明の他の構成は、絶縁性基板上にシリコンを含む非晶質半導体膜を堆積し、前記非晶質半導体膜に結晶化の助長作用を有する触媒元素を添加し、熱処理によりシリコンを含む結晶質半導体膜を成膜する第１の工程と、前記シリコンを含む結晶質半導体膜に対してチャネルドープを行う第２の工程と、前記シリコンを含む結晶質半導体膜をパターン形成して、ＴＦＴの活性層となる半導体層を形成する第３の工程と、前記半導体層上にゲート絶縁膜を堆積する第４の工程と、前記半導体層上に前記ゲート絶縁膜を挟んでゲート電極を形成する第５の工程と、前記ゲート電極をマスクに前記半導体層に不純物イオンをドーピングする第６の工程とを備えた半導体装置の作製方法に於いて、前記第２の工程は、前処理として、前記シリコンを含む結晶質半導体膜の表面にケミカル酸化膜を成膜すること、又は前記シリコンを含む結晶質半導体膜の表面のダングリングボンドを酸素で終端すること、又は前記シリコンを含む結晶質半導体膜の表面のダングリングボンドをＳｉ−Ｈ結合より結合エネルギーの大きい元素で終端することを特徴としている。
【００２３】
本発明の他の構成は、絶縁性基板上にシリコンを含む非晶質半導体膜を堆積する第１の工程と、前記シリコンを含む非晶質半導体膜に対してチャネルドープを行う第２の工程と、前記シリコンを含む非晶質半導体膜に結晶化の助長作用を有する触媒元素を添加し、熱処理によりシリコンを含む結晶質半導体膜を成膜する第３の工程と、前記シリコンを含む結晶質半導体膜をパターン形成して、ＴＦＴの活性層となる半導体層を形成する第４の工程と、前記半導体層上にゲート絶縁膜を堆積する第５の工程と、前記半導体層上に前記ゲート絶縁膜を挟んでゲート電極を形成する第６の工程と、前記ゲート電極をマスクに前記半導体層に不純物イオンをドーピングする第７の工程とを備えた半導体装置の作製方法に於いて、前記第２の工程は、前処理として、前記シリコンを含む非晶質半導体膜の表面にケミカル酸化膜を成膜すること、又は前記シリコンを含む非晶質半導体膜の表面のダングリングボンドを酸素で終端すること、又は前記シリコンを含む非晶質半導体膜の表面のダングリングボンドをＳｉ−Ｈ結合より結合エネルギーの大きい元素で終端することを特徴としている。
【００２４】
上記発明の構成に於いて、前記シリコン系半導体膜としては、シリコンを含む半導体膜であれば何でも良く、例えばシリコンを含む非晶質半導体膜でも良いし、シリコンを含む非晶質半導体膜を熱処理して得られるシリコンを含む多結晶半導体膜でも良いし、シリコンを含む非晶質半導体膜に結晶化の助長作用を有する触媒元素を添加した後に熱処理して得られるシリコンを含む結晶質半導体膜でも良い。尚、本明細書に於いては、シリコンを含む非晶質半導体膜、シリコンを含む多結晶半導体膜、及びシリコンを含む結晶質半導体膜なる技術用語を区別して用いている為、技術用語の定義について明確にする。シリコンを含む非晶質半導体膜とは、結晶化により半導体特性を有するシリコンを含む非晶質膜のことで、非晶質シリコン膜も当然に含まれるが、シリコンを含む非晶質半導体膜は全て含まれる。例えば、ＳｉxＧｅ1-x（０＜Ｘ＜１）の形式で記載されるシリコンとゲルマニウムの化合物から成る非晶質膜も含まれる。また、シリコンを含む結晶質半導体膜とは、結晶化の助長作用を有する触媒元素を利用して得られる結晶質半導体膜のことで、通常の多結晶半導体膜と比較し、結晶粒が概略同一方向に配向しており、高い電界効果移動度を有する等の特徴がある為、敢えて多結晶半導体膜と区別して、結晶質半導体膜と記載している。
【００２５】
此処で、結晶化の助長作用を有する触媒元素について記載する。触媒元素とは、結晶化を助長する為に、シリコンを含む非晶質半導体膜に添加されるもので、Ｎｉ（ニッケル）等の金属元素が適用されている。Ｎｉ元素以外の触媒元素としては、Ｆｅ（鉄），Ｃｏ（コバルト），Ｒｕ（ルテニウム），Ｒｈ（ロジウム），Ｐｄ（パラジウム），Ｏｓ（オスミウム），Ｉｒ（イリジウム），Ｐｔ（白金），Ｃｕ（銅），Ａｕ（金）等の金属元素が代表的である。当該触媒元素は、通常では選択された１つの元素が適用されるが、２以上の元素を組み合わせて適用しても構わない。尚、本発明者らの実験では、Ｎｉ元素が最も好適な触媒元素であることが判明している。
【００２６】
また、上記発明の構成に於いて、前記不純物イオンとしては、Ｐ（リン）元素とＡｓ（ヒ素）元素で代表されるｎ型不純物と、Ｂ（ボロン）元素で代表されるｐ型不純物が挙げられる。Ｐ元素の場合はホスフィン（ＰH3）を水素で希釈したイオン源が使用され、Ａｓ元素の場合はアルシン（ＡｓH3）を水素で希釈したイオン源が使用され、Ｂ元素の場合はジボラン（B2H6）を水素で希釈したイオン源が使用されており、何れも水素で希釈している為、ドーピング時に水素イオンが生成される。これらの不純物イオンをシリコン系半導体膜へドーピングする際、当該水素イオンがシリコン系半導体膜のエッチャントとして作用することが考えられている。
【００２７】
また、上記発明の構成に於いて、前記シリコン系半導体膜の表面に成膜される前記ケミカル酸化膜としては、オゾン含有水で処理することにより得られる膜厚５ｎｍ以下のシリコン酸化膜が代表であるが、過酸化水素水による処理で成膜しても良い。また、厳密なケミカル酸化膜ではないけれど、酸素を含む雰囲気中で紫外線（ＵＶ）を照射することによっても、ケミカル酸化膜と同様の作用を有する極薄のシリコン酸化膜を成膜することができる。また、前記ケミカル酸化膜の代わりに、前記シリコン系半導体膜の表面のダングリングボンドを酸素で終端することも考えられ、更にはＳｉ−Ｈ結合より結合エネルギーの大きい元素で終端することも考えられる。
【００２８】
以上の様に構成された発明によれば、シリコン系半導体膜に不純物イオンをドーピングする際、シリコン系半導体膜の保護膜に簡便な方法で成膜されるケミカル酸化膜を適用できる為、イオンドーピング工程全体のスループットの向上に有効である。また、イオンドーピング工程の前処理に高価格のプラズマＣＶＤ装置や減圧ＣＶＤ装置が不要となる為、生産コストの低減に有効である。尚、ケミカル酸化膜の代わりに、シリコン系半導体膜の表面のダングリングボンドをＳｉ−Ｈ結合より結合エネルギーの大きい元素、例えば酸素で終端する場合に於いても、当該終端工程がＣＶＤ工程に比較し簡便である為、ケミカル酸化膜と同様の効果を有するものと考える。
【００２９】
【発明の実施の形態】
〔実施形態１〕
本実施形態では、結晶構造を有するシリコン系半導体膜に対してチャネルドープするＴＦＴ作製方法の例として、触媒元素を利用して結晶化される結晶質シリコン膜に対してチャネルドープするＴＦＴ作製方法を図２〜３に基づき具体的に記載する。尚、チャネルドープは、ｎチャネル型ＴＦＴに対してのみ行うものとする。
【００３０】
先ず、ガラス基板１０１上に膜厚１００ｎｍのシリコン酸窒化膜から成る下地膜１０２をプラズマＣＶＤ法により堆積し、続けて膜厚１５〜７０ｎｍ、より好ましくは膜厚３０〜６０ｎｍの非晶質シリコン膜１０３を堆積する。本実施形態では、膜厚５０ｎｍの非晶質シリコン膜１０３をプラズマＣＶＤ法により堆積した。堆積の際、非晶質シリコン膜１０３の表面には、空気中の酸素の影響により、自然酸化膜（図示せず）が付いている為、希フッ酸処理により洗浄する。その後、所定時間のオゾン含有水処理により、非晶質シリコン膜１０３の表面に極薄のシリコン酸化膜から成るケミカル酸化膜１０４を成膜する。このケミカル酸化膜１０４は、後にスピン塗布法により添加される触媒元素を含んだ溶液（以下、触媒元素溶液と略記）であるＮｉ水溶液の濡れ性改善を図る為に行われる。尚、本実施形態では、非晶質シリコン膜１０３を堆積したが、非晶質シリコン膜１０３以外にも、シリコンを含む非晶質半導体膜、例えばＳｉxＧｅ1-x（０＜Ｘ＜１）の形式で記載されるシリコンとゲルマニウムの化合物から成る非晶質半導体膜を適用することも可能である。また、ケミカル酸化膜１０４は、オゾン含有水処理により成膜しているが、過酸化水素水による処理で成膜しても良い（図２−Ａ参照）。
【００３１】
次に、触媒元素溶液であるＮｉ水溶液をスピン塗布法により、非晶質シリコン膜１０３（厳密にはケミカル酸化膜１０４）の全面に添加する。Ｎｉ水溶液のＮｉ濃度は、重量換算で０．１〜５０ｐｐｍ、より好ましくは１〜３０ｐｐｍ程度の濃度範囲が好適である。本実施形態では、Ｎｉ濃度が１０ｐｐｍのＮｉ水溶液をスピン塗布法により添加した。スピン塗布の際、基板を回転して、余分なＮｉ水溶液を吹き飛ばして除去し、非晶質シリコン膜１０３（厳密にはケミカル酸化膜１０４）の全面に極薄のＮｉ含有層１０５を成膜する（図２−Ｂ参照）。
【００３２】
次に、専用の熱処理炉を使用して、窒素雰囲気中で非晶質シリコン膜１０３を熱処理する。当該熱処理は、結晶化を助長する触媒元素の作用により、４５０〜７５０℃の温度範囲で熱処理することにより、結晶化が達成されるが、熱処理温度が低いと処理時間を長くしなければならず、生産効率が低下するという一般的性質がある。また、６００℃以上の熱処理は、基板として適用するガラス基板の耐熱性の問題が表面化してしまう。従って、ガラス基板を使用する場合には、上記熱処理工程の温度は４５０〜６００℃の範囲が妥当である。また、実際の熱処理は、非晶質シリコン膜１０３の堆積方法によっても、好適な熱処理条件が異なっており、例えば減圧ＣＶＤ法で堆積した場合は６００℃−１２時間程度の熱処理が好適であり、プラズマＣＶＤ法で堆積した場合は５５０℃−４時間程度の熱処理で十分なことが判っている。本実施形態に於いては、プラズマＣＶＤ法で膜厚５０ｎｍの非晶質シリコン膜１０３を堆積している為、５５０℃−４時間の熱処理を行うことにより結晶質シリコン膜１０６を成膜した。この様に、非晶質シリコン膜１０３の全面にＮｉ水溶液を添加して熱処理する結晶成長法は、Ｎｉ元素を添加した非晶質シリコン膜１０３の表面から縦方向（基板面に対し垂直方向）へ結晶成長が進行する為、発明者らにより縦成長法と命名されている（図２−Ｂ参照）。
【００３３】
次に、得られた結晶質シリコン膜１０６の結晶性を改善させる為、結晶質シリコン膜１０６に対しレーザー照射を行う。結晶質シリコン膜１０６は電熱炉による熱処理のみでは結晶化が不完全な状態となっており、非晶質成分が不規則に残存している。此処では、結晶化の不完全性を改善する目的で、結晶質シリコン膜１０６に対しパルス発振型のＫｒＦエキシマレーザー（波長２４８ｎｍ）を適用している。このエキシマレーザーは紫外光を発振する為、被レーザー照射領域に於いて、瞬間的に溶融固化が繰り返される。この為、被レーザー照射領域に於いて、一種の非平衡状態が実現され、Ｎｉ元素が非常に移動し易い状態となる。尚、このレーザー照射工程を省略することも可能であるが、当該レーザー照射工程により、結晶性の改善の他に、後のゲッタリング工程の効率を向上させる効果も有している為、当該レーザー照射工程は省略しない方が好ましい（図２−Ｂ参照）。
【００３４】
次に、得られた結晶質シリコン膜１０６の表面には、Ｎｉ含有層１０５等の汚染層が付いている為、希フッ酸で洗浄し、結晶質シリコン膜１０６の表面を清浄化する。その後、チャネルドープの前処理として、所定時間のオゾン含有水処理により、結晶質シリコン膜１０６の表面に５ｎｍ以下の極薄のシリコン酸化膜から成るケミカル酸化膜１０７を成膜する。尚、本実施形態に於いては、ケミカル酸化膜１０７をオゾン含有水処理により成膜しているが、過酸化水素水による処理で成膜しても良い。また、厳密なケミカル酸化膜ではないけれど、酸素を含む雰囲気中で紫外線（ＵＶ）を照射することによっても、ケミカル酸化膜と同様の作用を有する極薄のシリコン酸化膜を成膜することができる（図２−Ｃ参照）。
【００３５】
また、チャネルドープ工程で使用されるイオンドーピング装置での水素イオン比率が低い場合は、チャネルドープの前処理として、結晶質シリコン膜１０６表面のダングリングボンドを酸素等のＳｉ−Ｈ結合（≦７１．５kcal／mol）より結合エネルギーの大きい元素で終端させることも考えられる。
【００３６】
次に、結晶質シリコン膜１０６のｎチャネル型ＴＦＴに対応する領域を開口領域とする、チャネルドープ用マスクとなるレジストパターン１０８を形成する。その後、イオンドーピング装置を使用して、前記レジストパターン１０８をマスクに、結晶質シリコン膜１０６のｎチャネル型ＴＦＴに対応する領域にｐ型不純物であるＢ元素をドーピングし、チャネルドープを行う。チャネルドープでは、ジボラン（B2H6）ガスを水素で希釈したイオンソースが使用されている。チャネルドープは、通常、ジボラン希釈率０．０１〜１．０％、加速電圧１〜５０ｋＶ、イオン電流１０〜５００ｎＡ、ドーズ量１×１０11〜１×１０14atoms／cm2のドーピング条件で処理される。尚、本実施形態に於いては、ジボラン希釈率０．１％、加速電圧１５ｋＶ、イオン電流５０ｎＡ、ドーズ量４×１０13atoms／cm2のチャネルドープ条件でドーピング処理した（図２−Ｃ参照）。
【００３７】
次に、チャネルドープのマスクとなったレジストパターン１０８を除去する。その後、通常のフォトリソグラフィ処理とドライエッチング処理により、結晶質シリコン膜１０６をパターン形成して、ｎチャネル型ＴＦＴに対応する半導体層１０９ｎとｐチャネル型ＴＦＴに対応する半導体層１０９ｐを形成する。此処で、前記半導体層１０９ｎ，１０９ｐの表面には自然酸化膜（又はチャネルドープの前処理で成膜したケミカル酸化膜１０７）が成膜されている為、希フッ酸処理により除去する。この様にして、結晶質シリコン膜１０６から成る半導体層１０９ｎ，１０９ｐの表面を清浄化した後に、プラズマＣＶＤ法又は減圧ＣＶＤ法により、膜厚１００ｎｍのシリコン酸化膜から成るゲート絶縁膜１１０を堆積する（図２−Ｄ参照）。
【００３８】
次に、ゲート電極材料である導電性膜（膜厚４００ｎｍ）をスパッタ法又はＣＶＤ法により堆積し、通常のフォトリソグラフィ処理とドライエッチング処理によりパターン形成し、ｎチャネル型ＴＦＴに対応するゲート電極１１１ｎとｐチャネル型ＴＦＴに対応するゲート電極１１１ｐを形成する。此処で適用されるゲート電極材料としては、後工程である、半導体層１０９ｎ，１０９ｐにドーピングされる不純物イオンの活性化を兼ねたゲッタリング用の熱処理温度（５５０〜６５０℃程度）に耐え得る耐熱性材料が好ましい。耐熱性材料としては、例えばＴａ（タンタル），Ｍｏ（モリブデン），Ｔｉ（チタン），Ｗ（タングステン），Ｃｒ（クロム）等の高融点金属、及び高融点金属とシリコンの化合物である金属シリサイド、及びｎ型又はｐ型の導電性を有する多結晶シリコン等が挙げられる。尚、本実施形態では、膜厚４００ｎｍのＷ金属膜を適用している（図２−Ｅ参照）。
【００３９】
次に、ゲート電極１１１ｎ，１１１ｐをマスクに、イオンドーピング装置を使用して、ｎ型不純物であるＰ元素をドーピングする。当該イオンドーピング処理は、加速電圧１０〜１００ｋＶ、ドーズ量１×１０14〜１×１０16atoms／cm2の条件で処理される。尚、本実施形態に於いては、加速電圧８０ｋＶ、ドーズ量１．７×１０15atoms／cm2の条件でドーピング処理した。当該イオンドーピング処理により、ｎチャネル型ＴＦＴに対応する半導体層１０９ｎには、ソース領域及びドレイン領域として機能するｎ型の導電型を有する高濃度不純物領域（ｎ＋領域）１１３ｎと、チャネル領域として機能する実質的に真性な領域１１２ｎが形成される。また、ｐチャネル型ＴＦＴに対応する半導体層１０９ｐには、ｎ型の導電型を有する高濃度不純物領域（ｎ＋領域）１１３ｐと、チャネル領域として機能する実質的に真性な領域１１２ｐが形成されている（図２−Ｅ参照）。
【００４０】
次に、ｐチャネル型ＴＦＴに対応する半導体層１０９ｐの全域を開口領域とするレジストパターン１１４を形成する。その後、前記レジストパターン１１４及びｐチャネル型ＴＦＴに対応するゲート電極１１１ｐをマスクに、イオンドーピング装置を使用して、ｐ型不純物であるＢ元素をドーピングする。当該イオンドーピング処理は、加速電圧１０〜１００ｋＶ、ドーズ量２×１０14〜５×１０16atoms／cm2の条件で処理される。尚、本実施形態に於いては、加速電圧６０ｋＶ、ドーズ量２．５×１０15atoms／cm2の条件でドーピング処理した。当該イオンドーピング処理により、ｐチャネル型ＴＦＴに対応するｎ型の高濃度不純物領域１１３ｐの導電型が反転し、ソース領域及びドレイン領域として機能するｐ型の導電型を有する高濃度不純物領域（ｐ＋領域）１１５ｐが形成される（図３−Ａ参照）。
【００４１】
次に、前記レジストパターン１１４を除去した後、膜厚１００〜３００ｎｍの無機膜から成る第１の層間絶縁膜１１６を堆積する。本実施形態では、膜厚１５０ｎｍのシリコン酸窒化膜から成る第１の層間絶縁膜１１６をプラズマＣＶＤ法により堆積している。その後、半導体層１０９ｎ，１０９ｐにドーピングされた不純物元素（ｎ型不純物とｐ型不純物）の熱活性化の為、電熱炉により６００℃−１２時間の熱処理を行う。当該熱処理は不純物元素の熱活性化処理の為に行うものであるが、チャネル領域として機能する実質的に真性な領域１１２ｎ，１１２ｐに含まれる不要な触媒元素（Ｎｉ元素）のゲッタリング処理も兼ねている。この方法で製造された結晶質シリコン膜を有するＴＦＴは、チャネル領域の不要な触媒元素（Ｎｉ元素）がゲッタリングされることにより、高い電界効果移動度を有しており、またオフ電流の低下等の良好な電気特性を有している。その後、半導体層１０９ｎ，１０９ｐ表面のダングリングボンドを終端させる為、４１０℃−１時間の水素化処理を水素３％含有の窒素雰囲気中で行う（図３−Ｂ参照）。
【００４２】
次に、前記第１の層間絶縁膜１１６の上に、膜厚１〜３μmの透明な有機膜から成る第２の層間絶縁膜１１７を成膜する。本実施形態では、膜厚１．６μmのアクリル樹脂膜から成る第２の層間絶縁膜１１７を成膜している。その後、通常のフォトリソグラフィ処理とドライエッチング処理により、第２の層間絶縁膜１１７と前記第１の層間絶縁膜１１６、更には前記第１の層間絶縁膜１１６の下層に存在するゲート絶縁膜１１０にコンタクトホール１１８を形成する（図３−Ｃ参照）。
【００４３】
次に、導電性を有する膜厚２００〜８００ｎｍの金属膜を堆積する。本実施形態では、５０ｎｍ厚のＴｉ膜と５００ｎｍ厚のＡｌ−Ｔｉ合金膜の積層膜をスパッタ法により堆積する。その後、通常のフォトリソグラフィ処理とドライエッチング処理を行い、金属配線１１９を形成する。当該金属配線１１９は、前記コンタクトホール１１８を介してｎチャネル型ＴＦＴに対応するソース領域及びドレイン領域１１３ｎ、及びｐチャネル型ＴＦＴに対応するソース領域及びドレイン領域１１５ｐに各々接続されている（図３−Ｄ参照）。
【００４４】
以上の様に、触媒元素を利用した結晶質シリコン膜に対して、ケミカル酸化膜の成膜によるチャネルドープ前処理工程とチャネルドープを適用し、ＴＦＴを作製することが可能である。チャネルドープの前処理にケミカル酸化膜の成膜工程を適用する理由は、チャネルドープ時の結晶質シリコン膜のエッチングを防止する効果がある為であるが、結晶質シリコン膜表面のダングリングボンドを酸素等のＳｉ−Ｈ結合（≦７１．５kcal／mol）より結合エネルギーの大きい元素で終端させることでも、ケミカル酸化膜の成膜と同様のエッチング防止効果が期待される。尚、本実施形態では、触媒元素を利用した結晶質シリコン膜に対して、ケミカル酸化膜の成膜によるチャネルドープ前処理工程とチャネルドープを適用しているが、単なる熱処理のみ（触媒元素利用せず）により結晶化される通常の多結晶シリコン膜に対しても、勿論適用可能である。
【００４５】
〔実施形態２〕
本実施形態は、非晶質シリコン膜に対してチャネルドープするＴＦＴ作製方法の例を図４〜５に基づき具体的に記載する。此処では、チャネルドープは、ｎチャネル型ＴＦＴに対してのみ行うものとし、また、チャネルドープ後の非晶質シリコン膜結晶化工程は、触媒元素を利用して結晶化する場合について記載する。尚、ゲート絶縁膜の堆積以降の工程（実施形態１の図３に示す工程含む）については、基本的に実施形態１と同一である為、省略する。
【００４６】
先ず、ガラス基板２０１上に膜厚１００ｎｍのシリコン酸窒化膜から成る下地膜２０２をプラズマＣＶＤ法により堆積し、続けて膜厚１５〜７０ｎｍ、より好ましくは膜厚３０〜６０ｎｍの非晶質シリコン膜２０３を堆積する。本実施形態では、膜厚５０ｎｍの非晶質シリコン膜２０３をプラズマＣＶＤ法により堆積した。堆積の際、非晶質シリコン膜２０３の表面には、空気中の酸素の影響により、自然酸化膜（図示せず）が付いている。尚、本実施形態では、非晶質シリコン膜２０３を堆積したが、非晶質シリコン膜２０３以外にも、シリコンを含む非晶質半導体膜、例えばＳｉxＧｅ1-x（０＜Ｘ＜１）の形式で記載されるシリコンとゲルマニウムの化合物から成る非晶質半導体膜を適用することも可能である（図４−Ａ参照）。
【００４７】
次に、非晶質シリコン膜２０３の表面に付いている自然酸化膜（図示せず）を希フッ酸で洗浄し、非晶質シリコン膜２０３の表面を清浄化する。その後、チャネルドープの前処理として、所定時間のオゾン含有水処理により、非晶質シリコン膜２０３の表面に５ｎｍ以下の極薄のシリコン酸化膜から成るケミカル酸化膜２０４を成膜する。尚、本実施形態に於いては、ケミカル酸化膜２０４をオゾン含有水処理により成膜しているが、過酸化水素水による処理で成膜しても良い。また、厳密なケミカル酸化膜ではないけれど、酸素を含む雰囲気中で紫外線（ＵＶ）を照射することによっても、ケミカル酸化膜と同様の作用を有する極薄のシリコン酸化膜を成膜することができる（図４−Ｂ参照）。
【００４８】
また、チャネルドープ工程で使用されるイオンドーピング装置での水素イオン比率が低い場合は、チャネルドープの前処理として、非晶質シリコン膜２０３表面のダングリングボンドを酸素等のＳｉ−Ｈ結合（≦７１．５kcal／mol）より結合エネルギーの大きい元素で終端させることも考えられる。
【００４９】
次に、非晶質シリコン膜２０３のｎチャネル型ＴＦＴに対応する領域を開口領域とする、チャネルドープ用マスクとなるレジストパターン２０５を形成する。その後、イオンドーピング装置を使用して、前記レジストパターン２０５をマスクに、非晶質シリコン膜２０３のｎチャネル型ＴＦＴに対応する領域にｐ型不純物であるＢ元素をドーピングし、チャネルドープを行う。チャネルドープでは、ジボラン（B2H6）ガスを水素で希釈したイオンソースが使用されている。チャネルドープは、通常、ジボラン希釈率０．０１〜１．０％、加速電圧１〜５０ｋＶ、イオン電流１０〜５００ｎＡ、ドーズ量１×１０11〜１×１０14atoms／cm2のドーピング条件で処理される。尚、本実施形態に於いては、ジボラン希釈率０．１％、加速電圧１５ｋＶ、イオン電流５０ｎＡ、ドーズ量４×１０13atoms／cm2のチャネルドープ条件でドーピング処理した（図４−Ｂ参照）。
【００５０】
次に、チャネルドープのマスクとなったレジストパターン２０５を除去する。その後、非晶質シリコン膜２０３の表面を清浄化する為、希フッ酸処理により洗浄する。その後、所定時間のオゾン含有水処理により、非晶質シリコン膜２０３の表面に極薄のシリコン酸化膜から成るケミカル酸化膜２０６を成膜する。このケミカル酸化膜２０６は、後にスピン塗布法により添加される触媒元素溶液であるＮｉ水溶液の濡れ性改善を図る為に行われる。尚、本実施形態に於いては、ケミカル酸化膜２０６は、オゾン含有水処理により成膜しているが、過酸化水素水による処理で成膜しても構わない（図４−Ｃ参照）。
【００５１】
次に、触媒元素溶液であるＮｉ水溶液をスピン塗布法により、非晶質シリコン膜２０３（厳密にはケミカル酸化膜２０６）の全面に添加する。Ｎｉ水溶液のＮｉ濃度は、重量換算で０．１〜５０ｐｐｍ、より好ましくは１〜３０ｐｐｍ程度の濃度範囲が好適である。本実施形態では、Ｎｉ濃度が１０ｐｐｍのＮｉ水溶液をスピン塗布法により添加した。スピン塗布の際、基板を回転して、余分なＮｉ水溶液を吹き飛ばして除去し、非晶質シリコン膜２０３（厳密にはケミカル酸化膜２０６）の全面に極薄のＮｉ含有層２０７を成膜する（図４−Ｃ参照）。
【００５２】
次に、専用の熱処理炉を使用して、窒素雰囲気中で非晶質シリコン膜２０３を熱処理する。本実施形態に於いては、実施形態１と同様に、プラズマＣＶＤ法で膜厚５０ｎｍの非晶質シリコン膜２０３を堆積している為、５５０℃−４時間の熱処理を行うことにより、縦成長法により結晶質シリコン膜２０８を成膜した。その後、得られた結晶質シリコン膜２０８の結晶性を改善させる為、結晶質シリコン膜２０８に対しレーザー照射を行う。当該レーザー照射により、結晶質シリコン膜２０８の結晶性は大幅に改善されている。本実施例では、パルス発振型のＫｒＦエキシマレーザー（波長２４８ｎｍ）を適用している。このエキシマレーザーは結晶質シリコン膜２０８の結晶性の改善のみでなく、Ｎｉ元素が非常に移動し易い状態となる為、ゲッタリング源によるゲッタリング効率の向上という作用もある（図４−Ｃ参照）。
【００５３】
次に、通常のフォトリソグラフィ処理とドライエッチング処理により、結晶質シリコン膜２０８をパターン形成して、ｎチャネル型ＴＦＴに対応する半導体層２０９ｎとｐチャネル型ＴＦＴに対応する半導体層２０９ｐを形成する。その後、前記半導体層２０９ｎ，２０９ｐの表面を清浄化する為、希フッ酸処理により洗浄する。半導体層２０９ｎ，２０９ｐの表面を清浄化した後に、プラズマＣＶＤ法又は減圧ＣＶＤ法により、膜厚１００ｎｍのシリコン酸化膜から成るゲート絶縁膜２１０を堆積する。尚、これ以降のＴＦＴ作製工程については、実施形態１と同じである為、省略する（図４−Ｄ参照）。
【００５４】
［ＴＦＴの電気特性評価］
実施形態２のＴＦＴ作製工程に基づき、ｎチャネル型ＴＦＴを実際に試作し、電気特性の評価を行った。此処では、電気特性の評価結果について記載する。
【００５５】
図５はｎチャネル型ＴＦＴのＩD−ＶG（電流−電圧）特性データーで、８個のｎチャネル型ＴＦＴを半導体測定装置（４１５５Ｂ）で測定したものである。図５−Ａは極薄のシリコン酸化膜から成るケミカル酸化膜の成膜工程が有る場合のデーターで、図５−Ｂはケミカル酸化膜の成膜工程が無い場合のデーターである。尚、測定したｎチャネル型ＴＦＴのチャネル長（Ｌ）とチャネル幅（Ｗ）は、Ｌ＝７．３μmとＷ＝２００μmである。
【００５６】
図５から判る様に、ケミカル酸化膜成膜が有る場合には、ＩD−ＶG特性のｎチャネル型ＴＦＴ毎のばらつきが小さいのに対し、ケミカル酸化膜成膜が無い場合には、ＩD−ＶG特性のばらつきが大きい結果が得られた。ＩD−ＶG特性ばらつきの原因としては、チャネルドープ時に非晶質シリコン膜が水素イオンでエッチングされ、非晶質シリコン膜の薄膜化が進行し、コンタクト抵抗のばらつきが起こる為と考えられる。
【００５７】
上記のＩD−ＶG特性評価結果より、極薄のシリコン酸化膜から成るケミカル酸化膜は、チャネルドープの保護膜として全く問題のないことが認められた。
【００５８】
以上の様に、非晶質シリコン膜に対して、ケミカル酸化膜成膜によるチャネルドープ前処理工程とチャネルドープを適用し、優れた電気特性を有するＴＦＴを作製することが可能である。
【００５９】
【実施例】
〔実施例１〕
本実施例は、非晶質シリコン膜に対しケミカル酸化膜を成膜するチャネルドープ前処理工程をアクティブマトリクス型液晶表示装置の製造工程に適用した例であり、図６〜１０に基づき具体的に記載する。また、チャネルドープ後の非晶質シリコン膜の結晶化工程は、触媒元素を利用して結晶化する場合を記載する。
【００６０】
先ず、ガラス基板３０１上にプラズマＣＶＤ法により、各々組成比の異なる第１層目のシリコン酸窒化膜３０２ａを５０ｎｍと第２層目のシリコン酸窒化膜３０２ｂを１００ｎｍの膜厚で堆積し、下地膜３０２を堆積する。尚、此処で用いるガラス基板３０１としては、石英ガラスまたはバリウムホウケイ酸ガラスまたはアルミノホウケイ酸ガラス等が有る。次に前記下地膜３０２（３０２ａと３０２ｂ）上に、プラズマＣＶＤ法により、非晶質シリコン膜３０３ａを５５ｎｍの膜厚で堆積する。堆積の際、非晶質シリコン膜３０３ａの表面は、処理雰囲気中に混入した空気中の酸素の影響により極薄の自然酸化膜（図示せず）が付いている。尚、本実施例ではプラズマＣＶＤ法で非晶質シリコン膜３０３ａを堆積しているが、減圧ＣＶＤ法で堆積しても構わない（図６−Ａ参照）。
【００６１】
また、非晶質シリコン膜３０３ａの堆積に於いては、空気中に存在する炭素，酸素及び窒素が混入する可能性がある。これらの不純物ガスの混入は、最終的に得られるＴＦＴ特性の劣化を引き起こすことが経験的に知られており、このことから前記不純物ガスの混入は結晶化の阻害要因として作用すると本発明者らは認識している。従って、前記不純物ガスの混入は徹底的に排除することが好ましく、具体的な濃度範囲としては、炭素及び窒素の場合は共に５×１０17atoms／cm3以下とし、酸素の場合は１×１０18atoms／cm3以下とするのが好ましい（図６−Ａ参照）。
【００６２】
次に、非晶質シリコン膜３０３ａの表面に付いている自然酸化膜（図示せず）を希フッ酸で洗浄し、非晶質シリコン膜３０３ａの表面を清浄化する。その後、チャネルドープの前処理として、所定時間のオゾン含有水処理により、非晶質シリコン膜３０３ａの表面に５ｎｍ以下の極薄のシリコン酸化膜から成るケミカル酸化膜３０４を成膜する。尚、本実施例に於いては、ケミカル酸化膜３０４をオゾン含有水処理により成膜しているが、過酸化水素水による処理で成膜しても良い。また、厳密なケミカル酸化膜ではないけれど、酸素を含む雰囲気中で紫外線（ＵＶ）を照射することによっても、ケミカル酸化膜と同様の作用を有する極薄のシリコン酸化膜を成膜することができる（図６−Ａ参照）。
【００６３】
また、チャネルドープ工程で使用されるイオンドーピング装置での水素イオン比率が低い場合は、チャネルドープの前処理として、非晶質シリコン膜３０３ａ表面のダングリングボンドを酸素等のＳｉ−Ｈ結合（≦７１．５kcal／mol）より結合エネルギーの大きい元素で終端させることも考えられる。
【００６４】
次に、非晶質シリコン膜３０３ａのｎチャネル型ＴＦＴ４０１，４０３に対応する領域と画素ＴＦＴ４０４に対応する領域を開口領域とする、チャネルドープ用マスクとなるレジストパターン３０５〜３０８を形成する。その後、イオンドーピング装置を使用して、前記レジストパターン３０５〜３０８をマスクにｐ型不純物であるＢ元素をドーピングし、第１のイオンドーピング処理であるチャネルドープを行う。チャネルドープでは、ジボラン（B2H6）ガスを水素で希釈したイオンソースが使用されている。チャネルドープは、通常、ジボラン希釈率０．０１〜１．０％、加速電圧１〜５０ｋＶ、イオン電流１０〜５００ｎＡ、ドーズ量１×１０11〜１×１０14atoms／cm2のドーピング条件で処理される。尚、本実施例に於いては、ジボラン希釈率０．１％、加速電圧１５ｋＶ、イオン電流５０ｎＡ、ドーズ量４×１０13atoms／cm2のチャネルドープ条件でドーピング処理した（図６−Ａ参照）。
【００６５】
次に、チャネルドープのマスクとなったレジストパターン３０５〜３０８を除去する。その後、非晶質シリコン膜３０３ａの表面を清浄化する為、希フッ酸処理により洗浄する。その後、所定時間のオゾン含有水処理により、非晶質シリコン膜３０３ａの表面に極薄のシリコン酸化膜から成るケミカル酸化膜（図示せず）を成膜する。このケミカル酸化膜（図示せず）は、後にスピン塗布法により添加される触媒元素溶液であるＮｉ水溶液の濡れ性改善を図る為に行われる。尚、本実施例に於いては、ケミカル酸化膜（図示せず）は、オゾン含有水処理により成膜しているが、過酸化水素水による処理成膜しても構わない（図６−Ｂ参照）。
【００６６】
次に、非晶質シリコン膜３０３ａの全面に、結晶化の助長作用を有する触媒元素溶液であるＮｉ水溶液を添加する。具体的には、Ｎｉ化合物であるニッケル酢酸塩を純水に溶解し、重量換算で１０ｐｐｍの濃度に調整したＮｉ水溶液をスピン処理法により添加する（図６−Ｂ参照）。
【００６７】
次に、非晶質シリコン膜３０３ａ中の含有水素量を５atom％以下に制御する為、当該基板を電熱炉内の窒素雰囲気中で４５０℃−１時間の条件で熱処理し、非晶質シリコン膜３０３ａ中の含有水素の脱水素化処理を行う（図６−Ｂ参照）。
【００６８】
次に、電熱炉に於いて、５５０℃−４時間の条件で熱処理することにより、非晶質シリコン膜３０３ａの結晶化を行い、結晶質シリコン膜３０３ｂを成膜する。その後、得られた結晶質シリコン膜３０３ｂの結晶性を改善させる為、結晶質シリコン膜３０３ｂに対しレーザー照射を行う。当該レーザー照射により、結晶質シリコン膜３０３ｂの結晶性は大幅に改善される。本実施例では、パルス発振型のＫｒＦエキシマレーザー（波長２４８ｎｍ）を適用している。このエキシマレーザーは結晶質シリコン膜３０３ｂの結晶性の改善のみでなく、Ｎｉ元素が非常に移動し易い状態となる為、ゲッタリング源によるゲッタリング効率の向上という作用も有している（図６−Ｂ参照）。
【００６９】
次に、通常のフォトリソグラフィ処理及びドライエッチング処理により、結晶質シリコン膜３０３ｂをパターン形成し、ＴＦＴのチャネル領域及びソース領域及びドレイン領域と成る半導体層３０９〜３１３を形成する（図７−Ａ参照）。
【００７０】
次に、前記半導体層３０９〜３１３を覆う様に、プラズマＣＶＤ法により膜厚１００ｎｍのシリコン酸窒化膜から成るゲート絶縁膜３１４を堆積する。尚、ゲート絶縁膜３１４の堆積の際、半導体層３０９〜３１３の表面を清浄化する為、希フッ酸処理により洗浄する。その後、ゲート絶縁膜３１４上にゲート電極材料である導電性膜をスパッタ法又はＣＶＤ法により堆積する。此処で適用されるゲート電極材料としては、後の不純物元素の活性化を兼ねたゲッタリング用の熱処理温度（５５０〜６５０℃程度）に耐え得る耐熱性材料が好ましい。耐熱性材料としては、例えばＴａ（タンタル），Ｍｏ（モリブデン），Ｔｉ（チタン），Ｗ（タングステン），Ｃｒ（クロム）等の高融点金属、及び高融点金属とシリコンの化合物である金属シリサイド、及びｎ型又はｐ型の導電型を有する多結晶シリコン等が挙げられる。尚、本実施例では、膜厚４００ｎｍのＷ膜から成るゲート電極膜３１５をスパッタ法により堆積した（図７−Ｂ参照）。
【００７１】
上記構造の基板上に、ゲート電極形成用のフォトリソグラフィ処理とドライエッチング処理を行うことにより、ゲート電極３２２〜３２５と保持容量用電極３２６とソース配線として機能する電極３２７を形成する。ドライエッチングの後、ゲート電極３２２〜３２５上にはドライエッチングのマスクであるレジストパターン３１６〜３１９が残膜し、同様に保持容量用電極３２６上にレジストパターン３２０とソース配線として機能する電極３２７上にレジストパターン３２１が残膜している。尚、ドライエッチングに伴い、下地のシリコン酸窒化膜から成るゲート絶縁膜３１４は膜減りにより、ゲート絶縁膜３２８の形状に変形している（図８−Ａ参照）。
【００７２】
次に、レジストパターン３１６〜３２１を残した状態で、ゲート電極３２２〜３２５と保持容量用電極３２６をマスクに、イオンドーピング装置を用いて、第２のイオンドーピング処理である低濃度ｎ型不純物のドーピングを行う。当該イオンドーピング処理は、ｎ型不純物であるＰ元素を用い、加速電圧１０〜１００ｋＶ、ドーズ量３×１０12〜３×１０13atoms／cm2の条件で処理される。この第２のイオンドーピング処理により、ゲート電極３２２〜３２５と保持容量用電極３２６の外側に対応する半導体層３０９〜３１３に、ｎ型不純物の低濃度不純物領域（ｎ−領域）３３４〜３３８が形成される。同時に、ゲート電極３２２〜３２５の真下には、ＴＦＴのチャネルとして機能する実質的に真性な領域３２９〜３３２が形成される。また、保持容量用電極３２６の真下の半導体層３１３には、当該領域がＴＦＴ形成領域でなく、保持容量４０５の形成領域である為、容量形成用電極の片側として機能する真性な領域３３３が形成される（図８−Ａ参照）。
【００７３】
次に、当該基板を専用の剥離液で洗浄することにより、ドライエッチングのマスクとなったレジストパターン３１６〜３２１を除去する。除去した後、駆動回路４０６に於けるｎチャネル型ＴＦＴ４０１，４０３と画素領域４０７に於ける画素ＴＦＴ４０４をＬＤＤ構造にする為、当該領域に存在するゲート電極３２２，３２４〜３２５を被覆する様に、第３のイオンドーピング処理のマスクとなるｎ＋領域形成用のレジストパターン３３９〜３４１を形成する。そして、第３のイオンドーピング処理である高濃度ｎ型不純物のドーピングを行う。当該イオンドーピング処理は、加速電圧１０〜１００ｋＶ、ドーズ量１×１０14〜１×１０16atoms／cm2の条件でドーピング処理される。尚、本実施形態に於いては、加速電圧８０ｋＶ、ドーズ量１．７×１０15atoms／cm2の条件でドーピング処理した。当該イオンドーピング処理により、前記レジストパターン３３９〜３４１の外側領域に対応する半導体層３０９，３１１〜３１２にｎ型不純物の高濃度不純物領域（ｎ＋領域）３４２，３４４〜３４５が形成される。この高濃度不純物領域（ｎ＋領域）３４２，３４４〜３４５の形成に伴い、既に形成した低濃度不純物領域（ｎ−領域）３３４，３３６〜３３７は、高濃度不純物領域（ｎ＋領域）３４２，３４４〜３４５と低濃度不純物領域（ｎ−領域）３４７〜３４９に分離され、ＬＤＤ構造となるソース領域及びドレイン領域が形成される（図８−Ｂ参照）。
【００７４】
この際、ＬＤＤ構造形成領域以外の領域である駆動回路４０６のｐチャネル型ＴＦＴ４０２の領域と画素領域４０７の保持容量４０５の領域に於いては、ゲート電極３２３と保持容量用電極３２６をマスクに各々イオンドーピングされる為、ゲート電極３２３の外側領域に対応する半導体層３１０にｎ型不純物の高濃度不純物領域（ｎ＋領域）３４３が形成され、保持容量用電極３２６の外側領域に対応する半導体層３１３にもｎ型不純物の高濃度不純物領域（ｎ＋領域）３４６が形成されている（図８−Ｂ参照）。
【００７５】
次に、通常のフォトリソグラフィ処理により、ｐチャネル型ＴＦＴ４０２に対応する半導体層３１０の領域と保持容量４０５に対応する半導体層３１３の領域を開口領域とするレジストパターン３５０〜３５２を形成する。その後、前記レジストパターン３５０〜３５２をマスクに、イオンドーピング装置を用いて、第４のイオンドーピング処理である高濃度ｐ型不純物のドーピングを行う。当該イオンドーピング処理により、ｐチャネル型ＴＦＴ４０２に対応する半導体層３１０には、ゲート電極３２３をマスクにｐ型不純物であるＢ元素がイオン注入される。この結果、ゲート電極３２３の外側領域に対応する半導体層３１０に、ｐ型の導電型を有する高濃度不純物領域（ｐ＋領域）３５３が形成される。前記高濃度不純物領域（ｐ＋領域）３５３には、既にｎ型不純物であるＰ元素がドーピングされているが、Ｂ元素のドーズ量が２．５×１０15atoms／cm2となる様に高濃度にドーピングされる為、ｐ型の導電型を有し、ソース領域及びドレイン領域として機能する高濃度不純物領域（ｐ＋領域）３５３が形成される。また、保持容量４０５の形成領域に於いても、保持容量用電極３２６の外側領域に対応する半導体層３１３にｐ型の導電型を有する高濃度不純物領域（ｐ＋領域）３５４が同様に形成される（図９−Ａ参照）。
【００７６】
次に、前記レジストパターン３５０〜３５２を除去した後、膜厚１５０ｎｍのシリコン酸窒化膜から成る第１の層間絶縁膜３５５をプラズマＣＶＤ法により堆積する。その後、半導体層３０９〜３１３にドーピングされた不純物イオン（Ｐ元素とＢ元素）の熱活性化の為、電熱炉に於いて、６００℃−１２時間の熱処理を行う。当該熱処理は不純物イオンの熱活性化処理の為に行うものであるが、チャネル領域として機能する実質的に真性な領域３２９〜３３２及び容量形成用電極の片側として機能する真性な領域３３３に存在するＮｉ元素を前記不純物イオンによりゲッタリングする目的も兼ねている。尚、前記熱活性化処理を第１の層間絶縁膜３５５の堆積前に行っても良いが、ゲート電極等の配線材料の耐熱性が弱い場合は、第１の層間絶縁膜３５５の堆積後に行う方が好ましい。その後、半導体層３０９〜３１３のダングリングボンドを終端させる為、４１０℃−１時間の水素化処理を水素３％含有の窒素雰囲気中で行う（図９−Ｂ参照）。
【００７７】
次に、前記第１の層間絶縁膜３５５の上に、膜厚１．６μmのアクリル樹脂膜から成る第２の層間絶縁膜３５６を成膜する。その後、通常のフォトリソグラフィ処理とドライエッチング処理により、第２の層間絶縁膜３５６と第１の層間絶縁膜３５５、更に下層膜であるゲート絶縁膜３２８を貫通する様に、コンタクトホールを形成する。この際、コンタクトホールは、ソース配線として機能する電極３２７及び高濃度不純物領域３４２，３４４〜３４５，３５３〜３５４と接続する様に形成される（図１０−Ａ参照）。
【００７８】
次に、駆動回路４０６の高濃度不純物領域３４２，３４４，３５３と電気的に接続する様に、導電性の金属配線３５７〜３６２を形成する。また、画素領域４０７の接続電極３６３，３６５〜３６６とゲート配線３６４を同じ導電性材料で形成する。本実施例では、金属配線３５７〜３６２、接続電極３６３，３６５〜３６６及びゲート配線３６４の構成材料として、膜厚５０ｎｍのＴｉ膜と膜厚５００ｎｍのＡｌ−Ｔｉ合金膜の積層膜を適用している。そして、接続電極３６３は、不純物領域３４５とソース配線として機能する電極３２７とを電気的に接続する様に形成されている。接続電極３６５は、画素ＴＦＴ４０４の不純物領域３４５と電気的に接続する様に形成されており、接続電極３６６は保持容量４０５の不純物領域３５４と電気的に接続する様に形成されている。また、ゲート配線３６４は、画素ＴＦＴ４０４の複数のゲート電極３２５を電気的に接続する様に形成されている。その後、膜厚８０〜１２０ｎｍのＩＴＯ（Indium-Ti-Oxide）等の透明導電膜を堆積した後、フォトリソグラフィ処理とエッチング処理により、画素電極３６７を形成する。画素電極３６７は、接続電極３６５を介して、画素ＴＦＴ４０４のソース領域及びドレイン領域である不純物領域３４５と電気的に接続されており、更に接続電極３６６を介して、保持容量４０５の不純物領域３５４とも電気的に接続されている（図１０−Ｂ参照）。
【００７９】
以上の様に、ＬＤＤ構造のｎチャネル型ＴＦＴとシングルドレイン構造のｐチャネル型ＴＦＴを有するアクティブマトリクス型液晶表示装置の製造工程に、ケミカル酸化膜成膜によるチャネルドープ前処理工程を適用することが可能である。尚、チャネルドープ前処理工程に於けるケミカル酸化膜の適用は、チャネルドープ工程での処理能力の増強及び生産原価の低減に有利である。
【００８０】
〔実施例２〕
本発明は、ＴＦＴで回路構成される半導体装置の作製方法に関するものであり、様々なアクティブマトリクス型の半導体表示装置、例えば液晶表示装置及びＥＬ表示装置の製造に本発明を適用することが可能である。従って、本発明は、様々な分野のアクティブマトリクス型の半導体表示装置（液晶表示装置及びＥＬ表示装置）を組み込んだ電子機器の製造）に適用可能であり、此処では電子機器の具体例を図１１〜１３に基づき記載する。尚、電子機器としては、ビデオカメラとデジタルカメラとプロジェクター（リア型またはフロント型）とヘッドマウントディスプレイ（ゴーグル型ディスプレイ）とゲーム機とカーナビゲーションとパーソナルコンピュータと携帯情報端末（モバイルコンピュータ，携帯電話，電子書籍等）等が挙げられる。
【００８１】
図１１−Ａは、本体１００１と映像入力部１００２と表示装置１００３とキーボード１００４で構成されたパーソナルコンピューターである。本発明を表示装置１００３及び他の回路に適用することができる。
【００８２】
図１１−Ｂはビデオカメラであり、本体１１０１と表示装置１１０２と音声入力部１１０３と操作スイッチ１１０４とバッテリー１１０５と受像部１１０６で構成される。本発明を表示装置１１０２及び他の回路に適用することができる。
【００８３】
図１１−Ｃはモバイルコンピュータ（モービルコンピュータ）であり、本体１２０１とカメラ部１２０２と受像部１２０３と操作スイッチ１２０４と表示装置１２０５で構成される。本発明を表示装置１２０５及び他の回路に適用することができる。
【００８４】
図１１−Ｄはゴーグル型ディスプレイであり、本体１３０１と表示装置１３０２とアーム部１３０３で構成される。本発明を表示装置１３０２及び他の回路に適用することができる。
【００８５】
図１１−Ｅはプログラムを記録した記録媒体（以下、記録媒体と略記）に用いるプレーヤーであり、本体１４０１と表示装置１４０２とスピーカー部１４０３と記録媒体１４０４と操作スイッチ１４０５で構成される。尚、この装置は記録媒体としてＤＶＤ及びＣＤ等が用いられ、音楽鑑賞またはゲームまたはインターネットに利用可能である。本発明を表示装置１４０２及び他の回路に適用することができる。
【００８６】
図１１−Ｆは携帯電話であり、表示用パネル１５０１と操作用パネル１５０２と接続部１５０３と表示部１５０４と音声出力部１５０５と操作キー１５０６と電源スイッチ１５０７と音声入力部１５０８とアンテナ１５０９で構成される。表示用パネル１５０１と操作用パネル１５０２は、接続部１５０３で接続されている。表示用パネル１５０１の表示部１５０４が設置されている面と操作用パネル１５０２の操作キー１５０６が設置されている面との角度θは、接続部１５０３に於いて任意に変えることができる。本発明を表示部１５０４に適用することができる。
【００８７】
図１２−Ａはフロント型プロジェクターであり、光源光学系及び表示装置１６０１とスクリーン１６０２で構成される。本発明を表示装置１６０１及び他の回路に適用することができる。
【００８８】
図１２−Ｂはリア型プロジェクターであり、本体１７０１と光源光学系及び表示装置１７０２とミラー１７０３〜１７０４とスクリーン１７０５で構成される。本発明を表示装置１７０２及び他の回路に適用することができる。
【００８９】
尚、図１２−Ｃは、図１２−Ａの光源光学系及び表示装置１６０１と図１２−Ｂの光源光学系及び表示装置１７０２に於ける構造の一例を示した図である。光源光学系及び表示装置１６０１，１７０２は、光源光学系１８０１とミラー１８０２，１８０４〜１８０６とダイクロイックミラー１８０３と光学系１８０７と表示装置１８０８と位相差板１８０９と投射光学系１８１０で構成される。投射光学系１８１０は、投射レンズを備えた複数の光学レンズで構成される。この構成は、表示装置１８０８を３個使用している為、三板式と呼ばれている。また同図の矢印で示した光路に於いて、実施者は光学レンズ及び偏光機能を有するフィルムまたは位相差を調整する為のフィルムまたはＩＲフィルム等を適宜に設けても良い。
【００９０】
図１２−Ｄは、図１２−Ｃに於ける光源光学系１８０１の構造の一例を示した図である。本実施例に於いては、光源光学系１８０１はリフレクター１８１１と光源１８１２とレンズアレイ１８１３〜１８１４と偏光変換素子１８１５と集光レンズ１８１６で構成される。尚、同図に示した光源光学系は一例であり、この構成に限定されない。例えば、実施者は光源光学系に光学レンズ及び偏光機能を有するフィルムまたは位相差を調整するフィルムまたはＩＲフィルム等を適宜に設けても良い。
【００９１】
次の図１３−Ａは、単板式の例を示したものである。同図に示した光源光学系及び表示装置は、光源光学系１９０１と表示装置１９０２と投射光学系１９０３と位相差板１９０４で構成される。投射光学系１９０３は、投射レンズを備えた複数の光学レンズで構成される。同図に示した光源光学系及び表示装置は図１２−Ａと図１２−Ｂに於ける光源光学系及び表示装置１６０１，１７０２に適用できる。また光源光学系１９０１は図１２−Ｄに示した光源光学系を用いれば良い。尚、表示装置１９０２にはカラーフィルター（図示しない）が設けられており、表示映像をカラー化している。
【００９２】
図１３−Ｂに示した光源光学系及び表示装置は、図１３−Ａの応用例であり、カラーフィルターを設ける代わりに、ＲＧＢの回転カラーフィルター円板１９０５を用いて表示映像をカラー化している。同図に示した光源光学系及び表示装置は図１２−Ａと図１２−Ｂに於ける光源光学系及び表示装置１６０１，１７０２に適用できる。
【００９３】
図１３−Ｃに示した光源光学系及び表示装置は、カラーフィルターレス単板式と呼ばれている。この方式は、表示装置１９１６にマイクロレンズアレイ１９１５を設け、ダイクロイックミラー（緑）１９１２とダイクロイックミラー（赤）１９１３とダイクロイックミラー（青）１９１４を用いて表示映像をカラー化している。投射光学系１９１７は、投射レンズを備えた複数の光学レンズで構成される。同図に示した光源光学系及び表示装置は、図１２−Ａと図１２−Ｂに於ける光源光学系及び表示装置１６０１，１７０２に適用できる。また光源光学系１９１１としては、光源の他に結合レンズ及びコリメーターレンズを用いた光学系を用いれば良い。
【００９４】
以上の様に、本発明の半導体装置の作製方法は、その適用範囲が極めて広く、本発明は様々な分野のアクティブマトリクス型の液晶表示装置及びＥＬ表示装置を組み込んだ電子機器に適用可能である。
【００９５】
【発明の効果】
本発明は、ＴＦＴで回路構成される半導体装置の作製方法に関し、特にＴＦＴ活性層等のシリコン系半導体膜へ不純物イオンをドーピングする際の前処理に関するもので、以下の効果を有している。
【００９６】
（効果１）イオンドーピング工程の前処理として、ケミカル酸化膜成膜等の簡便な前処理工程を適用することにより、イオンドーピング工程全体のスループットの向上に有効である。
（効果２）イオンドーピング工程の前処理に高価格なプラズマＣＶＤ装置や減圧ＣＶＤ装置が不要となる為、生産原価の低減に有効である。
【図面の簡単な説明】
【図１】 非晶質シリコン残膜厚のドーズ量依存性を示す実験データーである。
【図２】 ＴＦＴの作製工程を示す断面図である。
【図３】 ＴＦＴの作製工程を示す断面図である。
【図４】 ＴＦＴの作製工程を示す断面図である。
【図５】 ｎチャネル型ＴＦＴのＩD−ＶG（電流−電圧）特性データーである。
【図６】 アクティブマトリクス型液晶表示装置の製造工程を示す断面図である。
【図７】 アクティブマトリクス型液晶表示装置の製造工程を示す断面図である。
【図８】 アクティブマトリクス型液晶表示装置の製造工程を示す断面図である。
【図９】 アクティブマトリクス型液晶表示装置の製造工程を示す断面図である。
【図１０】アクティブマトリクス型液晶表示装置の製造工程を示す断面図である。
【図１１】半導体表示装置を組み込んだ電子機器の例を示す装置概略図である。
【図１２】半導体表示装置を組み込んだ電子機器の例を示す装置概略図である。
【図１３】半導体表示装置を組み込んだ電子機器の例を示す装置概略図である。
Claims (18)
- 絶縁性基板上にシリコンを含む半導体膜を成膜し、
前記半導体膜の表面にケミカル酸化膜を成膜し、
前記半導体膜に対して不純物イオンをイオンドーピング法を用いてドーピングすることを特徴とする半導体装置の作製方法。 - 絶縁性基板上にシリコンを含む半導体膜を成膜し、
前記半導体膜をオゾン含有水で処理することによって前記半導体膜の表面に酸化膜を成膜し、
前記半導体膜に対して不純物イオンをイオンドーピング法を用いてドーピングすることを特徴とする半導体装置の作製方法。 - 絶縁性基板上にシリコンを含む半導体膜を成膜し、
前記半導体膜を過酸化水素水で処理することによって前記半導体膜の表面に酸化膜を成膜し、
前記半導体膜に対して不純物イオンをイオンドーピング法を用いてドーピングすることを特徴とする半導体装置の作製方法。 - 絶縁性基板上にシリコンを含む半導体膜を成膜し、
前記半導体膜に酸素を含む雰囲気中で紫外線を照射することによって前記半導体膜の表面に酸化膜を成膜し、
前記半導体膜に対して不純物イオンをイオンドーピング法を用いてドーピングすることを特徴とする半導体装置の作製方法。 - 請求項１乃至請求項４のいずれか一項において、
前記シリコンを含む半導体膜として、非晶質半導体膜を成膜することを特徴とする半導体装置の作製方法。 - 請求項１乃至請求項５のいずれか一項において、
前記シリコンを含む半導体膜として、非晶質半導体膜を成膜し、前記非晶質半導体膜を熱処理して多結晶半導体膜を成膜することを特徴とする半導体装置の作製方法。 - 請求項１乃至請求項５のいずれか一項において、
前記シリコンを含む半導体膜として、非晶質半導体膜を成膜し、前記非晶質半導体膜に結晶化の助長作用を有する触媒元素を添加し、前記非晶質半導体膜を熱処理して結晶質半導体膜を成膜することを特徴とする半導体装置の作製方法。 - 請求項７において、
前記触媒元素として、Ｆｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選択された少なくとも一つの元素を添加することを特徴とする半導体装置の作製方法。 - 請求項１乃至請求項８のいずれか一項において、
前記不純物イオンとして、イオン源に水素を含む材料を使用することを特徴とする半導体装置の作製方法。 - 請求項１乃至請求項９のいずれか一項において、
前記不純物イオンをイオンドーピング法を用いてドーピングすることによりチャネルドープを行うことを特徴とする半導体装置の作製方法。 - 絶縁性基板上にシリコンを含む非晶質半導体膜を成膜し、
前記非晶質半導体膜の表面にケミカル酸化膜を成膜し、
前記非晶質半導体膜に対して不純物イオンをイオンドーピング法を用いてドーピングし、
前記非晶質半導体膜を熱処理して多結晶半導体膜を形成し、
前記多結晶半導体膜をパターニングすることによってＴＦＴのチャネル領域、ソース領域及びドレイン領域となる半導体層を形成し、
前記半導体層上にゲート絶縁膜を介してゲート電極を形成し、
前記ゲート電極をマスクとして、前記半導体層に不純物イオンをイオンドーピング法を用いてドーピングすることを特徴とする半導体装置の作製方法。 - 絶縁性基板上にシリコンを含む非晶質半導体膜を成膜し、
前記非晶質半導体膜を熱処理して多結晶半導体膜を形成し、
前記多結晶半導体膜の表面にケミカル酸化膜を成膜し、
前記多結晶半導体膜に対して不純物イオンをイオンドーピング法を用いてドーピングし、
前記多結晶半導体膜をパターニングすることによってＴＦＴのチャネル領域、ソース領域及びドレイン領域となる半導体層を形成し、
前記半導体層上にゲート絶縁膜を介してゲート電極を形成し、
前記ゲート電極をマスクとして、前記半導体層に不純物イオンをイオンドーピング法を用いてドーピングすることを特徴とする半導体装置の作製方法。 - 絶縁性基板上にシリコンを含む非晶質半導体膜を成膜し、
前記非晶質半導体膜の表面にケミカル酸化膜を成膜し、
前記非晶質半導体膜に対して不純物イオンをイオンドーピング法を用いてドーピングし、
前記非晶質半導体膜に結晶化の助長作用を有する触媒元素を添加し、熱処理により結晶質半導体膜を形成し、
前記結晶質半導体膜をパターニングすることによってＴＦＴのチャネル領域、ソース領域及びドレイン領域となる半導体層を形成し、
前記半導体層上にゲート絶縁膜を介してゲート電極を形成し、
前記ゲート電極をマスクとして、前記半導体層に不純物イオンをイオンドーピング法を用いてドーピングすることを特徴とする半導体装置の作製方法。 - 絶縁性基板上にシリコンを含む非晶質半導体膜を成膜し、
前記非晶質半導体膜に結晶化の助長作用を有する触媒元素を添加し、熱処理により結晶質半導体膜を形成し、
前記結晶質半導体膜の表面にケミカル酸化膜を成膜し、
前記結晶質半導体膜に対して不純物イオンをイオンドーピング法を用いてドーピングし、
前記結晶質半導体膜をパターニングすることによってＴＦＴのチャネル領域、ソース領域及びドレイン領域となる半導体層を形成し、
前記半導体層上にゲート絶縁膜を介してゲート電極を形成し、
前記ゲート電極をマスクとして、前記半導体層に不純物イオンをイオンドーピング法を用いてドーピングすることを特徴とする半導体装置の作製方法。 - 請求項１３または請求項１４において、
前記触媒元素として、Ｆｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選択された少なくとも一つの元素を添加することを特徴とする半導体装置の作製方法。 - 請求項１１乃至請求項１５のいずれか一項において、
前記ケミカル酸化膜は、前記半導体膜をオゾン含有水で処理することによって成膜されることを特徴とする半導体装置の作製方法。 - 請求項１１乃至請求項１５のいずれか一項において、
前記ケミカル酸化膜は、前記半導体膜を過酸化水素水で処理することによって成膜されることを特徴とする半導体装置の作製方法。 - 請求項１１乃至請求項１５のいずれか一項において、
前記ケミカル酸化膜は、前記半導体膜に酸素を含む雰囲気中で紫外線を照射することによって成膜されることを特徴とする半導体装置の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002019256A JP3942902B2 (ja) | 2001-01-26 | 2002-01-28 | 半導体装置の作製方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001-19293 | 2001-01-26 | ||
| JP2001019293 | 2001-01-26 | ||
| JP2002019256A JP3942902B2 (ja) | 2001-01-26 | 2002-01-28 | 半導体装置の作製方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002313809A JP2002313809A (ja) | 2002-10-25 |
| JP2002313809A5 JP2002313809A5 (ja) | 2005-08-04 |
| JP3942902B2 true JP3942902B2 (ja) | 2007-07-11 |
Family
ID=26608391
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002019256A Expired - Lifetime JP3942902B2 (ja) | 2001-01-26 | 2002-01-28 | 半導体装置の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3942902B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050287307A1 (en) * | 2004-06-23 | 2005-12-29 | Varian Semiconductor Equipment Associates, Inc. | Etch and deposition control for plasma implantation |
| JP2007294082A (ja) * | 2006-03-31 | 2007-11-08 | Semiconductor Energy Lab Co Ltd | Ｎａｎｄ型不揮発性メモリのデータ消去方法 |
-
2002
- 2002-01-28 JP JP2002019256A patent/JP3942902B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002313809A (ja) | 2002-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7361577B2 (en) | Method of manufacturing semiconductor device | |
| KR100913929B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR100659921B1 (ko) | 반도체 장치 및 그의 제조 방법 | |
| US8420546B2 (en) | Manufacturing method of semiconductor device | |
| KR100515279B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JP5244885B2 (ja) | 半導体装置の作製方法 | |
| JP4024508B2 (ja) | 半導体装置の作製方法 | |
| JP4667523B2 (ja) | 半導体装置及びその作製方法 | |
| US20030155594A1 (en) | Semiconductor display device and manufacturing method method thereof | |
| JP4376331B2 (ja) | 半導体装置の作製方法 | |
| KR100631349B1 (ko) | 반도체막과 그의 제조방법, 반도체장치 및 그의 제조방법 | |
| JP4115153B2 (ja) | 半導体装置の製造方法 | |
| JP4056720B2 (ja) | 結晶質半導体膜の作製方法 | |
| KR100929988B1 (ko) | 반도체 디바이스 제조 방법 | |
| JP4450900B2 (ja) | 半導体装置の作製方法 | |
| JP3942902B2 (ja) | 半導体装置の作製方法 | |
| JP4801242B2 (ja) | 半導体装置の作製方法 | |
| JP4514862B2 (ja) | 半導体装置の作製方法 | |
| JP4080168B2 (ja) | 半導体装置の作製方法 | |
| JP4127467B2 (ja) | 半導体装置の作製方法 | |
| JP4137555B2 (ja) | 半導体装置の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050112 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050112 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061212 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061219 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070129 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070220 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070307 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070403 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070404 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3942902 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100413 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100413 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110413 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110413 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120413 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130413 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130413 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140413 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |